CN101123435B

CN101123435B - 调整锁相环的振荡器的方法与相关的频率合成器

Info

Publication number: CN101123435B
Application number: CN2007101021467A
Authority: CN
Inventors: 王富正
Original assignee: MStar Semiconductor Inc Taiwan
Current assignee: MStar Semiconductor Inc Taiwan
Priority date: 2006-08-08
Filing date: 2007-04-29
Publication date: 2011-09-21
Anticipated expiration: 2027-04-29
Also published as: CN101123435A; TW200810365A; TWI395410B; CN101741381A

Abstract

一种频率合成器，其包含有：一锁相环，具有一振荡器；一切换单元，用于将该锁相环切换至开回路状态或闭回路状态；以及一设定装置，用来当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的振荡频率；其中，当该锁相环处于开回路状态时，该振荡器的控制信号实质上固定。

Description

调整锁相环的振荡器的方法与相关的频率合成器

技术领域

本发明涉及锁相环的技术，特别涉及调整锁相环的振荡器的方法与相关的频率合成器。

背景技术

对许多通信装置(例如移动电话)而言，多通信模式(Multi-Mode)/多频段(Multi-Band)的应用愈来愈受到重视。在这类的应用中，移动通信装置通常是使用频率调整范围较广的频率合成器(frequency synthesizer)来提供所需的时钟信号。

频率合成器一般是以锁相环(phase-locked loop，PLL)的结构来实现。为满足移动通信标准中对于相位噪声的严格要求，频率合成器的锁相环中的振荡器增益应维持在较低的水平。为达到这样的目的，频率合成器中的振荡器多半是利用切换电容式压控振荡器(switched capacitor VCO)来实现，以提升频率合成器的频率调整范围。

众所周知，锁相环的锁定速度对频率合成器的整体效能有很大影响。因此，如何有效提升使用切换电容式振荡器结构的锁相环的锁定速度，实是有待解决的问题。

发明内容

有鉴于此，本发明的目的之一在于提供调整锁相环的振荡器的方法与相关的频率合成器，以解决上述问题。

本说明书提供了一种频率合成器的实施例，其包含有：一锁相环，具有一振荡器和一回路滤波器，所述回路滤波器具有运算放大器-电阻-电容结构的滤波器；一切换单元，耦接于该运算放大器的一输入端与一输出端之间，用于将该锁相环切换至开回路状态或闭回路状态；以及一设定装置，用来当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的频率；其中，当该锁相环处于开回路状态时，该振荡器的控制信号固定。其中，该锁相环另包含有一第一分频装置，用来对该振荡信号进行分频，以产生一第一分频信号，且该锁相环在闭回路状态中依据该参考时钟与该第一分频信号间的频率差或相位差，来决定该振荡器的控制信号。其中，该设定装置包含有：一比较装置，用来对该第一分频信号与该参考时钟进行比较；以及一决定单元，用来依据该比较装置的比较结果，调整该振荡器的频率。其中，该比较装置包含有：一第二分频装置，用来对该参考时钟进行分频，以产生一第二分频信号；一计数器，用来依据该第一、第二分频信号进行计数，以产生一计数值；以及一比较器，用来比较该计数值与一预定值，以产生该比较结果。

本说明书另提供了一种频率合成器，其包含有：一锁相环，具有一振荡器和一回路滤波器，所述回路滤波器是具有运算放大器-电阻-电容结构的滤波器；一切换单元，耦接于该运算放大器的一输入端与一输出端之间，用于将该锁相环切换至开回路状态或闭回路状态；以及一设定装置，用来当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的振荡频率；其中，当该锁相环处于开回路状态时，该振荡器的控制信号固定。其中，该设定装置包含有：一比较装置，用来对该振荡信号与该参考时钟进行比较；以及一决定单元，用来依据该比较装置的比较结果，调整该振荡器的频率。其中，该比较装置包含有：一第一分频装置，用来对该振荡信号进行分频，以产生一第一分频信号；一第二分频装置，用来对该参考时钟进行分频，以产生一第二分频信号；一计数器，用来依据该第一、第二分频信号进行计数，以产生一计数值；以及一比较器，用来比较该计数值与一预定值，以产生该比较结果。

本说明书另提供了一种频率合成器的实施例，其包含有：一锁相环，其包含有用来产生一振荡信号的一振荡器，及用来对该振荡信号进行分频以产生一第一分频信号的一第一分频装置；一切换单元，用于将该锁相环切换至开回路状态或闭回路状态，其中，当该锁相环处于开回路状态时，该振荡器的控制信号实质上固定；一第二分频单元，用来对一参考时钟进行分频，以产生一第二分频信号；一计数器，用于该锁相环处于开回路状态时，依据该第一、第二分频信号进行计数，以产生一计数值；一比较器，用来比较该计数值与一预定值，以产生一比较结果；以及一决定单元，用来依据该比较结果，调整该振荡器的频率。

本说明书另提供了一种调整锁相环中的振荡器的方法，其包含有：将该锁相环切换至开回路状态，并将该振荡器的控制信号维持固定；当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的频率；当该振荡器的频率达到一预设目标后，将该锁相环切换至闭回路状态；以及当该锁相环处于闭回路状态时，依据该参考时钟与该振荡信号来调整该振荡器的控制信号；其中，该锁相环包含一回路滤波器，其具有运算放大器-电阻-电容结构，而切换该锁相环为开回路状态或闭回路状态的一切换单元耦接于该运算放大器的一输入端与一输出端之间。其中，调整该振荡器的频率的步骤包含有：对该振荡信号进行分频，以产生一第一分频信号；对该第一分频信号与该参考时钟进行比较；以及依据该第一分频信号与该参考时钟的比较结果，调整该振荡器的频率。其中，对该第一分频信号与该参考时钟进行比较的步骤包含有：对该参考时钟进行分频，以产生一第二分频信号；依据该第一、第二分频信号进行计数，以产生一计数值；以及比较该计数值与一预定值，以产生该比较结果。

附图说明

图1为本发明的频率合成器的第一实施例简化后的方块图。

图2为本发明调整锁相环的振荡器的方法的一实施例流程图。

图3为图1中的切换单元的设置方式的另一实施例。

图4为图1中的比较装置的第一实施例的方块图。

图5为图1中的比较装置的第二实施例的方块图。

图6为本发明一实施例中的切换电容式振荡器的变容器特性示意图。

图7为本发明的频率合成器的第二实施例简化后的方块图。

附图符号说明

100、700 频率合成器

102、702 锁相环

104、704 设定装置

106、706 切换单元

110、710 检测器

120、720 电荷泵

130、730 回路滤波器

140、740 振荡器

150、750、410、420 分频装置

170 比较装置

180 决定单元

430 计数器

440 比较器

600 变容器特性

602、604 频率点

610、620、630 频段

760 除数设定装置

具体实施方式

请参考图1，其所绘示为本发明第一实施例的频率合成器100简化后的方块图。频率合成器100包含有锁相环(PLL)102、设定装置104以及切换单元106。本实施例的锁相环102包含检测器110，用来检测参考时钟Sref与分频信号Sf的频率差及/或相位差；电荷泵(charge pump)120，用来依据检测器110的检测结果产生控制电流；回路滤波器(loop filter)130，用来依据该控制电流产生控制信号Vc；振荡器(oscillator)140，用来依据控制信号Vc产生振荡信号Sosc；以及分频装置150，用来对振荡信号Sosc进行分频，以产生分频信号Sf。实作上，检测器110可用相频检测器(phase frequency detector，PFD)来实现，回路滤波器130可以是各种主动式滤波器或被动式滤波器，而振荡器140则可用切换电容式压控振荡器(switched capacitor VCO)来实现。

在频率合成器100中，设定装置104用来调整振荡器140的振荡频率，而切换单元106则用于将锁相环102切换至开回路状态(open loop status)或闭回路状态(close loop status)。锁相环102中的振荡器140的调校过程可分成两个模式，分别是粗略调整模式(coarse tuning mode)与微调模式(fine tuning mode)。在粗略调整模式中，切换单元106会将锁相环102切换至开回路状态，而在微调模式中，切换单元106则会将锁相环102切换至闭回路状态。以下，将搭配图2来进一步说明振荡器140的调整方式。

图2所绘示为本发明调整锁相环102的振荡器140的方法的一实施例流程图200。流程图200所包含的步骤兹分述如下：

在步骤210中，切换单元106会将锁相环102切换成开回路状态，并致使振荡器140的输入端控制信号维持固定，以进入粗略调整模式。如图1所示，切换单元106在本实施例中耦接于锁相环102的回路滤波器130与振荡器140之间。当切换单元106将振荡器140的控制信号切换至实质上固定的参考电压Vref时，锁相环102会形成开回路状态。请注意，此仅是一实施例，而非限制切换单元106的实际设置方式。

例如，图3所绘示为切换单元106的设置方式的另一实施例。如图3所示，本实施例中的回路滤波器130是具有运算放大器-电阻-电容(OP-RC)结构的滤波器(OP-RC filter)，而切换单元106则耦接于回路滤波器130的运算放大器的输入端与输出端之间。当切换单元106导通(turn on)且电荷泵120被禁止(disable)时，回路滤波器130所输出的控制信号Vc即会等于实质上固定的参考电压Vref，这等效于使锁相环102变成开回路状态。

当锁相环102处于开回路状态时，设定装置104会依据参考时钟Sref与振荡器140依据参考电压Vref所产生的振荡信号Sosc，来调整振荡器140的频率/频段(步骤220)。

如图1所示，本实施例的设定装置104包含比较装置170以及决定单元180。比较装置170用来对振荡信号Sosc与参考时钟Sref进行比较，而决定单元180则会依据比较装置170的比较结果，决定如何调整振荡器140的频率。例如，比较装置170可比较振荡信号Sosc与参考时钟Sref两者的频率高低，并输出一比较结果，而决定单元180则可依据该比较结果来调整振荡器140的频率，以达到对振荡器140进行粗略调整的目的。

比较装置170的第一实施例的方块图如图4所绘示。本实施例的比较装置170包含两分频装置410及420、计数器430以及比较器440。分频装置410用来对振荡信号Sosc进行分频，以产生一第一分频信号FD1，而分频装置420则会对参考时钟Sref进行分频，以产生一第二分频信号FD2。计数器430会依据第一分频信号FD1与第二分频信号FD2进行计数，而比较器440则会对计数器430的计数结果与预定值进行比较，并输出比较结果。

正常情况下，振荡信号Sosc的目标频率应为参考时钟Sref的频率乘以锁相环102的分频装置150的除数值。例如，假设参考时钟Sref的频率为100MHz，而分频装置150的除数值为4，则振荡信号Sosc的目标频率应为400MHz。倘若比较装置170中的分频装置410的除数值为5，且分频装置420的除数值为10，则第二分频信号FD2的频率是10MHz，而第一分频信号FD1的理想频率应为80MHz。因此，计数器430可计数在第二分频信号FD2的一个周期中，第一分频信号FD1的上升缘(或下降缘)个数，而比较器440则可将计数器430所得到的计数值与预定值8(＝80/10)进行比较，以判断振荡器140的振荡频率是否为所需要的值。

倘若该计数值大于预定值8，代表振荡器140的振荡频率过快；若该计数值小于预定值8，代表振荡器140的振荡频率过慢；而若该计数值等于预定值8，则代表振荡器140当时的设定符合所需的频率调整范围，亦即振荡器140当时所选择的频段是适当的。实作上，分频装置410与420两者的除数值宜为整数，而预定值为2^N较佳(其中，N为正整数)，以降低后续电路的复杂度。

由前述说明可知，设定装置104的比较装置170可藉由比较振荡信号Sosc与参考时钟Sref的方式，来判断振荡器140的设定是否适当，但此仅是一实施例，而非限定本发明的实际实施方式。例如，图5为比较装置170的第二实施例的方块图。在此实施例中，计数器430依据第二分频信号FD2与锁相环102的分频装置150所输出的分频信号Sf进行计数，而比较器440会对计数器430的计数结果与预定值进行比较，并输出比较结果。相仿地，计数器430可计数在第二分频信号FD2的一个周期中，分频信号Sf的上升缘(或下降缘)个数，而比较器440只需将计数器430所得到的计数值与分频装置420的除数值进行比较，即可判断振荡器140的设定是否适当。换言之，设定装置104的比较装置170亦可藉由比较分频信号Sf与参考时钟Sref，来判断振荡器140的设定是否适当。实作上，分频装置150与420两者的除数值宜为整数，而预定值为2^N较佳(其中，N为正整数)，以降低后续电路的复杂度。在一较佳实施例中，比较装置170与锁相环102可共享相同的分频装置150，以降低整体电路的面积。接着，比较装置170会将比较结果传送给决定单元180，使决定单元180据以调整振荡器140的设定值。具体而言，以振荡器140由切换电容式振荡器实现时为例，当切换电容式振荡器的振荡频率过快时，决定单元180会增加切换电容式振荡器的总电容值，以降低其振荡频率。当切换电容式振荡器的振荡频率过慢时，决定单元180则会减少切换电容式振荡器的总电容值，以加快其振荡频率。实作上，决定单元180在调整切换电容式振荡器的变容器设定值的过程中，可采用线性搜寻(linear search)、二元搜寻(binary search)或逐次逼近(successive approximation)等算法。

由前述说明可知，设定装置104可设计成依据参考时钟Sref与振荡信号Sosc来调整振荡器140的频率，亦可设计成依据参考时钟Sref与分频信号Sf来调整振荡器140的频率。

在一较佳实施例中，振荡器140由切换电容式振荡器所实现时，设定装置104在步骤220中还会参考切换电容式振荡器的变容器调整特性(varactor tuning characteristics)来选择切换电容式振荡器的频段。进一步而言，若设定装置104的决定单元180无法藉由调整切换电容式振荡器的变容器设定值的方式，使比较装置170的计数器430的计数值与比较器440所使用的预定值两者达到相等的状态，则本实施例中的决定单元180会依据切换电容式振荡器的变容器调整特性，为切换电容式振荡器决定适当的频段。

请参考图6，其所绘示为切换电容式振荡器的变容器调整特性的一实施例示意图600。在图6中，610、620与630表示切换电容式振荡器可选择的三个频段，而参考电压Vref对应于这些频段的中点。假设切换电容式振荡器目前选择的频段为频段630，当频率合成器100进入微调模式后，切换电容式振荡器要从目前频段630的频率点602往右上方调整，才会达到目标频率的位置。若选择频段620，则切换电容式振荡器要从频段620的频率点604往左下方调整，才会达到目标频率的位置。如图6所示，频段630的频率点602右方的调整特性曲线斜率较平缓，但频段620的频率点604左方的调整特性曲线较陡峭。因此，设定装置104的决定单元180会将切换电容式振荡器的频段改为频段620，以缩短频率合成器100进入微调模式后的锁定时间。

如图2的流程图200所示，在振荡器140达到粗略调整模式的目标频率前，设定装置104会重复步骤220的运作。

当振荡器140达到粗略调整模式的目标频率后(步骤230)，切换单元106会将锁相环102切换至闭回路状态(步骤240)，以进入微调模式。在图1的实施例中，切换单元106会将振荡器140的输入端切换至回路滤波器130所输出的控制信号Vc，以使锁相环102形成闭回路状态。在图3的实施例中，切换单元106则会关闭(turn off)，以使锁相环102变成一般的闭回路状态。

当锁相环102处于闭回路状态时，锁相环102会依据参考时钟Sref与振荡信号Sosc来调整振荡器140的控制信号Vc(步骤250)，以使振荡信号Sosc的频率能达到所需的目标频率。由于锁相环102在闭回路状态中的锁定运作为现有技术，为简洁起见，在此不多加赘述。

前揭调整振荡器的方式，亦适用于各种非整数频率合成器(fractional-Nfrequency synthesizer)的结构中。

请参考图7，其所绘示为本发明第二实施例的频率合成器700简化后的方块图。频率合成器700包含有锁相环702、设定装置704以及切换单元706。本实施例的锁相环702包含检测器710，用来检测参考时钟Sref与分频信号Sf的频率差及/或相位差；电荷泵720，用来依据检测器710的检测结果产生控制电流；回路滤波器730，用来依据该控制电流产生控制信号Vc；振荡器740，用来依据控制信号Vc产生振荡信号Sosc；分频装置750，用来对振荡信号Sosc进行分频，以产生分频信号Sf；以及除数设定装置760，用来间歇地调整分频装置750的除数值，使分频装置750对振荡信号Sosc进行一非整数分频运作。

与前述实施例相同，设定装置704的运作与实施方式，亦与前述的设定装置104实质上相同。也就是说，设定装置704可设计成依据参考时钟Sref与振荡信号Sosc来调整振荡器740的频率，亦可设计成依据参考时钟Sref与分频信号Sf来调整振荡器740的频率。惟需注意，若设定装置704在粗略调整模式中(亦即锁相环702处于开回路状态时)依据分频信号Sf与参考时钟Sref来调整振荡器740的频率/频段，则当锁相环702处于开回路状态时，除数设定装置760应将分频装置750的除数值设为一固定整数值。锁相环702的其它组件的运作与实施方式与前揭实施例实质上相同，故不再赘述。

同样地，切换单元706可耦接于回路滤波器730与振荡器740之间。倘若回路滤波器730是具有运算放大器-电阻-电容(OP-RC)结构的滤波器，则切换单元706亦可耦接于回路滤波器730的运算放大器的输入端与输出端之间。

由于前述的频率合成器是以开回路方式来对振荡器(例如切换电容式振荡器)进行粗略设定与调整，再以闭回路方式对其控制信号进行微调，故可有效提升振荡器的调校速度，进而改善频率合成器的整体效能。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种频率合成器，其包含有：

一锁相环，具有一振荡器和一回路滤波器，所述回路滤波器是具有运算放大器-电阻-电容结构的滤波器；

一切换单元，耦接于该运算放大器的一输入端与一输出端之间，用于将该锁相环切换至开回路状态或闭回路状态；以及

一设定装置，用来当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的振荡频率；

其中，当该锁相环处于开回路状态时，该振荡器的控制信号固定，

其中，该锁相环另包含有一第一分频装置，用来对该振荡信号进行分频，以产生一第一分频信号，且该锁相环在闭回路状态中依据该参考时钟与该第一分频信号间的频率差或相位差，来决定该振荡器的控制信号，

其中，该设定装置包含有：一比较装置，用来对该第一分频信号与该参考时钟进行比较；以及一决定单元，用来依据该比较装置的比较结果，调整该振荡器的频率，

其中，该比较装置包含有：一第二分频装置，用来对该参考时钟进行分频，以产生一第二分频信号；一计数器，用来依据该第一、第二分频信号进行计数，以产生一计数值；以及一比较器，用来比较该计数值与一预定值，以产生该比较结果。

2.如权利要求1所述的频率合成器，其中，该设定装置当该锁相环处于开回路状态时，依据该参考时钟与该振荡信号设定该振荡器的内部组件的设定值，以进行调整该振荡器的振荡频率。

3.如权利要求1所述的频率合成器，其中，该振荡器是一切换电容式振荡器。

4.如权利要求3所述的频率合成器，其中，该设定装置会依该切换电容式振荡器的变容器特性来设定该切换电容式振荡器的频段。

5.如权利要求1所述的频率合成器，其中，当该锁相环处于闭回路状态时，该锁相环依据该参考时钟与该振荡信号来调整该振荡器的控制信号。

6.如权利要求1所述的频率合成器，其中，该预定值是2N，而N为正整数。

7.如权利要求1所述的频率合成器，其中，当该锁相环处于开回路状态时，该第一分频装置的除数是一整数值。

8.一种频率合成器，其包含有：

其中，该设定装置包含有：一比较装置，用来对该振荡信号与该参考时钟进行比较；以及一决定单元，用来依据该比较装置的比较结果，调整该振荡器的频率，

其中，该比较装置包含有：一第一分频装置，用来对该振荡信号进行分频，以产生一第一分频信号；一第二分频装置，用来对该参考时钟进行分频，以产生一第二分频信号；一计数器，用来依据该第一、第二分频信号进行计数，以产生一计数值；以及一比较器，用来比较该计数值与一预定值，以产生该比较结果。

9.如权利要求8所述的频率合成器，其中，当该锁相环处于开回路状态时，该第一分频装置的除数是一整数值。

10.如权利要求8所述的频率合成器，其中，该预定值为2^N，而N为正整数。

11.如权利要求8所述的频率合成器，其中，该切换单元会在该决定单元调整好该振荡器的频率后，将该锁相环切换至闭回路状态。

12.一种用来调整锁相环中的一振荡器的方法，该方法包含有：

将该锁相环切换至开回路状态，并将该振荡器的控制信号维持固定；

当该锁相环处于开回路状态时，依据一参考时钟与该振荡器所输出的一振荡信号调整该振荡器的频率；

当该振荡器的频率达到一预设目标后，将该锁相环切换至闭回路状态；以及

当该锁相环处于闭回路状态时，依据该参考时钟与该振荡信号来调整该振荡器的控制信号；

其中，该锁相环包含一回路滤波器，其具有运算放大器-电阻-电容结构，而切换该锁相环为开回路状态或闭回路状态的一切换单元耦接于该运算放大器的一输入端与一输出端之间，

其中，调整该振荡器的频率的步骤包含有：对该振荡信号进行分频，以产生一第一分频信号；对该第一分频信号与该参考时钟进行比较；以及依据该第一分频信号与该参考时钟的比较结果，调整该振荡器的频率，

其中，对该第一分频信号与该参考时钟进行比较的步骤包含有：对该参考时钟进行分频，以产生一第二分频信号；依据该第一、第二分频信号进行计数，以产生一计数值；以及比较该计数值与一预定值，以产生该比较结果。

13.如权利要求12所述的方法，其中，对该振荡信号所进行的分频是一整数分频。

14.如权利要求12所述的方法，其中，调整该振荡器的频率的步骤包含有：

依该振荡器的变容器特性来设定该振荡器的频段。