CN101227189B - 频率合成器、自动频率校正电路及频率校正方法 - Google Patents
频率合成器、自动频率校正电路及频率校正方法 Download PDFInfo
- Publication number
- CN101227189B CN101227189B CN2007101823966A CN200710182396A CN101227189B CN 101227189 B CN101227189 B CN 101227189B CN 2007101823966 A CN2007101823966 A CN 2007101823966A CN 200710182396 A CN200710182396 A CN 200710182396A CN 101227189 B CN101227189 B CN 101227189B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- voltage
- grouping
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012937 correction Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 18
- 230000004087 circulation Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010845 search algorithm Methods 0.000 abstract description 9
- 230000010485 coping Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 102100028924 Formin-2 Human genes 0.000 description 3
- 101001059398 Homo sapiens Formin-2 Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种频率合成器及一种频率校正方法，该频率合成器能够使用具有低增益值KVCO的压控振荡器(VCO)、具有短的自动频率校正时间并自动地应对环境。该频率合成器包含一参考分频器、一相位检测器、一主分频器、一电荷泵、一回路滤波器、一第一开关、一第二开关、一VCO、以及一自动频率校正块。该频率校正方法包含一初始化步骤、一N目标算法步骤、一辅助搜索算法步骤、以及一搜索后算法步骤。
Description
技术领域
本发明涉及一种频率合成器，且更具体而言，涉及一种能够使用具有低增益KVCO的压控振荡器(VCO)的频率合成器，其能改善相位噪声特性、具有短的自动频率校正时间、并自动地应对环境的变化。
背景技术
无线收发器的集成电路必然要设计成满足低功耗及低制造成本这些条件。在满足此种条件的无线收发器的设计中，其中一个最重要的组件是频率合成器。在各种类型的传统频率合成器中，高速运行的分数N频率合成器要优于整数N频率合成器。此处，N是一整数。
图1为一方块图，其图解说明一传统的分数N频率合成器。
参见图1，传统的分数N频率合成器100包含一参考分频器110、一相位检测器120、一电荷泵130、一回路滤波器140、一压控振荡器(VoltageControl Oscillator，以下简称VCO)150、一自动频率校正块160、一主分频器170、以及两个开关S1及S2。
参考分频器110以一分频比1/R对一参考信号f参考进行分频。此处，R是一整数，其根据使用频率合成器100的系统的特性加以确定。该系统可为一无线收发器。
主分频器170以一分频比1/(N×P)输出由VCO 150所产生的输出电压。此处，P为一整数。主分频器170包含一前置换算器171、一程序分频器172、及一积分-三角(∑-Δ)调制器173。前置换算器171以一分频比1/P对输出信号V输出进行分频。程序分频器172以一分频比1/N对自前置换算器171输出的一信号进行分频。积分-三角调制器173因应自程序分频器172输出的一信号而产生分频控制信号DC。程序分频器172的除数N的值是根据分频控制信号DC加以确定。
相位检测器120将自参考分频器110输出的信号的相位与自主分频器170输出的信号的相位进行比较，并输出一对应于这两个信号的相位差的脉冲。电荷泵130根据自相位检测器120输出的脉冲的宽度及符号而增大或减少电荷数，以改变输出电流。
用于自具有参考频率f参考的参考信号产生具有预定频率的信号f输出的迭代过程不可避免地会导致产生噪声分量。回路滤波器140即用于移除在回路操作期间所出现的噪声。回路滤波器140包含一在该回路滤波器中相互串联连接的电阻器及电容器阵列。因此，回路滤波器140可移除自电荷泵130输出的输出电流中所包含的噪声。此外，通过经由回路滤波器的电容器对输出电流进行充电及放电而产生泵激电压Vcp。
自动频率校正块160输出一频率控制信号AFC输出及两个开关控制信号GW1与GW2，频率控制信号AFC输出对应于自参考分频器110输出的信号与自主分频器170输出的信号之间的频率差。自动频率校正块160包含一频率检测器161及一状态机162。频率检测器161将参考分频器110使用一除数1/R获得的信号的频率与主分频器170使用一除数1/(N×P)获得的信号的频率进 行比较，并输出一对应于该频率差的比较信号。状态机162产生频率控制信号AFC输出以及开关控制信号GW1和GW2，频率控制信号AFC输出具有关于VCO150所要产生的输出信号频率f输出的信息，开关控制信号GW1及GW2则用于使用自频率检测器161输出的比较信号来控制两个开关S1及S2。
VCO 150因应一控制电压VC及频率控制信号AFC输出而产生一输出信号f输出 。控制电压VC是根据两个开关S1及S2的状态而选自回路滤波器140所输出的参考电压V参考与泵激电压Vcp其中之一，这两个开关S1及S2则通过状态机162所产生的开关控制信号GW1及GW2进行操作。
如上文所述，传统的分数N频率合成器100使用自动频率校正块160来执行一通用频率校正功能。传统的自动频率校正块160可使用自参考分频器110(即除以R分频器)输出的信号与自主分频器170(即除以N分频器)输出的信号之间的频率差来校正输出信号的频率f输出。
为减少执行自动频率校正所用的时间，需要将自分频器110输出的信号的频率增大一乘数L(L为一整数)倍。因此，VCO 150中的各分组的频率分辨率也增大乘数L倍。相应地，各分组的步长随之增大。因此，需要增大VCO的增益KVCO。
VCO的增益KVCO是定义为输入至VCO的电压与输出信号频率之比。如在此项技术中众所周知，VCO的增益KVCO增大，相位噪声也随之增大。亦即，在传统的频率合成器中，为减少进行自动频率校正的时间，会不可避免地增大相位噪声。
此外，VCO中所包含的一个分组最初经过确定而适合于环境。一旦该一个分组得到确定，便无法更改分组的步长。因此，在确定出该分组之后，便 无法再修改分组的步长而使其适合于环境的变化，例如系统或系统温度的变化。结果，在实际的现场中，VCO或频率合成器可能会不正常工作。
发明内容
本发明提供一种频率合成器，其能够使用一具有低增益KVCO的压控振荡器VCO、快速地校正频率并防止因温度变化而导致一锁相回路(PLL)不正常工作。
本发明还提供一种频率校正方法，其能够使用一具有低增益KVCO的压控振荡器VCO、快速地校正频率并防止因温度变化而导致一锁相回路(PLL)不正常工作。
根据本发明的一个方面，提供一种频率合成器，包含：一参考分频器，其以一分频比1/(R1)对一参考信号进行分频；一相位检测器，其输出一脉冲，该脉冲对应于一精确模式信号与自该参考分频器输出的一信号之间的一相位差；一主分频器，其使用该参考分频器的输出信号输出一粗略模式信号及该精确模式信号；一电荷泵，其根据自该相位检测器输出的脉冲的宽度及符号而产生一泵激电压，该泵激电压对应于被充电或放电的电荷；一回路滤波器，其移除在频率校正回路工作期间所产生的噪声并使用一内置电容器确定泵激电压的电压电平，该电压电平对应于该电荷泵的充电或放电电荷；一第一开关，其因应一第一开关控制信号而将施加至其一端子上的泵激电压传递至一连接至其另一端子上的VCO(压控振荡器)；一第二开关，其因应一第二开关控制信号而将施加至其一端子上的一参考电压传递至连接至另一端子上的VCO；该VCO的输出信号对应于一频率控制信号及通过所述第一及第二开关所施加的一控制电压；以及一自动频率校正块，其因应该泵激电压、该参考信号、以及该粗略模式信号而产生该频率控制信号、该第一开关控制信号、以及该第二开关控制信号。
根据本发明的另一方面，提供一种用于频率合成器 中的频率校正方法，包含：一初始化步骤，其确定该VCO中所内置的各分组中的任一分组作为一初始分组并确定一迭代变量及一N目标值；一N目标算法步骤，其使用参考信号及粗略模式信号计算一N产生值，该粗略模式信号是通过对使用该初始分组所产生的振荡信号进行分频而产生，并根据该迭代变量、使用该N目标值与该N产生值之差改变一分组编号；一辅助搜索算法步骤，其在如果使用该N目标算法所确定出的一分组被确定为一最佳分组时搜索最佳分组；以及一搜索后算法步骤，其在该N目标算法步骤及/或该辅助搜索算法步骤中确定出最佳分组之后经过一预定时间时，如果确定出先前所确定的分组不是最佳分组，则再次根据该N目标算法执行频率校正。
可将本发明归纳如下。
VCO输出具有一预定频率的振荡信号，该预定频率对应于控制电压。为产生能自适应性地应对该控制信号的时间变化的振荡信号，对该VCO提供多个分组。每一分组均设计成在一预定范围内恰当地应对控制电压的变化。该频率合成器确定在给定条件下的最佳分组，并使用该最佳分组产生具有该预定频率的振荡信号。为确定最佳分组，需要使该振荡信号与一参考信号之间无相差。在一传统的频率合成器中，则使用一线性搜索方案搜索最佳分组。
本发明是根据如下事实构思而成：位于VCO的多个分组的中心处的分组使用最频繁。因此，在一分组初始化步骤中，使用对应于一控制信号中心值的一分组作为一初始参考分组来搜索最佳分组。接着，在一粗略模式中，使用该初始参考分组在较短的时间内搜索一被确定有可能为最佳分组的分组或者一靠近所确定分组的分组。接着，执行更精确的搜索过程(精确模式)。因此，可大大减小AFC锁定时间(N目标算法)。此处，AFC锁定时间表示在使用一参考信号产生具有该预定频率的输出信号时所用的时间。如果需要，除粗略模式及精确模式之外，还可执行一额外的过程来搜索最佳分组(辅助搜索算法)。
此外，根据本发明，在确定出最佳分组之后，可连续监测实作有该VCO 的系统及该系统的环境的变化(搜索后算法)。相应地，如果需要将当前所设定的最佳分组修改成一新的最佳分组，则可对分组进行修改。
附图说明
参照附图阅读对本发明实例性实施例的详细说明，本发明的上述及其它特征及优点将变得更加一目了然，附图中：
图1为一图解说明一传统的分数N频率合成器的方块图；
图2为一图解说明根据本发明一实施例的一频率合成器的方块图；
图3为一图解说明根据本发明另一实施例的一频率校正方法的信号流程图；
图4为一在一N目标算法期间一自动频率校正块的各内部信号的时序图；以及
图5为一曲线图，其图解说明一电荷泵的输出电流的变化相对于泵激电压的变化的关系。
具体实施方式
在下文中将参照附图详细说明本发明的实例性实施例。
图2为一图解说明根据本发明一实施例的一频率合成器200的方块图；
参见图2，频率合成器200包含一分频器210、一相位检测器220、一电荷泵230、一回路滤波器240、两个开关S1及S2、一压控振荡器(Voltage ControlOscillator，以下简称VCO)250、一自动频率校正块260、以及一主分频器270。
参考分频器2 10以一分频比1/(R1)对一参考信号f参考进行分频。此处，R1 是一整数，其根据使用频率合成器200的系统的特性加以确定。
主分频器270使用参考分频器210的输出信号及VCO 250的输出信号f输出 输出一粗略模式信号PSO及一精确模式信号FMN2。主分频器270包含一前置换算器271、一程序分频器272、以及一积分-三角(sigma-delta modulator，∑-Δ)调制器273。
前置换算器271使用一比值1/P(P为一整数)对输出信号f输出进行分频，以产生上述粗略模式信号PSO。程序分频器272则因应于一分频控制信号DC而使用一比值1/(N1)(N1为一整数)对自前置换算器271输出的粗略模式信号PSO进行分频，以产生上述精确模式信号FMN2。此处，N1的值随分频控制信号DC而改变。积分-三角调制器273对自参考分频器210输出的信号进行调制，以产生上述分频控制信号DC。此处，积分-三角调制器273较佳具有一四阶多级式噪声整形(MASH)结构，该结构具有操作稳定性、良好的噪声形状、及20位元的分辨率。
一般而言，VCO 250的输出信号f输出的频率高于参考频率信号f参考的频率。因此，自前置换算器271输出的经P分频的信号的频率高于自参考分频器210输出的经R1分频的信号以及自程序分频器272输出的经N1分频的信号的频率。此外，自程序分频器272输出的信号的频率高于自参考分频器2 10输出的信号的频率。为此，根据本发明，执行一N目标算法的粗略模式，以便可在短的时间内搜索一最佳的分组或者一最接近该最佳分组的分组。
相位检测器220将自参考分频器210输出的信号的相位与自主分频器270输出的一精确模式信号FMN2的相位进行比较，并输出一对应于这两个信号的相位差的脉冲。电荷泵230增大或减少对应于自相位检测器220输出的脉冲的宽度及符号所产生的电荷，并产生一泵激电压Vcp，泵激电压Vcp是根据与所连接的回路滤波器240的关系加以确定。回路滤波器240移除在一频率校正回路的操作过程中所产生的噪声，并产生泵激电压Vcp，该泵激电压Vcp对应于通过一内部电容器自电荷泵230输出的一输出电流。
第一开关S1因应一第一开关控制信号GW1而将自连接至其一端子上的回路滤波器240输出的泵激电压Vcp传递至连接至其另一端子上的VCO 250。第二开关S2则因应一第二开关控制信号GW2而将自连接至其一端子上的参考电压V参考传递至连接至其另一端子上的VCO 250。这两个开关S1及S2所传递的电压称作控制单元VC。这两个开关控制信号GW1及GW2不能同时启用。亦即，如果其中一个开关接通，则另一开关断开。
自动频率校正块260因应自电荷泵230输出的泵激电压Vcp、参考信号f参考、及粗略模式信号PSO而产生一频率控制信号AFC输出以及开关控制信号GW1及GW2。自动频率校正块260包含一除以R分频器261、一除以N分频器262、一频率比较器263、一状态机264、以及一泵激电压监测电路265。
除以R分频器261使用一分频比1/(R2)对参考信号f参考进行分频。此处，R2为一整数。
除以N分频器262则使用一分频比1/(N2)对粗略模式信号PSO进行分频。
为快速地进行频率校正，将R1与R2设定成互不相同。较佳地，将R2设定成小于R1。
频率比较器263因应控制信号CON而对分别自除以R分频器262与除以N分频器262输出的信号fR2与fN2的频率进行比较，并输出对应于一频率差的比较信号COMP。状态机264使用自频率比较器263输出的比较信号COMP与自泵激电压监测电路265输出的分组调整启用信号PSA_En来产生频率控制信号AFC输出、用于控制两个开关的开关控制信号GW1及GW2、及用于控制频率比较器263的操作的控制信号CON，其中频率控制信号AFC输出具有关于VCO 250所要产生的输出信号f输出的频率的信息。
泵激电压监测电路265将自电荷泵230输出的泵激电压Vcp的电压电平与一预定参考值进行比较，以产生分组调整启用信号PSA_En。举例而言，该参考值为一当前设定分组所覆盖的一最低电压及一最高电压。
VCO 250因应频率控制信号AFC输出以及通过两个开关S1与S2其中之一所传递的控制电压VC而产生输出信号f输出。
当第一开关S1接通时，控制电压VC被施加至VCO 250。而当第二开关S2接通时，参考电压V参考被施加至VCO 250。如果状态机262所产生的第一开关控制信号GW1被启用，则第一开关S1接通，而如果状态机262所产生的第二开关控制信号GW2被启用，则第二开关S2接通。
图3为一图解说明根据本发明另一实施例的一频率校正方法的信号流程图。
参见图3，根据本发明的频率校正方法包含一分组初始化步骤310、N目标算法步骤320及330(包含一粗略模式步骤320及一精确模式步骤330)、一辅助搜索算法步骤340、以及一搜索后算法步骤350。
在下文中，将详细说明频率合成器200的操作以及图3所示的频率校正方法。
频率分辨率与执行自动频率校正所用的AFC锁定时间是频率合成器设计中最为重要的电气特性。频率分辨率是频率检测的最小单位，且其单位是Hz。例如，如果对于一100 MHz的输入频率，一频率检测器所检测到的频率检测值为100，则其频率分辨率为1MHz。
(频率检测值(自然数))＝(输入频率(Hz))/(频率分辨率(Hz))
一般而言，频率分辨率与AFC锁定时间是相互冲突的。亦即，如果将频率分辨率调整至较佳，则AFC锁定时间会变长。而如果将AFC锁定时间调短，则频率分辨率会变差。因此，在下文说明中假定本发明频率合成器的频率分辨率与AFC锁定时间已经过适当调整。
除以R频率检测器261的除数R2以及除以N频率检测器262的除数N2是根据图2所示频率合成器200的硬件实施方式加以确定。除数R2及N2可表达为方程式1。
[方程式1]
R2＝f参考·T校正
此处，f参考是输入至频率合成器200的参考信号的频率，F分辩率是频率检测器的频率分辨率，而T校正是一个自动频率校正循环所用的时间。
在方程式1中，可针对频率合成器的所期望时间T校正及频率分辨率F分辩率 来确定R2及N2。例如，当f参考＝20MHz，T校正＝10μs，且F分辨率＝10MHz时，R2及N2可确定如下。
R2＝200(＝20MHz×10μs)，
N2＝100(＝10MHz×R2/20MHz)。
此外，总的AFC锁定时间TAFC可表达为方程式2。
[方程式2]
TAFC＝T校正·NVCO分组 (二进制搜索算法)
TAFC＝T校正·K (N目标算法)
此处，NVCO分组是数字数据的位数，其指示VCO 250中的分组数量，且K是在N目标算法中所执行的自动频率校正的迭代次数。
分组数量可设定为不同的值。例如，如果分组数量为20，则NVCO分组需要至少等于5。因此，在使用线性搜索算法的情形中，总的AFC锁定时间TAFC变 为32T校正，而在使用二进制搜索算法的情形中，总的AFC锁定时间TAFC变为5T校正 。如在下文中所述，在使用根据本发明的N目标算法的情形中，总的AFC锁定时间TAFC变为4T校正或3T校正。
在N目标算法中用作一比较值的N目标值由方程式3加以界定。
此处，f输出是频率合成器200所将输出的输出信号的理想频率，P是前置换算器271的除数。由于参考信号的频率f参考、输出信号的频率f输出、R2、N2、及P是根据频率合成器200的硬件实施方式加以确定，因而使用方程式3可容易地计算出N目标值。
该N目标算法是由状态机264执行。N目标包含一粗略模式及一精确模式。
在粗略模式中，在最短的时间内确定出一等于或最接近于一目标分组编号的分组。随后，在精确模式中，根据在粗略模式中所确定出的分组确定一被预测为最佳分组的分组。该粗略模式及该精确模式受控于状态机264。可使用各种众所周知的控制方法。这些控制方法可由所属领域的一般技术人员阐明，因而不再对其加以赘述。
1.分组初始化310
在其中使用状态机264进行分组初始化的情形中，输出分组控制信号AFC输出 ，以将VCO 250的各个分组中具有中心分组编号值的分组N中心设定为一初始分组N分组。或者，使用第二开关S2将输入至VCO 250的控制电压VC设定为参考电压V参考，以将具有中心分组编号值的分组N中心设定初始分组N分组。在该过程中，将一用于决定频率校正循环的迭代次数的相互作用变量M及方程式3中的N目标值初始化。
2.粗略模式320
在粗略模式中，频率比较器263将自除以R分频器261输出的信号fR2与自除以N分频器262输出的信号fN2进行比较。由于自除以N分频器262输出的信号fN2的频率高于自除以R分频器261输出的信号fR2的频率，因而对应于自除以R分频器261输出的信号fR2的一个周期，使用自除以N分频器262输出的信号fN2 的一个周期来检测N产生值N产生。在下文中将参照图4对N产生值进行详细说明。
可使用由方程式3所界定的N目标值N目标与使用以下方程式4所界定的N产生值N产生之差来计算当前所确定分组编号与将根据所检测值加以调整的分组编号的分组编号差N差值。
[方程式4]
分组编号差N差值表示要相对于当前所确定的中心分组编号I最大或减小的分组数量。F步长表示根据控制电压VC的任意值的各分组的频率。因此，分组编号差N差值是在相同控制电压VC情况下第N分组编号与第(N+1)分组编号之差，并在VCO设计过程中加以确定。
由于在根据本发明的频率合成器中，自前置换算器271输出的粗略模式信号PSO的频率高于参考分频器210所产生的信号的频率，因而与传统的频率合成器相比，通过执行粗略模式可更精确地确定出初始分组。
在粗略模式中，可相对精确地获得N目标值N目标及N产生值N产生。因此，在一个自动频率校正循环T校正期间，可根据当前分组获得居先于最佳分组的分组。此外，尽管在粗略模式中的一个循环期间并未确定出最佳分组，然而可缩短在执行下一搜索步骤时所用的时间。
粗略模式是在一个自动频率校正循环T校正期间通过调整状态机264来执行。
3.精确模式330
通过调整状态机264执行精确模式。精确模式是根据在粗略模式中获得的最佳分组与靠近最佳分组的分组来执行。在精确模式中，如果给出迭代变量M的值为2或3，则在两个循环或三个循环过程中使用线性搜索算法搜索最佳分组的分组编号。在精确模式中，通过将自动频率校正的迭代次数预先限定为2或3，可减小AFC锁定时间TAFC。
4.辅助搜索算法340
在大多数情形中，均可通过执行包含粗略模式与精确模式的上述N目标算法来确定最佳分组。然而，在VCO中的分组的实际实施方式中，由于各分组中电容器的绝对值的偏差以及各分组所覆盖的频率范围的偏差，仅仅执行上述N目标算法可能无法确定出最佳分组。在此种情形中，另外执行线性搜索算法或者二进制搜索算法。在这些算法中，通过以1为单位(即最小单位)增大或减小分组编号来确定最佳分组。
在本发明中，将执行N目标算法所用时间与执行辅助搜索算法所用时间之和定义为总的AFC锁定时间。
根据本发明的频率合成器采用N目标算法320及330，因而锁定时间可短于传统频率合成器的锁定时间。在传统的频率合成器中，仅使用精确模式330或辅助搜索算法340执行自动频率校正。因此，使频率及相位相匹配的过程需要过长的锁定时间及过大的功率消耗。
5.搜索后算法350
泵激电压监测电路265连续监测自电荷泵230输出的泵激电压Vcp，并产生分组调整启用信号PSA_Sn。分组调整启用信号PSA_Sn是通过判定当前所设定的分组是否可覆盖泵激电压Vcp的宽度变化而得到的一信号。例如，将泵激电压Vcp与一个分组所能覆盖的最低及最高电压进行比较。如果泵激电压Vcp小于最低电压或大于最高电压，自动频率校正回路便会运行。
可能会确定出当前所设定的最佳分组并非一最佳分组。在此种情况下，自动频率校正环路根据分组调整启用信号PSA_Sn自精确模式330开始进行，以改变自状态机264输出的分组控制信号AFC输出。
在传统的频率合成器中，一旦确定出一分组为最佳分组，即使在环境发生变化的情形中也无法再改变最佳分组。然而，在根据本发明的频率合成器200中，纵使已确定出最佳分组，泵激电压监测电路265也可通过自适应性地应对这些环境而确定出一新的最佳分组。
图4为在一N目标算法期间一自动频率校正块260的内部信号的时序图。
参见图4，当分组选择启用信号BS-En自一低电平变至一高电平时，N目标算法便开始进行。此外，当分组调整启用信号PSA_Sn被启用时，N目标算法也自精确模式开始进行。
在分组选择启用信号BS-En或分组调整启用信号PSA_Sn得到启用时，会产生通过自参考信号f参考的一第一边缘的定时起将参考信号f参考除以一除数R2而得到的信号以及用于操作状态机260的工作时钟SM_CIK。尽管在图2中未显示，然而状态机260是根据工作时钟SM_CIK进行工作。
对信号fN2的周期进行计算，从而得到N产生值N产生，其中信号fN2是通过对包含于信号fR2的一个周期的时间间隔中的粗略模式信号PSO进行分频而得到，而信号fR2是通过对参考信号f参考进行分频而得到。此处，粗略模式信号PSO是通过对VCO所输出的振荡信号进行分频而得到的信号。
接着，在计算出N产生值N产生之后，紧接着确定分组数量差N差值，即在第一工作时钟SM_Clk的一个循环中所要移过的分组数量(参见方程式4)。在工作时钟SM_Clk的下一循环中根据分组数量差N差值移过N分组个分组。
图5为一曲线图，其图解说明一电荷泵的输出电流的变化相对于泵激电压Vcp的变化的关系。
参见图5，在该分组所能覆盖的一频率范围中，即在最低电压Vcp_min与最高电压Vcp_max之间的范围中，在由电荷泵230进行充电的电流Ipu或向电荷泵230放电的电流Idn的变化小于约1％的条件下，一锁相回路(PLL)可正常工作。
当泵激电压Vcp处于最低电压Vcp_min与最高电压Vcp_max之间的范围中时，根据泵激电压Vcp的电压电平，PLL处于一频率锁定状态。尽管实现了频率锁定，然而VCO所输出的振荡信号的频率可随PLL电路温度的变化而以0.1 MHz/℃的速率变化。在-20℃至80℃的温度范围内，VCO所输出的振荡信号的频率随PLL电路的温度每变化1℃而以100 MHz/℃的速率变化。
根据VCO的增益KVCO的定义，在最低电压Vcp_min与最高电压Vcp_max之间的可容许电压差为0.2V的条件下，该增益变为50 MHz/V。换句话说，在增益KVCO大于50 MHz/V的情况下，PLL可正常工作。
在其中PLL的状况或PLL的环境发生变化的情况下，特别是甚至在泵激电压Vcp因温度变化而偏离最低电压Vcp_min与最高电压Vcp_max之间范围的情况下，执行本发明的搜索后算法，以便调整分组编号。
根据本发明，通过使用一参考信号及一前置换算器的输出，以一粗略模式快速且简便地执行频率校正，从而可降低频率合成器的功率消耗并减小频率合成器的实作面积。特别是，可在短时间内实现频率锁定，并可使用一具有小的增益KVCO的VCO，从而可有效地降低噪声。
尽管上文是参照本发明的实例性实施例具体显示及说明本发明，然而所属领域的技术人员将了解，可在形式及细节上对其作出各种改动，此并不背离由随附权利要求书所界定的本发明的精神及范围。
Claims (18)
1.一种频率合成器，其包含：
一参考分频器，其以一分频比1/(R1)对一参考信号进行分频，其中所述R1为一整数；
一相位检测器，其输出一脉冲，所述脉冲对应于一精确模式信号与自所述参考分频器输出的一信号之间的一相位差；
一主分频器，其使用所述参考分频器的输出信号输出一粗略模式信号及所述精确模式信号；
一电荷泵，其产生一泵激电压，所述泵激电压对应于自所述相位检测器输出的所述脉冲的一宽度及符号；
一回路滤波器，其移除在频率校正回路的运行期间所产生的噪声，并确定所述泵激电压的一电压电平；
一第一开关，其因应一第一开关控制信号而将施加至其一端子上的所述泵激电压传递至一连接至其另一端子上的压控振荡器；
一第二开关，其因应一第二开关控制信号而将施加至其一端子上的一参考电压传递至连接至另一端子上的所述压控振荡器；所述压控振荡器的输出信号对应于一频率控制信号及通过所述第一及第二开关所施加的一控制电压；以及
一自动频率校正块，其因应所述泵激电压、所述参考信号、以及所述粗略模式信号而产生所述频率控制信号、所述第一开关控制信号、以及所述第二开关控制信号。
2.如权利要求1所述的频率合成器，其中所述主分频器包含：
一前置换算器，其以一分频比1/P对所述压控振荡器的输出信号进行分频，其中所述P为一整数；
一积分-三角调制器，其调制所述参考分频器的输出信号，以产生一 分频控制信号；以及
一程序分频器，其因应所述分频控制信号而以一分频比1/(N1)对自所述前置换算器输出的所述粗略模式信号进行分频，以产生所述精确模式信号，其中所述N1为一整数。
3.如权利要求2所述的频率合成器，其中所述积分-三角调制器具有为一20位元分辨率的一四阶多级噪声整形结构。
4.如权利要求1所述的频率合成器，其中所述第一与第二开关控制信号不能同时启用，以及所述控制电压具有所述参考电压与所述回路滤波器的输出信号其中之一的一电压电平。
5.如权利要求1所述的频率合成器，其中所述自动频率校正块包含：
一除以R分频器，其以一分频比1/(R2)对所述参考信号进行分频，以产生一第一分频信号，且其中所述R2为整数；
一除以N分频器，其以一分频比1/(N2)对所述粗略模式信号进行分频，以产生一第二分频信号，且其中所述N2为整数；
一频率比较器，其因应一控制信号而产生一比较信号，所述比较信号对应于所述第一与第二分频信号之间的一频率差；
一状态机，其使用所述比较信号及一分组调整启用信号产生所述频率控制信号、所述第一开关控制信号、所述第二开关控制信号、及所述控制信号；以及
一泵激电压监测电路，其将所述泵激电压与一预定参考值进行比较，以产生所述分组调整启用信号。
6.如权利要求5所述的频率合成器，其中所述除以R分频器的除数R2小于所述参考分频器的除数R1。
7.如权利要求5所述的频率合成器，其中所述预定参考值为一当前所设定分组所能覆盖的一最低电压与一最高电压。
8.一种自动频率校正电路，其包含：
一除以R分频器，其以一分频比1/(R2)对参考信号进行分频，以产生 一第一分频信号，其中所述参考信号是用于一压控振荡器中对一频率进行合成，且其中所述R2为一整数；
一除以N分频器，其以一分频比1/(N2)对一粗略模式信号进行分频，以产生一第二分频信号，其中所述粗略模式信号是通过以一分频比1/P对所述压控振荡器的一输出信号进行分频而产生，且其中所述P及所述N2为整数；
一频率比较器，其因应一控制信号而产生一比较信号，所述比较信号对应于所述第一与第二分频信号之间的一频率差；
一泵激电压监测电路，其将一预定参考值与一泵激电压进行比较，以产生一分组调整启用信号，所述泵激电压用于决定所述压控振荡器的一输出信号的一频率；以及
一状态机，其使用所述比较信号及所述分组调整启用信号产生一频率控制信号及所述控制信号，所述频率控制信号具有关于压控振荡器所要产生的输出信号频率的信息。
9.如权利要求8所述的自动频率校正电路，其中所述预定参考值为一当前所设定分组所能覆盖的一最低电压与一最高电压。
10.一种用于如权利要求5所述的频率合成器中的频率校正方法，其包含：
一初始化步骤，其确定所述压控振荡器中所内置的各分组中的任一分组作为一初始分组，并确定一迭代变量及一N目标值；
一N目标算法步骤，其使用所述参考信号及所述粗略模式信号计算一N产生值，所述粗略模式信号是通过对使用所述初始分组所产生的振荡信号进行分频而产生，并根据所述迭代变量、使用所述N目标值与所述N产生值之差来改变一分组编号，其中所述振荡信号为所述压控振荡器的输出信号；
一辅助搜索算法步骤，其在如果使用所述N目标算法所确定出的一分组被确定为一最佳分组时搜索所述最佳分组；以及
一搜索后算法步骤，其在所述N目标算法步骤及/或所述辅助搜索算法步骤中确定出所述最佳分组之后经过一预定时间时，如果确定出先前所确定的分组不是所述最佳分组，则再次根据所述N目标算法执行频率校正。
11.如权利要求10所述的频率校正方法，其中所述任一分组的一分组编号是多个分组编号中的一中心编号，所述迭代变量决定要在所述N目标算法中执行的频率校正循环的数量，以及所述N目标值满足以下方程式，
其中f参考是所述参考信号的频率，f输出是所述振荡信号的频率，R2是所述除以R分频器的除数，N2是所述除以N分频器的除数，且P是用于对所述压控振荡器的输出信号进行分频以产生所述粗略模式信号的除数。
12.如权利要求11所述的频率校正方法，其中所述N目标算法步骤包含：
一粗略模式步骤，其使用所述参考信号及所述粗略模式信号计算一N产生值，所述粗略模式信号是以所述除数P对所述振荡信号分频而产生，所述振荡信号是以所述初始分组产生的，其中所述P为一整数，所述粗略模式步骤并在一个循环期间内通过使用所述N产生值与所述N目标值产生的一分组编号差改变所述初始分组的编号以获得一分组；以及
一精确模式步骤，其通过执行所述粗略模式步骤而得到的所述分组，将其以一迭代变量值在一循环期间内迭代移动来搜索更佳分组。
13.如权利要求12所述的频率校正方法，其中所述N产生值是通过以一除数N2对所述粗略模式信号进行分频而得到的所述第二分频信号的一周期，且所述粗略模式信号对应于通过以一除数R2对所述参考信号进行分频而得到的所述第一分频信号的一个周期，所要移过的分组数量满足以下方程式，
其中F分辨率表示根据所述N2及R2所确定的一频率分辨率，且所述F 步长表示根据输入至所述压控振荡器的所述控制电压，所述各分组之间的一频率差，以及
其中所移到的分组编号满足以下方程式，
N分组＝N中心+N差值
其中N中心表示中心分组编号。
14.如权利要求13所述的频率校正方法，其中在所述精确模式步骤中，使用一线性搜索方案校正所述振荡信号的频率。
15.如权利要求14所述的频率校正方法，其中在所述辅助搜索算法中，将所述泵激电压与所述预定参考值相互比较，且如果所述泵激电压不处于所述预定参考值的一范围内，则使用一线性搜索方案或一二进制搜索方案搜索一最佳分组。
16.如权利要求15所述的频率校正方法，其中使用通过使用所述线性搜索方案或所述二进制搜索方案所获得的信息使所述分组编号增大或减小1，来搜索所述最佳分组。
17.如权利要求15所述的频率校正方法，其中所述预定参考值为一当前所设定分组所能覆盖的一最高电压与一最低电压，以及如果所述泵激电压大于所述最高电压，则将分组编号增大1，而如果所述泵激电压小于所述最低电压，则将所述分组编号减小1。
18.如权利要求15所述的频率校正方法，其中所述搜索后算法步骤是在一其中所述泵激电压处于所述预定参考值的一范围内的情形中执行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060102283 | 2006-10-20 | ||
| KR1020060102283A KR100847687B1 (ko) | 2006-10-20 | 2006-10-20 | 주파수합성기 및 주파수조절방법 |
| KR10-2006-0102283 | 2006-10-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101227189A CN101227189A (zh) | 2008-07-23 |
| CN101227189B true CN101227189B (zh) | 2011-05-25 |
Family
ID=39359232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101823966A Expired - Fee Related CN101227189B (zh) | 2006-10-20 | 2007-10-19 | 频率合成器、自动频率校正电路及频率校正方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7804367B2 (zh) |
| KR (1) | KR100847687B1 (zh) |
| CN (1) | CN101227189B (zh) |
| TW (1) | TWI357217B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101316890B1 (ko) | 2007-11-08 | 2013-10-11 | 삼성전자주식회사 | 주파수 합성기의 주파수 보정장치 및 그 방법 |
| CN101471577B (zh) * | 2007-12-29 | 2011-06-15 | 比亚迪股份有限公司 | 双节可充电电池电压平衡电路 |
| CN101677236B (zh) * | 2008-09-19 | 2013-02-13 | 阿尔特拉公司 | 用于调整反馈时钟信号的数字环路滤波器和方法 |
| KR101018092B1 (ko) | 2008-12-04 | 2011-02-25 | 한국과학기술원 | 저전력 주파수 합성기 |
| US8258830B2 (en) * | 2009-01-20 | 2012-09-04 | Mediatek Inc. | Methods for calibrating gated oscillator and oscillator circuit utilizing the same |
| US8259890B2 (en) * | 2009-02-18 | 2012-09-04 | Mediatek Inc. | Phase-locked loop circuit and related phase locking method |
| KR101097646B1 (ko) * | 2009-08-10 | 2011-12-22 | 삼성전기주식회사 | 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기 |
| US7994829B2 (en) * | 2009-10-16 | 2011-08-09 | Realtek Semiconductor Corp. | Fast lock-in all-digital phase-locked loop with extended tracking range |
| JP5697376B2 (ja) * | 2009-11-16 | 2015-04-08 | キヤノン株式会社 | 信号処理装置 |
| TWI362835B (en) * | 2010-03-11 | 2012-04-21 | Ind Tech Res Inst | Automatic frequency calibration circuit and method for frequency synthesizer |
| TWI417702B (zh) * | 2010-04-13 | 2013-12-01 | Weltrend Semiconductor Inc | 自動校正頻率之頻率校正電路及其方法 |
| US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
| US9281828B2 (en) * | 2011-06-10 | 2016-03-08 | Broadcom Corporation | Reference-less voltage controlled oscillator (VCO) calibration |
| US8502609B2 (en) | 2011-06-10 | 2013-08-06 | Broadcom Corporation | Reference-less frequency detector |
| GB201118128D0 (en) * | 2011-10-20 | 2011-11-30 | Renesas Mobile Corp | Operating a frequency synthesizer |
| US8598924B2 (en) | 2012-02-13 | 2013-12-03 | Rf Monolithics, Inc. | Frequency-locked synthesizer with low power consumption and related system and method |
| US8953730B2 (en) | 2012-04-20 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Auto frequency calibration for a phase locked loop and method of use |
| WO2013185308A1 (zh) * | 2012-06-13 | 2013-12-19 | 海能达通信股份有限公司 | 一种对频率锁定的方法、一种压控振荡器以及频率产生单元 |
| CN102868395B (zh) * | 2012-10-11 | 2015-12-16 | 广州润芯信息技术有限公司 | 锁相环频率综合器及开环频率粗调方法 |
| CN103095295B (zh) * | 2012-12-28 | 2015-09-23 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
| KR101483855B1 (ko) * | 2013-04-22 | 2015-01-16 | 삼성전기주식회사 | Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법 |
| KR101462799B1 (ko) * | 2013-07-22 | 2014-11-20 | 삼성전기주식회사 | 주파수 합성기 및 그 제어 방법 |
| EP3069447A1 (en) * | 2013-11-14 | 2016-09-21 | Marvell World Trade Ltd. | Method and apparatus to calibrate frequency synthesizer |
| US8942315B1 (en) * | 2014-05-29 | 2015-01-27 | Cypress Semiconductor Corporation | Systems, methods, and devices for frequency calibration of transmitters |
| CN104052474B (zh) * | 2014-06-03 | 2017-03-15 | 华为技术有限公司 | 一种锁相环频率校正方法及系统 |
| CN104038215B (zh) * | 2014-06-13 | 2017-06-09 | 南京邮电大学 | 一种∑‑△分数频率综合器用自动频率校准电路 |
| CN104360318A (zh) * | 2014-10-14 | 2015-02-18 | 奇瑞汽车股份有限公司 | 一种雷达前端模块及雷达系统 |
| KR102375949B1 (ko) * | 2015-01-02 | 2022-03-17 | 삼성전자주식회사 | 주파수 합성기의 출력을 제어하기 위한 장치 및 방법 |
| US10623008B2 (en) * | 2015-04-30 | 2020-04-14 | Xilinx, Inc. | Reconfigurable fractional-N frequency generation for a phase-locked loop |
| CN104849547B (zh) * | 2015-05-08 | 2018-12-04 | 中国电子科技集团公司第四十一研究所 | 一种提高yto预置准确度的校准方法及校准系统 |
| CN105207669A (zh) * | 2015-08-19 | 2015-12-30 | 深圳市海能达通信有限公司 | 一种减小频率源锁定时间的方法及电路 |
| JP6066015B1 (ja) * | 2015-10-01 | 2017-01-25 | 三菱電機株式会社 | 線形性向上処理器 |
| EP3190704B1 (en) | 2016-01-06 | 2018-08-01 | Nxp B.V. | Digital phase locked loops |
| US9793902B2 (en) * | 2016-02-19 | 2017-10-17 | Cisco Technology, Inc. | Reference-less clock and data recovery circuit |
| CN105790757B (zh) * | 2016-04-18 | 2019-04-02 | 杭州中科微电子有限公司 | 自动频率校正电路及频率校正方法 |
| TWI619351B (zh) * | 2016-05-06 | 2018-03-21 | 瑞鼎科技股份有限公司 | 頻率合成裝置及使用其之自動校正方法 |
| US10615803B2 (en) * | 2018-07-23 | 2020-04-07 | The Trustees Of Columbia University In The City Of New York | Compact phase-locked loop with low jitter and reference spurs |
| KR102182281B1 (ko) | 2019-10-01 | 2020-11-24 | (주)큐니온 | Qm급 주파수 합성기 시험치구 |
| US11018680B1 (en) * | 2020-07-15 | 2021-05-25 | Keysight Technologies, Inc. | Phase lock loops (PLLS) and methods of initializing PLLS |
| CN113014254B (zh) * | 2021-03-10 | 2023-12-05 | 苏州芯捷联电子有限公司 | 锁相环电路 |
| CN112710899B (zh) * | 2021-03-29 | 2021-07-13 | 国网江西省电力有限公司供电服务管理中心 | 一种改进增益有限脉冲响应滤波的电网信号频率检测方法 |
| CN113541683B (zh) * | 2021-06-08 | 2022-11-25 | 西安电子科技大学 | 一种基于可编程三分频器的锁相环自动频率校准器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4955075A (en) * | 1988-10-17 | 1990-09-04 | Motorola, Inc. | Battery saver circuit for a frequency synthesizer |
| US5603109A (en) * | 1994-03-29 | 1997-02-11 | P-Com, Inc. | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator |
| US6710664B2 (en) * | 2002-04-22 | 2004-03-23 | Rf Micro Devices, Inc. | Coarse tuning for fractional-N synthesizers |
| CN1708904A (zh) * | 2002-10-25 | 2005-12-14 | Gct半导体公司 | 用于抑制锁相环电路中的噪声的系统和方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510119B1 (ko) * | 1997-05-21 | 2005-11-25 | 삼성전자주식회사 | 디지털 pll 회로와 그 방법 |
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
| JP4282998B2 (ja) * | 2003-01-08 | 2009-06-24 | パナソニック株式会社 | 変調器及びその補正方法 |
| KR100532476B1 (ko) * | 2003-10-18 | 2005-12-01 | 삼성전자주식회사 | 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기 |
| US7042253B2 (en) * | 2004-05-24 | 2006-05-09 | Industrial Technology Research Institute (Itri) | Self-calibrating, fast-locking frequency synthesizer |
| US20060145776A1 (en) * | 2005-01-05 | 2006-07-06 | Qian Shi | High-speed VCO calibration technique for frequency synthesizers |
| US7375595B2 (en) * | 2006-09-29 | 2008-05-20 | Broadcom Corporation | Method and apparatus for calibrating a phase locked loop in open-loop |
| US7495517B1 (en) * | 2006-12-14 | 2009-02-24 | Altera Corporation | Techniques for dynamically adjusting the frequency range of phase-locked loops |
-
2006
- 2006-10-20 KR KR1020060102283A patent/KR100847687B1/ko active IP Right Grant
-
2007
- 2007-10-16 US US11/872,779 patent/US7804367B2/en not_active Expired - Fee Related
- 2007-10-19 CN CN2007101823966A patent/CN101227189B/zh not_active Expired - Fee Related
- 2007-10-19 TW TW096139253A patent/TWI357217B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4955075A (en) * | 1988-10-17 | 1990-09-04 | Motorola, Inc. | Battery saver circuit for a frequency synthesizer |
| US5603109A (en) * | 1994-03-29 | 1997-02-11 | P-Com, Inc. | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator |
| US6710664B2 (en) * | 2002-04-22 | 2004-03-23 | Rf Micro Devices, Inc. | Coarse tuning for fractional-N synthesizers |
| CN1708904A (zh) * | 2002-10-25 | 2005-12-14 | Gct半导体公司 | 用于抑制锁相环电路中的噪声的系统和方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2001-339301A 2001.12.07 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101227189A (zh) | 2008-07-23 |
| US7804367B2 (en) | 2010-09-28 |
| KR100847687B1 (ko) | 2008-07-23 |
| KR20080035786A (ko) | 2008-04-24 |
| TWI357217B (en) | 2012-01-21 |
| US20080106340A1 (en) | 2008-05-08 |
| TW200830721A (en) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101227189B (zh) | 频率合成器、自动频率校正电路及频率校正方法 | |
| CN102868399B (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
| US7791415B2 (en) | Fractional-N synthesized chirp generator | |
| CN102868395B (zh) | 锁相环频率综合器及开环频率粗调方法 | |
| CN113014254B (zh) | 锁相环电路 | |
| US8487707B2 (en) | Frequency synthesizer | |
| US20020136342A1 (en) | Sample and hold type fractional-N frequency synthesezer | |
| CN101218745A (zh) | 频率合成器的自适应性频率校正器 | |
| JP4216075B2 (ja) | フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ） | |
| US11984899B2 (en) | Dual mode phase-locked loop circuit, oscillator circuit, and control method of oscillator circuit | |
| US7088155B2 (en) | Clock generating circuit | |
| CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
| JP2010119077A (ja) | 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法 | |
| JP2004530334A5 (zh) | ||
| CN104702271B (zh) | 锁相环电路及压控振荡器的特性曲线的校准方法 | |
| KR20070015729A (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
| US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
| JP2007142791A (ja) | 周波数シンセサイザ | |
| CN110429935B (zh) | 一种切频锁相回路及其所运用的算法 | |
| CN207782771U (zh) | 一种锁相环 | |
| CN104702277A (zh) | 锁相环电路 | |
| WO2024055589A1 (zh) | 相位追踪电路和方法及电子设备 | |
| CN201146494Y (zh) | 调整锁相环的震荡器的频率合成器 | |
| CN116938233A (zh) | 锁相环的时钟中心扩频方法和装置 | |
| CN110061738A (zh) | 一种全数字锁相环电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110525 Termination date: 20191019 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |