KR102182281B1 - Qm급 주파수 합성기 시험치구 - Google Patents

Abstract

본 명세서는 신호 출력 장비의 성능 및 검증을 위한 주파수 합성기 시험치구를 개시한다. 본 명세서에 따른 주파수 합성기 시험치구는 제1 국부 발진 신호와 제1 중간 주파수 신호를 입력 받아 제1 RF 신호를 출력하는 제1 믹서 및 제2 국부 발진 신호로서 시험 대상 주파수 합성기에 출력된 신호와 제2 중간 주파수 신호로서 상기 제1 RF 신호를 입력 받아 제2 RF 신호를 출력하는 제2 믹서를 가진 주파수 변조 모듈; 및 전치왜곡을 통해 평탄화된 신호를 상기 제1 중간 주파수 신호로 출력하는 DDS 모듈;을 포함할 수 있다.

Description

QM급 주파수 합성기 시험치구{FREQUENCY SYNTHESIZER TEST APPARATUS FOR QUALIFICATION MODEL}

본 발명은 주파수 합성기 시험치구에 관한 것이며, 보다 상세하게는 주파수 합성기에서 출력된 신호를 상용 계측기에서 측정이 가능한 주파수 대역으로 변조할 수 있는 시험치구에 관한 것이다.

우주발사체를 구성하는 부품 들은 우주 환경을 모사한 시험시설을 통해 엄격한 테스트를 거치게 된다. 이러한 과정에서 여러 모델을 개발하고 시험하고 절차를 밟아 다음 단계로 넘어가는 과정을 거치게 된다. 보다 자세하게, MU(Mock-up), DM(Development Model), EM(Engineering Model), QM(Qualification Model), FM(Flight Model) 등으로 구분될 수 있다.

우주발사체 중 하나인 위성 레이더에는 주파수 합성기가 필수적인 부품으로 포함된다. 따라서 주파수 합성기 역시 QM급 주파수 합성기를 제작하고, 제작된 주파수 합성기정상적으로 동작하는지 시험이 필요하다.

한편, 신호의 파형 즉 주파수, 진폭, 위상을 눈으로 확인하기 위한 상용 오실로스코프(Oscilloscope) 또는 스펙트럼 분석기(Spectrum Analyzer)의 경우 입력 가능한 주파수가 제한될 수 있다. 일 예로, 시험 대상인 주파수 합성기에서 출력된 신호는 Ku-band이고, 오실로스코프에 입력 가능한 주파수는 X-band 일 수 있다. 따라서, 주파수 합성기를 시험하기 위해서는 주파수 합성기에서 출력된 신호를 특정 주파수으로 다운 컨버팅(down converting)할 수 있는 시험치구가 필요하다.

공개특허공보 제10-2008-0035786호

본 명세서는 신호 출력 장비의 성능 및 검증을 위한 주파수 합성기 시험치구를 제공하는 것을 목적으로 한다.

본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

상술한 과제를 해결하기 위한 본 명세서에 따른 주파수 합성기 시험치구는 제1 국부 발진 신호와 제1 중간 주파수 신호를 입력 받아 제1 RF 신호를 출력하는 제1 믹서 및 제2 국부 발진 신호로서 시험 대상 주파수 합성기에 출력된 신호와 제2 중간 주파수 신호로서 상기 제1 RF 신호를 입력 받아 제2 RF 신호를 출력하는 제2 믹서를 가진 주파수 변조 모듈; 및 전치왜곡을 통해 평탄화된 신호를 상기 제1 중간 주파수 신호로 출력하는 DDS 모듈;을 포함할 수 있다.

본 명세서의 일 실시예에 따르면, 상기 주파수 변조 모듈은 상기 시험 대상 주파수 합성기에서 출력된 기준 신호를 이용하여 제1 국부 발진 신호의 생성 및 제1 중간 주파수 신호의 생성에 사용할 수 있다.

본 명세서의 일 실시예에 따르면, 상기 주파수 변조 모듈은 상기 기준 신호를 이용하여 제1 국부 발진 신호를 생성하는 제1 위상 고정 루프; 및 상기 기준 신호를 이용하여 상기 DDS 모듈에 출력하는 신호를 생성하는 제2 위상 고정 루프;를 더 포함할 수 있다.

본 명세서의 일 실시예에 따르면, 상기 DDS 모듈은 상기 제2 위상 고정 루프에서 출력된 신호를 이용하여 상기 제1 중간 주파수 신호를 생성할 수 있다.

본 명세서의 일 실시예에 따르면, 상기 DDS 모듈은 전치왜곡을 위해 미리 생성된 진폭값 및 위상값을 저장하는 전치왜곡 메모리 블럭;을 더 포함할 수 있다.

본 명세서의 일 실시예에 따르면, 상기 제1 위상고정루프는 출력 신호의 주파수 변조가 가능한 가변 위상 고정 루프일 수 있다. 이 경우, 상기 제1 믹서와 상기 제2 믹서 사이에 출력 주파수에 따라 선택이 가능한 스위칭부;를 더 포함할 수 있다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 명세서의 일 측면에 따르면, 신호 왜곡의 균일화 변조를 통해 주파수의 왜곡을 보정할 수 있다.

본 명세서의 다른 측면에 따르면, 주파수 변조를 통해 다양한 장비의 다양한 입력에 대해서도 신호 출력 장비의 성능 및 검증이 가능하다.

본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 명세서에 따른 주파수 합성기 시험치구의 측정 환경에 대한 개략도이다.
도 2는 본 명세서에 따른 시험치구의 구성을 나타내는 계통도이다.
도 3은 본 명세서에 따른 주파수 변조 모듈의 상세도이다.
도 4는 본 명세서에 따른 DDS 모듈의 상세도이다.
도 5 및 도 6은 DDS 모듈에 의한 전치왜곡 전후의 신호의 파형도이다.
도 7은 본 명세서에 따른 DPD의 구성도이다.
도 8은 본 명세서의 일 실시예에 따른 스위칭부의 참고도이다.

본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.

도 1은 본 명세서에 따른 주파수 합성기 시험치구의 측정 환경에 대한 개략도이다.

도 1을 참조하면, 중앙에 본 명세서에 따른 주파수 합성기 시험치구(이하 '시험치구')가 위치한 것을 확인할 수 있다. 상기 시험치구는 전원 공급기(Power Supply)를 통해 전력을 공급받고, PC를 통해서 제어 신호를 수신할 수 있다. 상기 PC와 시험시구 사이의 제어 신호는 직렬 통신의 일종인 RS232를 통해 송수신될 있는데, 상기 시험치구의 특성이 상기 통신 프로토콜의 종류에 제한되는 것은 아니다.

상기 시험치구는 시험 대상인 주파수 합성기(Signal Generator)로부터 기준 신호 및 측정 대상 신호를 수신할 수 있다. 그리고 상기 시험치구는 계측기(Oscilloscope / Spectrum Analyzer)에 CW/Chirp 신호를 출력할 수 있다. 본 명세서에서는 이해의 편의를 위해 상기 기준 신호는 10MHz이고, 상기 측정 대상 신호는 Ku-band 신호이고, 상기 계측기에 출력하는 신호는 X-band 인 예시를 중심으로 설명하도록 하겠다. 그러나 상기 예시값이 본 명세서에 따른 시험치구의 특성을 제한하는 것은 아니다.

도 2는 본 명세서에 따른 시험치구의 구성을 나타내는 계통도이다.

도 2를 참조하면, 본 명세서에 따른 시험치구는 주요 구성으로서 주파수 변조 모듈 및 DDS 모듈을 포함할 수 있다.

상기 주파수 변조 모듈은 제1 믹서 및 제2 믹서를 포함한다. 상기 제1 믹서는 제1 국부 발진 신호와 제1 중간 주파수 신호를 입력 받아 제1 RF 신호를 출력할 수 있다. 상기 제2 믹서는 제2 국부 발진 신호로서 시험 대상 주파수 합성기에 출력된 신호와 제2 중간 주파수 신호로서 상기 제1 RF 신호를 입력 받아 제2 RF 신호를 출력할 수 있다. 상기 DDS 모듈은 전치왜곡을 통해 평탄화된 신호를 상기 제1 중간 주파수 신호로 출력할 수 있다. 상기 주파수 변환 모듈 및 DDS 모듈에 대해서 도 3 및 도 4를 통해 보다 상세하게 설명하겠다.

도 3은 본 명세서에 따른 주파수 변조 모듈의 상세도이다.

도 3을 참조하면, 우측 가장 최상단의 입력 단자를 통해 기준 신호가 입력되는 것을 확인할 수 있다(도 3의 "10MHz_Ref" 참조). 일 예로, 상기 기준 신호의 주파수는 10MHz일 수 있으며, 상기 예시에 본 명세서에 따른 시험치구가 제한되는 것은 아니다. 상기 기준 신호는 시험 대상인 주파수 합성기(Signal Generator)로부터 수신할 수 있으며, 상기 주파수 합성기와 시험치구 사이의 동기(Sync)를 맞추기 위한 역할을 할 수 있다.

상기 기준 신호는 대역통과필터(BPF) 및 분배기(DIV)를 지나갈 수 있다. 상기 분배기(DIV)를 지나서 출력된 하나의 신호는 출력 단자를 통해 외부로 출력될 수 있다(도 3의 "10MHz_Ref_OUT" 참조). 상기 분배기(DIV)를 지나서 출력된 다른 신호는 또 다른 분배기(DIV)에 입력될 수 있다. 상기 또 다른 분배기(DIV)를 지나서 출력된 2개의 신호는 각각 위상 고정 루프(Phase Locked Loop, PLL)에 입력될 수 있다.

먼저, 또 다른 분배기(DIV)에서 출력된 하나의 신호는 제1 PLL에 입력되어서 상기 제1 믹서에 입력되는 제1 국부 발진 신호로 출력될 수 있다. 상기 제1 PLL과 상기 제1 믹서 사이에는 감쇠기(attenuator), 대역통과필터(BPF), 증폭기(Amp) 및 대역통과필터(BPF)가 배치될 수 있다. 상기 대역통과필터(BPF)는 증폭과정에서 발생하는 고조파를 제거하기 위함이다. 본 명세서에서 상기 제1 PLL은 3250MHz를 출력하는 위상 고정 루프이다. 상기 3250MHz는 최종 출력 신호인 제2 RF 신호가 X-band 를 가지도록 하기 위해 선택된 값으로서, 최종 출력 신호의 주파수에 따라 상기 제1 PLL에서 출력되는 주파수의 값은 변경될 수 있다. 상기 제1 PLL에서 출력되는 주파수의 변경에 대해서는 이후에 보다 자세히 설명하도록 하겠다.

다음으로, 또 다른 분배기(DIV)에서 출력된 다른 신호는 제2 PLL에 입력될 수 있다. 상기 제2 PLL에서 출력된 신호는 상기 DDS 모듈로 입력될 수 있다(도 3의 "3210MHz_OUT" 참조). 상기 제2 PLL과 상기 DDS 모듈 사이에는 대역통과필터(BPF) 및 감쇠기(attenuator)가 배치될 수 있다. 본 명세서에서 상기 제2 PLL은 3120MHz를 출력하는 위상 고정 루프이다. 상기 3120MHz는 상기 DDS 모듈 내 FPGA(Field-Programmable Logic Array) 칩에서 연산된 결과값의 정확성을 위해 선택된 값이다. 상기 FPGA 칩은 소수점 계산을 하지 못하는데, 입력된 디지털 신호를 16분주로 나누는 연산과정에서 소수점 없는 정수 결과값을 얻을 수 있도록 상기 제2 PLL에서 3120MHz를 출력한다. 그러나, 상기 제2 PLL에서 출력된 신호의 주파수가 상기 예시에 제한되는 것은 아니며, 다른 정수 결과값을 얻을 수 있도록 3104MHz, 3136MHz 등 다양한 출력 주파수를 선택할 수 있다. 또 한편, FPGA 외에 소수점 연산이 가능한 다른 칩을 사용할 경우에도 상기 제2 PLL에서 출력된 신호의 주파수는 다양하게 선택이 가능하다.

한편, 제1 믹서에 입력되는 제1 중간 주파수 신호에 대한 설명을 위해 본 명세서에 따른 DDS 모듈을 살펴보겠다.

도 4는 본 명세서에 따른 DDS 모듈의 상세도이다.

도 4를 참조하면, 상기 DDS 모듈은 상기 제2 PLL에서 출력된 신호(3120MHz_OUT)를 입력신호로서 수신하여, 상기 제1 믹서의 제1 중간 주파수 신호로 사용되는 신호를 출력할 수 있다. 본 명세서에서 상기 제1 중간 주파수 신호는 중심 주파수 800MHz, 밴드폭 600MHz를 가진 신호이다.

본 명세서에 따른 DDS 모듈은 전치왜곡을 통해 평탄화된 신호를 출력할 수 있다. DDS(Digital Direct Synchronizer) 칩을 사용하여 Chirp 신호를 출력할 경우, 무선신호의 주파수가 커지면 커질수록 출력 신호의 진폭의 평탄정도가 일정하지 않다(도 5 및 도 6의 좌측 신호 파형 참조). 그러나 본 명세서에 따른 DDS 모듈은 디지털전치왜곡(digital predistortion, DPD 또는 PD)을 통해 출력 신호의 진폭을 일정(평탄)하게 만들 수 있다(도 5 및 도 6의 우측 신호 파형 참조). 본 명세서의 일 실시예에 따르면 상기 DDS 모듈은 FPGA 칩에 전치왜곡을 위한 프로그램을 통해서 출력 신호의 진폭을 일정하게 만들 수 있다.

도 7은 본 명세서에 따른 DPD의 구성도이다.

도 7을 참조하면, 먼저 FPGA 칩으로 외부 입력신호(v)가 입력된다. 상기 FPGA 칩에서는 입력된 외부신호의 위상, 진폭을 연산하여 전치왜곡을 위한 데이터가 저장된 메모리 블럭의 어드레스값(m)과 전치왜곡을 위한 타이밍 신호 정보(t)를 출력할 수 있다. 상기 전치왜곡 메모리 블럭(DPD Memory Block)에는 입력된 신호의 진폭에 맞추어 피드백되어야 할 진폭값과 입력된 위상 값에 맞추어 피드백되어야할 위상값에 대한 정보가 미리 저장될 수 있다. 도 7에 도시된 예시에서는 위상값은 2¹⁶개로 나누어져 연산 및 피드백될 수 있으며, 진폭값은 2¹²개로 나누어져 연산 및 피드백될 수 있다. 한편, 상기 FPGA에서 출력된 제어 신호(u)는 DDS 칩으로 출력될 수 있다. 이때, 상기 제어 신호(u)와 DPD 메모리 블럭에서 출력된 전치왜곡 신호(y(n))가 합쳐져서 상기 DDS 칩에 입력된다. 상기 DDS 칩은 최종 신호(z)를 출력할 수 있다. 상기 최종 신호(z)는 상기 주파수 변조 모듈로 입력되고, 이때 입력된 신호는 앞서 설명한 제1 중간 주파수 신호로서 입력된다.

다시 도 3의 제1 믹서를 살펴보면, 상기 DDS 모듈에서 출력된 신호는 대역통과필터(BPF)와 감쇠기(attenuator)를 지나서 상기 제1 믹서에 입력될 수 있다. 나아가, 상기 DDS 모듈에서 출력된 신호는 상기 DDS 모듈의 고장 여부를 외부에서 쉽게 확인할 수 있도록 LED를 이용하여 800MHz 디텍터(detector)신호를 확인 할 수 있다.

제1 PLL에서 출력된 제1 국부 발진 신호(3250MHz, LO)와 제1 중간 주파수 신호(800MHz, IF)를 입력 받아 제1 RF 신호를 출력할 수 있다. 본 명세서에서는 제1 국부 발진 신호와 제1 중간 주파수 신호를 합산하여 C-band 주파수를 가진 신호를 제1 RF 신호로 출력할 수 있다. 상기 제1 RF 신호는 제2 중간 주파수 신호로서 상기 제2 믹서에 입력될 수 있다.

상기 제1 믹서와 상기 제2 믹서 사이에는 대역통과필터(BPF), 증폭기(Amp), 대역통과필터(BPF) 및 감쇠기(attenuator)가 배치될 수 있다. 상기 대역통과필터(BPF)는 증폭과정에서 발생하는 고조파를 제거하기 위함이다. 나아가, 제1 믹서와 상기 제2 믹서 사이에 상기 제1 믹서의 고장 여부를 외부에서 쉽게 확인할 수 있도록 LED를 이용하여 C-band 디텍터(detector)신호를 확인 할 수 있다.

시험 대상 주파수 합성기에 출력된 신호(Ku-band_IN)는 제2 국부 발진 신호로서 상기 제2 믹서에 입력될 수 있다. 상기 시험 대상 주파수 합성기에 출력된 신호는 상기 제2 믹서에 입력되기 전에 감쇠기(attenuator), 증폭기(Amp), 감쇠기(attenuator) 및 대역통과필터(BPF)를 통과할 수 있다. 상기 대역통과필터(BPF)는 증폭과정에서 발생하는 고조파를 제거하기 위함이다.

상기 제2 믹서는 제2 국부 발진 신호(LO)와 제2 중간 주파수 신호(IF)를 입력 받아 제2 RF 신호를 출력할 수 있다. 본 명세서에서는 제2 국부 발진 신호에서 제2 중간 주파수 신호를 차감하여 C-band 주파수를 가진 신호를 제2 RF 신호로 출력할 수 있다.

이때 출력된 제2 RF 신호는 대역통과필터(BPF), 증폭기(Amp), 대역통과필터(BPF) 및 감쇠기(attenuator)를 지나서 외부로 출력될 수 있다. 나아가, 상기 제2 RF 신호는 상기 제2 믹서의 고장 여부를 외부에서 쉽게 확인할 수 있도록 LED를 이용하여 X-band 디텍터(detector)신호를 확인할 수 있다.

한편, 도 3에 도시된 예시에서는 시험 대상 주파수 합성기에서 Ku-band 라는 고정된 주파수 값을 가진 신호를 출력하는 상황에서 X-band를 출력하기 위해 상기 제1 PLL의 출력값이 3250MHz로 선택된 것이다. 그러나 본 명세서에 따른 시험치구가 Ku-band를 출력하는 시험 대상 주파수 합성기 전용 기술이 아니며, 다양한 입력 주파수 값에 불구하고 상용 계측기로 시험이 가능하도록 Ku-band 를 출력할 수 있다. 이를 위해, 상기 제1 PLL은 출력 신호의 주파수가 가변될 수 있는 가변 PLL 일 수 있다. 이 경우, 본 명세서에 따른 시험치구는 상기 제1 믹서와 상기 제2 믹서 사이에 출력 주파수에 따라 선택이 가능한 스위칭부(도 8 참조)를 더 포함하여, 변조된 주파수에 따라 다양한 선택이 가능하게 상기 주파수 변조 모듈을 구성할 수 있다.

이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.

Claims (7)

1. 제1 국부 발진 신호와 제1 중간 주파수 신호를 입력 받아 제1 RF 신호를 출력하는 제1 믹서 및 제2 국부 발진 신호로서 시험 대상 주파수 합성기에 출력된 신호와 제2 중간 주파수 신호로서 상기 제1 RF 신호를 입력 받아 제2 RF 신호를 출력하는 제2 믹서를 가진 주파수 변조 모듈; 및
   전치왜곡을 통해 평탄화된 신호를 상기 제1 중간 주파수 신호로 출력하는 DDS 모듈;을 포함하는 주파수 합성기 시험치구.
2. 청구항 1에 있어서,
   상기 주파수 변조 모듈은, 상기 시험 대상 주파수 합성기에서 출력된 기준 신호를 이용하여 제1 국부 발진 신호의 생성 및 제1 중간 주파수 신호의 생성에 사용하는 주파수 합성기 시험치구.
3. 청구항 2에 있어서,
   상기 주파수 변조 모듈은,
   상기 기준 신호를 이용하여 제1 국부 발진 신호를 생성하는 제1 위상 고정 루프; 및
   상기 기준 신호를 이용하여 상기 DDS 모듈에 출력하는 신호를 생성하는 제2 위상 고정 루프;를 더 포함하는 주파수 합성기 시험치구.
4. 청구항 3에 있어서,
   상기 DDS 모듈은 상기 제2 위상 고정 루프에서 출력된 신호를 이용하여 상기 제1 중간 주파수 신호를 생성하는 것을 특징으로 하는 주파수 합성기 시험치구.
5. 청구항 1에 있어서,
   상기 DDS 모듈은 전치왜곡을 위해 미리 생성된 진폭값 및 위상값을 저장하는 전치왜곡 메모리 블럭;을 더 포함하는 주파수 합성기 시험치구.
6. 청구항 3에 있어서,
   상기 제1 위상고정루프는 출력 신호의 주파수 변조가 가능한 가변 위상 고정 루프인 것을 특징으로 하는 주파수 합성기 시험치구.
7. 청구항 6에 있어서,
   상기 제1 믹서와 상기 제2 믹서 사이에 출력 주파수에 따라 선택이 가능한 스위칭부;를 더 포함하는 주파수 합성기 시험치구.

Images