CN112290934A - 基于Bias-Tee信号合成的可控抖动时钟产生装置 - Google Patents

基于Bias-Tee信号合成的可控抖动时钟产生装置 Download PDF

Info

Publication number
CN112290934A
CN112290934A CN202011174917.5A CN202011174917A CN112290934A CN 112290934 A CN112290934 A CN 112290934A CN 202011174917 A CN202011174917 A CN 202011174917A CN 112290934 A CN112290934 A CN 112290934A
Authority
CN
China
Prior art keywords
controllable
clock
signal
frequency
jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011174917.5A
Other languages
English (en)
Other versions
CN112290934B (zh
Inventor
付在明
刘航麟
吴中
刘科
肖寅东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011174917.5A priority Critical patent/CN112290934B/zh
Publication of CN112290934A publication Critical patent/CN112290934A/zh
Application granted granted Critical
Publication of CN112290934B publication Critical patent/CN112290934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于Bias‑Tee信号合成的可控抖动时钟产生装置，通过直接数字频率合成DDS与锁相环产生可控时钟信号，通过直接数字频率合成DDS、放大器和衰减器产生可控调制信号，再通过Bias_Tee偏置树与PLL锁相环将可控调制信号与可控时钟信号进行叠加调制形成可控抖动时钟信号。

Description

基于Bias-Tee信号合成的可控抖动时钟产生装置
技术领域
本发明属于信号处理技术领域，更为具体地讲，涉及一种基于Bias-Tee信号合成的可控抖动时钟产生装置。
背景技术
近年来，在电子技术快速发展的背景下，数字化设备也随之不断发展，并且在通信、导航等领域显示出其独特性与紧缺性。从目前的情况来看，数字化设备的发展伴随着半导体器件的发展，向着集成化与智能化的方向演变，并且呈现出高精度、高集成度、多功能性、人机交互性、可编程性的发展特点。同时，半导体技术和集成技术的发展也推动了数字化技术的创新，数字化技术的发展在很大程度上反应出当前电子行业的发展情况。
信号发生器作为一种典型的数字化设备，在许多领域都有重大的研究意义。首先，在传统测试领域，尤其是对高频电路、高速数字设备等进行相关的功能测试，噪声容限测试、信号抖动容限测试是必不可少而且至关重要的。时钟发生器是用来产生时钟信号的器件。常用于数字产品中，产品中所有的组件将随着所产生的时钟信号来同步进行运算动作。在码型的抖动容限测试时，可以通过给时钟信号加抖，从而抖动传递给码型，从而实现码型间接加抖效果，往往还需要功能模式丰富的测试信号去进行分析测试，鉴定其相应情况，运行状态等，或者对其进行故障诊断，从而实现测试工作。
抖动是指信号在短期内重要的瞬间变化相对于理想位置发生的偏移。抖动可以分为随机性抖动(RJ)和确定性抖动(DJ)，而确定性抖动又可以分为周期性抖动(PJ)、数据相关抖动(DDJ)和占空比抖动(DCD)三种。
随机抖动产生的原因很复杂，很难消除。器件内部热噪声，晶体的随机振动，宇宙射线等都有可能引起随机抖动。随机抖动满足高斯分布，在理论上是无边界的，只要测试的时间足够长，随机抖动也是无限大的。确定性抖动不是高斯分布，通常是有边际的，它是可重复可预测的。信号的反射、串扰、开关噪声、电源干扰、EMI等都会产生随机性抖动。
过去多年来用于量化抖动的最常用的方法是峰峰值抖动(Peak-to-peak Jitter)和均方根抖动(Root-Mean-Square Jitter)。由于时钟系统是数字系统非常关键的一部分，直接决定了数据发送和接收的成败，是整个系统的主动脉，因此时钟的抖动一直备受关注。高速串行数据标准一般要求在特定误码率情况下(如10e-12)的总体抖动、固有抖动、随机抖动等指标不能过大，而时钟信号一般是芯片手册给出要求。
在数字系统中，过大时钟抖动会造成很多危害，为了使数字系统在有抖动的情况下，仍能保证系统的指标，那么抖动就应该限制在一定范围之内，这就是所谓的抖动容限。因此，为了测量数字系统的抖动容限，就需要模拟多类型数字信号抖动或时钟抖动、可控抖动幅度等，在保证系统的指标的情况下得到容许的最大抖动范围。
目前，本领域主要是利用可编程延迟线的原理来进行加抖，但是这种方法存在一下不足：第一、可编程延迟线的精度与延迟范围形成矛盾，如果范围广，则精度低，想要精度高但范围窄。第二、信号经过可编程延迟线会增加系统自带的抖动，从而在抖动容限测试时，造成误差增大。第三、利用可编程延迟线加抖的系统相对复杂，成本相对较高。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于Bias-Tee信号合成的可控抖动时钟产生装置，在抖动范围可控情况下，产生一种可控的抖动时钟信号。
为实现上述发明目的，本发明一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，包括：
同源参考时钟模块，用于产生一个与可控时钟信号同相位的参考时钟信号，然后分别输入至时钟初步合成模块和波形发生模块；
时钟初步合成模块包括可编程时钟产生电路和倍/分频电路；其中，可编程时钟产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，接收外置FPGA发送的时钟数据，时钟数据在参考时钟时序控制下加载到可编程时钟电路产生的时钟信号，形成可控时钟信号，并输入至倍/分频电路；倍/分频电路先对可控时钟信号进行杂散和噪音的抑制，再进行倍频或分频操作，使输出的可控时钟信号符合可控抖动时钟合成模块输入端信号的频率范围；
波形发生模块包括可控抖动产生电路和幅度调理电路；可控抖动产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，依据不同的抖动数据产生相应的可控调制信号，再输入至幅度调理电路；幅度调理电路对可控调制信号的幅度进行放大或衰减，然后输入至可控抖动时钟合成模块；
可控抖动时钟合成模块包括Bias_Tee偏置树和锁相环PLL；其中，锁相环PLL又包括鉴相器、环路滤波器、压控振荡器以及分频器；
时钟初步合成模块产生的可控时钟信号输入至PLL的鉴相器，鉴相器将可控时钟信号与第一分频器输出的反馈信号进行鉴相，产生出直流信号，再输入Bias_Tee偏置树；波形发生模块产生的可控调制信号输入至Bias_Tee偏置树，Bias_Tee偏置树将直流信号与可控调制信号进行叠加，得到Bias-Tee信号并输入至环路滤波器，滤除掉高频噪声后发送给压控振荡器，压控振荡器对输入的信号进行频率调制，将频率调制信号分别输入至第一、第二分频器；第一分频器对频率调制信号进行分频处理，再作为反馈信号输入给鉴相器，而第二分频器对频率调制信号进行分频处理后直接输出，得到可控抖动时钟信号。
本发明的发明目的是这样实现的：
本发明基于Bias-Tee信号合成的可控抖动时钟产生装置，通过直接数字频率合成DDS与锁相环产生可控时钟信号，通过直接数字频率合成DDS、放大器和衰减器产生可控调制信号，再通过Bias_Tee偏置树与PLL锁相环将可控调制信号与可控时钟信号进行叠加调制形成可控抖动时钟信号。
同时，本发明基于Bias-Tee信号合成的可控抖动时钟产生装置还具有以下有益效果：
(1)、本发明由DDS+PLL产生可控时钟信号具有频率切换快、高稳定度、高分辨率、低相位噪声，低抖动的特点，从而得到更纯净的时钟信号；
(2)、本发明加载的抖动可由数据控制得到任意类型的抖动，包括正弦抖动、三角抖动、高斯抖动等，而且抖动信号频率分辨率与幅度分辨率高；
(3)、本发明使用Bias_Tee偏置树将可控调制信号加载在可控时钟信号(载波信号)上，产生成本低，性能高，效果好等优点。
(4)、本发明使用同源参考时钟电路，若需要控制起始时间与状态时，可以使时钟信号与可控调制信号的相位位于确定的关系。
附图说明
图1是本发明基于Bias-Tee信号合成的可控抖动时钟产生装置原理图；
图2是图1所示装置的实施图；
图3是图2所示装置的仿真时序图；
图4是图3所示时序图的某一个周期T1的展开图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图1是本发明基于Bias-Tee信号合成的可控抖动时钟产生装置原理图。
在本实施例中，如图1所示，本发明一种基于Bias-Tee信号合成的可控抖动时钟产生装置，包括：同源参考时钟模块、时钟初步合成模块、波形发生模块和可控抖动时钟合成模块。
如图2所示，同源参考时钟模块选用晶振，用于产生一个参考时钟信号，然后分别输入至时钟初步合成模块和波形发生模块，由于时钟初步合成模块和波形发生模块的参考时钟相同，能使时钟初步合成模块合成的可控时钟信号与波形发生模块产生的可控调制信号同源同相位；
时钟初步合成模块包括可编程时钟产生电路和倍/分频电路；其中，可编程时钟产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，通过外置FPGA发出的时钟数据，时钟数据在参考时钟时序控制下加载到直接数字频率合成DDS的相位累加器当中,完成相位的累加，并将此累加值输入到直接数字频率合成DDS的波形存储器，波形存储器将相位累积器的值作为当地址，查找与相位值对应的信号数据，输出到直接数字频率合成DDS的DAC，DAC输出的信号经过直接数字频率合成DDS的低通滤波器与比较器，输出可控时钟信号，并输入至倍/分频电路；倍/分频电路先对可控时钟信号进行杂散和噪音的抑制，这样降低产生合成时钟的抖动和提高稳定度，再进行倍频或分频操作，使输出的可控时钟信号符合可控抖动时钟合成模块输入端信号的频率范围；
在本实施例中，可编程时钟产生电路选用直接数字合成器DDS，本实验选用的是型号AD9851的集成DDS，集成了六倍频器与比较器，由于AD9851输出信号频率需要比倍频前信号频率低，为了扩大测试可控时钟信号频率范围，本实验在可编程时钟产生电路将晶振输入的参考时钟信号六倍频处理，然后输出通过fpga编程控制发送时钟数据，产生频率可控时钟信号。倍/分频电路选用锁相环PLL，实现对时钟信号进行分频或倍频，增大时钟信号的频率范围，这样可以提高信号的稳定性，抑制杂散和噪音，使可控时钟信号更加纯净。
波形发生模块包括可控抖动产生电路和幅度调理电路；可控抖动产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，依据不同的抖动数据产生相应的可控调制信号，再输入至幅度调理电路；幅度调理电路对可控调制信号的幅度进行放大或衰减，然后输入至可控抖动时钟合成模块；
在本实施例中，可控抖动产生电路选用任意波形发生器(AWG)或任意函数发生器(AFG)或直接数字频率合成(DDS)，如型号AWG70000任意波形发生器，HMF2525任意函数发生器，或者FPGA自制DDS等，只要能产生正弦抖动、三角抖动、高斯抖动以及任意波抖动类型即可，由于本实验使用ADI公司的AD9851的集成DDS，通常产生正弦信号与方波信号。由于采用DDS产生的可控调制信号，现有的信号发生器或DDS技术日益成熟，输出信号频率精度较高，从而可以保证可控调制信号可以达到非常高的频率分辨率。幅度调理电路选用放大器和衰减器，而放大器和衰减器是对可控调制信号调幅，可控调制信号的幅度决定可控抖动时钟信号的抖动的幅度，从而幅度调理电路保证抖动的幅度分辨率，同理，可控调制信号的频率决定可控抖动信号的抖动的频率，DDS保证了可控调制信号的频率分辨率，相当于抖动的频率分辨率也非常高。
可控抖动时钟合成模块包括Bias_Tee偏置树和锁相环PLL；其中，锁相环PLL又包括鉴相器、环路滤波器、压控振荡器以及分频器；此处的锁相环并非传统的闭环锁相环，而是用鉴相器的输出信号与可控抖动产生电路产生的可控调制信号作为Bias_Tee偏置树的输入，而Bias_Tee偏置树的输出信号则是环路滤波器的输入，从而形成闭环。
时钟初步合成模块产生的可控时钟信号输入至PLL的鉴相器，鉴相器将可控时钟信号与第一分频器输出的反馈信号进行鉴相，产生出直流信号，再输入Bias_Tee偏置树；波形发生模块产生的可控调制信号输入至Bias_Tee偏置树，Bias_Tee偏置树将直流信号与可控调制信号进行叠加并输出至环路滤波器，滤除掉高频噪声后发送给压控振荡器，压控振荡器对输入的信号进行频率调制，将频率调制信号分别输入至第一、第二分频器；第一分频器对频率调制信号进行分频处理，再作为反馈信号输入给鉴相器，而第二分频器对频率调制信号进行分频处理后直接输出，得到可控抖动时钟信号，需要注意一点，可控调制信号决定着可控抖动时钟信号的抖动，由于可控调制信号与可控时钟信号通过Bias_Tee偏置树叠加后经过环路滤波器，环路滤波器是一个低通滤波器，所以可控调制信号不能过高，并且环路滤波器的截止频率必须大于可控调制信号频率。又因为环路滤波器会滤掉高频信号，所以全频段的随机抖动受到抑制，可控抖动时钟信号的抖动主要是确定性抖动。
在本实施例中，Bias_Tee偏置树一般用于处理射频信号，而本实施例中用于处理低频的可控调制信号会展现非常好的性能，减少波形失真，让输出波形达到很好的效果，还有一个优点即成本低。最终，锁相环能够到达抑制杂散和噪声，控制抖动时钟的频率，而分频器则可以扩大输出可控抖动时钟频率的范围，抖动范围可控。
图3是图2所示基于Bias-Tee信号合成的可控抖动时钟产生装置波形发生模块无输出情况下，即无可控调制信号情况下时序图与有可控调制信号情况下抖动数据加载时序图以及抖动时钟的抖动的直方图。
如图3所示，在本实例中，波形发生模块(可控抖动产生电路和放大和衰减电路)有无信号输出时，即有无可控调制信号产生时，f1是同源参考时钟电路产生的参考时钟信号，f2是DDS+PLL产生的可控时钟信号，f3(1)是波形发生模块的输出，因为无输出，直线表示；Cout(1)是在f3(1)的情况下的输出Cout；f3(2)是波形发生模块的正弦输出，Cout(2)是在f3(2)的情况下的输出Cout，Cout(2)的抖动时钟信号展现的是非常多周期的抖动时钟信号。阴影部分为可控抖动时钟信号的抖动Jitter，由于多个周期重叠输出，形成余晖即阴影，T1是众多周期的某一个周期，改图还包含一个直方图，这是Cout(1)与Cout(2)相比较得到的抖动直方图。
图4是图3所示基于Bias-Tee信号合成的可控抖动时钟产生装置时序图的某一个周期T1的展开图；
如图4所示，在本实例中，展现的是图3的Cout(2)信号的某一时钟周期的展开图，f3是波形发生模块产生的正弦的可控调制信号，Cout_T1是抖动时钟Cout(2)的某一时钟周期T1的时序图。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (5)

1.一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，包括：
同源参考时钟模块，用于产生一个参考参考时钟信号，然后分别输入至时钟初步合成模块和波形发生模块；
时钟初步合成模块包括可编程时钟产生电路和倍/分频电路；其中，可编程时钟产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，接收外置FPGA发送的时钟数据，时钟数据在参考时钟控制下加载到可编程时钟电路产生的时钟信号上，进而形成可控时钟信号，并输入至倍/分频电路；倍/分频电路先对可控时钟信号进行杂散和噪音的抑制，再进行倍频或分频操作，使输出的可控时钟信号符合可控抖动时钟合成模块输入端信号的频率范围。
波形发生模块包括可控抖动产生电路和幅度调理电路；可控抖动产生电路以同源参考时钟模块产生的参考时钟信号作为参考时钟，抖动数据在参考时钟控制下加载到可控抖动产生电路产生的调制信号上，进而形成可控调制信号，再输入至幅度调理电路；幅度调理电路对可控调制信号的幅度进行放大或衰减，然后输入至可控抖动时钟合成模块；
可控抖动时钟合成模块包括Bias_Tee偏置树和锁相环PLL；其中，锁相环PLL又包括鉴相器、环路滤波器、压控振荡器以及分频器；
时钟初步合成模块产生的可控时钟信号输入至PLL的鉴相器，鉴相器将可控时钟信号与第一分频器输出的反馈信号进行鉴相，产生出直流信号，再输入Bias_Tee偏置树；波形发生模块产生的可控调制信号输入至Bias_Tee偏置树，Bias_Tee偏置树将直流信号与可控调制信号进行叠加，得到Bias-Tee信号并输入至环路滤波器，滤除掉高频噪声后发送给压控振荡器，压控振荡器对输入的信号进行频率调制，将频率调制信号分别输入至第一、第二分频器；第一分频器对频率调制信号进行分频处理，再作为反馈信号输入给鉴相器，而第二分频器对频率调制信号进行分频处理后直接输出，得到可控抖动时钟信号。
2.根据权利要求1所述的一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，所述的可编程时钟产生电路选用直接数字合成器DDS。
3.根据权利要求1所述的一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，所述的可控抖动产生电路选用任意波形发生器AWG或任意函数发生器AFG或直接数字频率合成DDS。
4.根据权利要求1所述的一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，所述环路滤波器的截止频率必须大于可控调制信号的频率。
5.根据权利要求1所述的一种基于Bias-Tee信号合成的可控抖动时钟产生装置，其特征在于，所述时钟初步合成模块合成的可控时钟信号与波形发生模块产生的可控调制信号同源同相位。
CN202011174917.5A 2020-10-28 2020-10-28 基于Bias-Tee信号合成的可控抖动时钟产生装置 Active CN112290934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011174917.5A CN112290934B (zh) 2020-10-28 2020-10-28 基于Bias-Tee信号合成的可控抖动时钟产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011174917.5A CN112290934B (zh) 2020-10-28 2020-10-28 基于Bias-Tee信号合成的可控抖动时钟产生装置

Publications (2)

Publication Number Publication Date
CN112290934A true CN112290934A (zh) 2021-01-29
CN112290934B CN112290934B (zh) 2023-04-21

Family

ID=74372425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174917.5A Active CN112290934B (zh) 2020-10-28 2020-10-28 基于Bias-Tee信号合成的可控抖动时钟产生装置

Country Status (1)

Country Link
CN (1) CN112290934B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113721056A (zh) * 2021-09-06 2021-11-30 成都能通科技有限公司 一种可扩展的任意波形发生器底板
CN114499511A (zh) * 2022-01-14 2022-05-13 中星联华科技（北京）有限公司 适用于码型发生器的抖动信号注入装置、系统及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2538692A (en) * 1991-10-02 1993-04-08 Alcatel N.V. A digital de-synchroniser
JP2005164968A (ja) * 2003-12-02 2005-06-23 National Institute Of Advanced Industrial & Technology 光クロック抽出装置および光クロック抽出方法
US20070080752A1 (en) * 2005-10-11 2007-04-12 Smith Stephen W Apparatus for low noise and jitter injection in test applications
US20070168142A1 (en) * 2006-01-16 2007-07-19 Bookham Technology Limited Jitter detection and reduction
CN202111690U (zh) * 2011-06-03 2012-01-11 高博 一种数模转换器
US20120294625A1 (en) * 2011-05-19 2012-11-22 Kabushiki Kaisha Toshiba Communication system and method
CN103026629A (zh) * 2010-07-28 2013-04-03 马维尔国际贸易有限公司 使用受控时钟抖动的分数杂散减小
CN103368657A (zh) * 2013-06-28 2013-10-23 华东师范大学 用于吉赫兹量子保密通信系统的弱相干单光子源产生方法
CN105116802A (zh) * 2015-08-17 2015-12-02 华北水利水电大学 一种确定性时钟抖动的产生装置及方法
CN107271891A (zh) * 2017-06-14 2017-10-20 电子科技大学 一种序列脉冲上升沿加抖的装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2538692A (en) * 1991-10-02 1993-04-08 Alcatel N.V. A digital de-synchroniser
JP2005164968A (ja) * 2003-12-02 2005-06-23 National Institute Of Advanced Industrial & Technology 光クロック抽出装置および光クロック抽出方法
US20070080752A1 (en) * 2005-10-11 2007-04-12 Smith Stephen W Apparatus for low noise and jitter injection in test applications
US20070168142A1 (en) * 2006-01-16 2007-07-19 Bookham Technology Limited Jitter detection and reduction
CN103026629A (zh) * 2010-07-28 2013-04-03 马维尔国际贸易有限公司 使用受控时钟抖动的分数杂散减小
US20120294625A1 (en) * 2011-05-19 2012-11-22 Kabushiki Kaisha Toshiba Communication system and method
CN202111690U (zh) * 2011-06-03 2012-01-11 高博 一种数模转换器
CN103368657A (zh) * 2013-06-28 2013-10-23 华东师范大学 用于吉赫兹量子保密通信系统的弱相干单光子源产生方法
CN105116802A (zh) * 2015-08-17 2015-12-02 华北水利水电大学 一种确定性时钟抖动的产生装置及方法
CN107271891A (zh) * 2017-06-14 2017-10-20 电子科技大学 一种序列脉冲上升沿加抖的装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZAIMING FU等: "methodology for digital synthesis of deterministic and random jitter generation on rising or falling edges of data pattern" *
刘欢: "脉冲发生器时钟模块与输出模块设计" *
李璐: "低抖动宽频时钟合成模块设计" *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113721056A (zh) * 2021-09-06 2021-11-30 成都能通科技有限公司 一种可扩展的任意波形发生器底板
CN114499511A (zh) * 2022-01-14 2022-05-13 中星联华科技（北京）有限公司 适用于码型发生器的抖动信号注入装置、系统及方法
CN114499511B (zh) * 2022-01-14 2023-03-28 中星联华科技（北京）有限公司 适用于码型发生器的抖动信号注入装置、系统及方法

Also Published As

Publication number Publication date
CN112290934B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US9397647B2 (en) Clock spurs reduction technique
US9071195B2 (en) Method and system for signal synthesis
CN112290934A (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
CN105515570A (zh) Bang-bang时间到数字转换器系统和方法
CN102317803A (zh) 测试装置、测试方法和移相器
US20070002994A1 (en) Clock jitter estimation apparatus, systems, and methods
US6502050B1 (en) Measuring a minimum lock frequency for a delay locked loop
US7239969B2 (en) System and method of generating test signals with injected data-dependent jitter (DDJ)
CN106549667B (zh) 数字小数分频器及其分频方法
US7664166B2 (en) Pleisiochronous repeater system and components thereof
CN105116802B (zh) 一种确定性时钟抖动的产生装置及方法
US10156603B1 (en) Apparatus for adding jitters to the edges of a pulse sequence
CN110531292A (zh) 用于强磁场核磁共振的具有高速调制特征的射频信号源
US7471753B2 (en) Serializer clock synthesizer
CN112165324B (zh) 一种取样器的低抖动超窄脉宽本振信号发生装置及方法
CN102468847B (zh) 方波的输出方法及装置
CN108923770A (zh) 一种三角波信号产生方法
US6484018B1 (en) Method and apparatus for defining and generating local oscillator signals for down converter
CN104866008A (zh) 一种时钟系统
CN111751711B (zh) 一种基于2fsk调制的载波传输延迟测试方法及系统
CN117353765B (zh) 信号发送装置、测试机和测试机信号输出方法
KR102182281B1 (ko) Qm급 주파수 합성기 시험치구
CN207732751U (zh) 一种超宽带模拟倍频激励系统
JP2008118338A (ja) ジッタ発生装置
Dai et al. X-band UWB-LFM signal generation technique based on PLL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant