CN105116802A - 一种确定性时钟抖动的产生装置及方法 - Google Patents

Abstract

本发明公开了一种确定性时钟抖动的产生装置及方法，包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。

Description

一种确定性时钟抖动的产生装置及方法

技术领域

本发明涉及通信领域，尤其涉及一种确定性时钟抖动的产生装置及方法。

背景技术

时钟抖动是SynchronousDigitalHierarchy(同步数字体系)数字时钟信号完整性测试的核心内容之一，是时钟信号最重要测量参数之一；因为在数字同步通信网络中,传输时钟的抖动会影响系统的同步,过大的抖动将直接造成误码现象,或者减低了信号的信噪比（SNR)。在现有的抖动信号发生技术中，一般使用模拟调制或者正交调制对载波信号进行调制，但是，一方面如果模拟调制将抖动信号直接施压到压控振荡器（指输出频率与输入控制电压有对应关系的振荡电路，简称压控振荡器）上，导致时钟信号及其电平不能够得到精确的调整，同时模拟调制的外围电路也很多，导致电路结构非常复杂；另一方面，使用正交调制的方式容易导致抖动分辨率不准确，抖动的动态范围较小，抖动大小也不准确，还需要进行发生抖动的采样以便于调节调制系数。

发明内容

本发明的目的在于提供一种确定性时钟抖动的产生装置及方法用以解决上述背景技术中抖动信号源发生技术中存在的问题。

为了解决上述问题，本发明采用以下技术方案：

一种确定性时钟抖动的产生装置，包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；

电源模块主要用于为上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电；

上位机用于通过抖动发生程序和通过PXI总线控制模块控制确定性时钟抖动的产生装置；

所述的PXI总线控制模块用于上位机对下层电路的控制，并用于实现PXI总线的译码工作；

所述的FPGA用于烧写FPGA基带信号发生模块，FPGA基带信号发生模块用于控制抖动信号的发生、载波信号的发生和抖动信号与载波信号的调制；

所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟；

所述的D/A转换模块用于实现数模转换；

抖动信号调理模块用于对D/A转换模块处理后的信号进行滤波及偏置的处理；

时钟变换模块用于将时钟抖动信号转换为方波时钟抖动信号；

其中，电源模块为上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电，上位机模块与PXI总线控制模块互相通信连接，PXI总线控制模块与FPGA通信连接，FPGA的输出端与D/A转换模块的输入端连接，D/A转换模块的输出端与抖动信号调理模块的输入端连接，抖动信号调理模块的输出端与时钟变换模块的输入端连接，所述的采样时钟产生模块的输出端与D/A转换模块的输入端连接。

所述的用FPGA烧写的FPGA基带信号发生模块包括调制信号产生电路、抖动幅度控制电路、数据截断电路、载波信号产生电路、调制电路、信号合路电路、合路时钟电路；其中，

调制信号产生电路用来产生低频抖动调制信号；

抖动幅度控制电路用于实现低频抖动调制信号的幅度控制；

数据截断电路用于截断已进行幅度控制后的低频抖动调制信号的抖动数值；

载波信号产生电路用于产生载波信号；

调制电路用于将已截断低频抖动调制信号和载波信号调制为低速的已调信号；

信号合路电路用于将低速的已调信号合路为高速的已调信号；

合路时钟电路用于产生合路电路需要的同步时钟信号；

所述的调制信号产生电路的输出端与抖动幅度控制电路的输入端连接，抖动幅度控制电路的输出端与数据截断电路的输入端连接，载波信号发生电路和数据截断的输出端均与调制电路的输入端连接，调制电路的输出端与信号合路电路的信号输入端相连接，信号合路电路的输入端与合路时钟电路的输出端相连接，信号合路电路的输出端与D/A转换模块的输入端相连。

所述的上位机模块采用工业计算机。

所述的PXI总线控制模块与上位机模块之间通过PCI9054接口芯片连接。

所述的采样时钟产生模块包括参考源和闭环PLL，所述的闭环PLL集成频率合成器、环路滤波器、和压控振荡器，所述的参考源的输出端连接集成频率合成器的输入端，集成频率合成器的输出端连接环路滤波器的输入端，环路滤波器的输出端连接压控振荡器的输入端；

所述的参考源采用10MHz的OCXO晶振，集成频率合成器采用ADF4106芯片，所述的环路滤波电路采用二阶环路滤波器，所述的压控振荡器采用CRO2500。

所述的D/A转换模块采用双路14BITSLVDS接口的DA转换芯片。

所述的时钟转换模块采用ADCLK915时钟转换芯片。

利用上述的一种确定性时钟抖动的产生装置所进行的一种确定性时钟抖动的产生方法，包括以下步骤：

A：启动电源模块，在工业计算机的控制软件中输入需要产生的时钟抖动的频率和振幅，利用工业计算机烧写FPGA基带信号发生模块，然后进入B；

B：PXI总线控制模块与上位机模块通过PCI9054接口芯片进行通信，获取上位机模块中需要产生的时钟抖动的频率和振幅，然后进入C；

C：PXI总线控制模块与FPGA基带信号发生模块进行通讯，FPGA基带信号发生模块产生数字时钟抖动信号，包括以下几个步骤：

C1：FPGA基带信号发生模块中的调制信号产生电路产生低频抖动调制信号，然后进入C2；

C2：抖动幅度控制电路将调理低频抖动调制信号的抖动幅度，然后进入C3；

C3：数据截断电路将对已进行幅度调理后的低频抖动调制信号的抖动数值进行截断，然后进入C5；

C4：载波信号产生电路产生载波信号，然后进入C5；

C5：调制电路将已进行数据截断低频抖动调制信号和载波信号调制为低速的已调信号，然后进入C7；

C6：合路时钟电路产生合路电路需要的同步时钟信号，并将同步时钟信号发送给信号合路电路，然后进入C7；

C7：信号合路电路将低速的已调信号合路为高速的已调信号，然后信号合路电路将高速的已调信号发送给D/A转换模块，然后进入E；

D:所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟，然后进入E；

E：D/A转换模块将数字的高速的已调信号转换为模拟的高速的已调信号，然后D/A转换模块将模拟的高速的已调信号发送给抖动信号调理模块，然后进入F；

F：抖动信号调理模块将模拟的高速的已调信号进行滤波及偏置的调整，然后抖动信号调理模块将已经调理过的模拟的高速的已调信号发送给时钟变换模块，然后进入G；

G：时钟变换模块用于将模拟的高速的已调信号转换为方波时钟抖动信号。

本发明具有以下有益效果：

首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中烧写FPGA基带信号发生模块，然后通过FPGA基带信号发生模块产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。

附图说明

图1为本发明的原理框图；

图2为本发明基带产生框图；

图3为本发明DA采样时钟产生电路图。

具体实施方式

如图1至图3所示：一种确定性时钟抖动的产生装置，包括电源模块、上位机模块、PXI总线控制模块、FPGA基带信号发生模块、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；

电源模块主要用于为上位机模块、PXI总线控制模块、FPGA基带信号发生模块、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电，为FPGA基带信号发生模块提供数字电源，同时为抖动信号调理模块和时钟变换模块提供线性模拟电源；

上位机通过抖动发生程序和PXI总线控制模块控制FPGA，所述的上位机模块采用工业计算机，利用工业计算机和PXI总线控制模块控制FPGA在本领域属于已经被广泛运用的现有技术；

所述的PXI总线控制模块用于实现上位机对下层电路的控制，并完成PXI总线的译码工作，且PXI总线控制模块与上位机模块之间通过PCI9054接口芯片连接，工业计算可以通过PCI9054接口芯片和PXI总线控制模块与下层电路之间进行通信，以实现人机交互；

所述的FPGA用于烧写FPGA基带信号发生模块，FPGA基带信号发生模块用于控制抖动信号的发生、载波信号的发生及抖动发生的幅度及频率，所述的FPGA基带信号发生模块包括调制信号产生电路、抖动幅度控制电路、数据截断电路、载波信号产生电路、调制电路、信号合路电路和合路时钟电路；所述的调制信号产生电路的输出端与抖动幅度控制电路的输入端连接，抖动幅度控制电路的输出端与数据截断电路的输入端连接，载波信号发生电路和数据截断的输出端均与调制电路的输入端连接，调制电路的输出端与信号合路电路的信号输入端相连接，信号合路电路的输入端与合路时钟电路的输出端相连接，信号合路电路的输出端与D/A转换模块的输入端相连；其中，上位机通过PXI总线控制模块与FPGA基带信号发生模块进行通信，并控制调制信号产生电路产生低频抖动调制信号，然后调制信号产生电路将低频抖动调制信号发送给抖动幅度控制电路，抖动幅度控制电路将根据上位机的控制信息控制低频抖动调制信号的幅度，同时，为了使低频抖动调制信号的数据长度符合调制电路对数据长度的要求，数据截断将对已进行幅度控制后的低频抖动调制信号的抖动数值进行截断；载波信号产生电路用于在上位机的控制下产生载波信号；调制电路用于将已进行数据截断的低频抖动调制信号和载波信号调制为低速的已调信号；信号合路电路用于将低速的已调信号合路为高速的已调信号；合路时钟电路用于产生合路电路需要的同步时钟信号。

所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟，采样时钟产生模块包括参考源和闭环PLL，所述的闭环PLL集成频率合成器、环路滤波器和压控振荡器（VCO），所述的参考源的输出端连接集成频率合成器的输入端，集成频率合成器的输出端连接环路滤波器的输入端，环路滤波器的输出端连接压控振荡器（VCO）的输入端；所述的参考源采用10MHz的OCXO晶振，OCXO晶振具有高精确度和高稳定性，能够保证采样时钟产生模块具有精确的参考源，集成频率合成器采用ADF4106芯片，所述的环路滤波电路采用二阶环路滤波器，所述的压控振荡器（VCO）采用CRO2500，ADF4106芯片与二阶环路滤波器和压控振荡器（VCO）构成的锁相环电路具有很宽的带宽，这就保证在高频系统中能够省去另外使用倍频器的不便，消除了由倍频器带来的谐波、杂波和信号噪声的干扰，有利用提高整个系统的性能，简化系统工艺，降低系统成本。

所述的D/A转换模块用于实现数模转换，D/A转换模块采用双路14BITSLVDS接口的D/A转换芯片，双路14BITSLVDS接口的D/A转换芯片能够保证低频时钟抖动信号具有较低的D/A转换损失，同时还采用了高精度的104M时钟作为D/A转换的采样时钟使系统性能更加可靠；

抖动信号调理模块用于对D/A转换模块处理后的信号进行滤波及偏置的处理；

时钟变换模块用于将时钟抖动信号转换为方波时钟抖动信号，所时钟转换模块采用ADCLK915时钟转换芯片，ADCLK915时钟转换芯片功耗小，精确度高，同时集成度高，可以有效的减少系统的面积。

其中，电源模块为上位机模块、PXI总线控制模块、FPGA基带信号发生模块、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电，上位机模块与PXI总线控制模块互相通信连接，PXI总线控制模块与上位机模块、FPGA基带信号发生模块、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块均通信连接，FPGA基带信号发生模块的输出端与D/A转换模块的输入端连接，D/A转换模块的输出端与抖动信号调理模块的输入端连接，抖动信号调理模块的输出端与时钟变换模块的输入端连接，所述的采样时钟产生模块的输出端与D/A转换模块的输入端连接。

利用上述的一种确定性时钟抖动的产生装置所进行的一种确定性时钟抖动的产生方法，包括以下步骤：

A：启动电源模块，在工业计算机的控制软件中输入需要产生的时钟抖动的频率和振幅以及载波的速率，利用工业计算机在FPGA中烧写FPGA基带信号发生模块，然后进入B；

B：PXI总线控制模块与上位机模块通过PCI9054接口芯片进行通信，获取上位机模块中需要产生的时钟抖动的频率和振幅以及载波的速率，然后进入C；

C：PXI总线控制模块与FPGA基带信号发生模块进行通讯，FPGA基带信号发生模块产生与需要产生的时钟抖动信号相对应的数字时钟抖动信号，包括以下几个步骤：

C1：FPGA基带信号发生模块中的调制信号产生电路收到需要产生的时钟抖动信号的频率和振幅信息之后在上位机模块控制软件的控制下产生与需要产生的时钟抖动信号相对应的低频抖动调制信号，然后进入出C2；

C2：抖动幅度控制电路根据需要产生的时钟抖动信号的频率和振幅信息在上位机模块控制软件的控制下将调理低频抖动调制信号的抖动幅度，然后进入出C3；

C3：数据截断电路根据需要产生的时钟抖动信号的频率和振幅信息在上位机模块控制软件的控制下将对已进行幅度调理后的低频抖动调制信号的抖动数值进行截断，然后进入出C5；

C4：载波信号产生电路根据需要产生的载波的速率信息在上位机模块控制软件的控制下产生载波信号，然后进入出C5；

C5：调制电路用于将低频抖动调制信号和载波信号调制为低速的已调信号；

C6：合路时钟电路产生合路电路需要的同步时钟信号，并将这个同步时钟信号发送给信号合路电路，然后进入出C7；

C7：信号合路电路将低速的已调信号合路为高速的已调信号，然后信号合路电路将高速的已调信号发送给D/A转换模块，然后进入E；

D：所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟，然后进入E；

E：D/A转换模块将数字的高速的已调信号转换为模拟的高速的已调信号，然后D/A转换模块将模拟的高速的已调信号发送给抖动信号调理模块，然后进入F；

F：抖动信号调理模块将模拟的高速的已调信号进行滤波及偏置的调整，然后抖动信号调理模块将已经调理过的模拟的高速的已调信号发送给时钟变换模块，然后进入G；

G：时钟变换模块利用ADCLK915时钟转换芯片将模拟的高速的已调信号转换为方波时钟抖动信号。

首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中烧写FPGA基带信号发生模块，然后通过FPGA基带信号发生模块产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。

Claims (9)

1.一种确定性时钟抖动的产生装置，其特征在于：包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；

电源模块主要用于为上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电；

上位机用于通过抖动发生程序和通过PXI总线控制模块控制确定性时钟抖动的产生装置；

所述的PXI总线控制模块用于上位机对下层电路的控制，并用于实现PXI总线的译码工作；

所述的FPGA用于烧写FPGA基带信号发生模块，FPGA基带信号发生模块用于控制抖动信号的发生、载波信号的发生和抖动信号与载波信号的调制；

所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟；

所述的D/A转换模块用于实现数模转换；

抖动信号调理模块用于对D/A转换模块处理后的信号进行滤波及偏置的处理；

时钟变换模块用于将时钟抖动信号转换为方波时钟抖动信号；

其中，电源模块为上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块供电，上位机模块与PXI总线控制模块互相通信连接，PXI总线控制模块与FPGA通信连接，FPGA的输出端与D/A转换模块的输入端连接，D/A转换模块的输出端与抖动信号调理模块的输入端连接，抖动信号调理模块的输出端与时钟变换模块的输入端连接，所述的采样时钟产生模块的输出端与D/A转换模块的输入端连接。

2.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的用FPGA烧写的FPGA基带信号发生模块包括调制信号产生电路、抖动幅度控制电路、数据截断电路、载波信号产生电路、调制电路、信号合路电路、合路时钟电路；其中，

调制信号产生电路用来产生低频抖动调制信号；

抖动幅度控制电路用于实现低频抖动调制信号的幅度控制；

数据截断电路用于截断已进行幅度控制后的低频抖动调制信号的抖动数值；

载波信号产生电路用于产生载波信号；

调制电路用于将已截断低频抖动调制信号和载波信号调制为低速的已调信号；

信号合路电路用于将低速的已调信号合路为高速的已调信号；

合路时钟电路用于产生合路电路需要的同步时钟信号；

所述的调制信号产生电路的输出端与抖动幅度控制电路的输入端连接，抖动幅度控制电路的输出端与数据截断电路的输入端连接，载波信号发生电路和数据截断的输出端均与调制电路的输入端连接，调制电路的输出端与信号合路电路的信号输入端相连接，信号合路电路的输入端与合路时钟电路的输出端相连接，信号合路电路的输出端与D/A转换模块的输入端相连。

3.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的上位机模块采用工业计算机。

4.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的PXI总线控制模块与上位机模块之间通过PCI9054接口芯片连接。

5.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的采样时钟产生模块包括参考源和闭环PLL，所述的闭环PLL集成频率合成器、环路滤波器、和压控振荡器，所述的参考源的输出端连接集成频率合成器的输入端，集成频率合成器的输出端连接环路滤波器的输入端，环路滤波器的输出端连接压控振荡器的输入端。

6.根据权利要求5所述的一种确定性时钟抖动的产生装置，其特征在于：所述的参考源采用10MHz的OCXO晶振，集成频率合成器采用ADF4106芯片，所述的环路滤波电路采用二阶环路滤波器，所述的压控振荡器采用CRO2500。

7.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的D/A转换模块采用双路14BITSLVDS接口的DA转换芯片。

8.根据权利要求1所述的一种确定性时钟抖动的产生装置，其特征在于：所述的时钟转换模块采用ADCLK915时钟转换芯片。

9.利用权利要求1所述的一种确定性时钟抖动的产生装置所进行的一种确定性时钟抖动的产生方法，包括以下步骤：

A：启动电源模块，在工业计算机的控制软件中输入需要产生的时钟抖动的频率和振幅，利用工业计算机烧写FPGA基带信号发生模块，然后进入B；

B：PXI总线控制模块与上位机模块通过PCI9054接口芯片进行通信，获取上位机模块中需要产生的时钟抖动的频率和振幅，然后进入C；

C：PXI总线控制模块与FPGA基带信号发生模块进行通讯，FPGA基带信号发生模块产生数字时钟抖动信号，包括以下几个步骤：

C1：FPGA基带信号发生模块中的调制信号产生电路产生低频抖动调制信号，然后进入C2；

C2：抖动幅度控制电路将调理低频抖动调制信号的抖动幅度，然后进入C3；

C3：数据截断电路将对已进行幅度调理后的低频抖动调制信号的抖动数值进行截断，然后进入C5；

C4：载波信号产生电路产生载波信号，然后进入C5；

C5：调制电路将已进行数据截断低频抖动调制信号和载波信号调制为低速的已调信号，然后进入C7；

C6：合路时钟电路产生合路电路需要的同步时钟信号，并将同步时钟信号发送给信号合路电路，然后进入C7；

C7：信号合路电路将低速的已调信号合路为高速的已调信号，然后信号合路电路将高速的已调信号发送给D/A转换模块，然后进入E；

D:所述的采样时钟产生模块用于产D/A转换模块所需的高速采样时钟，然后进入E；

E：D/A转换模块将数字的高速的已调信号转换为模拟的高速的已调信号，然后D/A转换模块将模拟的高速的已调信号发送给抖动信号调理模块，然后进入F；

F：抖动信号调理模块将模拟的高速的已调信号进行滤波及偏置的调整，然后抖动信号调理模块将已经调理过的模拟的高速的已调信号发送给时钟变换模块，然后进入G；

G：时钟变换模块用于将模拟的高速的已调信号转换为方波时钟抖动信号。