CN107966699A - 一种航空二次雷达信号的发射装置及编码方法 - Google Patents

Abstract

本发明公开了一种航空二次雷达信号的发射装置及编码方法，属于航空电子技术领域，包括FPGA和D/A转换器。本发明使用无线电体制，尽量减少应答机和测距机的二次雷达发射信号电路的模拟成分，将信号编码和上变频等都放在数字电路中进行处理，通过FPGA产生各个测试模式下的报文信号，即ATCRBS和S模式应答机测试模式下的询问报文，并经基带重采样、插值滤波等处理后，在FPGA内部通过全数字上变频的方式将脉冲信号调制到数字载波信号上，再经过高速D/A变换后直接产生需要的射频脉冲信号，通过FPGA和高速的D/A实时生成各种模式下需要的发射信号，电路简洁可靠，且调制性能好。

Description

一种航空二次雷达信号的发射装置及编码方法

技术领域

本发明属于航空电子技术领域，具体涉及一种航空二次雷达信号的发射装置及编码方法。

背景技术

空中交通管制应答机(ATC Transponder)和测距机(Distance MeasureEquipment,DME)都是飞机正常飞行的必备设备。应答机的功用是向地面管制中心报告飞机的识别代码和飞机的气压高度。测距机是用来测量飞机与地面测距信标台之间的斜距。

应答机和测距机都是用二次雷达体制。应答机需要发射1030MHz的脉冲询问信号。测距机需要发射962MHz-1213MHz的测距应答信号。

目前，应答机和测距机都采用复杂的模拟电路，其元器件众多，电路结构复杂庞大，可靠性也较低。现有的航空二次雷达信号的发射部分电路，采用一个声表面波振荡器，以产生需要频率的等幅信号；再经两次缓冲放大达到需要的功率电平，加到双刀双掷的二极管开关。由处理器电路产生的括号脉冲(也叫帧脉冲)，用以调制二极管开关、脉冲放大器，处理器所控制的输入数据脉冲经脉冲调制器后对放大器做调制，进而产生需要发射的航空二次雷达信号。这种采用模拟电路技术的航空二次雷达信号的发射电路，电路复杂、庞大，可靠性低。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种航空二次雷达信号的发射装置及编码方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种航空二次雷达信号的发射装置，包括FPGA和D/A转换器；

FPGA，被配置为用于产生各个测试模式下的报文信号，并对报文信号进行基带重采样、插值滤波处理后，通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

D/A转换器，被配置为用于将FPGA生成的数字信号转换为射频发射信号。

优选地，D/A转换器采用AD9739芯片，其采样率设置为Fs＝1.5GHz。

此外，本发明还提到一种航空二次雷达信号的编码方法，该方法采用如上所述的一种航空二次雷达信号的发射装置，包括如下步骤：

步骤1：通过FPGA产生需要发射的各个模式下的报文信号；

采用FPGA进行信号处理，并辅以包括通过DSP进行部分编码和控制在内的数字信号运算，根据CPU的命令准备需要发射的各个模式下的报文信号；

步骤2：经基带重采样、插值滤波处理后，在FPGA内部将脉冲基带信号通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

步骤3：FPGA生成的数字信号经过D/A转换器转换后输出需要的射频发射信号。

本发明所带来的有益技术效果：

本发明使用无线电体制，尽量减少应答机和测距机的二次雷达发射信号电路的模拟成分，将信号编码和上变频等都放在数字电路中进行处理，通过FPGA产生各个测试模式下的报文信号，即ATCRBS和S模式应答机测试模式下的询问报文，并经基带重采样、插值滤波等处理后，在FPGA内部通过全数字上变频的方式将脉冲信号调制到数字载波信号上，再经过高速D/A变换后直接产生需要的射频脉冲信号，通过FPGA和高速的D/A实时生成各种模式下需要的发射信号，电路简洁可靠，且调制性能好。

附图说明

图1为ATCRBS模式询问信号示意图。

图2为A/C/S模式全呼询问信号示意图。

图3为仅S模式询问信号示意图。

图4为本发明信号的发射装置的硬件原理图。

图5为本发明的八路并行数据处理框图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

本发明公开了一种针对航空应答机和测距机的航空二次雷达信号的发射装置及编码方法，应答机分为ATCRBS模式应答机和S模式应答机。

ATCRBS模式的应答机将包含3/A、B、C、D等四种询问信号模式，3/A兼用于民用识别和军用识别；B模式只用于民用识别；C模式用于高度询问；D模式作为备用询问。实际现在的航管二次雷达使用的是3/A模式、C模式交替询问的模式。其信号的具体形式为P1和P3两个脉冲，如图1所示，各种询问模式是以P1和P3的间隔来区别的。3/A、B、C、D等四种模式中P1和P3的间隔分别为8、17、21、25us。此外还有一个抑制旁瓣方向上的应答机应答的旁瓣抑制脉冲P2。

应答机即可通过比较P1，P3脉冲与P2脉冲的相对幅度，来判明飞机是处在二次雷达方向性天线的主波瓣内还是旁瓣内，从而决定是否产生应答信号。为此，应答机询问脉冲信号发生技术需要在FPGA中控制发射脉冲的幅度。通过控制基带脉冲信号的幅度，进而控制射频脉冲的幅度。

而S模式的询问信号有两种格式：A/C/S模式全呼询问和仅S模式询问。S模式的是一种点名询问的方式，点名询问就需要飞机的地址码，获得飞机的地址码的方式有两种：仅S模式询问全呼询问和A/C/S模式全呼询问。为了与ATCRBS模式方式二次雷达兼容工作，一般使用A/C/S模式全呼询问来获得飞机地址码。

A/C/S模式全呼询问类似于标准的ATCRBS模式的询问信号，其差别仅是在P3之后增加了一个P4，如图2所示。一个ATCRBS模式的应答机在接收到P3时就开始回答，即3us之后发送第一个回答脉冲F1，P4脉冲的存在对此没有影响。S模式的应答机也能回答A、C模式的询问，但是当检测到P4后就会停止ATCRBS模式的应答而按照P4脉冲的宽度来决定以何种方式应答。P4脉冲有两种宽度：0.8us和1.6us。当P4脉冲的宽度为1.6us时，S模式应答机会发出一个应答，在这个应答里包含它的地址。当P4脉冲的宽度为0.8us时，S模式应答机不会产生应答。

如图3所示，仅S模式询问信号前面两个脉冲P1和P2，宽度0.8us、间隔2us，类似于A和C模式询问的旁瓣抑制脉冲。一个非S模式应答机在收到这些脉冲时就会抑制它，也不再解码其余的询问信号。在P2之后是一个长脉冲P6，其宽度为16.25us或30.25us，在P6之内有许多相位翻转以表示所传送的数据。第一次相位翻转在脉冲前沿后1.25us处，它总是存在的，被应答机用来同步它的时钟以解码后续的数据。同步相位翻转也用作发送回答的时间参考，这和在ATCRBS模式里使用P3的方式一样。询问机根据在同步相位翻转的发送和第一个回答脉冲接收之间的时间延迟来测量目标的距离。

这些航空二次雷达信号的发射电路要处理的脉冲信号，尤其是S模式应答机的询问信号，其数据块中包含有丰富的飞机代码等信息数据。同时，这些信号需要进行PAM、DPSK等多种调制方式，如ATCRBS模式的应答机询问脉冲采用的是PAM调制方式，S模式应答机采用的是DPSK调制方式。此外，所有的应答机信号脉冲宽度都较为狭窄，尤其是对于S模式应答机询问信号的P6数据脉冲，其脉冲内部的数据位宽度仅为0.25us，这些都给脉冲信号的发生造成困难。

实施例1：

本发明公开了一种航空二次雷达信号的发射装置，其硬件原理如图4所示，包括FPGA和D/A转换器；

FPGA，被配置为用于产生各个测试模式下的报文信号，并对报文信号进行基带重采样、插值滤波处理后，通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

D/A转换器，被配置为用于将FPGA生成的数字信号转换为射频发射信号。

实施例2：

在上述实施例的基础上，本发明公开了一种针对航空应答机和测距机的航空二次雷达信号的编码方法，具体包括以下步骤：

步骤1：产生需要发射的各个模式下的报文信号；

采用FPGA进行信号处理，并辅以包括通过DSP进行部分编码和控制在内的数字信号运算，根据CPU的命令准备需要发射的各个模式下的报文信号；

步骤2：经基带重采样、插值滤波处理后，在FPGA内部将脉冲基带信号通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

步骤3：FPGA生成的数字信号经过D/A转换器转换后输出需要的射频发射信号；

本发明中，高速DDS及全数字上变频技术主要通过一个大容量FPGA实现。FPGA主要完成应答报文编码、数字载波产生，并将脉冲基带信号通过数字上变频的方式调制到数字载波上，用户可以通过外部接口实时控制输出信号的频率。FPGA生成的数字信号经过DA变换后输出需要的发射信号。

ATCRBS模式和S模式应答机发射的询问信号频率为1030MHz，本发明将D/A转换器AD9739的采样率设置为Fs＝1.5GHz。因此，输出的ATCRBS模式和S模式应答机询问射频信号位于第2奈奎斯特区(mix模式)，FPGA将数字正交调制到频率Fs/4＝375MHz。由于FPGA输出信号速率较高，如果采用传统的方法，FPGA工作频率需大于375*2＝750MHz，实现难度大，但可以采用多路并行的方式处理，从而降低工作频率，代价是增加逻辑资源。

本产品中，采用八路并行的处理方式，如图5所示，需要发射的脉冲信号在DSP中按照1.5G采样率生成编码，脉冲数据分成8组：P[0],P[1],P[2],P[3],P[4]…，P[7]；存放在FPGA的不同BRAM中，同时发送。

在FPGA内部通过全数字上变频的方式将脉冲信号调制到数字载波信号上，数字中频频率(NCO频率)为：Fs–射频信号频率；即为了得到1030MHz的ATCRBS模式和S模式应答机的询问射频信号，NCO频率配置需为370MHz。

本发明工作原理简单，主要集中在FPGA高速数字信号处理算法和高速接口的设计。由于采样率达到1.5Gsps，FPGA和DA的接口速率达到了28Gb的传输带宽，而且FPGA内部处理时钟达到187.5MHz，数字信号处理算法都必须要在高速时钟下稳定工作，且很多算法都必须要并行处理，对FPGA的资源、算法设计、逻辑设计、高速数据接口设计都提出了极高的要求。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (3)

1.一种航空二次雷达信号的发射装置，其特征在于：包括FPGA和D/A转换器；

FPGA，被配置为用于产生各个测试模式下的报文信号，并对报文信号进行基带重采样、插值滤波处理后，通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

D/A转换器，被配置为用于将FPGA生成的数字信号转换为射频发射信号。

2.根据权利要求1所述的航空二次雷达信号的发射装置，其特征在于：D/A转换器采用AD9739芯片，其采样率设置为Fs＝1.5GHz。

3.一种航空二次雷达信号的编码方法，其特征在于：采用如权利要求1所述的一种航空二次雷达信号的发射装置，其特征在于：包括如下步骤：

步骤1：通过FPGA产生需要发射的各个模式下的报文信号；

采用FPGA进行信号处理，并辅以包括通过DSP进行部分编码和控制在内的数字信号运算，根据CPU的命令准备需要发射的各个模式下的报文信号；

步骤2：经基带重采样、插值滤波处理后，在FPGA内部将脉冲基带信号通过全数字上变频的方式将脉冲信号调制到数字载波信号上；

步骤3：FPGA生成的数字信号经过D/A转换器转换后输出需要的射频发射信号。