CN103067697A - 一种消除基于光纤传输的vga信号抖动的方法 - Google Patents

一种消除基于光纤传输的vga信号抖动的方法 Download PDF

Info

Publication number
CN103067697A
CN103067697A CN2012105392452A CN201210539245A CN103067697A CN 103067697 A CN103067697 A CN 103067697A CN 2012105392452 A CN2012105392452 A CN 2012105392452A CN 201210539245 A CN201210539245 A CN 201210539245A CN 103067697 A CN103067697 A CN 103067697A
Authority
CN
China
Prior art keywords
signal
clock
clk
jitter
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105392452A
Other languages
English (en)
Other versions
CN103067697B (zh
Inventor
周潮义
周春雷
张坛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DALIAN KEDI VIDEO TECHNOLOGY Co Ltd
Original Assignee
DALIAN KEDI VIDEO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DALIAN KEDI VIDEO TECHNOLOGY Co Ltd filed Critical DALIAN KEDI VIDEO TECHNOLOGY Co Ltd
Priority to CN201210539245.2A priority Critical patent/CN103067697B/zh
Publication of CN103067697A publication Critical patent/CN103067697A/zh
Application granted granted Critical
Publication of CN103067697B publication Critical patent/CN103067697B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Communication System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种消除基于光纤传输的VGA信号抖动的方法，所述方法如下：以具有抖动的CLK1为时钟，将通过光纤传输的视频信号存入FPGA中的FIFO中，利用与CLK1时钟频率相同无抖动的CLK2为输出时钟将存储于FIFO中的视频信号输出实施本发明具有以下有益效果：可以实现对模拟视频信号在远程传输后产生的图像抖动、黑屏进行校正，保证图像质量。

Description

一种消除基于光纤传输的VGA信号抖动的方法
技术领域
本发明涉及视音频技术领域，更具体地说，涉及一种消除基于光纤传输的VGA信号抖动的方法。
背景技术
伴随视频领域技术的不断发展，数字信号的发展和应用已经达到和模拟信号并驾齐驱的程度。数字信号在传输过程中具有保密性强、较好的一致性、信号畸变小（包括无串扰和交调）、具有无衰减再生和扩展不确定信号至原基带信号的潜能等优点。因此，在远程传输场合，数字信号的应用已经远远超出了模拟信号。但是，依据中国目前的实际情况分析，模拟信号当前以及未来一段时间内，还将占有很大的应用市场。所以对模拟视频信号、尤其是高分辨率的模拟视频信号的远程传输技术，市场需求还是非常大。
现有的模拟视频信号的远程传输方式包括如下步骤：1）通过A/D转换器和解码器将预传输的VGA信号解码为并行视频信号，并通过传输系统的发送端将并行视频信号以及配合的行、场信号和时钟CLK信号一起传输至电/光发射单元；2)电/光发射单元将接收到的并行视频信号以及配合的行、场信号和时钟CLK信号转换为光信号，并通过传输光纤传将光信号输到传输系统的接收端；3)光/电转换单元将传输系统的接收端接收到的光信号转换为并行视频信号，该并行视频信号为包括具有抖动的时钟信号CLK1的并行视频信号；4）以具有抖动的时钟信号CLK1为时钟输出并行视频信号；5）利用D/A转换单元和编码器将并行视频信号编码为模拟格式的RGB信号，并配合行、场信号输出模拟视频信号。
现有技术存在如下缺陷：视频信号通过光纤远程传输以后，以具有抖动的时钟信号CLK1为时钟输出并行视频信号，会在终端产生了明显的抖动和黑屏，影响了图像质量。
发明内容
本发明针对以上问题的提出，而研制一种消除基于光纤传输的VGA信号抖动的方法。
本发明提供一种消除基于光纤传输的VGA信号抖动的方法，其特征在于，以具有抖动的CLK1为时钟，将通过光纤传输的视频信号存入FPGA中的FIFO中，利用与CLK1时钟频率相同无抖动的CLK2为输出时钟将存储于FIFO中的视频信号输出。
本发明包括如下步骤：
S1、将传输系统的接收端接收到的具有抖动的时钟信号CLK1、并行视频信号以及行场信号以时钟信号CLK1为时钟输入到FPGA中例化的FIFO中；
S2、FPGA检测时钟信号CLK1的频率，FPGA内部倍频锁相环PLL1根据最大稳定倍频倍数输出最小模拟频率X；
S3、通过VXCO压控晶振模拟输出最小模拟频率X，并利用外部倍频锁相环PLL2对最小模拟频率X进行最大稳定倍数的倍频，模拟输出无抖动的时钟信号CLK2；
S4、利用低通滤波器对时钟信号CLK2进行高速D/A调制，通过控制PWM输入波形的占空比，控制PWM的输出电压，以控制VCXO压控晶振的输出时钟，使得外部锁相环PLL2输出的无抖动的时钟信号CLK2与具有抖动的时钟信号CLK1具有相同的时钟频率；
S5、以时钟信号CLK2为输出时钟，从FPGA中的FIFO中输出并行视频信号；
S6、利用D/A转换单元和编码器将并行视频信号编码为模拟格式的RGB信号，并配合行、场信号输出无抖动的模拟视频信号。
本发明在步骤S1之前还包括：
A）、通过A/D转换器和解码器将预传输的VGA信号解码为并行视频信号，并通过传输系统的发送端将并行视频信号以及配合的行场信号和时钟CLK信号一起传输至电/光发射单元；
B)、电/光发射单元将接收到的并行视频信号以及配合的行场信号和时钟CLK信号转换为光信号，并通过传输光纤传将光信号输到传输系统的接收端；
C)、光/电转换单元将传输系统的接收端接收到的光信号转换为并行视频信号、具有抖动的时钟信号CLK1以及行场信号。
本发明步骤S6中的VXCO压控晶振为27M VXCO压控晶振。
实施本发明具有以下有益效果：利用与CLK1时钟频率相同无抖动的CLK2为输出时钟将存储于FIFO中的视频信号输出，可以实现对模拟视频信号在远程传输后产生的图像抖动、黑屏进行校正，保证图像质量。
附图说明
图1是消除基于光纤传输的VGA信号抖动的方法的配套装置的一实施例的结构示意图；
图2是本发明的FPGA的结构示意图；
图3是本发明的低通滤波器的电路图。
具体实施方式
本发明提供一种消除基于光纤传输的VGA信号抖动的方法，下面结合附图对本发明的技术方案进行详细说明。
VGA信号基于光纤远距离传输时，首先将模拟视频信号通过A/D转换器和解码器转换为数字信号，然后在电/光发射模块中将数字视频信号转换为光信号。电/光发射模块以输入的模拟视频时钟为基准时钟对并行视频信号进行编码转换、时钟倍频之后转换为串差分信号通过光纤进行传输，这种处理将会使传输频率大幅度增加。当光/电转换模块接收到光信号时转换成数字信号，将其中的差分视频信号进行解码、解串，将高速的传输频率进行分频，再次得到视频时钟。由于对视频信号中的时钟信号信息进行了倍频、分频、电光及光电转换处理，并经过长距离光纤传输，所以对视频时钟造成明显影响，视频时钟的相位将产生偏移。由于光/电转换模块在处理的整个过程，始终以视频时钟为倍频和分频的参考，所以视频时钟偏移会使整个输出信号都存在数据偏移的情况，在后级进行数据的编码，D/A转换处理时，视频偏移在图像上就将显示出来，在传输终端上出现图像抖动、黑屏等不良结果。由于信号内就会产生抖动，这种抖动产生与器件精密度无关，即使严格调整器件精密度，也无法将此抖动完全消除。对于DVI信号或者其他数字信号而言，此抖动对视频信号的编码采样影响较小。但是对于模拟视频的采样来说，这样的抖动就会严重影响采样效果，导致显示终端图像上出现波纹、闪烁等情况。传输过程中信号产生的抖动，是并行视频信号和时钟信号同步产生的，所以虽然数据本身有抖动，但是仍然和时钟是同步的。为了解决这些问题，本发明提供一种消除基于光纤传输的VGA信号抖动的方法。
图1是消除基于光纤传输的VGA信号抖动的方法的配套装置的一实施例的结构示意图；图2是本发明的FPGA的结构示意图；图3是本发明的低通滤波器的电路图。
如图1所示，装置包括传输系统的发送端、A/D转换单元和解码器（图中示为A/D Converter& decoder）、电/光转换单元（图中示为High-PerformanceElectrical-Optical Transmitter module）、传输光纤(图中示为Fiber Link)、传输系统的接收端(图中示为High-Performance Optical-Electrical Receivermodule)、FPGA、光/电转换单元和编码器（图中示为D/A Converter& encoder），传输系统的发送端与A/D转换单元连接，A/D转换单元与电/光转换单元连接，电/光转换单元通过传输光纤与传输系统的接收端连接，传输系统的接收端通过光/电转换单元与FPGA连接，FPGA与D/A转换单元以及编码器连接。
如图2所示，FPGA包括内部FIFO、内部锁相环PLL1（图中示为Divider&Inside PLL）、内部计数器(图中未示出)、外部VCXO压控晶振（图中示为VCXO27M）、外部锁相环(图中示为Outside PLL)、外部低通滤波器(图中示为PWM)，通过传输光纤传输后的具有抖动的时钟信号CLK1(图中示为Data CLK1)并行视频信号DATA通过RGB线、CLK线和HV线存入FPGA的内部FIFO中，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLL1，内部锁相环PLL1连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。FPGA的内部FIFO中的视频数据DATA以无抖动的时钟信号（图中示为Data CLK2）为时钟输出。
实现消除基于光纤传输的VGA信号抖动的方法如下：
通过A/D转换器和解码器将预传输的VGA信号（RGB信号）解码为并行视频信号，并通过传输系统的发送端将并行视频信号以及配合的行场信号（图中示为H、V信号）和时钟CLK信号Data CLK一起传输至电/光发射单元；
电/光发射单元将接收到的并行视频信号以及配合的行场信号和时钟CLK信号转换为光信号，并通过传输光纤传将光信号输到传输系统的接收端；
光/电转换单元将传输系统的接收端接收到的光信号转换为并行视频信号、具有抖动的时钟信号CLK1以及行场信号。
将传输系统的接收端接收到的具有抖动的时钟信号CLK1、并行视频信号以及行场信号以时钟信号CLK1为时钟输入到FPGA中例化的FIFO中；
FPGA检测时钟信号CLK1的频率，FPGA内部倍频锁相环PLL1根据最大稳定倍频倍数输出最小模拟频率X；
通过VXCO压控晶振模拟输出最小模拟频率X，并利用外部倍频锁相环PLL2对最小模拟频率X进行最大稳定倍数的倍频，模拟输出无抖动的时钟信号CLK2；
利用低通滤波器对时钟信号CLK2进行高速D/A调制，通过控制PWM输入波形的占空比，控制PWM的输出电压，以控制VCXO压控晶振的输出时钟，使得外部锁相环PLL2输出的无抖动的时钟信号CLK2与具有抖动的时钟信号CLK1具有相同的时钟频率；作为优选技术方案，本实施例中的VXCO压控晶振为27M VXCO压控晶振；
以时钟信号CLK2为输出时钟，从FPGA中的FIFO中输出并行视频信号；
利用D/A转换单元和编码器将并行视频信号编码为模拟格式的RGB信号，并配合行、场信号输出无抖动的模拟视频信号。
通过FPGA和外部倍频锁相环PLL2对原始时钟信号CLK1进行模拟，模拟出与原始时钟频率相同的时钟信号CLK2。所以时钟信号CLK2的频率与原始时钟信号CLK1的频率相同，但却是稳定的无抖动的时钟。以此时钟信号CLK2作为FIFO输出的读取时钟可以读取出与此时钟同步的并行视频信号，这就可以保证从FIFO输出的并行视频信号也是稳定无抖动的。
通过自制的低通滤波电路，使用结合PWM电路。通过FPGA产生方波的占空比来控制VCXO的电压。这种方式，通过对模拟出最小频率x进行调节，来实现对CLK2的粗调；而通过对VCXO在有效的PPM（相对偏差）内进行调节，实现对CLK2的细调。时钟信号CLK2和时钟信号CLK1的频率大小则是通过FPGA中FIFO的深度变化来调控的，由于数据是连续存储和读取的，所以FIFO深度的增加，代表读取的速度大于存储的速度，使得时钟信号CLK2的频率大于时钟信号CLK1；同理可以反向调节。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种消除基于光纤传输的VGA信号抖动的方法，其特征在于，以具有抖动的CLK1为时钟，将通过光纤传输的视频信号存入FPGA中的FIFO中，利用与CLK1时钟频率相同无抖动的CLK2为输出时钟将存储于FIFO中的视频信号输出。
2.根据权利要求1所述的消除基于光纤传输的VGA信号抖动的方法，其特征在于，包括如下步骤：
S1、将传输系统的接收端接收到的具有抖动的时钟信号CLK1、并行视频信号以及行场信号以时钟信号CLK1为时钟输入到FPGA中例化的FIFO中；
S2、FPGA检测时钟信号CLK1的频率，FPGA内部倍频锁相环PLL1根据最大稳定倍频倍数输出最小模拟频率X；
S3、通过VXCO压控晶振模拟输出最小模拟频率X，并利用外部倍频锁相环PLL2对最小模拟频率X进行最大稳定倍数的倍频，模拟输出无抖动的时钟信号CLK2；
S4、利用低通滤波器对时钟信号CLK2进行高速D/A调制，通过控制PWM输入波形的占空比，控制PWM的输出电压，以控制VCXO压控晶振的输出时钟，使得外部锁相环PLL2输出的无抖动的时钟信号CLK2与具有抖动的时钟信号CLK1具有相同的时钟频率；
S5、以时钟信号CLK2为输出时钟，从FPGA中的FIFO中输出并行视频信号；
S6、利用D/A转换单元和编码器将并行视频信号编码为模拟格式的RGB信号，并配合行、场信号输出无抖动的模拟视频信号。
3.根据权利要求2所述的消除基于光纤传输的VGA信号抖动的方法，其特征在于，在步骤S1之前还包括：
A）、通过A/D转换器和解码器将预传输的VGA信号解码为并行视频信号，并通过传输系统的发送端将并行视频信号以及配合的行场信号和时钟CLK信号一起传输至电/光发射单元；
B)、电/光发射单元将接收到的并行视频信号以及配合的行场信号和时钟CLK信号转换为光信号，并通过传输光纤传将光信号输到传输系统的接收端；
C)、光/电转换单元将传输系统的接收端接收到的光信号转换为并行视频信号、具有抖动的时钟信号CLK1以及行场信号。
4.根据权利要求2所述的消除基于光纤传输的VGA信号抖动的方法，其特征在于，步骤S6中的VXCO压控晶振为27M VXCO压控晶振。
CN201210539245.2A 2012-12-13 2012-12-13 一种消除基于光纤传输的vga信号抖动的方法 Expired - Fee Related CN103067697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210539245.2A CN103067697B (zh) 2012-12-13 2012-12-13 一种消除基于光纤传输的vga信号抖动的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210539245.2A CN103067697B (zh) 2012-12-13 2012-12-13 一种消除基于光纤传输的vga信号抖动的方法

Publications (2)

Publication Number Publication Date
CN103067697A true CN103067697A (zh) 2013-04-24
CN103067697B CN103067697B (zh) 2016-07-06

Family

ID=48110137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210539245.2A Expired - Fee Related CN103067697B (zh) 2012-12-13 2012-12-13 一种消除基于光纤传输的vga信号抖动的方法

Country Status (1)

Country Link
CN (1) CN103067697B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346792A (zh) * 2013-07-10 2013-10-09 电子科技大学 消除模数转换中时钟抖动的方法、装置及数字预失真方法
CN105116802A (zh) * 2015-08-17 2015-12-02 华北水利水电大学 一种确定性时钟抖动的产生装置及方法
CN107592511A (zh) * 2017-09-21 2018-01-16 武汉恒泰通技术有限公司 一种能够减小抖动的视频光模块
CN108696716A (zh) * 2017-04-07 2018-10-23 上海峰宁信息科技股份有限公司 一种用于数字图像信号的时钟重建处理方法及模块
CN109413397A (zh) * 2018-12-05 2019-03-01 中航光电科技股份有限公司 一种低延时分辨率自适应视频光纤传输编解码方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108234969A (zh) * 2017-12-06 2018-06-29 山东超越数控电子股份有限公司 一种延长dvi信号传输距离的装置和实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227617A (zh) * 2008-01-31 2008-07-23 北京卫星信息工程研究所 一种系统时钟恢复装置
CN101924884A (zh) * 2010-06-26 2010-12-22 大连捷成实业发展有限公司 一种数字视频信号切换电路及切换方法
CN102158655A (zh) * 2011-01-27 2011-08-17 大连科迪视频技术有限公司 一种dvi/hdmi/dp/vga信号的后级无抖校正系统
US20120182473A1 (en) * 2011-01-14 2012-07-19 Gyudong Kim Mechanism for clock recovery for streaming content being communicated over a packetized communication network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227617A (zh) * 2008-01-31 2008-07-23 北京卫星信息工程研究所 一种系统时钟恢复装置
CN101924884A (zh) * 2010-06-26 2010-12-22 大连捷成实业发展有限公司 一种数字视频信号切换电路及切换方法
US20120182473A1 (en) * 2011-01-14 2012-07-19 Gyudong Kim Mechanism for clock recovery for streaming content being communicated over a packetized communication network
CN102158655A (zh) * 2011-01-27 2011-08-17 大连科迪视频技术有限公司 一种dvi/hdmi/dp/vga信号的后级无抖校正系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346792A (zh) * 2013-07-10 2013-10-09 电子科技大学 消除模数转换中时钟抖动的方法、装置及数字预失真方法
CN103346792B (zh) * 2013-07-10 2016-06-01 电子科技大学 消除模数转换中时钟抖动的方法、装置及数字预失真方法
CN105116802A (zh) * 2015-08-17 2015-12-02 华北水利水电大学 一种确定性时钟抖动的产生装置及方法
CN105116802B (zh) * 2015-08-17 2017-09-26 华北水利水电大学 一种确定性时钟抖动的产生装置及方法
CN108696716A (zh) * 2017-04-07 2018-10-23 上海峰宁信息科技股份有限公司 一种用于数字图像信号的时钟重建处理方法及模块
CN107592511A (zh) * 2017-09-21 2018-01-16 武汉恒泰通技术有限公司 一种能够减小抖动的视频光模块
CN109413397A (zh) * 2018-12-05 2019-03-01 中航光电科技股份有限公司 一种低延时分辨率自适应视频光纤传输编解码方法

Also Published As

Publication number Publication date
CN103067697B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103067697A (zh) 一种消除基于光纤传输的vga信号抖动的方法
US7511762B2 (en) Generation of a frame synchronized clock for a wireless video receiver
CN104952421B (zh) 一种生成用于mipi模组检测的mipi信号的方法及系统
CN101753269B (zh) 信息处理装置和信号传输方法
CN104780334B (zh) 基于fpga实现的mipi lane信号串化输出的方法和装置
US20100231787A1 (en) Signal processing method and device
JP2007300490A (ja) デジタル映像送信装置、デジタル映像受信装置、デジタル映像伝送システム及びデジタル映像伝送方法
CN103475610A (zh) 接口电路
CN105023549A (zh) 分辨率自适应的mipi图形信号产生装置及方法
JP2009182577A (ja) 通信システム
CN105405375B (zh) 一种mipi视频信号单路转多路的装置及方法
WO2013150698A1 (ja) 映像信号送信装置及び受信装置
CN115277983A (zh) 用于dp接口的视频像素时钟恢复方法与结构
CN201898573U (zh) 可实现dvi编解码的fpga组件
CN109286839B (zh) eDP接口驱动方法与FPGA主控芯片
KR101545318B1 (ko) 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법
CN201773567U (zh) 一种用于显示器的lvds信号编码电路
CN204578655U (zh) 能增强视频转板输出信号能力的装置
CN111698388A (zh) 一种用于远程视频传输系统及视频分辨率自适应方法
CN202979172U (zh) 一种消除基于光纤传输的vga信号抖动的装置
CN106209292A (zh) 一种利用过采样方法实现stm‑1的sdh光接口的方法与装置
CN203276789U (zh) 用于去除lvds信号的展频的系统
CN204305204U (zh) 一种CameraLink-DVI视频转换器
CN103686170A (zh) 短距离多路视频的传输方法及装置
CN105306938A (zh) 一种数字视频编码器及数字视频编码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20191213

CF01 Termination of patent right due to non-payment of annual fee