CN102158655A - 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 - Google Patents
一种dvi/hdmi/dp/vga信号的后级无抖校正系统 Download PDFInfo
- Publication number
- CN102158655A CN102158655A CN 201110029843 CN201110029843A CN102158655A CN 102158655 A CN102158655 A CN 102158655A CN 201110029843 CN201110029843 CN 201110029843 CN 201110029843 A CN201110029843 A CN 201110029843A CN 102158655 A CN102158655 A CN 102158655A
- Authority
- CN
- China
- Prior art keywords
- signal
- processing unit
- core processing
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
本发明公开了一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，由信号采集单元对输入的DVI、HDMI、DP或VGA信号进行采集；核心处理单元I对采集的信号进行判断，并由智能时钟模拟单元生成一个标准激励时钟CLKPLL送回至核心处理单元I，核心处理单元I对采集到的信号进行是否正确的检测；数据正确时RGB信号写入外存储单元，核心处理单元II读取核心处理单元I最后存入存储RGB数据；若不正确核心处理单元I停止向存储数据，核心处理单元II持续读取前一帧正确完整的数据；核心处理单元II将读取的RGB数据发送到信号输出单元中进行处理、输出。该系统能消除信号切换产生的黑屏或花屏等不良效果，使播出更加流畅。
Description
技术领域
本发明涉及一种DVI/HDMI/DP/VGA信号的后级无抖校正系统。
背景技术
近年来，随着数字视频技术的不断发展，DVI(Digital Video Interface)视频信号、HDMI(High Definition Multimedia Interface)视频信号和DP(Display Potr)视频信号在实际应用中所占据的比例也不断加大。DVI/HDMI/DP信号属于数字视频信号，但由于其没有类似复合视频信号(CVBS)的行信号和场信号或者是像SDI信号的SAV(起始信号)和EAV(结束信号)，所以无法像CVBS、SDI数字信号一样通过数据分析手段瞬时检测出信号的丢失或中断，且DVI/HDMI/DP信号传输的图像分辨率高，传输速率高达1.65Gbps甚至2.25Gbps，使用传统的视频处理技术无法对其进行准确实时处理。因此在针对DVI/HDMI/DP信号的处理一直比较棘手，其中DVI/HDMI/DP信号的无抖切换更是行业内亟待解决的难题。实际使用环境中，在对DVI/HDMI/DP/VGA信号切换时会造成2-10秒的黑屏或蓝屏，严重影响观看效果，尤其在大屏幕、多屏幕等需要频繁对信号进行切换的大规模监视系统或电视会议中更使人难以忍受。
发明内容
本发明针对以上问题的提出，而研制一种DVI/HDMI/DP/VGA信号的后级无抖校正系统。本发明采用的技术手段如下：
一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于包括如下步骤：
(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集，所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I；
(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断，然后根据判断出的分辨率格式利用板载晶振生成一个同频率的行信号H1和场信号V1，输出到智能时钟模拟单元；
(3)智能时钟模拟单元根据行信号H1和场信号V1进行锁相并模拟生成一 个输入的DVI/HDMI/DP或VGA信号的标准激励时钟CLKPLL作为输出激励送回至核心处理单元I，核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为输出行/场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号H和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；
(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号，并将智能时钟模拟单元输出的标准激励时钟CLKPLL、核心处理单元I产生的行信号H2和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；
(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2一起组成VGA信号再输出。
本发明所述的核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560x1600@60HZ的分辨率格式。为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原。这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。
所述外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时，核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时，则核心处理单元II会持续读 取最后一帧正确完整的图像所在的存储空间的数据并输出，直至核心处理单元I再次向外存储单元写入正确的整帧数据。
本发明所述的核心处理单元I内部写有640x480到2560x1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的H1脉冲和V1脉冲信号用于生成激励时钟。在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号H1和场信号V1，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的H1和V1信号。在智能时钟模拟单元模拟出信号的激励时钟后，核心处理单元I可根据模拟出的信号激励时钟和采集到的制式信号生成一个H2/V2信号。在核心处理单元II中也可以根据H2/V2信号对输出画面进行调整和修改，可根据需要在显示画面中加入字幕或其它的指示标识，使该系统的操作方式更简单，操作过程更加直白明了。在本方法的基础上，在设置多路DVI/HDMI/DP或VGA输入模块，并在其后级集成切换模块，则可以使本发明独立完成切换功能，并且实现无抖切换效果。
本发明的有益效果是：可以对DVI/HDMI/DP数字视频信号和VGA信号进行无抖切换处理，对DVI/HDMI/DP信号或VGA信号进行切换和转换处理时，消除信号切换产生的黑屏或花屏等不良效果，使其播出更加流畅。在信号丢失时，也能够让终端显示一个具有信息内容的画面，而不是毫无意义的黑屏或蓝屏，同时消除了显示终端识别以及恢复图像的时间。
附图说明
图1是本发明的系统结构框图；
图2是应用本发明所设计的实施例结构框图；
图3是本发明核心处理单元I的工作流程图；
图4是本发明核心处理单元II的工作流程图。
具体实施方式
如图1至图4所示，该DVI/HDMI/DP/VGA信号的后级无抖校正系统，包括如下步骤：
(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集，所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I；
(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断(即：判断出分辨率)，然后根据判断出的分辨率格式利用板载晶振生成一个同频率的行信号H1和场信号V1(即：此分辨率格式下的行信号和场信号)，输出到智能时钟模拟单元；
(3)智能时钟模拟单元根据行信号H1和场信号V1进行锁相并模拟生成一个输入的DVI/HDMI/DP或VGA信号的标准激励时钟CLKPLL作为输出激励送回至核心处理单元I，核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为标准行/场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号H和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；
(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号，并将智能时钟模拟单元输出的标准激励时钟CLKPLL和核心处理单元I产生的行信号H2和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；
(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2一起组成VGA信号再输出。
核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560x1600@60HZ的分辨率格式。为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原。这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。
其中外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时，核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时，则核心处理单元II会持续读取最后一帧正确完整的图像所在的存储空间的数据并输出，直至核心处理单元I再次向外存储单元写入正确的整帧数据。
核心处理单元I内部写有640x480到2560x1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的H1脉冲和V1脉冲信号用于生成激励时钟。在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号H1和场信号V1，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的H1和V1信号。在智能时钟模拟单元模拟出信号的激励时钟后，核心处理单元I可根据模拟出的信号激励时钟和采集到的制式信号生成一个H2/V2信号。
如图2所示信号采集单元可由芯片SIL1161或者TDA19977、TDA19978、AD998x、ADV7441等芯片构成；智能时钟模拟单元可由PLL602系列芯片构成；外存储单元可由DDRIII，DDRII、SDRAM或AL460等芯片构成；核心处理单元I和核心处理单元II的主芯片可由ALTERA公司的cycloneII/III或者XIlinx公司的EasyPath-6FPGA系列芯片FPGA1和FPGA2构成；另外，还包括配合FPGA1和FPGA2进行工作的MCU，已完成分析出输入的DVI/HDMI/DP信号或VGA信号的分辨率格式，以便FPGA1根据该分辨率制造一个同频率的行信号H1和场信号V1，FPGA2可根据信号的分辨率格式的相关参数判断存储区域中存储空间的深度，MCU根据读取到的分辨率格式的相关信息，分析出具体的分辨率格式是什么，并控制智能时钟模拟芯片输出该分辨率格式信号的标准激励时钟CLKPLL送至FPGA1，以及获取核心处理单元I判定输入信号的是否出现中断和错误的结果给核心处理单元II(核心处理单元II可通过核心处理单元I的判定结果选择读取外部存储单元的存储空间)，以实现前述的核心处理单元I和核心处理单元II的功能；当然也可以由两个独立的CPU来完成。本实施例采用FPGA和MCU配合结构，其中MCU还用于分析出的分辨率格式对系统的前后级芯片进行初始化设置。其它外围芯片如FLASH使用的是SST39VF1601芯片，信号输出单元可由芯片为 SIL162、SIL164、TDA998X、AD9889芯片构成。其中MCU改变核心处理单元II上监控部分的显示效果，可通过RS232与PC互联调试。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于包括如下步骤：
(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集，所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I；
(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断，然后根据判断出的分辨率格式利用板载晶振生成一个近似的行信号H1和场信号V1，输出到智能时钟模拟单元；
(3)智能时钟模拟单元根据行信号H1和场信号V1进行锁相并模拟生成一个与输入的DVI/HDMI/DP或VGA信号近似的标准激励时钟CLKPLL作为输出激励送回至核心处理单元I；核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为输出行、场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号H和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；
(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号，并将智能时钟模拟单元输出的标准激励时钟CLKPLL、核心处理单元I产生的行信号H2和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；
(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2一起组成VGA信号再输出。
2.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于本发明所述的核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560×1600@60HZ的分辨率格式；为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原；这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。
3.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于所述外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时，核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时，则核心处理单元II会持续读取最后一帧正确完整的图像所在的存储空间的数据并输出，直至核心处理单元I再次向外存储单元写入正确的整帧数据。
4.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于：核心处理单元I内部写有640X480到2560×1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的H1脉冲和V1脉冲信号用于生成激励时钟；在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号H1和场信号V1，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的H1和V1信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110029843A CN102158655B (zh) | 2011-01-27 | 2011-01-27 | 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110029843A CN102158655B (zh) | 2011-01-27 | 2011-01-27 | 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102158655A true CN102158655A (zh) | 2011-08-17 |
| CN102158655B CN102158655B (zh) | 2012-09-26 |
Family
ID=44439810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110029843A Expired - Fee Related CN102158655B (zh) | 2011-01-27 | 2011-01-27 | 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102158655B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103067697A (zh) * | 2012-12-13 | 2013-04-24 | 大连科迪视频技术有限公司 | 一种消除基于光纤传输的vga信号抖动的方法 |
| CN104811190A (zh) * | 2014-01-28 | 2015-07-29 | 晨星半导体股份有限公司 | 多媒体接口接收电路 |
| CN106210591A (zh) * | 2016-07-20 | 2016-12-07 | 深圳市华威智能科技有限公司 | 一种基于fpga的桌面视讯传输系统 |
| CN106998432A (zh) * | 2017-03-24 | 2017-08-01 | 南京巨鲨显示科技有限公司 | 一种用于医用显示器的图像智能滤波方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2114256U (zh) * | 1992-03-04 | 1992-08-26 | 张家平 | 家用录像机场锁定时基校正接口控制器 |
| US20030112248A1 (en) * | 2001-12-19 | 2003-06-19 | Koninklijke Philips Electronics N.V. | VGA quad device and apparatuses including same |
| CN1820446A (zh) * | 2004-02-05 | 2006-08-16 | 夏普株式会社 | 能够确保发送设备和接收设备之间同步的抖动校正设备 |
| CN1925593A (zh) * | 2005-08-30 | 2007-03-07 | 乐金电子（沈阳）有限公司 | 交互式数字视频系统接口的允许数据信号处理装置 |
-
2011
- 2011-01-27 CN CN201110029843A patent/CN102158655B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2114256U (zh) * | 1992-03-04 | 1992-08-26 | 张家平 | 家用录像机场锁定时基校正接口控制器 |
| US20030112248A1 (en) * | 2001-12-19 | 2003-06-19 | Koninklijke Philips Electronics N.V. | VGA quad device and apparatuses including same |
| CN1820446A (zh) * | 2004-02-05 | 2006-08-16 | 夏普株式会社 | 能够确保发送设备和接收设备之间同步的抖动校正设备 |
| CN1925593A (zh) * | 2005-08-30 | 2007-03-07 | 乐金电子（沈阳）有限公司 | 交互式数字视频系统接口的允许数据信号处理装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103067697A (zh) * | 2012-12-13 | 2013-04-24 | 大连科迪视频技术有限公司 | 一种消除基于光纤传输的vga信号抖动的方法 |
| CN103067697B (zh) * | 2012-12-13 | 2016-07-06 | 大连科迪视频技术有限公司 | 一种消除基于光纤传输的vga信号抖动的方法 |
| CN104811190A (zh) * | 2014-01-28 | 2015-07-29 | 晨星半导体股份有限公司 | 多媒体接口接收电路 |
| CN104811190B (zh) * | 2014-01-28 | 2017-12-08 | 晨星半导体股份有限公司 | 多媒体接口接收电路 |
| CN106210591A (zh) * | 2016-07-20 | 2016-12-07 | 深圳市华威智能科技有限公司 | 一种基于fpga的桌面视讯传输系统 |
| CN106998432A (zh) * | 2017-03-24 | 2017-08-01 | 南京巨鲨显示科技有限公司 | 一种用于医用显示器的图像智能滤波方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102158655B (zh) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102929572B (zh) | 一种实现大屏幕多投影无缝拼接的方法及其拼接融合器 | |
| CN103595924B (zh) | 一种基于Cameralink的图像融合系统及其方法 | |
| CN103929610B (zh) | 用于led电视的数据处理方法、装置及led电视 | |
| CN102427543B (zh) | 一种帧同步3d实时视频信息处理平台和处理方法 | |
| CN102158655B (zh) | 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 | |
| CN110933333A (zh) | 一种基于fpga的图像采集、存储与显示系统 | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| CN104717442A (zh) | 多视频格式向VESA协议1600X1200分辨率60Hz帧率视频的自动转换方法 | |
| CN104717444A (zh) | 多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法 | |
| CN102708280A (zh) | 一种图像显示方法及设备 | |
| CN104735297A (zh) | 一种广播级监视器及监视图像生成方法 | |
| CN110225316B (zh) | 一种软硬协同的多路视频处理装置及系统 | |
| CN105554416A (zh) | 一种基于fpga的高清视频淡入淡出处理系统及方法 | |
| CN102215418B (zh) | 3d影像显示方法及接口单元 | |
| CN101814269A (zh) | 全彩led点阵上同时显示实时多画面的方法及装置 | |
| CN116913178A (zh) | 一种拼接屏联动系统及视频拼接方法 | |
| CN102054414A (zh) | 程控液晶模组测试图像发生系统及其控制方法 | |
| CN114205581A (zh) | 提高硅基oled微显示装配校准精度的时序设计方法 | |
| CN103002313A (zh) | 一种便携式视频信号测试设备 | |
| CN105516633B (zh) | 一种图像处理系统 | |
| CN202433887U (zh) | 采用pci-e总线的大屏幕处理器 | |
| CN202014319U (zh) | 一种dvi/hdmi/dp/vga信号的后级无抖校正装置 | |
| CN104717446A (zh) | 多视频格式向itu656协议pal制式的自动转换方法 | |
| CN203340174U (zh) | 一种超宽分辨率vga信号采集处理系统 | |
| CN113225509B (zh) | 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20160127 |
|
| EXPY | Termination of patent right or utility model |