CN105516633B - 一种图像处理系统 - Google Patents

一种图像处理系统 Download PDF

Info

Publication number
CN105516633B
CN105516633B CN201510897573.3A CN201510897573A CN105516633B CN 105516633 B CN105516633 B CN 105516633B CN 201510897573 A CN201510897573 A CN 201510897573A CN 105516633 B CN105516633 B CN 105516633B
Authority
CN
China
Prior art keywords
signal
video
image processing
parallel
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510897573.3A
Other languages
English (en)
Other versions
CN105516633A (zh
Inventor
李加财
王静辉
朱利人
陈润海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Era Olympic Science And Technology Co Ltd
Original Assignee
Beijing Era Olympic Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Era Olympic Science And Technology Co Ltd filed Critical Beijing Era Olympic Science And Technology Co Ltd
Priority to CN201510897573.3A priority Critical patent/CN105516633B/zh
Publication of CN105516633A publication Critical patent/CN105516633A/zh
Application granted granted Critical
Publication of CN105516633B publication Critical patent/CN105516633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Abstract

本发明提供一种图像处理系统，包括：第一信号转换单元，用于将接收到的串行视频信号转换成并行视频信号；第一图像处理单元，用于接收所述并行视频信号和与所述并行视频信号相对应的视频编辑图像信号，调整所述并行视频信号和所述视频编辑图像信号的色彩空间及分辨率并输出调整后的并行视频信号和视频编辑图像信号；第二图像处理单元，用于根据所述调整后的并行视频信号生成视频特性曲线；图像输出单元，用于将所述调整后的并行视频信号、所述调整后的视频编辑图像信号和所述视频特性曲线分别显示在显示屏的不同区域上。

Description

一种图像处理系统
技术领域
本发明涉及图像处理领域，具体涉及一种图像处理系统。
背景技术
在电视的发展过程中，视频节目的后期制作经历了“物理剪辑”、“电子编辑”和“数码编辑”等发展阶段。如今，随着非线性编辑系统的出现和普及，节目制作面临重大的变革。非线性编辑引入了磁盘记录和存储、图形用户界面和多媒体等新的技术和手段。非线性编辑是相对于传统上以时间顺序进行线性编辑而言的，非线性编辑借助计算机来进行数字化制作，几乎所有的工作都在计算机中完成。
在非线性编辑系统中，需要使用计算机的显卡和非编卡，其中显卡用于输出非线性编辑软件的编辑画面；非编卡又称为非线性编辑卡，非编卡具有图形处理器(GPU)，非编卡上的GPU和电脑的CPU协同处理视频图象。所以非编卡在实现输入输出功能的同时还在配合着CPU处理数据。非编板卡上有专门的编解码芯片，采集时由硬件进行编解码，具有编辑的实时性，即在制作视频的时候，可以直接通过其视音频输出接口在显示设备上进行预监。因为显卡输出的软件预览窗口中的画面无论多么清晰，都在亮度、色彩等方面与实际出片的画面有很明显区别的，所以影视制作一般都需要外接一个专业监视器或者是电视来进行预监，即非编卡用于输出被编辑的视频。
如图1所示，现有技术采用的是硬件拼凑的方式来解决显示问题，需要两台显示器拼接显示计算机显卡输出的软件编辑画面、一台监视器用于显示被编辑视频的特性曲线图、一台大尺寸电视用于显示非编卡输出的被编辑视频，编辑人员需要结合上述多个显示设备显示的内容来完成编辑工作，即使将各个显示设备尽可能的接近放置，显示设备之间也存在接缝，这将降低编辑工作的效率，并且这些显示设备占会用很大的办公面积，每种显示设备都具有较高的价格，使得编辑工作的成本较高。
发明内容
为此，本发明所要解决的技术问题在于提高视频编辑工作的效率，降低视频编辑工作成本。
本发明提供一种图像处理系统，包括：第一信号转换单元，用于将接收到的串行视频信号转换成并行视频信号；第一图像处理单元，用于接收所述并行视频信号和与所述并行视频信号相对应的视频编辑图像信号，调整所述并行视频信号和所述视频编辑图像信号的色彩空间及分辨率并输出调整后的并行视频信号和视频编辑图像信号；第二图像处理单元，用于根据所述调整后的并行视频信号生成视频特性曲线；图像输出单元，用于将所述调整后的并行视频信号、所述调整后的视频编辑图像信号和所述视频特性曲线分别显示在显示屏的不同区域上。
优选地，所述串行视频信号包括N路子串行视频信号，其中每一路所述子串行视频信号表示被编辑视频的1/N；所述第一信号转换单元用于将所述N路子串行视频信号转换成N路子并行视频信号。
优选地，所述视频编辑图像信号包括N路子视频编辑图像信号，其中每一路所述子视频编辑图像信号表示视频编辑图像的1/N；所述第一图像处理单元包括N个图像处理芯片，每个所述图像处理芯片分别用于接收一路所述子并行视频信号和一路所述子视频编辑图像信号，调整所述子并行视频信号和所述子视频编辑图像信号的色彩空间及分辨率并输出调整后的子并行视频信号和子视频编辑图像信号。
优选地，所述第一图像处理芯片为FLI32626芯片，所述第一信号转换单元、所述第一图像处理单元、所述第二图像处理单元和所述图像输出单元均为FPGA。
优选地，所述第二图像处理单元和所述图像输出单元集成为2个FPGA，其中所述2个FPGA中的一个FPGA还用于向另一个FPGA发送时钟信号和同步信号，所述2个FPGA根据所述时钟信号和同步信号同步地输出图像信号。
优选地，所述串行视频信号是SDI信号，所述并行视频信号是TTL信号，所述视频编辑图像信号是DVI/HDMI信号，所述调整后的并行视频信号和所述调整后的视频编辑图像信号是LVDS信号，所述图像输出单元输出的是TTL信号。
优选地，所述系统还包括：第二信号转换单元，用于将所述图像输出单元输出的TTL信号换为LVDS信号，并将其发送至所述显示屏。
优选地，所述图像输出单元输出的TTL信号包括N路子TTL信号，其中每一路子TTL信号用于表示所述显示屏所显示画面的1/N。
优选地，所述系统还包括存储器，用于缓存所述调整后的并行视频信号、视频编辑图像信号和所述视频特性曲线。
优选地，所述视频特性曲线包括亮度波形、矢量图、RGB波形和YRGB波形中的至少一种。
优选地，所述并行视频信号和所述视频特性曲线的分辨率均为1920x1080；所述视频编辑图像信号的分辨率为3840x1080。
与现有技术相比，本发明提供的图像处理系统可以接收并处理被编辑视频、软件界面图像，并生成视频特性曲线，经过布局调整使三者显示在同一显示屏中，利用本系统对视频进行编辑，可以提高视频编辑工作的效率，降低硬件成本。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是现有技术中的非线性编辑系统的图像显示方式示意图；
图2是本发明第一实施例提供的图像处理系统示意图；
图3是利用本发明第一实施例提供的图像处理系统画面生成的画面；
图4是本发明第二实施例提供的图像处理系统示意图；
图5是利用本发明第二实施例提供的图像处理系统画面生成的画面；
图6是本发明第二实施例提供的图像处理系统的硬件结构示意图。
具体实施方式
本发明第一实施例提供一种图像处理系统，如图2所示该系统包括：第一信号转换单元11、第一图像处理单元12、图像输出单元13和图像输出单元14。
其中第一信号转换单元11用于将接收到的串行视频信号(可以是SDI信号，SerialDigital Interface，数字串行接口信号)转换成并行视频信号(可以是TTL信号，晶体管-晶体管逻辑电平信号)。串行视频信号可以是非编卡输出的被编辑视频，该视频信号通常是从非编卡的串行端口发出的，所以称该信号为串行信号，串行信号可以被显示设备直接显示，但不能被处理单元直接处理，所以首先对该信号进行串并转换。
第一图像处理单元12用于接收所述并行视频信号和与所述并行视频信号相对应的视频编辑图像信号(可以是DVI/HDMI信号)，调整所述并行视频信号和所述视频编辑图像信号的色彩空间及分辨率并输出调整后的并行视频信号和视频编辑图像信号(可以是LVDS信号，Low Voltage Differential Signaling，低压差分信号)。
视频编辑图像是指对被编辑图像进行编辑的软件界面图像，例如非线性编辑软件的编辑画面，该画面通常是显卡的并行端口输出的。第一图像处理单元12收到两个并行信号，由于信号源不同，所以信号的分辨率和色彩空间不相同，该单元可以按照预设参数设置该两个信号的分辨率和色彩空间，即第一图像处理单元12可以设置该两个信号的最终显示尺寸。对于信号的色彩空间，例如非编卡输出的信号的色彩空间是YCbCr值，而显卡输出的信号的色彩空间为RGB值，第一图像处理单元12可以将显卡输出的信号的色彩值由YCbCr空间转换到RGB空间。
第二图像处理单元13用于根据所述调整后的并行视频信号生成视频特性曲线，例如可以是亮度波形、矢量图、RGB波形和YRGB波形中的至少一种。
图像输出单元14用于将所述调整后的并行视频信号、所述调整后的视频编辑图像信号和所述视频特性曲线分别显示在显示屏的不同区域上，该单元输出的信号可以是TTL信号。
上述并行视频信号和所述视频特性曲线的分辨率均为1920x1080，视频编辑图像信号的分辨率为3840x1080。如图3所示，最终在显示屏上显示的画面包括三个区域，第一区域21用于显示被编辑视频，第二区域22用于显示该视频的特性曲线，第三区域23用于显示视频编辑图像。
图3只是一个画面示例，本领域技术人员应当理解，画面中的各个区域采用其他排布方式、或者其他尺寸都是可行的。三种图像位置可以根据显示屏的像素点来确定，例如显示屏的分辨率为3840x2160，其中第一区域21的起始位置为(0，0)，终止位置为(1920，1080)；第二区域22的起始位置为(1921，1081)，终止位置为(3840，2160)，第三区域23的起始位置为(0，1981)，终止位置为(3840，2160)。实际应用中，显示最终画面的显示屏应当具备足够的尺寸，以替代现有技术中的4台显示设备，使编辑人员可以在一个屏幕中监看所有画面。
根据本发明实施例提供的图像处理系统，可以接收并处理被编辑视频和软件界面图像，并生成视频特性曲线，经过布局调整使三者显示在同一显示屏中，利用本系统对视频进行编辑，可以提高视频编辑工作的效率，降低硬件成本。
本发明第二实施例提供一种图像处理系统，如图4所示，由于高清图像需要由多路信号组合而成，所以在第一实施例的基础上，本实施例中的串行视频信号包括N路子串行视频信号，其中每一路所述子串行视频信号表示被编辑视频的1/N；所述第一信号转换单元11用于将所述N路子串行视频信号转换成N路子并行视频信号。
上述视频编辑图像信号包括N路子视频编辑图像信号，其中每一路所述子视频编辑图像信号表示视频编辑图像的1/N；所述第一图像处理单元12包括N个第一图像处理芯片(可以使用FLI32626芯片)，每个所述第一图像处理芯片分别用于接收一路所述子并行视频信号和一路所述子视频编辑图像信号，调整所述子并行视频信号和所述子视频编辑图像信号的色彩空间及分辨率并输出调整后的子并行视频信号和子视频编辑图像信号。
图像输出单元14输出的TTL信号也可以包括N路子TTL信号，其中每一路子TTL信号用于表示所述显示屏所显示画面的1/N。
由此可以实现最终在显示屏上显示的画面由多路信号组合而成，即形成一个高清画面。例如上述N＝4，最终的显示画面即为4k高清画面，如图5所示显示画面的每一个显示区域均由4路信号组合而成，根据本发明实施例提供的图像处理系统可以提高显示屏所显示画面的清晰度，从而提高用户的体验度。
为了使硬件结构更加简洁，所述第一信号转换单元、所述第一图像处理单元、所述第二图像处理单元和所述图像输出单元均可以是现场可编程门阵列(Field－Programmable Gate Array，FPGA)。如图6所示，第一信号转换单元可以利用一个第一FPGA41实现，图像处理芯片42仍为4个，第二图像处理单元和图像输出单元可以集成为2个第二FPGA 43，每个第二FPGA 43输出两路信号，并且2个第二FPGA 43中的一个第二FPGA 43还用于向另一个第二FPGA 43发送时钟信号和同步信号，该2个第二FPGA 43根据所述时钟信号和同步信号同步地输出图像信号，以保证四路信号间的完全同步。
本领域技术人员可以理解，图6所示系统只是一个实例，实际应用时使用更多或更少的FPGA实现上述各单元的功能都是可行的，具体情况主要取决于FPGA硬件的性能。上述优选方案采用2个FPGA实现第二图像处理单元和图像输出单元的功能，并同步地输出并行信号，在保证显示装置可以同步接收到画面的情况下，降低了对FPGA的引脚使用量，节约了硬件的成本。
为了提高向显示屏发送信号的速度，系统还可以设置第二信号转换单元44，用于将所述图像输出单元输出的TTL信号换为LVDS信号，并将其发送至所述显示屏。LVDS信号的传输方式为差分传输，此信号的传输速度较快，可以提高显示画面的传输速度。进一步地，可以使用4个V-by-One芯片，每个V-by-One芯片接收并处理1路第二FPGA输出的TTL信号，V-by-One是一种高速串口通讯标准,目前的最高速度可达到3.75G，该方式可以将时钟信号叠加在数据信号上,以共模方式传输，由于通常传输距离比较近,所以对传输线材要求很低。利用V-by-One芯片可以将4K视频这样的大数据量的数据分开传输，由此可以大大提高单通道传输的速率。
上述系统还可以设置存储器45，用于缓存所述调整后的并行视频信号、视频编辑图像信号和所述视频特性曲线。具体地，上述各种信号输入第二FPGA 43后，可以先利用存储器45进行缓存，然后2个第二FPGA 43再根据同步信号和时钟信号分别从2个存储器中读取并输出上述信号。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种图像处理系统，其特征在于，包括：
第一信号转换单元，用于将接收到的串行视频信号转换成并行视频信号；
第一图像处理单元，用于接收所述并行视频信号和与所述并行视频信号相对应的视频编辑图像信号，调整所述并行视频信号和所述视频编辑图像信号的色彩空间及分辨率并输出调整后的并行视频信号和视频编辑图像信号,其中所述视频编辑图像是指对所述串行视频信号所表示图像进行编辑的软件界面图像；
第二图像处理单元，用于根据所述调整后的并行视频信号生成视频特性曲线；
图像输出单元，用于将所述调整后的并行视频信号、所述调整后的视频编辑图像信号和所述视频特性曲线分别显示在显示屏的不同区域上。
2.根据权利要求1所述的图像处理系统，其特征在于，所述串行视频信号包括N路子串行视频信号，其中每一路所述子串行视频信号表示被编辑视频的1/N；所述第一信号转换单元用于将所述N路子串行视频信号转换成N路子并行视频信号。
3.根据权利要求2所述的图像处理系统，其特征在于，所述视频编辑图像信号包括N路子视频编辑图像信号，其中每一路所述子视频编辑图像信号表示视频编辑图像的1/N；所述第一图像处理单元包括N个图像处理芯片，每个所述图像处理芯片分别用于接收一路所述子并行视频信号和一路所述子视频编辑图像信号，调整所述子并行视频信号和所述子视频编辑图像信号的色彩空间及分辨率并输出调整后的子并行视频信号和子视频编辑图像信号。
4.根据权利要求3所述的图像处理系统，其特征在于，所述第一图像处理芯片为FLI32626芯片，所述第一信号转换单元、所述第一图像处理单元、所述第二图像处理单元和所述图像输出单元均为FPGA。
5.根据权利要求4所述的图像处理系统，其特征在于，所述第二图像处理单元和所述图像输出单元集成为2个FPGA，其中所述2个FPGA中的一个FPGA还用于向另一个FPGA发送时钟信号和同步信号，所述2个FPGA根据所述时钟信号和同步信号同步地输出图像信号。
6.根据权利要求1-5中任一项所述的图像处理系统，其特征在于，所述串行视频信号是SDI信号，所述并行视频信号是TTL信号，所述视频编辑图像信号是DVI/HDMI信号，所述调整后的并行视频信号和所述调整后的视频编辑图像信号是LVDS信号，所述图像输出单元输出的是TTL信号。
7.根据权利要求6所述的图像处理系统，其特征在于，所述系统还包括：
第二信号转换单元，用于将所述图像输出单元输出的TTL信号换为LVDS信号，并将其发送至所述显示屏。
8.根据权利要求7所述的图像处理系统，其特征在于，所述图像输出单元输出的TTL信号包括N路子TTL信号，其中每一路子TTL信号用于表示所述显示屏所显示画面的1/N。
9.根据权利要求1-5中任一项所述的图像处理系统，其特征在于，所述系统还包括存储器，用于缓存所述调整后的并行视频信号、视频编辑图像信号和所述视频特性曲线。
10.根据权利要求1-4任一项所述的图像处理系统，其特征在于，所述并行视频信号和所述视频特性曲线的分辨率均为1920x1080；所述视频编辑图像信号的分辨率为3840x1080。
CN201510897573.3A 2015-12-08 2015-12-08 一种图像处理系统 Active CN105516633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510897573.3A CN105516633B (zh) 2015-12-08 2015-12-08 一种图像处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510897573.3A CN105516633B (zh) 2015-12-08 2015-12-08 一种图像处理系统

Publications (2)

Publication Number Publication Date
CN105516633A CN105516633A (zh) 2016-04-20
CN105516633B true CN105516633B (zh) 2018-12-28

Family

ID=55724232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510897573.3A Active CN105516633B (zh) 2015-12-08 2015-12-08 一种图像处理系统

Country Status (1)

Country Link
CN (1) CN105516633B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106658056B (zh) * 2016-12-01 2020-03-17 中央电视台 一种非线性编辑系统、装置及方法
WO2020042013A1 (zh) * 2018-08-29 2020-03-05 深圳市大疆创新科技有限公司 一种图像的画质调节方法及系统、自主移动平台
CN111327858B (zh) * 2020-03-04 2022-05-06 青岛大学 Lvds视频信号转hdmi接口信号方法、系统、装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1920942A (zh) * 2005-08-26 2007-02-28 致伸科技股份有限公司 图像显示系统及方法
CN101957999A (zh) * 2010-09-01 2011-01-26 汉王科技股份有限公司 图像处理方法、装置和系统
CN103974015A (zh) * 2013-01-29 2014-08-06 三星电子株式会社 对多个图像信号进行调制和解调的显示设备和控制方法
CN104735297A (zh) * 2013-12-20 2015-06-24 南京视威电子科技股份有限公司 一种广播级监视器及监视图像生成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1920942A (zh) * 2005-08-26 2007-02-28 致伸科技股份有限公司 图像显示系统及方法
CN101957999A (zh) * 2010-09-01 2011-01-26 汉王科技股份有限公司 图像处理方法、装置和系统
CN103974015A (zh) * 2013-01-29 2014-08-06 三星电子株式会社 对多个图像信号进行调制和解调的显示设备和控制方法
CN104735297A (zh) * 2013-12-20 2015-06-24 南京视威电子科技股份有限公司 一种广播级监视器及监视图像生成方法

Also Published As

Publication number Publication date
CN105516633A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN101000755B (zh) 多屏显示拼接控制器
US9471955B2 (en) Multiple display pipelines driving a divided display
CN108449566A (zh) 通过调整垂直消隐进行视频帧速率补偿
TWI488172B (zh) 多螢幕顯示
CN101635137B (zh) 图像无缝显示方法及装置
CN104735297B (zh) 一种广播级监视器及监视图像生成方法
CN102843522B (zh) 基于pcie的视频拼接处理卡、其控制系统及控制方法
CN102568420B (zh) 显示装置
CN105516633B (zh) 一种图像处理系统
CN108391133A (zh) 显示数据的处理方法、处理设备和显示设备
US20220345769A1 (en) Image data processing device and method, and display device
CN104349124A (zh) 录像机上扩展多屏显示的结构及方法
CN101783917B (zh) 一种高清视频无缝切换的实现方法
US20120256962A1 (en) Video Processing Apparatus and Method for Extending the Vertical Blanking Interval
US9239697B2 (en) Display multiplier providing independent pixel resolutions
CN200983644Y (zh) 多屏显示拼接控制装置
CN202856875U (zh) 高清混合矩阵无缝切换vga输出系统
CN106658107A (zh) 多路多模式图像显示方法
US10672367B2 (en) Providing data to a display in data processing systems
CN106878650B (zh) 一种dvi到vga视频转换装置及其方法
CN201657185U (zh) 一种合成多路高清视频图像画面的装置
CN107534763A (zh) 自适应色彩等级插值方法和设备
CN104766578A (zh) 一种多电压产生装置及液晶显示器
CN108495070A (zh) 实现数字视频单像素输入输出多像素处理的方法及装置
CN204697188U (zh) Hdmi接口超高清图像信号源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100094 Haidian District, Beijing Beiqing Road, No. 68 hospital building 22 and two floors of the west side.

Applicant after: Beijing era Olympic Science and Technology Co., Ltd.

Address before: 100094 Haidian District, Beijing Beiqing Road, No. 68 hospital building 22 and two floors of the west side.

Applicant before: OSEE TECHNOLOGY CO., LTD.

GR01 Patent grant
GR01 Patent grant