CN104735297B - 一种广播级监视器及监视图像生成方法 - Google Patents

Abstract

本发明提供一种广播级监视器，包括依次连接的信号接收模块、FPGA视频图像处理模块、显示屏驱动模块、显示屏，FPGA视频图像处理模块连接存储模块；所述FPGA视频图像处理模块包括信号转换模块、视频拼接模块、视频区域划分模块、波形图生成模块、矢量图生成模块、α混叠模块。本发明还提供一种广播级监视器的监视图像生成方法。本发明所提供的广播级监视器，可以在一台监视器上实现四路SDI信号同时进行波形分析并同时显示，保证了四路画面色彩的一致性；采用FPGA现场可编程门阵列实现对四路SDI信号的并行处理，速度快，外围器件少，结构简单，成本较低。

Description

一种广播级监视器及监视图像生成方法

技术领域

本发明涉及一种广播级监视器，特别涉及一种每路均能独立做波形分析的四画面广播级监视器及监视图像生成方法。

背景技术

目前国内外带波形分析的四画面监视器，通常是一个视频画面，其他三个画面填充波形图，只对一个视频源进行波形分析。在需要同时分析多路视频数据的应用场合，则需要四台监视器，而且由于每台监视器的液晶面板在色彩方面的表现会有差异，较难调成一致。这样使用起来，不仅占用较大空间，携带不便，而且增加成本。更重要的是色彩一致性难以得到保障。

发明内容

鉴于现有技术的不足，本发明旨在提供一种每路均能独立做波形分析的四画面广播级监视器，以克服多台监视器色彩一致性难以保证的缺陷，并能降低成本，方便携带。

本发明所提供的广播级监视器，包括显示屏，其特征在于：还包括依次连接的信号接收模块、FPGA视频图像处理模块、显示屏驱动模块，所述FPGA视频图像处理模块连接存储模块，所述显示屏驱动模块与显示屏连接；所述FPGA视频图像处理模块包括信号转换模块、视频拼接模块、视频区域划分模块、波形图生成模块、矢量图生成模块、α混叠模块；

所述信号接收模块用于接收四路SDI串行视频数据信号；所述信号转换模块用于将四路SDI串行视频数据信号转换成四路并行视频数据信号；所述视频拼接模块用于将四路并行视频数据信号拼接成一路组合视频信号；所述存储模块用于缓存所述视频拼接模块生成的组合视频数据；所述视频区域划分模块用于将组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；所述波形图生成模块用于对每个视频区域的视频数据生成波形图；所述矢量图生成模块用于对每个视频区域的视频数据生成矢量图；所述α混叠模块用于将矢量图、波形图与视频区域划分模块对应的视频信号混叠并输出叠加后的视频信号；所述显示屏驱动模块用于驱动显示屏显示从所述α混叠模块输出的叠加后的视频信号。

进一步地，所述信号接收模块包括SDI接口及均衡器；所述SDI接口用于接收SDI串行视频数据信号；所述均衡器用于均衡补偿SDI串行视频数据信号的线损。

进一步地，所述视频拼接模块包括4个视频横纵坐标帧计数模块、4个视频数据变换模块、4个视频数据缓存模块、写入判断输入模块、控制模块、视频同步发生器、帧判读信号模块、读出模块、FVH嵌入模块和外部时钟模块；

视频横纵坐标帧计数模块、视频数据变换模块、视频数据缓存模块相互配合形成四组，分别处理四路视频信号；

所述视频横纵坐标帧计数模块，用于生成视频信号每个像素点的横坐标和纵坐标，以及当前帧的计数，并将像素点的横坐标和纵坐标输送到所述视频数据变换模块，将当前帧的计数输送给所述帧判读信号模块；

所述视频数据变换模块，用于将视频信号变换成适合1/4画面显示的视频数据；

所述视频数据缓存模块，用于缓存经过所述视频数据变换模块转换的当前行的视频数据和该行视频数据所对应的纵坐标的数值；

所述写入判断输入模块，用于读取4个视频数据缓存模块缓存的视频数据，并控制这4个视频数据缓存模块的读取次序，以及将视频数据写入存储模块；

所述控制模块，用于生成所述存储模块的控制信号，控制对存储模块的数据存储与读取；

所述外部时钟模块根据视频信号的制式生成相应的时钟信号；

所述视频同步发生器根据所述外部时钟模块生成的时钟信号生成行场同步信号；

所述帧判读信号模块根据所述视频横纵坐标帧计数模块输出的当前帧的计数生成帧判读信号；

所述读出模块根据所示视频同步发生器输出的行场同步信号及所述帧判读信号模块输出的帧判读信号读取所述存储模块中的视频数据；

FVH嵌入模块将所述视频同步发生器输出的行场同步信号嵌入从所述读出模块读取的视频数据中。

进一步地，所述波形图生成模块包括第一视频选择模块、第一缓存模块RAM1、第二缓存模块RAM2、RAM1数据写入模块、RAM1数据读出模块、RAM1数据清空模块、RAM2数据写入模块、RAM2数据读出模块、RAM2数据清空模块、波形图显示选择模块；

第一视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM1数据写入模块，在偶数帧时将该信号输送至RAM2数据写入模块；

RAM1数据写入模块：用于统计奇数帧视频数据的波形图信息并将波形图信息写入第一缓存模块RAM1；

RAM1数据读出模块：用于在偶数帧读取第一缓存模块RAM1中波形图信息；

RAM1数据清空模块：用于在RAM1数据读出模块读取波形图信息后将第一缓存模块RAM1清空；

RAM2数据写入模块：用于统计偶数帧视频数据的波形图信息并将波形图信息写入第二缓存模块RAM2；

RAM2数据读出模块：用于在奇数帧读取第二缓存模块RAM2中的波形图信息；

RAM2数据清空模块：用于在RAM2数据读出模块读取波形图信息后将第二缓存模块RAM2清空；

波形图显示选择模块：用于生成读取第一缓存模块RAM1、第二缓存模块RAM2中波形图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM2数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM1数据读出模块的输出数据。

进一步地，所述矢量图生成模块包括第二视频选择模块、第三缓存模块RAM3、第四缓存模块RAM4、RAM3数据写入模块、RAM3数据读出模块、RAM3数据清空模块、RAM4数据写入模块、RAM4数据读出模块、RAM4数据清空模块、矢量图显示选择模块；

第二视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM3数据写入模块，在偶数帧时将该信号输送至RAM4数据写入模块；

RAM3数据写入模块：用于统计奇数帧视频数据的波形图信息并将矢量图信息写入第三缓存模块RAM3；

RAM3数据读出模块：用于在偶数帧读取第三缓存模块RAM3中矢量图信息；

RAM3数据清空模块：用于在RAM3数据读出模块读取矢量图信息后将第三缓存模块RAM3清空；

RAM4数据写入模块：用于统计偶数帧视频数据的矢量图信息并将矢量图信息写入第四缓存模块RAM4；

RAM4数据读出模块：用于在奇数帧读取第四缓存模块RAM4中的矢量图信息；

RAM4数据清空模块：用于在RAM4数据读出模块读取矢量图信息后将第四缓存模块RAM4清空；

矢量图显示选择模块：用于生成读取第三缓存模块RAM3、第四缓存模块RAM4中矢量图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM4数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM3数据读出模块的输出数据。

本发明还提供一种广播级监视器的监视图像生成方法，包括以下步骤：

（1）信号接收模块接收四路SDI串行视频数据信号并发送给信号转换模块，由信号转换模块将四路SDI串行视频数据转换成四路并行视频数据信号，并将并行视频数据信号发送给视频拼接模块；

（2）所述视频拼接模块将四路并行视频数据信号拼接成一路组合视频信号并发送给视频区域划分模块；

（3）所述视频区域划分模块将组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；

（4）波形图生成模块、矢量图生成模块针对每个视频区域的视频数据生成波形图、矢量图；

（5）α混叠模块将波形图、矢量图与相应的视频区域的视频数据叠加，并将叠加后的视频数据输出给显示屏驱动模块；

（6）所述显示屏驱动模块驱动显示屏显示叠加后的视频数据。

进一步地，信号接收模块接收四路SDI串行视频数据信号后，利用均衡器对SDI串行视频数据信号的线损进行均衡补偿。

进一步地，步骤（2）具体为：

（21）由视频横纵坐标帧计数模块生成视频信号每个像素点的横坐标和纵坐标，以及当前帧的计数，并将像素点的横坐标和纵坐标输送到所述视频数据变换模块，将当前帧的计数输送给所述帧判读信号模块；

（22）视频数据变换模块根据像素点的横坐标和纵坐标将视频信号变换成适合1/4画面显示的视频数据并缓存入视频数据缓存模块；

（23）写入判断输入模块根据控制模块生成的控制信号，依据读取次序读取4个视频数据缓存模块缓存的视频数据并存入存储模块；

（24）帧判读信号模块根据所述视频横纵坐标帧计数模块输出的当前帧的计数生成帧判读信号；视频同步发生器根据外部时钟模块生成的时钟信号生成行场同步信号；所述读出模块根据所示视频同步发生器输出的行场同步信号及所述帧判读信号模块输出的帧判读信号读取所述存储模块中的视频数据，并将视频数据输出至FVH嵌入模块；

（25）FVH嵌入模块将行场同步信号嵌入从所述读出模块读取的视频数据中，生成符合SMPTE协议的视频信号。

进一步地，步骤（4）中波形图生成模块针对每个视频区域生成波形图具体为：

当前视频帧为奇数帧时：第一视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM1数据写入模块，由RAM1数据写入模块统计奇数帧视频数据的波形图信息并将波形图信息写入第一缓存模块RAM1，RAM2数据读出模块读取第二缓存模块RAM2中的波形图信息，读取之后将第二缓存模块RAM2清空；

当前视频帧为偶数帧时：第一视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM2数据写入模块，由RAM2数据写入模块统计偶数帧视频数据的波形图信息并将波形图信息写入第二缓存模块RAM2，RAM1数据读出模块读取第一缓存模块RAM1中的波形图信息，读取之后将第一缓存模块RAM1清空。

进一步地，步骤（4）中矢量图生成模块针对每个视频区域生成矢量图具体为：

当前视频帧为奇数帧时：第二视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM3数据写入模块，由RAM3数据写入模块统计奇数帧视频数据的矢量图信息并将矢量图信息写入第三缓存模块RAM3，RAM4数据读出模块读取第四缓存模块RAM4中的矢量图信息，读取之后将第四缓存模块RAM4清空；

当前视频帧为偶数帧时：第二视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM4数据写入模块，由RAM4数据写入模块统计偶数帧视频数据的矢量图信息并将矢量图信息写入第四缓存模块RAM4，RAM3数据读出模块读取第三缓存模块RAM3中的矢量图信息，读取之后将第三缓存模块RAM3清空。

本发明提供的广播级监视器，在一台监视器上可实现四路SDI信号同时进行波形分析并同时显示，每路均能独立做波形分析，保证了四路画面的色彩一致性；采用FPGA现场可编程门阵列实现对四路SDI信号的并行处理，速度快，外围器件少，结构简单，成本较低。

附图说明

图1为本发明系统方框图；

图2为本发明四路视频信号拼接的原理框图；

图3为本发明波形图生成和显示的原理框图；

图4为本发明图像显示的示意图。

具体实施方式

如图1所示，本发明所提供的广播级监视器，包括依次连接的信号接收模块、FPGA视频图像处理模块、显示屏驱动模块、显示屏，FPGA视频图像处理模块连接存储模块，存储模块可选用一片128M的DDR2SDRAM；FPGA视频图像处理模块包括信号转换模块、视频拼接模块、视频区域划分模块、波形图生成模块、矢量图生成模块、α混叠模块；信号接收模块包括用于接收4路速率为2.97Gb/s、1.485Gb/s或270Mb/s的SDI数据及用于均衡补偿SDI数据的线损的均衡器，该模块可采用美国国家半导体公司生产的均衡芯片；信号转换模块用于将四路SDI串行视频数据信号转换成四路并行视频数据信号；视频拼接模块用于将四路并行视频数据信号拼接成一路组合视频信号；存储模块用于缓存所述视频拼接模块生成的组合视频数据；视频区域划分模块用于将组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；波形图生成模块用于对每个视频区域的视频数据生成波形图；矢量图生成模块用于对每个视频区域的视频数据生成矢量图；α混叠模块用于将矢量图、波形图与视频区域划分模块对应的视频信号混叠并输出叠加后的视频信号；显示屏驱动模块用于驱动显示屏显示从所述α混叠模块输出的叠加后的视频信号。图像显示的结果如图4所示。

FPGA视频图像处理模块用于解串均衡过的数据，把这些数据缓存、提取、处理，然后将4路叠加了波形图和矢量图的视频数据输出，芯片可选用XILINX或ALTERA的FPGA芯片。

信号转换模块具体实现如下：

（1）通过解串把信号接收模块输入的信号转换成NRZI数据和数据时钟；

（2）通过将数据时钟与参考时钟比较，把视频信号区分为3GSDI、HDSDI、SDSDI三类的信号；

（3）把NRZI数据转换成符合SMPTE标准的YUV422数据，提取数据的行场同步信号，通过行场同步信号对视频信号的分辨率进行计算；

（4）得到当前视频的分辨率和第（2）步中已区分的2.97Gb/s、1.485Gb/s和270Mb/sSDI信号，可以判别出当前视频的制式；

（5）把制式信号、行场同步信号和YUV422的视频信号传入视频拼接模块。视频区域划分模块具体实现如下：

（1）通过检测行同步，当行同步由高电平向低电平转换的时候，把参数video_x_coord置成0，以后每个像素时钟到来的时候，video_x_coord自增；

（2）通过检测场同步，当场同步有效的时候，把参数video_y_coord置成0，当行同步由高电平向低电平转换的时候，video_x_coord自增；

（3）通过检测场同步，当场同步有效的时候，当场同步由高电平向低电平转换的时候，把参数video_frame_sel取反；

（4）通过输入的视频制式，判定视频有效区域的分辨率，假设分辨率M×N，当0≤vid_x_coord<M/2&&0≤vid_y_coord<N/2，判定左上区域有效，当M/2≤vid_x_coord<M&&0≤vid_y_coord<N/2，判定右上区域有效，当0≤vid_x_coord<M/2&&N/2≤vid_y_coord<N，判定左下区域有效，当M/2≤vid_x_coord<M&&N/2≤vid_y_coord<N，判定右下区域有效；

（5）把视频信号YUV422转换成YUV444；

（6）根据SMPTE协议，把视频信号YUV422转换RGB444信号；

（7）把视频数据信号YUV444、RGB444、区域有效信号、行场同步信号、视频帧信号video_frame_sel作为输出信号，输出到后续其它模块。

α混叠模块，把矢量图和波形图叠加到视频信号上，具体步骤如下：

（1）在波形图显示区域，分析波形图数据，在此区域内如果当前像素点所对应的波形图数据等于0：根据用户需求，可以选择全透明，即把当前数据用当前的视频数据替代、半透明，即把当前视频数据的亮度信号减半，Cb、Cr信号不变，用此信号来代替当前数据、不透明，即把当前数据置成黑色；如果当前像素点所对应的波形图数据大于0：根据用户需求，可以选择灰色信号，即用波形图数据作像素点的Y信号，用灰色信号来作Cb、Cr信号、绿色信号，即用波形图数据作像素点的Y信号，用绿色信号来作Cb、Cr信号、伪彩色信号，即用波形图数据生成的伪彩色作为当前像素点的值；

（2）在矢量图显示区域，分析矢量图数据，在此区域内如果当前像素点所对应的矢量图数据等于0：根据用户需求，可以选择全透明，即把当前数据用当前的视频数据替代、半透明，即把当前视频数据的亮度信号减半，Cb、Cr信号不变，用此信号来代替当前数据、不透明，即把当前数据置成黑色；如果当前像素点所对应的矢量图数据大于0：根据用户需求，可以选择灰色信号，即用矢量图数据作像素点的Y信号，用灰色信号来作Cb、Cr信号、绿色信号，即用矢量图数据作像素点的Y信号，用绿色信号来作Cb、Cr信号、伪彩色信号，即用矢量图数据生成的伪彩色作为当前像素点的值、和位图有关的信号，即用矢量图数据作像素点的Y信号，显示区域的横坐标信号来取代Cb信号，用区域的横坐标信号来取代Cr信号；

（3）其它区域的像素点用当前视频的像素点取代；即可得到了叠加了波形图和矢量图的图像。

该广播级监视器生成监视图像的方法，包括以下步骤：

（1）信号接收模块接收四路SDI数据，进行线损均衡补偿后发送给信号转换模块，由信号转换模块将四路SDI串行数据转换成四路并行YUV422的20Bit的视频信号，并将并行视频信号发送给视频拼接模块；

（2）所述视频拼接模块将四路并行视频信号拼接成一路组合视频信号并发送给视频区域划分模块；

（3）所述视频区域划分模块将一路组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；

（4）波形图生成模块、矢量图生成模块针对每个视频区域的视频数据生成波形图、矢量图；

（5）α混叠模块将波形图、矢量图与相应的视频区域的视频数据混叠并将叠加后的视频数据输出给显示屏驱动模块；

（6）所述显示屏驱动模块驱动显示屏显示叠加后的视频数据。

如图2所示，视频拼接模块包括4个视频横纵坐标帧计数模块、4个视频数据变换模块、4个视频数据缓存模块、写入判断输入模块、控制模块、视频同步发生器、帧判读信号模块、读出模块、FVH嵌入模块和外部时钟模块；视频横纵坐标帧计数模块、视频数据变换模块、视频数据缓存模块相互配合形成四组，分别处理四路视频信号；

视频横纵坐标帧计数模块用于生成视频信号每个像素点的横坐标和纵坐标，以及当前帧的计数，并将像素点的横坐标和纵坐标输送到所述视频数据变换模块，将当前帧的计数输送给所述帧判读信号模块，具体为：

（1）通过检测行同步，当行同步由高电平向低电平转换的时候，把参数sdin_x_coord置成0，以后每个像素时钟到来的时候，sdin_x_coord自增；

（2）通过检测场同步，当场同步有效的时候，把参数sdin_y_coord置成0，当行同步由高电平向低电平转换的时候，sdin_y_coord自增；

（3）通过检测场同步，当场同步有效的时候，当场同步由高电平向低电平转换的时候，参数sdin_frame_cnt自增；

（4）把sdin_x_coord，sdin_y_coord输出到视频数据变换模块，把sdin_frame_cnt输出至帧判读信号模块。

视频数据变换模块根据像素点的横坐标和纵坐标将视频信号变换成适合1/4画面显示的视频数据，具体为：

（1）每个像素点取当前数据的1/2权值、取前一个数据和后一个数据权值的1/4，把这三个值相加得到一个数值；

（2）由FPGA视频图像处理模块生成的2个由FPGA IP核产生的FIFO，用于存储两行步骤（1）中产生的数据。这样取当前数据的1/4权值，和由第一个FIFO读出数据的1/2权值，由第二个FIFO读出数据的1/4权值，将这些数值相加就得到一个新的数值，

（3）对于每个点都如上述处理得到一帧新的图像数据；

（4）把这些数据添上当前数据所在行的数值，其中，数据用于存储，行地址的值用于生成数据的地址；

（5）把当前一行数据的偶数列存入一个由FPGA IP核生成的双口RAM。

视频数据缓存模块用于缓存经过所述视频数据变换模块转换的当前行的视频数据和该行视频数据所对应的纵坐标的数值；

写入判断输入模块用于读取4个视频数据缓存模块缓存的视频数据，并控制这4个视频数据缓存模块的读取次序，以及将视频数据写入存储模块，具体为：

（1）假设当前制式的视频一行一共有N个数据，根据当前视频的制式，由外部时钟模块生成所对应的时钟CHZ，那么两行数据的时间所需为2N/C，为了方便记录，设T＝2N/C；

（2）在0～T/4的时间内，读取视频数据缓存模块1中的数据，根据读取的行数写入存储模块；

（3）在T/4～2T/4的时间内，读取视频数据缓存模块2中的数据，根据读取的行数写入存储模块；

（4）在2T/4～3T/4的时间内，读取视频数据缓存模块3中的数据，根据读取的行数写入存储模块；

（5）在3T/4～T的时间内，读取视频数据缓存模块4中的数据，根据读取的行数写入存储模块；这样就可以有序把四路信号写入存储模块。

控制模块由FPGA的IP核生成，主要是提供外部存储器的数据、地址、时钟、和读写使能的接口,这些接口用于连接其它模块，并对其它模块提供的读写使能、数据、地址、时钟等信号进行控制，以便达到有序的控制外部存储器的目的。

外部时钟模块根据视频信号的制式生成相应的时钟信号；即根据当前输入视频的制式，生成控制信号来控制外部时钟模块，如果当前视频的制式为270Mb/s码流的话，控制外部时钟模块生成13.5MHZ的时钟，如果当前视频的制式为1.485Gb/s码流的话，控制外部时钟模块生成74.25MHZ的时钟，如果当前视频的制式为2.97Gb/s码流的话，控制外部时钟模块生成148.5MHZ的时钟。

视频同步发生器根据所述外部时钟模块生成的时钟信号生成行场同步信号；

帧判读信号模块根据所述视频横纵坐标帧计数模块输出的当前帧的计数生成帧判读信号；根据sdin_frame_cnt信号，当存入的数据是N帧数据时，读取N－1帧的数据，这样就可以避免从存储模块读取同一帧而出现显示的上、下半幅图像不属于同一帧的现象。

读出模块根据所述帧判读信号模块输出的帧判读信号读取所述存储模块中的视频数据；具体为：根据视频同步发生器生成的行场同步信号和帧判读信号模块生成的帧判读信号，生成存储模块读地址，这样就能读取存储模块中存储的四合一的视频；

FVH嵌入模块将所述视频同步发生器输出的行场同步信号嵌入从所述读出模块读取的视频数据中，生成符合SMPTE协议的视频信号。

波形图是用于显示每一列数据的亮度分布，通过点的亮度来表示该列上同一亮度的像素点的个数，其横向表示图像横向的坐标、纵向表示这一列上像素点的亮度的分布。如图3所示，波形图生成模块包括第一视频选择模块、第一缓存模块RAM1、第二缓存模块RAM2、RAM1数据写入模块、RAM1数据读出模块、RAM1数据清空模块、RAM2数据写入模块、RAM2数据读出模块、RAM2数据清空模块、波形图显示选择模块。第一缓存模块RAM1和第二缓存模块RAM2的控制信号通过有效视频区域的横、纵坐标和帧转换信号生成；

第一视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM1数据写入模块，在偶数帧时将该信号输送至RAM2数据写入模块；

RAM1数据写入模块：用于统计奇数帧视频数据的波形图信息并将波形图信息写入第一缓存模块RAM1；具体为：当前的视频帧是奇数帧时，根据波形图的定义，先生成第一缓存模块RAM1写入地址，第一缓存模块RAM1写入地址就是视频信号拼接视频有效区域的横坐标；设定一个值为T，当当前地址内数值A≤T时，A自增；当A>T时，A的数值不变；

RAM1数据读出模块：用于在偶数帧读取第一缓存模块RAM1中波形图信息；具体为：如果当前的视频帧是偶数帧，根据波形图的显示区域，读取第一缓存模块RAM1内波形图的数值，假设显示区域的横坐标用X[M:0]表示，显示区域的纵坐标用Y[N:0]表示，那么第一缓存模块RAM1读地址为｛X[M:0]，Y[N:0]｝；

RAM1数据清空模块：用于在RAM1数据读出模块读取波形图信息后将第一缓存模块RAM1清空；具体为：如果当前的视频帧是偶数帧，当数据读出后，生成第一缓存模块RAM1的写地址，写地址就是一个从0开始计数的计数器生成的数值，向第一缓存模块RAM1写入的数据为0；

RAM2数据写入模块：用于统计偶数帧视频数据的波形图信息并将波形图信息写入第二缓存模块RAM2；具体为：当前的视频帧是奇数帧时，根据波形图的定义，先生成第二缓存模块RAM2写入地址，第二缓存模块RAM2写入地址就是视频信号拼接视频有效区域的横坐标；设定一个值为T，当当前地址内数值A≤T时，A自增，当A>T时，A的数值不变；

RAM2数据读出模块：用于在奇数帧读取第二缓存模块RAM2中的波形图信息；具体为：如果当前的视频帧是偶数帧，根据波形图的显示区域，读取第二缓存模块RAM2内波形图的数值，假设显示区域的横坐标用X[M:0]表示，显示区域的纵坐标用Y[N:0]表示，那么第二缓存模块RAM2读地址为｛X[M:0]，Y[N:0]｝；

RAM2数据清空模块：用于在RAM2数据读出模块读取波形图信息后将第二缓存模块RAM2清空；具体为：如果当前的视频帧是偶数帧，当数据读出后，生成第二缓存模块RAM2的写地址，写地址就是一个从0开始计数的计数器生成的数值，向第二缓存模块RAM2写入的数据为0；

波形图显示选择模块：用于生成读取第一缓存模块RAM1、第二缓存模块RAM2中波形图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM2数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM1数据读出模块的输出数据。

矢量图是用于显示每一帧的色彩分布，矢量图的横向表示像素点的蓝色分量、纵向标识的这一列上像素点的红色分量，矢量图通过点的亮度来表示同一帧图像内相同蓝色分量和红色分量的像素点的个数。矢量图生成模块包括第二视频选择模块、第三缓存模块RAM3、第四缓存模块RAM4、RAM3数据写入模块、RAM3数据读出模块、RAM3数据清空模块、RAM4数据写入模块、RAM4数据读出模块、RAM4数据清空模块、矢量图显示选择模块；

第二视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM3数据写入模块，在偶数帧时将该信号输送至RAM4数据写入模块；

RAM3数据写入模块：用于统计奇数帧视频数据的波形图信息并将矢量图信息写入第三缓存模块RAM3；

RAM3数据读出模块：用于在偶数帧读取第三缓存模块RAM3中矢量图信息；

RAM3数据清空模块：用于在RAM3数据读出模块读取矢量图信息后将第三缓存模块RAM3清空；

RAM4数据写入模块：用于统计偶数帧视频数据的矢量图信息并将矢量图信息写入第四缓存模块RAM4；

RAM4数据读出模块：用于在奇数帧读取第四缓存模块RAM4中的矢量图信息；

RAM4数据清空模块：用于在RAM4数据读出模块读取矢量图信息后将第四缓存模块RAM4清空；

矢量图显示选择模块：用于生成读取第三缓存模块RAM3、第四缓存模块RAM4中矢量图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM4数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM3数据读出模块的输出数据。

矢量图生成模块的实现与波形图生成模块大致相同，只是RAM3数据写入模块和RAM4数据写入模块的写入地址变了，假设要统计的蓝色分量用Cb[N:0]表示，要统计的红色分量用Cr[N:0]表示，那么RAM3数据写入模块和RAM4数据写入模块的写入地址就是｛Cb[N:0]，Cr[N:0]｝。

Claims (10)

1.一种广播级监视器，包括显示屏，其特征在于：还包括依次连接的信号接收模块、FPGA视频图像处理模块、显示屏驱动模块，所述FPGA视频图像处理模块连接存储模块，所述显示屏驱动模块与显示屏连接；所述FPGA视频图像处理模块包括信号转换模块、视频拼接模块、视频区域划分模块、波形图生成模块、矢量图生成模块、α混叠模块；

所述信号接收模块用于接收四路SDI串行视频数据信号；所述信号转换模块用于将四路SDI串行视频数据信号转换成四路并行视频数据信号；所述视频拼接模块用于将四路并行视频数据信号拼接成一路组合视频信号；所述存储模块用于缓存所述视频拼接模块生成的组合视频数据；所述视频区域划分模块用于将组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；所述波形图生成模块用于对每个视频区域的视频数据生成波形图；所述矢量图生成模块用于对每个视频区域的视频数据生成矢量图；所述α混叠模块用于将矢量图、波形图与视频区域划分模块对应的视频信号混叠并输出叠加后的视频信号；所述显示屏驱动模块用于驱动显示屏显示从所述α混叠模块输出的叠加后的视频信号。

2.如权利要求1所述的广播级监视器，其特征在于：所述信号接收模块包括SDI接口及均衡器；所述SDI接口用于接收SDI串行视频数据信号；所述均衡器用于均衡补偿SDI串行视频数据信号的线损。

3.如权利要求1所述的广播级监视器，其特征在于：所述视频拼接模块包括4个视频横纵坐标帧计数模块、4个视频数据变换模块、4个视频数据缓存模块、写入判断输入模块、控制模块、视频同步发生器、帧判读信号模块、读出模块、FVH嵌入模块和外部时钟模块；

视频横纵坐标帧计数模块、视频数据变换模块、视频数据缓存模块相互配合形成四组，分别处理四路视频信号；

所述视频横纵坐标帧计数模块，用于生成视频信号每个像素点的横坐标和纵坐标，以及当前帧的计数，并将像素点的横坐标和纵坐标输送到所述视频数据变换模块，将当前帧的计数输送给所述帧判读信号模块；

所述视频数据变换模块，用于将视频信号变换成适合1/4画面显示的视频数据；

所述视频数据缓存模块，用于缓存经过所述视频数据变换模块转换的当前行的视频数据和该行视频数据所对应的纵坐标的数值；

所述写入判断输入模块，用于读取4个视频数据缓存模块缓存的视频数据，并控制这4个视频数据缓存模块的读取次序，以及将视频数据写入存储模块；

所述控制模块，用于生成所述存储模块的控制信号，控制对存储模块的数据存储与读取；

所述外部时钟模块根据视频信号的制式生成相应的时钟信号；

所述视频同步发生器根据所述外部时钟模块生成的时钟信号生成行场同步信号；

所述帧判读信号模块根据所述视频横纵坐标帧计数模块输出的当前帧的计数生成帧判读信号；

所述读出模块根据所示视频同步发生器输出的行场同步信号及所述帧判读信号模块输出的帧判读信号读取所述存储模块中的视频数据；

FVH嵌入模块将所述视频同步发生器输出的行场同步信号嵌入从所述读出模块读取的视频数据中。

4.如权利要求1所述的广播级监视器，其特征在于：所述波形图生成模块包括第一视频选择模块、第一缓存模块RAM1、第二缓存模块RAM2、RAM1数据写入模块、RAM1数据读出模块、RAM1数据清空模块、RAM2数据写入模块、RAM2数据读出模块、RAM2数据清空模块、波形图显示选择模块；

第一视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM1数据写入模块，在偶数帧时将该信号输送至RAM2数据写入模块；

RAM1数据写入模块：用于统计奇数帧视频数据的波形图信息并将波形图信息写入第一缓存模块RAM1；

RAM1数据读出模块：用于在偶数帧读取第一缓存模块RAM1中波形图信息；

RAM1数据清空模块：用于在RAM1数据读出模块读取波形图信息后将第一缓存模块RAM1清空；

RAM2数据写入模块：用于统计偶数帧视频数据的波形图信息并将波形图信息写入第二缓存模块RAM2；

RAM2数据读出模块：用于在奇数帧读取第二缓存模块RAM2中的波形图信息；

RAM2数据清空模块：用于在RAM2数据读出模块读取波形图信息后将第二缓存模块RAM2清空；

波形图显示选择模块：用于生成读取第一缓存模块RAM1、第二缓存模块RAM2中波形图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM2数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM1数据读出模块的输出数据。

5.如权利要求1所述的广播级监视器，其特征在于：所述矢量图生成模块包括第二视频选择模块、第三缓存模块RAM3、第四缓存模块RAM4、RAM3数据写入模块、RAM3数据读出模块、RAM3数据清空模块、RAM4数据写入模块、RAM4数据读出模块、RAM4数据清空模块、矢量图显示选择模块；

第二视频选择模块：用于选择Y、Cb、Cr、R、G、B中一个信号，并在奇数帧时将该信号输送至RAM3数据写入模块，在偶数帧时将该信号输送至RAM4数据写入模块；

RAM3数据写入模块：用于统计奇数帧视频数据的波形图信息并将矢量图信息写入第三缓存模块RAM3；

RAM3数据读出模块：用于在偶数帧读取第三缓存模块RAM3中矢量图信息；

RAM3数据清空模块：用于在RAM3数据读出模块读取矢量图信息后将第三缓存模块RAM3清空；

RAM4数据写入模块：用于统计偶数帧视频数据的矢量图信息并将矢量图信息写入第四缓存模块RAM4；

RAM4数据读出模块：用于在奇数帧读取第四缓存模块RAM4中的矢量图信息；

RAM4数据清空模块：用于在RAM4数据读出模块读取矢量图信息后将第四缓存模块RAM4清空；

矢量图显示选择模块：用于生成读取第三缓存模块RAM3、第四缓存模块RAM4中矢量图信息的时间和次序，具体为当视频数据为奇数帧时，输出RAM4数据读出模块的输出数据，当视频数据为偶数帧时，输出RAM3数据读出模块的输出数据。

6.一种广播级监视器的监视图像生成方法，其特征在于，包括以下步骤：

(1)信号接收模块接收四路SDI串行视频数据信号并发送给信号转换模块，由信号转换模块将四路SDI串行视频数据信号转换成四路并行视频数据信号，并将并行视频数据信号发送给视频拼接模块；

(2)所述视频拼接模块将四路并行视频数据信号拼接成一路组合视频信号并发送给视频区域划分模块；

(3)所述视频区域划分模块将组合视频信号分成四等分的视频区域，即右上、左上、右下、左下四个区域；

(4)波形图生成模块、矢量图生成模块针对每个视频区域的视频数据生成波形图、矢量图；

(5)α混叠模块将波形图、矢量图与相应的视频区域的视频数据叠加，并将叠加后的视频数据输出给显示屏驱动模块；

(6)所述显示屏驱动模块驱动显示屏显示叠加后的视频数据。

7.如权利要求6所述的广播级监视器的监视图像生成方法，其特征在于：信号接收模块接收四路SDI串行视频数据信号后，利用均衡器对SDI串行视频数据信号的线损进行均衡补偿。

8.如权利要求6所述的广播级监视器的监视图像生成方法，其特征在于：步骤(2)具体为：

(21)由视频横纵坐标帧计数模块生成视频信号每个像素点的横坐标和纵坐标，以及当前帧的计数，并将像素点的横坐标和纵坐标输送到所述视频数据变换模块，将当前帧的计数输送给帧判读信号模块；

(22)视频数据变换模块根据像素点的横坐标和纵坐标将视频信号变换成适合1/4画面显示的视频数据并缓存入视频数据缓存模块；

(23)写入判断输入模块根据控制模块生成的控制信号，依据读取次序读取4个视频数据缓存模块缓存的视频数据并存入存储模块；

(24)帧判读信号模块根据所述视频横纵坐标帧计数模块输出的当前帧的计数生成帧判读信号；视频同步发生器根据外部时钟模块生成的时钟信号生成行场同步信号；读出模块根据所示视频同步发生器输出的行场同步信号及所述帧判读信号模块输出的帧判读信号读取所述存储模块中的视频数据，并将视频数据输出至FVH嵌入模块；

(25)FVH嵌入模块将行场同步信号嵌入从所述读出模块读取的视频数据中，生成符合SMPTE协议的视频信号。

9.如权利要求6所述的广播级监视器的监视图像生成方法，其特征在于：步骤(4)中波形图生成模块针对每个视频区域生成波形图具体为：

当前视频帧为奇数帧时：第一视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM1数据写入模块，由RAM1数据写入模块统计奇数帧视频数据的波形图信息并将波形图信息写入第一缓存模块RAM1，RAM2数据读出模块读取第二缓存模块RAM2中的波形图信息，读取之后将第二缓存模块RAM2清空；

当前视频帧为偶数帧时：第一视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM2数据写入模块，由RAM2数据写入模块统计偶数帧视频数据的波形图信息并将波形图信息写入第二缓存模块RAM2，RAM1数据读出模块读取第一缓存模块RAM1中的波形图信息，读取之后将第一缓存模块RAM1清空。

10.如权利要求6所述的广播级监视器的监视图像生成方法，其特征在于：步骤(4)中矢量图生成模块针对每个视频区域生成矢量图具体为：

当前视频帧为奇数帧时：第二视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM3数据写入模块，由RAM3数据写入模块统计奇数帧视频数据的矢量图信息并将矢量图信息写入第三缓存模块RAM3，RAM4数据读出模块读取第四缓存模块RAM4中的矢量图信息，读取之后将第四缓存模块RAM4清空；

当前视频帧为偶数帧时：第二视频选择模块从Y、Cb、Cr、R、G、B中选择一个信号并输送至RAM4数据写入模块，由RAM4数据写入模块统计偶数帧视频数据的矢量图信息并将矢量图信息写入第四缓存模块RAM4，RAM3数据读出模块读取第三缓存模块RAM3中的矢量图信息，读取之后将第三缓存模块RAM3清空。