CN103021378A

CN103021378A - 一种多屏拼接显示装置和方法

Info

Publication number: CN103021378A
Application number: CN2012105720423A
Authority: CN
Inventors: 陈浩利; 曹捷; 景博
Original assignee: Vtron Technologies Ltd
Current assignee: Vtron Technologies Ltd
Priority date: 2012-12-25
Filing date: 2012-12-25
Publication date: 2013-04-03
Anticipated expiration: 2032-12-25
Also published as: CN103021378B

Abstract

本发明提出一种多屏拼接显示方法，包括步骤：根据各个视频源在拼接墙上显示的位置关系和各个所述视频源的分辨率，对各个所述视频源进行拼接，得到拼接图像数据；根据预先配置的视频数据的第一起始位置和需显示的分辨率；从所述拼接图像数据中获取对应的显示数据；其中，所述预先配置的视频数据是各个显示通道需读取的数据。本发明还提出一种多屏拼接显示装置，可以实时驱动多屏拼接显示，解决奇数列拼接系统的显示问题，同步性好，系统安装、调度灵活，保证多屏拼接显示的刷新率。

Description

一种多屏拼接显示装置和方法

技术领域

本发明涉及拼接墙显示领域，特别是涉及一种多屏拼接显示装置和方法。

背景技术

超高分辨率拼接系统通常由显卡驱动，当显示的分辨率很高时，显卡可以通过将整屏视频流对称地分块再分别由多头驱动输出。比如驱动一个2行4列、单个显示单元分辨率为1920x1080的系统，显卡可以采用双头驱动，每条链路驱动4个显示单元（2行2列，总分辨率为3840x2160）。

在拼接墙领域，对于输入的超高分辨率视频流，一般来讲有两种处理方式：

第一种是采用一个基于行场计数器的“分割器”将各个显示单元显示的数据提取出来，然后存储在存储器的各自单独的存储空间中，在输出端根据显示单元的分辨率产生符合显示标准的同步时序，再将从外部存取器取出的数据和同步时序一起驱动显示单元。

这种方法的缺点是当驱动奇数列比如一个2行3列的拼接显示系统，中间一列的显示单元的内容来自两个视频源，为了实现拼接需要在输入端增加“分割器”提取出各一半的数据存入存储器，在输出端还需要增加“合并模块”才能将数据合成一路驱动显示单元。这样逻辑资源需求会很增加很多，同步性也不好，而且中间一列的显示单元只能由有“合并模块”处理的输出端口来驱动，这样会大大降低系统安装、调度的灵活性。

第二种是将输入的视频流直接存放在存储器中的各自的存取空间中，然后在统一的时序下将数据整块读出，先做水平分割，再做垂直分割，最后驱动显示单元。

该方法的缺点是当驱动奇数列比如2行3列的拼接系统时，中间列的数据来自两路视频源，缺少第一种方法中的合并模块，中间列将无法正常显示；另外受时钟频率的限制，当输出的分辨率很大时，从外部存取器读取视频数据时其刷新率会降得很低，影响视频质量。

发明内容

本发明的目的在于提出一种多屏拼接显示装置和方法，可以实时驱动多屏拼接显示，解决奇数列拼接系统的显示问题，同步性好，系统安装、调度灵活，保证多屏拼接显示的刷新率。

采用的方案：

一种多屏拼接显示方法，包括步骤：

根据各个视频源在拼接墙上显示的位置关系和各个所述视频源的分辨率，对各个所述视频源进行拼接，得到拼接图像数据；

根据预先配置的视频数据的第一起始位置和需显示的分辨率；从所述拼接图像数据中获取对应的显示数据；其中，所述预先配置的视频数据是各个显示通道需读取的数据。

以及，一种多屏拼接显示装置，包括：

视频拼接模块，用于根据各个视频源在拼接墙上显示的位置关系和各个所述视频源的分辨率，对各个所述视频源进行拼接，得到拼接图像数据；

数据读取模块，用于根据预先配置的视频数据的第一起始位置和需显示的分辨率；从所述拼接图像数据中获取对应的显示数据；其中，所述预先配置的视频数据是各个显示通道需读取的数据。

本发明中拼接和分割完全分开，将各个视频源在存储器中拼接完成后，每个输出控制通道去读取存储器中的数据都使用同一架构，不会有奇数列和偶数列的区别；与传统方法中的第一种方法相比，减少了分割模块和合并模块；与传统方法中的第二种方法相比减少了水平分割模块和垂直分割模块，逻辑资源需求减少，同步性好；本发明中系统安装调度灵活，由于每个显示控制通道相对独立，而且读取的像素数据可以任意配置，可以将显示单元与任意一个输出接口相连，然后给各个接口配置相应的读存储器的起始位置、水平分辨率和垂直分辨率即可得到该通道需要的视频数据；同时，与传统方法相比，本发明中视频刷新率有保证，由于每个显示单元采用单独的输出通道驱动，前期设计时根据输入通道数、输出通道数计算存储器总线带宽需求，适度调试存储器的数据位宽，当可用带宽大于或等于需求带宽时，输出的帧率可以达到并保持60Hz。

附图说明

图1为本发明的一个实施流程图；

图2为本发明中视频拼接的一个实施流程图；

图3为本发明中视频数据读取的一个实施流程图；

图4为本发明装置的一个结构示意图；

图5为本发明装置的另一个结构示意图；

图6为本发明装置的另一个结构示意图；

图7为本发明的具体实施时的一个结构示意图；

图8为本发明中进行视频拼接的一个示意图；

图9为一个2行3列的拼接墙示意图；

图10为给图9中的拼接墙选取数据时的一个示意图。

具体实施方式

本发明提出一种多屏拼接显示方法，其中一个流程图参考图1，包括步骤：

S1、根据各个视频源在拼接墙上显示的位置关系和各个视频源的分辨率，对各个视频源进行拼接，得到拼接图像数据；

具体的，进行视频拼接时，可按照图2所示流程进行，包括：

S201、获取各个视频源的分辨率；

S202、根据各个视频源的分辨率和预定的各个视频源在拼接墙上显示的位置关系，配置各个输入视频源拼接的第二起始位置，将各个视频源进行拼接；

其中，第二起始位置可以是坐标值；比如输入4个视频源共同组成7680x4320分辨率的视频流，每个视频源为3840x2160分辨率，在2行2列的拼接墙上，视频源1和视频源2分别在第1行的2显示单元上显示；视频源3和视频源4分别在第2行的2显示单元上显示；那么视频源1的拼接起始坐标为(0,0)，视频源2的起始位置为(3840,0),视频源3的起始位置为(0,2160),视频源4的起始位置为(3840,2160)；由此得到2行2列的拼接图像数据。

S203、根据第二起始位置和各个视频源的分辨率，按行生成各个视频源各行像素在存储器中的第一存储地址；

S204、逐行将各个视频源的视频数据写入对应的第一存储地址。

具体地，对各个视频源分别按行生成各行像素在存储器中的第一存储地址；具体的，为各个像素点分别分配一个地址，同一行的数据地址递增1，不同行的数据存放的起始地址不一样。步骤S204中就按照这个地址将数据存放在外部存储器中。

进行步骤S204时，根据第一存储地址生成满足存储器写操作时序的第一接口信号；根据第一接口信号向总线读写仲裁器发送占用总线请求；得到总线控制权后，按行将各个视频源的视频数据写入对应的第一存储地址。

S2、根据预先配置的视频数据的第一起始位置和需显示的分辨率；从拼接图像数据中获取对应的显示数据。

具体的，根据预先配置的视频数据的第一起始位置和需显示的分辨率；从拼接图像数据中获取对应的显示数据；其中，预先配置的视频数据是各个显示通道需读取的数据。

读取拼接图像数据时，可参考图3流程进行，包括步骤：

S301、配置各个显示通道需读取的视频数据的第一起始位置和需显示的分辨率；

进行该步骤时，可以随意配置各个拼接墙显示单元需读取的视频数据位置；例如在步骤S202中得到的2行2列的拼接图像数据中，可以给3行3列的拼接墙，配置需读取的视频数据的起始位置；其中该拼接墙的各个显示单元的分辨率都为2560*2160，那么，经过配置后拼接墙第1行的3个显示单元的起始位置为（0，0)、（2560，0)、（5120，0）；第2行的3个显示单元的起始位置为（0，2160)、（2560，2160)、（5120，2160）。

S302、根据第一起始位置和需显示的分辨率，按行生成需读取的视频数据在存储器中的第二存储地址；

此步骤中生成各像素点的地址过程跟步骤S204中生成第一存储地址的过程对应；

S303、根据显示单元的分辨率和刷新率生成符合视频显示标准的同步信号；

S304、根据第二存储地址从存储器中将视频数据按行读出；

例如步骤S301中所举例子中，若设定视频源1的第一个像素点坐标为（0,0），由于第1行的3个显示单元的起始位置为（0，0)、（2560，0)、（5120，0），则可对应生成第二存储地址为（0，0)、（2560，0)、（5120，0），根据这些地址在存储器中将对应的数据按行读出。

进行步骤S304时，根据第二存储地址生成满足存储器读操作时序的第二接口信号；

根据第二接口信号向总线读写仲裁器发送占用总线请求；

得到总线控制权后，根据第二存储地址从存储器中将视频数据按行读出。

S305、将读出的视频数据和同步信号形成标准的视频信号；

S306、将标准的视频信号传输给对应的显示通道。

本发明还提出一种多屏拼接显示装置，其中一个结构示意图请参考图4，包括：

视频拼接模块，用于根据各个视频源在拼接墙上显示的位置关系和各个视频源的分辨率，对各个视频源进行拼接，得到拼接图像数据；

数据读取模块，用于根据预先配置的视频数据的第一起始位置和需显示的分辨率；从拼接图像数据中获取对应的显示数据；其中，预先配置的视频数据是各个显示通道需读取的数据。

其中，视频拼接模块的一个结构示意图，如图5所示，包括：

格式检测单元，用于获取各个视频源的分辨率；

第一数据配置单元，用于根据各个视频源的分辨率和预定的各个视频源在拼接墙上显示的位置关系，将各个视频源进行拼接，配置各个输入视频源拼接时的第二起始位置；

写地址发生器，用于根据第二起始位置和各个视频源的分辨率，按行生成各个视频源各行像素在存储器中的第一存储地址；

写控制器，用于按行将各个视频源的视频数据写入对应的第一存储地址。

其中，写控制器根据第一存储地址生成满足存储器写操作时序的第一接口信号，根据第一接口信号向总线读写仲裁器发送占用总线请求，得到总线控制权后，再按行将各个视频源的视频数据写入对应的第一存储地址。

其中，数据读取模块一个结构示意图，如图6所示，包括：

第二数据配置单元，用于配置各个显示通道需读取的视频数据的第一起始位置和需显示的分辨率；

读地址发生器，用于根据第一起始位置和需显示的分辨率，按行生成需读取的视频数据在存储器中的第二存储地址；

视频时序发生器，用于根据显示单元的分辨率和刷新率生成符合视频显示标准的同步信号；

读控制器，用于根据第二存储地址从存储器中将视频数据按行读出；然后将读出的视频数据和同步信号形成标准的视频信号；将读控制器中的标准视频信号传输给对应的显示通道。

其中，读控制器根据第二存储地址生成满足存储器读操作时序的第二接口信号，根据第二接口信号向总线读写仲裁器发送占用总线请求，得到总线控制权后，将根据第二存储地址从存储器中将视频数据按行读出；然后将读出的视频数据和同步信号形成标准的视频信号；将读控制器中的标准视频信号传输给对应的显示通道。

图7是实施本发明的一个具体场景示意图，输入4个视频源，为2行3列的拼接墙提供视频数据，拼接墙结构示意图如图9所示，包括：显示单元1、显示单元2、显示单元3、显示单元4、显示单元5、显示单元6；其中，各个视频源的分辨率都为1536*768；各个显示单元的分辨率都为1024*768；

在图7中，将4个信号源输入通道，分别进入一个格式检测单元，各个格式检测单元分别检测对应视频源的分辨率，并告知微控制器MCU；微控制器MCU根据各个视频源的分辨率和预定的各个视频源在拼接墙上显示的位置关系，将各个视频源进行拼接，配置各个输入视频源拼接的第一起始位置；拼接结果如图8所示；则得到视频源1的起始位置为A1（0,0）；视频源2的起始位置为A2（1536,0）；视频源3的起始位置为A3（0,768）；视频源4的起始位置为A4（1536,768）；然后将各个视频源的起始位置发生至写地址发生器；

写地址发生器，根据MCU配置的第一起始位置，按行生成各个视频源各行像素在存储器中的第一存储地址，并发送至“写控制器”；

写控制器，生成满足存储器写操作时序的接口信号，根据该接口信号向“总线读写仲裁器”发送占用总线请求，得到总线控制权后，按行将视频数据写入对应的第一存储地址。

进行数据读取时，MCU配置各个显示通道需读取的视频数据的第二起始位置和分辨率；即是配置显示单元1的起始位置为A1（0,0)、显示单元2的起始位置为B1（1024,0)、显示单元3的起始位置为B2（2048,0)、显示单元4起始位置为A4（0,768)、显示单元5起始位置为B4（1024,768)、显示单元6起始位置为B5（2048,768）；

读地址发生器，根据MCU配置的第二起始位置和分辨率，按行生成需读取的视频数据在存储器中的第二存储地址；根据MCU配置的第二起始位置和各个显示单元的分辨率，可以得到各个显示单元需读取的视频数据的地址；

对于显示单元1，其在存储器中读取数据的范围为A1B1A4B4；对于显示单元2，其在存储器中读取数据的范围为B1B2B4B5；对于显示单元3，其在存储器中读取数据的范围为B2B2B5B6；对于显示单元4，其在存储器中读取数据的范围为A4B4B7B8；对于显示单元5，其在存储器中读取数据的范围为B4B5B8B9；对于显示单元6，其在存储器中读取数据的范围为B5B6B9B10。根据各个显示单元的对应的起始位置将需读取的数据范围转换成存储地址，即是第二存储地址；

读地址发生器将第二存储地址发送至各个读控制器；

视频时序发生器根据显示单元的分辨率和刷新率生成符合视频显示标准的同步信号；

各个“读控制器”根据“读地址发生器”生成的第二存储地址，生成满足存储器读操作时序的接口信号，向“总线读写仲裁器”发送占用总线请求，得到总线控制权后，将视频数据按行从存储器的对应地址读出；然后将视频数据和同步信号对齐，形成标准的视频信号，将该视频信号传输给对应的显示通道。

本发明中，对于输入的视频源数目可以是1个、2个或者2个以上，也可以为由若干个显示单元组成的拼接墙提供视频数据。

本发明可以基于FPGA（Field－Programmable Gate Array，现场可编程门阵列），SOPC（System-on-a-Programmable-Chip，可编程片上系统）等来实现。

与MCU的接口总线可以是任何通讯总线形式。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种多屏拼接显示方法，其特征在于，包括步骤：

2.根据权利要求1所述的多屏拼接显示方法，其特征在于，

所述根据各个视频源在拼接墙上显示的位置关系和各个所述视频源的分辨率，对各个所述视频源进行拼接的步骤包括：

获取各个视频源的分辨率；

根据各个所述视频源的分辨率和预定的各个所述视频源在拼接墙上显示的位置关系，配置各个输入视频源拼接的第二起始位置，将各个所述视频源进行拼接；

根据所述第二起始位置各个所述视频源的分辨率，按行生成各个视频源各行像素在存储器中的第一存储地址；

逐行将各个所述视频源的视频数据写入对应的第一存储地址。

3.根据权利要求2所述的多屏拼接显示方法，其特征在于，在所述逐行将各个所述视频源的视频数据写入对应的第一存储地址的步骤包括：

根据所述第一存储地址生成满足所述存储器写操作时序的第一接口信号；

根据所述第一接口信号向总线读写仲裁器发送占用总线请求；

得到总线控制权后，按行将各个所述视频源的视频数据写入对应的第一存储地址。

4.根据权利要求2或3所述的多屏拼接显示方法，其特征在于，

所述根据预先配置的视频数据的第一起始位置和需显示的分辨率；从所述拼接图像数据中获取对应的显示数据的步骤包括：

配置各个显示通道需读取的视频数据的第一起始位置和需显示的分辨率；

根据所述第一起始位置和所述需显示的分辨率，按行生成所述需读取的视频数据在存储器中的第二存储地址；

根据显示单元的分辨率和刷新率生成符合视频显示标准的同步信号；

根据所述第二存储地址从所述存储器中将视频数据按行读出；

将读出的视频数据和所述同步信号形成标准的视频信号；

将所述标准的视频信号传输给对应的显示通道。

5.根据权利要求4所述的多屏拼接显示方法，其特征在于，所述根据第二存储地址从存储器中将视频数据按行读出的步骤包括：

根据所述第二存储地址生成满足所述存储器读操作时序的第二接口信号；

根据所述第二接口信号向总线读写仲裁器发送占用总线请求；

得到总线控制权后，根据所述第二存储地址从所述存储器中将视频数据按行读出。

6.一种多屏拼接显示装置，其特征在于，包括：

7.根据权利要求6所述的多屏拼接显示装置，其特征在于，所述视频拼接模块包括：

格式检测单元，用于获取各个视频源的分辨率；

第一数据配置单元，用于根据各个所述视频源的分辨率和预定的各个所述视频源在拼接墙上显示的位置关系，将各个所述视频源进行拼接，配置各个输入视频源拼接时的第二起始位置；

写地址发生器，用于根据所述第二起始位置和各个所述视频源的分辨率，按行生成各个视频源各行像素在存储器中的第一存储地址；

写控制器，用于按行将各个所述视频源的视频数据写入对应的第一存储地址。

8.根据权利要求7所述的多屏拼接显示装置，其特征在于，

所述写控制器根据所述第一存储地址生成满足存储器写操作时序的第一接口信号，根据所述第一接口信号向总线读写仲裁器发送占用总线请求，得到总线控制权后，再按行将各个所述视频源的视频数据写入对应的第一存储地址。

9.根据权利要求7或8所述的多屏拼接显示装置，其特征在于，所述数据读取模块包括：

读地址发生器，用于根据所述第一起始位置和所述需显示的分辨率，按行生成所述需读取的视频数据在存储器中的第二存储地址；

读控制器，用于根据所述第二存储地址从存储器中将视频数据按行读出；然后将读出的视频数据和所述同步信号形成标准的视频信号；将所述读控制器中的标准视频信号传输给对应的显示通道。

10.根据权利要求9所述的多屏拼接显示装置，其特征在于，

所述读控制器根据所述第二存储地址生成满足所述存储器读操作时序的第二接口信号，根据所述第二接口信号向总线读写仲裁器发送占用总线请求，得到总线控制权后，将根据所述第二存储地址从存储器中将视频数据按行读出；然后将读出的视频数据和所述同步信号形成标准的视频信号；将所述读控制器中的标准视频信号传输给对应的显示通道。