CN103957374A - 一种基于dp接口的8k超高清显示系统 - Google Patents

Abstract

本发明涉及一种基于DP接口的8K超高清显示系统，其包括视频主机、控制主机、外拼接器以及液晶显示屏；所述视频主机内部设置有显卡，外拼接器内部设置有输入卡与输出卡；所述视频主机与外拼接器之间采用DP连接线进行连接；所述液晶显示屏由多块液晶拼接屏拼接而成；上述技术方案的基于DP接口的8K超高清显示系统，其可将8K的超高清图像数据通过分组传输，从而将原图像数据信息分解为多个部分，并通过分屏显示，从而通过主流液晶显示屏的拼接即可实现超高清图像的显示，其使得超高清图像的显示可不受显示屏分辨率的限制，从而使其更具有适用性。

Description

一种基于DP接口的8K超高清显示系统

技术领域

本发明涉及图像处理领域，尤其是一种基于DP接口的8K超高清显示系统。

背景技术

在图像显示技术中，8K超高清显示指的是分辨率达到7680x4320的显示效果，其画面更为精细，画质更为细腻，是未来的显示行业的发展方向。然而，目前主流显示屏的物理分辨率大多是1920x1080，受上述物理分辨率影响，其无法显示分辨率达到8K的高清图像。若采用与8K分辨率对应的液晶显示屏，其不仅成本上难以控制，而且不具备适用性。故此，8K超高清显示在现有的技术中难以得到普遍使用。

发明内容

本发明要解决的技术问题是提供一种图像显示系统，其可以在目前的主流液晶显示屏上呈现分辨率达到8K的超高清图像，从而增加8K超高清显示的适用性。

为解决上述技术问题，本发明涉及一种基于DP接口的8K超高清显示系统，其包括视频主机、控制主机、外拼接器以及液晶显示屏；所述视频主机内部设置有显卡，外拼接器内部设置有输入卡与输出卡；所述视频主机与外拼接器之间采用DP连接线进行连接；所述液晶显示屏由多块液晶拼接屏拼接而成。

作为本发明的一种改进，所述视频主机内部显卡至少设置有4个DP输出端口；所述视频主机与外拼接器之间通过4条DP连接线进行连接。采用上述设计，其通过将高分辨率的图像数据信息分为多片分别进行传输，以在较低物理分辨率的显示屏上进行显示。

上述技术方案中，其采用的DP接口，其不仅可同时支持视频与音频信息，并且其接口带宽要远远高于HDMI，DVI等的传统高清数字视频接口，从而为提供超高清的现实图像提供可能；此外，绝大多数高质量显卡仅支持DP接口输出，从而使得采用DP接口的显示系统可适用于各类高端显卡。

作为本发明的一种改进，所述外拼接器中，输入卡采用DP输入卡，外拼接器中设置有至少2块DP输入卡；所述DP输入卡内部至少设置有两个DP接口芯片，多个存储器，以及一个FPGA；所述DP接口芯片与DP输出端口一一对应；所述FPGA与DP接口芯片之间通过LVDS进行传输。上述技术方案中，两片DP接口芯片将自视频主机中DP接口传输而来的图像数据信息分为两幅，所述DP接口芯片用于将DP的数据转换为传统的视频接口LVDS。采用大规模可编程逻辑FPGA对视频信息进行处理，其可以灵活实现图像数据信息在LVDS格式、并行数据、以及SERDES之间的转化，从而使其适用于显示系统中各个模块间的传输；同时，采用FPGA进行视频处理可以对图像进行拆分，分片传输，从而将高分辨率图像分为多片进行传输，并结合FPGA对图像的比例与颜色进行转化，从而实现在主流显示屏上显示高分辨率图像。

作为本发明的另一种改进，所述存储器采用多倍速率同步动态随机存储器，其可实现实时高效的缓存写入与读出。

作为本发明的另一种改进，所述液晶显示屏采用16块液晶拼接屏拼接而成，其采用4乘4的拼接方式；所述液晶显示屏中的每一块液晶拼接板，其均与外置拼接器的输出卡之间通过HDMI连接线进行连接。

采用上述技术方案的基于DP接口的8K超高清显示系统，其具体工作方法包括如下步骤：

1）通过视频主机对视频主机内显卡进行分组；

2）完成步骤1）中显卡分组后的视频主机将图像数据信息传输至外拼接器内；

3）通过外置拼接器内的DP输入板将图像数据进行格式转换；

4）通过控制主机对外拼接器内的输出卡进行配置，并将完成步骤3）中格式转换的图像数据信息输送至液晶显示屏中。

上述步骤中，步骤1）中对视频主机内显卡进行分组的具体方法为，通过视频主机对显卡进行设置，将显卡设置成为2x2的显示分组形式。

所述步骤3）中对图像数据进行格式转换的具体方法为：

1.1）通过与DP接口连接的DP接口芯片接收自DP接口输入的图像数据信息，根据图像数据的像素点的奇偶排列，将图像数据转化为奇偶分开排列的LVDS格式，并将LVDS格式的图像数据信息传输至FPGA；

1.2）FPGA接收图像数据，将奇偶数据分别进行合成，从而获取图像数据的两个部分，并将其转换为HSYNC、VSYNC、DE、DATA格式的并行数据；

1.3）FPGA将经步骤1.4）处理后的两个部分的图像数据信息分别通过一路SERDES传输至输出卡中。

上述步骤中，所述步骤1.2）中，FPGA接收图像数据，将奇偶数据分别进行合成的具体操作为，先通过7:1的LVDS解析比例将LVDS信号转换为并行数据信号，即HSYNC、VSYNC、DE、DATA、CLK格式的并行数据。由于本显示系统中，LVDS输入是通过两组LVDS进行传输，每组LVDS分别传输奇像素与偶像素的传输方式，故其解析出来的并行数据流亦分为奇像素和偶像素两路并行数据流。通过2倍于的并行数据CLK时钟CLKx2的方法，将奇相素和偶像素同时在一个CLK周期中传输，采用CLKx2将所有数据打出，从而实现数据的合并。

作为本发明的一种改进，FPGA将经步骤1.2）处理后的数据传输至存储器内进行缓存。

采用上述技术方案的基于DP接口的8K超高清显示系统，其通过显卡分组，将图像数据信息分为多份，每一份图像数据信息均通过一个DP接口传输至外拼接器中的一块对应DP输入卡内。DP输入卡对图像数据进行相关处理，其中，每一份图像数据在DP输入卡内均分为上部与下部，而上部与下部分别通过一路SERDES传输至输出卡中，进而在液晶显示屏上实现分屏显示，从而实现通过多个主流显示器完成8K超高清视频图像的显示。

上述技术方案的基于DP接口的8K超高清显示系统，其可将8K的超高清图像数据通过分组传输，从而将原图像数据信息分解为多个部分，并通过分屏显示，从而通过主流液晶显示屏的拼接即可实现超高清图像的显示，其使得超高清图像的显示可不受显示屏分辨率的限制，从而使其更具有适用性。

附图说明

图1为本发明示意图；

图2为本发明中DP输入卡内部示意图；

附图标记说明：

1—视频主机、2—控制主机、3—外拼接器、4—液晶显示屏、5—DP接口芯片、6—存储器、7—FPGA。

具体实施方式

下面结合具体实施方式，进一步阐明本发明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。

实施例1

一种基于DP接口的8K超高清显示系统，其包括视频主机1、控制主机2、外拼接器3以及液晶显示屏4；所述视频主机内部设置有显卡，外拼接器内部设置有输入卡与输出卡；所述视频主机与外拼接器之间采用DP连接线进行连接；所述液晶显示屏由多块液晶拼接屏拼接而成。

作为本发明的一种改进，所述视频主机内部显卡至少设置有4个DP输出端口；所述视频主机与外拼接器之间通过4条DP连接线进行连接。采用上述设计，其通过将高分辨率的图像数据信息分为多片分别进行传输，以在较低物理分辨率的显示屏上进行显示，即将7680x4320的超高清图像数据分为四份3840x2160的图像数据。

作为本发明的一种改进，所述外拼接器3中，输入卡采用DP输入卡，外拼接器3中设置有2块DP输入卡；所述DP输入卡内部设置有两个DP接口芯片5，两个存储器6，以及一个FPGA7；所述DP接口芯片5与DP输出端口一一对应；所述FPGA7与DP接口芯片5之间通过LVDS进行传输。所述DP接口芯片5采用ANX1122芯片，两片ANX1122芯片将自视频主机中DP接口传输而来的图像数据信息分为两幅，并用于将DP的数据转换为传统的视频接口LVDS，其中LVDS传输采用双组 LVDS传输, 每对双组LVDS均可以传输3840x2160的视频图像数据。所述DP输入卡中，ANX1122与FPGA之间设置有STC11L60单片机，其用于通过I2C来配置ANX1122和FPGA。STC11L60上电后并完成初始化后，即可对ANX1122进行配置，使ANX1122输出的LVDS时序要求满足显示系统硬件和FPGA的设置，完成上述设置后，STC11L60即可对FPGA的参数进行配置，使其符合显示系统需要。

上述技术方案中，所述DP接口芯片ANX1122用于将DP的数据转换为传统的视频接口LVDS。采用大规模可编程逻辑FPGA对视频信息进行处理，其可以灵活实现图像数据信息在LVDS格式、并行数据、以及SERDES之间的转化，从而使其适用于显示系统中各个模块间的传输；同时，采用FPGA进行视频处理可以对图像进行拆分，分片传输，从而将高分辨率图像分为多片进行传输，并结合FPGA对图像的比例与颜色进行转化，从而实现在主流显示屏上显示高分辨率图像。

作为本发明的另一种改进，所述存储器采用八倍速率同步动态随机存储器DDR3，其可实现实时高效的缓存写入与读出。

作为本发明的另一种改进，所述液晶显示屏采用16块液晶拼接屏拼接而成，其采用4乘4的拼接方式；所述液晶显示屏中的每一块液晶拼接板，其均与外置拼接器的输出卡之间通过HDMI连接线进行连接。 

采用上述技术方案的基于DP接口的8K超高清显示系统，其具体工作方法包括如下步骤：

1）通过视频主机1对视频主机1内显卡进行分组；

2）完成步骤1）中显卡分组后的视频主机1将图像数据信息传输至外拼接器3内；

3）通过外置拼接器3内的DP输入板将图像数据进行格式转换；

4）通过控制主机2对外拼接器3内的输出卡进行配置，并将完成步骤3）中格式转换的图像数据信息输送至液晶显示屏中。

上述步骤中，步骤1）中对视频主机1内显卡进行分组的具体方法为，通过视频主机对显卡进行设置，将显卡设置成为2x2的显示分组形式，即将分辨率为7680x4320的图像数据信息分为4组，以2x2的显示方式进行传输。

所述步骤2）中，完成步骤1）中显卡分组后的视频主机1将图像数据信息通过DP接口传输至DP输入卡内， 通过DP接口芯片ANX1122将数据转换成LVDS的信号传输到FPGA。

所述步骤3）中对图像数据进行格式转换的具体方法为：

1.1）通过与DP接口连接的DP接口芯片5接收自DP接口输入的图像数据信息，根据图像数据的像素点的奇偶排列，将图像数据转化为奇偶分开排列的LVDS格式，并将LVDS格式的图像数据信息传输至FPGA；

1.2）FPGA7接收图像数据，将奇偶数据分别进行合成，从而获取图像数据的两个部分，并将其转换为HSYNC、VSYNC、DE、DATA格式的并行数据；

1.3）FPGA7将经步骤1.2）处理后的两个部分的图像数据信息分别通过一路SERDES传输至输出卡中。

上述步骤中，所述步骤1.2）中，FPGA7接收图像数据，将奇偶数据分别进行合成的具体操作为，先通过7:1的LVDS解析比例将LVDS信号转换为并行数据信号，即HSYNC、VSYNC、DE、DATA、CLK格式的并行数据。由于本显示系统中，LVDS输入是通过两组LVDS进行传输，每组LVDS分别传输奇像素与偶像素的传输方式，故其解析出来的并行数据流亦分为奇像素和偶像素两路并行数据流。通过2倍于的并行数据CLK时钟CLKx2的方法，将奇相素和偶像素同时在一个CLK周期中传输，采用CLKx2将所有数据打出，从而实现数据的合并。

作为本发明的一种改进，FPGA7将经步骤1.2）处理后的数据传输至存储器6内进行缓存。FPGA将经步骤1.2）处理后的图像数据信息传输至多倍速率同步动态随机存储器，即DDR3缓存器中进行缓存。由于图像数据信息按照单幅进行缓存写入，而其读出时则是将单幅图像数据信息分成上部与下部两个部分分别进行读出，因此，单根SERDES无法实现整幅图像3840x2160的带宽；故在步骤1.3）中，经步骤1.2），以及缓存处理后的两个部分的图像数据信息需转换为两路SERDES传输至输出卡中。其中，所述SERDES接口是为具有普遍性的高速串行接口，其通过2根差分线进行数据传输，从而实现高速、功耗低、抗干扰强的差分信号的传输，其理论串行接口的最高传输速率可达到10Gbps 以上。

采用上述技术方案的基于DP接口的8K超高清显示系统，其通过显卡分组，将图像数据信息分为4份，每一份图像数据信息均通过一个DP接口传输至外拼接器中的一块对应DP输入卡内。DP输入卡对图像数据进行相关处理，其中，每一份图像数据在DP输入卡内均分为上部与下部，而上部与下部分别通过一路SERDES传输至输出卡中，进而在液晶显示屏上实现分屏显示；其中，每一路SERDES均连接有两根HDMI连接线，用以将图像数据传输至两块液晶拼接板。对于7680x4320的超高清显示效果，其通过显卡分组将其分为4份3840x2160的图像数据，其中，每一份3840x2160的图像数据进入DP输入卡内，根据奇偶像素分布被分为上、下两部图像数据，其每一部均为3840x1080的图像数据，该图像数据经由SERDES接口输出，由于现有主流显示屏的物理分辨率为1920x1080，故需两块主流液晶拼接屏方能显示SERDES接口输出的3840x1080的图像数据；故此，对于7680x4320的图像数据，共需16块液晶拼接板拼接显示方可实现其显示效果。

上述技术方案的基于DP接口的8K超高清显示系统，其可将8K的超高清图像数据通过分组传输，从而将原图像数据信息分解为多个部分，并通过分屏显示，从而通过主流液晶显示屏的拼接即可实现超高清图像的显示，其使得超高清图像的显示可不受显示屏分辨率的限制，从而使其更具有适用性。

本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。

Claims (9)

1.一种基于DP接口的8K超高清显示系统，其特征在于，所述基于DP接口的8K超高清显示系统包括视频主机、控制主机、外拼接器以及液晶显示屏；所述视频主机内部设置有显卡，外拼接器内部设置有输入卡与输出卡；所述视频主机与外拼接器之间采用DP连接线进行连接；所述液晶显示屏由多块液晶拼接屏拼接而成。

2.按照权利要求1所述的基于DP接口的8K超高清显示系统，其特征在于，所述视频主机内显卡至少设置有4个DP输出端口；所述视频主机与外拼接器之间通过4条DP连接线进行连接。

3.按照权利要求2所述的基于DP接口的8K超高清显示系统，其特征在于，所述外拼接器中，输入卡采用DP输入卡，外拼接器中设置有至少2块DP输入卡；所述DP输入卡内部至少设置有两个DP接口芯片，多个存储器，以及一个FPGA；所述DP接口芯片与DP输出端口一一对应；所述FPGA与DP接口芯片之间通过LVDS进行传输。

4.按照权利要求3所述的基于DP接口的8K超高清显示系统，其特征在于，所述存储器采用多倍速率同步动态随机存储器。

5.按照权利要求1至4任意一项所述的基于DP接口的8K超高清显示系统，其特征在于，所述液晶显示屏采用16块液晶拼接屏拼接而成，其采用4乘4的拼接方式；所述液晶显示屏中的每一块液晶拼接板，其均与外置拼接器的输出卡之间通过HDMI连接线进行连接。

6.按照权利要求1所述的基于DP接口的8K超高清显示系统，其特征在于，所述基于DP接口的8K超高清显示系统的具体工作方法包括如下步骤：

1）通过视频主机对视频主机内显卡进行分组；

2）完成步骤1）中显卡分组后的视频主机将图像数据信息传输至外拼接器内；

3）通过外置拼接器内的DP输入板将图像数据进行格式转换；

4）通过控制主机对外拼接器内的输出卡进行配置，并将完成步骤3）中格式转换的图像数据信息输送至液晶显示屏中。

7.按照权利要求6所述的基于DP接口的8K超高清显示系统，其特征在于，所述步骤1）中对视频主机内显卡进行分组的具体方法为：通过视频主机对显卡进行设置，将显卡设置成为2x2的显示分组形式。

8.按照权利要求6或7所述的基于DP接口的8K超高清显示系统，其特征在于，所述步骤2）中对图像数据进行格式转换的具体方法为：

1.1）通过与DP接口连接的AX1122接收自DP接口输入的图像数据信息，根据图像数据的像素点的奇偶排列，将图像数据转化为奇偶分开排列的LVDS格式，并将LVDS格式的图像数据信息传输至FPGA；

1.2）FPGA接收图像数据，将奇偶数据分别进行合成，从而获取图像数据的两个部分，并将其转换为HSYNC、VSYNC、DE、DATA格式的并行数据；

1.3）FPGA将经步骤1.3）处理后的两个部分的图像数据信息分别通过一路SERDES传输至输出卡中。

9.按照权利要求8所述的基于DP接口的8K超高清显示系统，其特征在于，所述步骤1.2）中，FPGA将经步骤1.2）处理后的数据传输至存储器内进行缓存。