CN114520932A - 一种8k点屏方法、fpga芯片、电视机及存储介质 - Google Patents

一种8k点屏方法、fpga芯片、电视机及存储介质 Download PDF

Info

Publication number
CN114520932A
CN114520932A CN202011310131.1A CN202011310131A CN114520932A CN 114520932 A CN114520932 A CN 114520932A CN 202011310131 A CN202011310131 A CN 202011310131A CN 114520932 A CN114520932 A CN 114520932A
Authority
CN
China
Prior art keywords
signal
image
protocol
speed
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011310131.1A
Other languages
English (en)
Other versions
CN114520932B (zh
Inventor
付玉红
郭斌
梁宁
王正伟
朱锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konka Group Co Ltd
Original Assignee
Konka Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konka Group Co Ltd filed Critical Konka Group Co Ltd
Priority to CN202011310131.1A priority Critical patent/CN114520932B/zh
Publication of CN114520932A publication Critical patent/CN114520932A/zh
Application granted granted Critical
Publication of CN114520932B publication Critical patent/CN114520932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA

Abstract

本发明所提供的一种8K点屏方法、FPGA芯片、电视机及存储介质，所述方法包括：接收图像信号；将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。本发明通过对图像信号进行处理，得到高速串行信号，进而通过高速串行信号实现对8K显示屏的点屏，保证了8K显示屏的正常点屏，进而实现8K显示屏接收高速串行信号并显示8K图像，保证了8K显示屏正常显示出高分辨率的8K图像，提高了显示屏的显示效果。

Description

一种8K点屏方法、FPGA芯片、电视机及存储介质
技术领域
本发明涉及8K显示技术领域，尤其涉及的是一种8K点屏方法、FPGA芯片、电视机及存储介质。
背景技术
8K显示像素极高，其成像非常清晰、细腻，相较于传统的显示像素而言具有更好的显示效果，因此，对8K显示技术的开发成为目前着力研究的方向。
目前，比如电视机等智能装置仅能在其显示屏上显示4K图像，而对于8K显示屏，就目前的电视机系统而言并不能实现对8K显示屏的点屏，也即不能通过8K显示屏显示8K图像。其中，点屏即为对显示屏的初始化。
因此，现有技术存在缺陷，有待改进与发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种8K点屏方法、FPGA芯片、电视机及存储介质，旨在解决现有技术中的不能实现8K点屏，无法显示8K图像的问题。
本发明解决技术问题所采用的技术方案如下：
一种8K点屏方法，其中，包括：
接收图像信号；
将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。
进一步地，所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号；
对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
进一步地，所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自PC端的8K信号时，通过DP或HDMI接口接入所述8K信号；
通过高速收发器将所述8K信号转换成所述低速并行信号；
通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号。
进一步地，所述通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号，之后还包括：
判断所述8K视频信号对应的图像分辨率是否为8K；
若是，将所述8K视频信号输出到V-by-One接口；
若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
进一步地，所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自Soc的4K或2K信号时，通过所述V-by-One接口接入所述4K或所述2K信号；
通过所述高速收发器将所述4K或所述2K信号转换成所述低速并行信号；
通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号。
进一步地，所述通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，之后还包括：
通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
进一步地，所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为来自存储器的8K图片时，对所述8K图片进行视频解析处理，产生8K视频信号；
对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
本发明还提供了一种FPGA芯片，其中，所述FPGA芯片包括：
高速收发器，所述高速收发器用于将2K、4K或8K的点屏信号转换成低速并行信号，以及用于将经V-by-One协议编码的8K视频信号转换成高速串行信号；
DP2.0接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行DP协议解码，得到所述8K视频信号；
HDMI2.1接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行HDMI协议解码，得到所述8K视频信号；
V-by-One接口，用于接收来自Soc的4K或2K信号，并用于输入IP对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，以及用于对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号；
SD卡数据读取模块，用于读取存储器中存储的8K图片；
视频转换模块，用于根据所述8K图片生成所述8K视频信号；
视频分辨率处理模块，用于判断所述8K视频信号对应的图像的分辨率是否为8K，若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K。
本发明还提供了一种电视机，其中，所述电视机包括如上所述的FPGA芯片。
本发明还提供了一种存储介质，其中，所述存储介质存储有8K点屏程序，所述8K点屏程序被处理器执行时实现如上所述的8K点屏方法的步骤。
本发明所提供的一种8K点屏方法、FPGA芯片、电视机及存储介质，所述方法包括：接收图像信号；将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。本发明通过对图像信号进行处理，得到高速串行信号，进而通过高速串行信号实现对8K显示屏的点屏，保证了8K显示屏的正常点屏，进而实现8K显示屏接收高速串行信号并显示8K图像，保证了8K显示屏正常显示出高分辨率的8K图像，提高了显示屏的显示效果。
附图说明
图1是本发明中8K点屏方法的较佳实施例的流程图。
图2是本发明8K点屏方法的较佳实施例中步骤S200的流程图；
图3是本发明8K点屏方法的较佳实施例中当图像信号来自PC端时步骤S210的流程图；
图4是本发明图3中步骤S213a之后的流程图；
图5是本发明8K点屏方法的较佳实施例中当图像信号来自Soc时步骤S210的流程图；
图6是本发明8K点屏方法的较佳实施例中当图像信号来自存储器时步骤S200的流程图；
图7是本发明中FPGA芯片的较佳实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参见图1，图1是本发明中一种8K点屏方法的流程图。如图1所示，本发明实施例所述的一种8K点屏方法包括以下步骤：
步骤S100、接收图像信号。
具体地，当接收到图像信号时，即为需要对8K显示屏进行点屏操作，在点屏之前，需要将接收到的图像信号转换成能够用于8K点屏的信号，进而可以通过用于8K点屏的信号使得8K显示屏初始化，以开启8K显示屏，实现8K显示。
步骤S200、将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。
通过将用于8K点屏的高速串行信号传输至8K显示屏，使得8K显示屏接收该信号，进而实现8K图像显示，以解决现有技术中不能实现8K显示的问题。
一般地，8K显示屏能够显示的图像可以来自电视机、PC端、存储器等媒介，但由于电视机、PC端、存储器等媒介所能够输出的图像分辨率以及对接端口皆不同，为提高本发明的普遍适用性，使得本发明所述方法能够适用于电视机、PC端、存储器等媒介，进而实现8K显示。在本发明步骤S100中，当接收到图像信号时，则对图像信号进行分析识别，以识别图像信号的来源，进而分别对来自电视机、PC端、存储器的图像信号进行处理，而具体实施方式则在以下实施例中进行解释说明。
在一实施例中，如图2所示，若接收到来自电视机或PC端的图像信号时，则执行以下步骤：
步骤S210、当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号。
具体地，当接收到的图像信号为来自电视机或PC端的点屏信号时，此时，点屏信号为高速串行信号；之后，通过高速收发器将接收的高速串行信号转换成低速并行信号，并通过对应的协议进行解码，得到8K视频信号。
步骤S220、对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成高速串行信号。
具体地，本实施例中8K显示屏的图像输入接口是V-by-One接口，因此，需要先对8K视频信号按照V-by-One协议进行编码，进而将通过V-by-One协议编码后的数据传给高速收发器，此时，编码后的8K视频信号为低速并行信号，可以通过高速收发器将低速并行信号转换成高速串行信号，以提高对8K显示屏的信号传输速率。
其中，V-by-One是专门面向图像传输开发出的数字接口标准。V-by-One接口有8对差分对(lane0-lane7)同时传输，每对差分对负责一个Pixel；共8个Pixels一起传输数据。
步骤S230、将所述高速串行信号输出至所述8K显示屏并显示。
高速串行信号通过设置在8K显示屏上的V-by-One接口进入8K显示屏，进而驱动8K显示屏初始化，以显示8K分辨率的图像，进而实现对8K显示屏的点屏，以提高图像显示效果。
在一实施例中，如图3所示，当图像信号来自PC端时，所述步骤S210包括：
步骤S211a、当所述图像信号为来自PC端的8K信号时，通过DP或HDMI接口接入所述8K信号。
当将PC端的图片呈现在8K显示屏上时，可以通过DP2.0或者HDMI2.1接口将PC端与8K显示屏连接，而8K显示屏的载体是放映机还是电视机此处并不做过多限制。其中，DP2.0可以支持PC显卡的接口，DP接口是一种高清数字显示接口标准，可以连接电脑和显示屏。高清晰度多媒体接口(High Definition Multimedia Interface，HDMI)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号，同时无需在信号传送前进行数/模或者模/数转换。
通过同时设置DP和HDMI，能够实现8K显示屏与多种终端相连接，进而传输点屏信号，使得8K显示屏所能显示图像的适用性更广。
步骤S212a、通过高速收发器将所述8K信号转换成所述低速并行信号。
此时，8K信号为高速串行信号，通过高速收发器将高速串行信号转换成低速并行信号，利于后续对8K信号进行信号转换。
步骤S213a、通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号。
具体地，通过DP协议对从DP接口接收的低速并行信号进行解码，通过HDMI协议对从HDMI接口接收的低速并行信号进行解码。
在一实施例中，如图4所示，所述步骤S213a之后包括：
步骤S214a、判断所述8K视频信号对应的图像分辨率是否为8K。
在进行协议解码后，进一步判断8K视频信号对应的图像分辨率是否存在失真情况，若分辨率依旧为8K则直接将8K视频信号输出；若分辨率小于8K则对图像的分辨率进行放大，使其达到8K的分辨率之后再输出。
若是，执行步骤S215a、将所述8K视频信号输出到V-by-One接口。
若否，执行步骤S216a、通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
具体地，只要8K视频信号对应图像的分辨率小于8K，则以8K分辨率为依据对图像的分辨率进行调整，进而实现8K图像的转化。
可以理解地，当图像信号来自PC端时，则执行步骤S100-步骤S216a，在步骤S216a之后继续执行步骤S220-步骤S230。
在另一实施例中，如图5所示，当图像信号来自电视机主芯片Soc时，所述步骤S210具体还包括：
步骤S211b、当所述图像信号为来自Soc的4K或2K信号时，通过所述V-by-One接口接入所述4K或所述2K信号。
由于现有电视机已经能够实现2K和4K显示，故而，可通过直接对2K和4K信号进行处理，可以理解地，本发明所述方法能够适用于比8K分辨率更低的图像输入，进而通过对低分辨率图像进行处理得到8K分辨率的图像，因此，此处输入的4K或2K信号仅用于举例，还可以输入分辨率更小的信号。
步骤S212b、通过所述高速收发器将所述4K或所述2K信号转换成所述低速并行信号。
此处的4K和2K信号为高速并行信号，通过高速收发器将高速串行信号转换成低速并行信号，利于后续信号处理。
步骤S213b、通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号。
在一实施例中，如图5所示，所述步骤S213b之后还包括：
步骤S214b、通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
由于4K或2K信号对应的图像分辨率必然小于8K分辨率，因此，当得到8K视频信号之后，可直接对8K视频信号对应的图像进行分辨率放大处理，进而得到8K分辨率的图像并输出。
可以理解地，当图像信号来自电视机端时，则执行步骤S100-步骤S213b，在步骤S213b之后继续执行步骤S220-步骤S230。
在另一实施例中，如图6所示，当所述图像信号来自存储器时，则执行以下步骤：
步骤S201、当所述图像信号为来自存储器的8K图片时，对所述8K图片进行视频解析处理，产生8K视频信号。
具体地，可通过读取SD卡中的8K图片，进而对8K图片进行视频解析处理，得到8K视频信号。而SD卡的设置方式此处并不进行限定，且可插入在电视机、PC端等载体上，也可通过单独设置读卡器以直接读取SD卡中的数据，只要能够实现读取SD卡中的8K图片即可。
其中，SD卡能够存储大数据且数据不易丢失，为外部存储器，便于灵活使用。
进一步地，当将SD卡中的8K图片读取之后，则将8K图片写入高带宽DDR3或DDR4卡中，其中，DDR是易失性存储器，关电以后数据内容丢失，但其在系统上的运行速度快、能快速加载文件。
同时，触发视频转换模块产生8K视频信号。
步骤S202、对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号。
当产生8K视频信号之后，则将8K视频信号输出至V-by-One接口，进而通过高速收发器将低速并行信号转换成高速串行信号。
步骤S203、将所述高速串行信号输出至所述8K显示屏并显示。
通过设置SD卡可以避免需要通过电视机或PC端辅助8K显示屏点屏，能够实现8K显示屏系统的单独操作，节省了8K显示屏系统开发成本，也在显示屏制造时提高了点屏测试效率。
基于上述8K点屏方法，本发明还提供了一种FPGA芯片，如图7所示，所述FPGA芯片包括：
高速收发器，所述高速收发器用于将2K、4K或8K的点屏信号转换成低速并行信号，以及用于将经V-by-One协议编码的8K视频信号转换成高速串行信号；
DP2.0接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行DP协议解码，得到所述8K视频信号；
HDMI2.1接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行HDMI协议解码，得到所述8K视频信号；
V-by-One接口，用于接收来自Soc的4K或2K信号，并用于输入IP对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，以及用于对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号；
SD卡数据读取模块，用于读取SD卡中存储的8K图片；
视频转换模块，用于根据所述8K图片生成所述8K视频信号；其中，所述视频转换模块也称Video&Timing模块，Video&timing包含两个信号：水平同步Hs(horizontal sync)和垂直同步Vs(vertical sync)，Vertical sync用来标识什么时候开始送出一幅新画面；Horizontal sync用来标识什么时候开始新一行的图像扫描。
视频分辨率处理模块，用于判断所述8K视频信号对应的图像的分辨率是否为8K，若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K；
DDR4或DDR3读写控制器，用于从SD卡数据读取模块中读取8K图片，并用于将读取的8K图片写入DDR4或DDR3。
在具体实施时，可将设置有FPGA芯片的装置与PC端和8K显示屏连接，当然地，也可将FPGA芯片设置在具有8K显示屏的电视机中，进而连接PC端和电视机；或者在FPGA芯片上设置SD卡读取接口，以直接读取SD卡中存储的8K图片。
参加图7，所述FPGA芯片在使用时可以执行如下步骤：
接收图像信号；
将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。
所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号；
对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自PC端的8K信号时，通过DP或HDMI接口接入所述8K信号；
通过高速收发器将所述8K信号转换成所述低速并行信号；
通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号。
所述通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号，之后还包括：
判断所述8K视频信号对应的图像分辨率是否为8K；
若是，将所述8K视频信号输出到V-by-One接口；
若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自Soc的4K或2K信号时，通过所述V-by-One接口接入所述4K或所述2K信号；
通过所述高速收发器将所述4K或所述2K信号转换成所述低速并行信号；
通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号。
所述通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，之后还包括：
通过视频分辨率处理模块放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为来自存储器的8K图片时，通过SD卡数据读取模块读取SD卡中的8K图片，之后DDR4或DDR3读写控制器从SD卡数据读取模块中读取8K图片并写入缓存，同时，控制视频转换模块根据所述8K图片产生8K视频信号；
将所述8K视频信号输入到V-by-One接口，以通过所述V-by-One协议进行编码，并通过高速收发器转换成所述高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
进一步地，基于上述8K点屏方法，本发明还相应提供了一种电视机，所述电视机包括如上所述的FPGA芯片。
可以理解地，所述FPGA芯片芯片可以设置在电视机中，以连接电视机主芯片Soc和电视机的8K显示屏，当PC端的8K信号输入电视机中时，可通过将PC与电视机连接，进而对电视机的显示屏点屏；也可以将存储有8K图片的SD卡插入电视机上，以实现对电视机显示屏的点屏。
本发明还提供一种存储介质，其中，所述存储介质存储有8K点屏程序，所述8K点屏程序被处理器执行时实现如上所述的8K点屏方法的步骤。
综上所述，本发明公开的一种8K点屏方法、FPGA芯片、电视机及存储介质，所述方法包括：接收图像信号；将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。本发明通过对图像信号进行处理，得到高速串行信号，进而通过高速串行信号实现对8K显示屏的点屏，保证了8K显示屏的正常点屏，进而实现8K显示屏接收高速串行信号并显示8K图像，保证了8K显示屏正常显示出高分辨率的8K图像，提高了显示屏的显示效果。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种8K点屏方法，其特征在于，包括：
接收图像信号；
将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏。
2.根据权利要求1所述的8K点屏方法，其特征在于，所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号；
对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
3.根据权利要求2所述的8K点屏方法，其特征在于，所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自PC端的8K信号时，通过DP或HDMI接口接入所述8K信号；
通过高速收发器将所述8K信号转换成所述低速并行信号；
通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号。
4.根据权利要求3所述的8K点屏方法，其特征在于，所述通过所述DP或所述HDMI接口输入IP，对所述低速并行信号进行DP协议或HDMI协议解码，得到8K视频信号，之后还包括：
判断所述8K视频信号对应的图像分辨率是否为8K；
若是，将所述8K视频信号输出到V-by-One接口；
若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
5.根据权利要求2所述的8K点屏方法，其特征在于，所述当所述图像信号为点屏信号时，将所述点屏信号转换成低速并行信号并通过指定协议解码，得到8K视频信号，包括：
当所述图像信号为来自Soc的4K或2K信号时，通过所述V-by-One接口接入所述4K或所述2K信号；
通过所述高速收发器将所述4K或所述2K信号转换成所述低速并行信号；
通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号。
6.根据权利要求5所述的8K点屏方法，其特征在于，所述通过所述V-by-One接口输入IP，对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，之后还包括：
通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K，并输出至所述V-by-One接口。
7.根据权利要求1所述的8K点屏方法，其特征在于，所述将所述图像信号转换成用于8K点屏的高速串行信号，并输出至8K显示屏，包括：
当所述图像信号为来自存储器的8K图片时，对所述8K图片进行视频解析处理，产生8K视频信号；
对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号；
将所述高速串行信号输出至所述8K显示屏并显示。
8.一种FPGA芯片，其特征在于，所述FPGA芯片包括：
高速收发器，所述高速收发器用于将2K、4K或8K的点屏信号转换成低速并行信号，以及用于将经V-by-One协议编码的8K视频信号转换成高速串行信号；
DP2.0接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行DP协议解码，得到所述8K视频信号；
HDMI2.1接口，用于接收来自PC端的8K信号，并用于输入IP对所述低速并行信号进行HDMI协议解码，得到所述8K视频信号；
V-by-One接口，用于接收来自Soc的4K或2K信号，并用于输入IP对所述低速并行信号进行V-by-One协议解码，得到所述8K视频信号，以及用于对所述8K视频信号按照V-by-One协议进行编码，并将编码后的信号转换成所述高速串行信号；
SD卡数据读取模块，用于读取存储器中存储的8K图片；
视频转换模块，用于根据所述8K图片生成所述8K视频信号；
视频分辨率处理模块，用于判断所述8K视频信号对应的图像的分辨率是否为8K，若否，通过超分辨率算法放大所述8K视频信号对应的图像的分辨率至8K。
9.一种电视机，其特征在于，所述电视机包括如权利要求8所述的FPGA芯片。
10.一种存储介质，其特征在于，所述存储介质存储有8K点屏程序，所述8K点屏程序被处理器执行时实现如权利要求1-7任一项所述的8K点屏方法的步骤。
CN202011310131.1A 2020-11-20 2020-11-20 一种8k点屏方法、fpga芯片、电视机及存储介质 Active CN114520932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011310131.1A CN114520932B (zh) 2020-11-20 2020-11-20 一种8k点屏方法、fpga芯片、电视机及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011310131.1A CN114520932B (zh) 2020-11-20 2020-11-20 一种8k点屏方法、fpga芯片、电视机及存储介质

Publications (2)

Publication Number Publication Date
CN114520932A true CN114520932A (zh) 2022-05-20
CN114520932B CN114520932B (zh) 2023-12-12

Family

ID=81595253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011310131.1A Active CN114520932B (zh) 2020-11-20 2020-11-20 一种8k点屏方法、fpga芯片、电视机及存储介质

Country Status (1)

Country Link
CN (1) CN114520932B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206273A (ja) * 2009-02-27 2010-09-16 Toshiba Corp 情報処理装置
CN103957374A (zh) * 2014-04-30 2014-07-30 南京欧帝科技股份有限公司 一种基于dp接口的8k超高清显示系统
CN105405375A (zh) * 2015-12-05 2016-03-16 武汉精测电子技术股份有限公司 一种mipi视频信号单路转多路的装置及方法
CN105472288A (zh) * 2015-12-05 2016-04-06 武汉精测电子技术股份有限公司 一种v-by-one视频信号单路转多路的装置及方法
CN108924621A (zh) * 2018-07-12 2018-11-30 深圳创维－Rgb电子有限公司 显示方法、装置以及电视机、存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206273A (ja) * 2009-02-27 2010-09-16 Toshiba Corp 情報処理装置
CN103957374A (zh) * 2014-04-30 2014-07-30 南京欧帝科技股份有限公司 一种基于dp接口的8k超高清显示系统
CN105405375A (zh) * 2015-12-05 2016-03-16 武汉精测电子技术股份有限公司 一种mipi视频信号单路转多路的装置及方法
CN105472288A (zh) * 2015-12-05 2016-04-06 武汉精测电子技术股份有限公司 一种v-by-one视频信号单路转多路的装置及方法
CN108924621A (zh) * 2018-07-12 2018-11-30 深圳创维－Rgb电子有限公司 显示方法、装置以及电视机、存储介质

Also Published As

Publication number Publication date
CN114520932B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US7855724B2 (en) Transitioning between two high resolution images in a slideshow
US7626637B2 (en) Method and apparatus for capturing full-screen frames
CN112965678A (zh) 一种基于电子墨水屏的显示器、装置、存储介质及方法
US8072443B2 (en) Techniques to switch between video display modes
WO2019041863A1 (zh) 图像处理系统、图像显示方法及显示装置、存储介质
US20100027973A1 (en) Image processing circuit and method capable of performing online color space conversion
US9124861B2 (en) Display connector with 4K image resolution
CN100378793C (zh) 液晶显示器显示方法与系统
CN115209145A (zh) 一种视频压缩方法、系统、装置及可读存储介质
US9456110B2 (en) Method for improving video output definition and terminal device
CN112911170B (zh) 用于hdmi的兼容性提升方法、存储介质、设备及系统
CN114520932B (zh) 一种8k点屏方法、fpga芯片、电视机及存储介质
CN110570793B (zh) 一种适配不同类型显示屏的测试方法、装置及终端设备
US7495647B2 (en) LCD blur reduction through frame rate control
US6919902B2 (en) Method and apparatus for fetching pixel data from memory
CN101105928A (zh) 多媒体播放系统、多媒体数据再现装置及其方法
US20060082585A1 (en) Apparatus and method for transposing data
CN113052748B (zh) 图形处理器以及视频解码显示方法
EP1705558A2 (en) Method and apparatus for capturing full-screen frames
EP2919227A1 (en) Display connector with 4K image resolution
CN112653860A (zh) 一种基于HDMI接口的CameraLink信号源数据处理方法
CN112532894B (zh) 图像处理方法、装置及系统
CN114727051B (zh) 一种媒体资源传输装置、系统及方法
CN115225615B (zh) 虚幻引擎像素流送方法及装置
US11087434B1 (en) Image processing apparatus and image processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant