CN102708842A

CN102708842A - 拼接屏图像处理器

Info

Publication number: CN102708842A
Application number: CN2012101877469A
Authority: CN
Inventors: 刘显镜; 苏东
Original assignee: NINGBO GQY VIDEO IT CO Ltd
Current assignee: NINGBO GQY VIDEO IT CO Ltd
Priority date: 2012-06-08
Filing date: 2012-06-08
Publication date: 2012-10-03
Anticipated expiration: 2032-06-08
Also published as: CN102708842B

Abstract

本发明公开了一种拼接屏图像处理器，其包括多个用于接收外部视频信号输入的视频输入模块和多个用于将视频信号输出给拼接屏显示单元的视频输出模块，该多个视频输入模块依次串联，该多个视频输出模块依次串联，最后一级视频输入模块与第一级视频输出模块相互串联。本发明可以根据需要接入的视频路数灵活地增加或减少视频输入模块的数量,根据所需驱动的显示单元的数量灵活地增加或减少视频输出模块的数量。当某一级视频输入模块或视频输出模块中的某一个视频图像处理子模块发生故障时，数据仍能够通过该一级视频输入模块或视频输出模块中的另一个视频图像处理子模块进行传送，从而保证了整个拼接屏能够运行。

Description

拼接屏图像处理器

技术领域

本发明涉及拼接屏显示系统的图像处理器。

背景技术

图像处理器是一种用来驱动拼接显示墙的装置,其可以接入各种视频格式信号,包括CVBS、YPBPR、VGA和DVI等,并通过DVI信号或者VGA信号输出给显示墙单元。在现有的图像处理器中，视频输入卡91与视频输出卡92之间的视频数据和控制数据的交互是通过专用交换芯片93的并行交换实现的, 其实现原理如图1所示。如图所示，视频输入卡91由多个视频输入模块911构成，视频输出卡92由多个视频输出模块921构成。当需要输入到某一视频输入模块的视频输入信号显示在拼接显示墙上时,就通过控制调度系统94控制交换芯片93，选择该路视频信号输出到需要对应的视频输出模块。由于每个视频输入模块911和视频输出模块921都占用交换芯片93的一路视频接入端口,因此，视频输入和输出的规模受到交换芯片93接入端口数量的限制。当超过交换芯片的接入端口的数量时需要重新设计,而少于交换芯片的接入端口时又造成浪费。采用这种结构的拼接屏图像处理器,在实际使用时如果控制系统或者交换芯片出现故障，可能造成所有输入的视频信号都无法正常输出,引起整个拼接显示墙不能正常显示。

发明内容

本发明所要解决的技术问题在于克服现有技术的上述缺陷，提供一种视频输入模块和视频输出模块的数量可灵活地适应拼接屏规模的拼接屏图像处理器。

本发明所要解决的进一步的技术问题在于提供一种具有容错功能的拼接屏图像处理器，在该拼接屏图像处理器的部分元件发生故障时，整个拼接屏仍能运行。

本发明所采用的技术方案是：一种拼接屏图像处理器，其包括多个用于接收外部视频信号输入的视频输入模块和多个用于将视频信号输出给拼接屏显示单元的视频输出模块，其特点在于，该多个视频输入模块依次串联，该多个视频输出模块依次串联，最后一级视频输入模块与第一级视频输出模块相互串联。

上述的拼接屏图像处理器，其中，视频输入模块和视频输出模块均包括至少两个视频图像处理子模块，每一视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口；其中：上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

本发明的有益效果是：

1.本发明未采用专门的视频输入输出交换芯片, 而是使用视频输入模块和视频输出模块自身的串行总线在视频输入模块与视频输出模块之间实现数据传送，因此支持的拼接屏规模非常灵活,其可以根据需要接入的视频路数灵活地增加或减少视频输入模块的数量, 根据所需驱动的显示单元的数量灵活地增加或减少视频输出模块的数量；

2.在本发明中，上一级视频输入模块及视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与对应的下一级视频输入模块或视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接，上一级视频输入模块及视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与对应的下一级视频输入模块或视频输出模块的两个视频图像处理子模块的数据输入接口电连接，当某一级视频输入模块或视频输出模块中的某一个视频图像处理子模块发生故障时，数据仍能够通过该一级视频输入模块或视频输出模块中的另一个视频图像处理子模块进行传送，从而保证了整个拼接屏能够运行。

附图说明

图1示出了现有的拼接屏图像处理器的原理框图。

图2示出了本发明拼接屏图像处理器的一个实施例的原理框图。

图3示出了根据本发明一实施例的单个视频输入模块的原理框图。

图4示出了根据本发明一实施例的单个视频输出模块的原理框图。

图5是根据本发明一实施例的拼接屏图像处理器的视频图像处理子模块的连接关系示意图。

图6示出了根据本发明一实施例的视频输入模块的视频图像处理子模块的原理框图。

图7示出了根据本发明一实施例的视频输出模块的视频图像处理子模块的原理框图。

图8示出了本发明拼接屏图像处理器的一个应用示例。

具体实施方式

下面结合附图对本发明做出进一步描述。

图2示出了根据本发明一实施例的拼接屏图像处理器，其包括多个用于接收外部视频信号输入的视频输入模块1和多个用于将视频信号输出给拼接屏显示单元3的视频输出模块2。在图2所示的实施例中，该多个视频输入模块1依次串联，该多个视频输出模块2依次串联，最后一级视频输入模块1与第一级视频输出模块2相互串联。其中，整个视频信号数据从输入到输出都是通过视频输入模块1和视频输出模块2的高速串行总线实现的，而由外部控制装置发送的控制指令的传送是通过视频输入模块1和视频输出模块2的常速串行总线来实现。图中示出的每个视频输入模块和视频输出模块均设有八路高速串行总线和四路常速串行总线，然而，其数量并不局限于八路,可以根据实际需要做出调整。

图1示出了开环连接的方式，在另一实施例中，也可以采用闭环连接的方式，即最后一级视频输出模块2与第一级视频输入模块1串联连接。

由于本发明没有采用专门的视频输入输出交换芯片, 而是使用视频输入模块和视频输出模块自身的高速串行总线在视频输入模块与视频输出模块之间实现数据传送，因此支持的拼接屏规模非常灵活,当需要多少路视频输入模块时就接入多少个视频输入模块, 而接入的视频输出模块的数量可以根据所要驱动的显示单元的数量做出调整。

图3是根据本发明一实施例的视频输入模块1的原理框图。如图所示，每个视频输入模块1具有相互独立的两组图像处理电路，每组图像处理电路包括一个视频图像处理子模块和至少一个外接视频信号采集单元。该至少一个外接视频信号采集单元分别用于采集不同类型的视频信号，并将采集到的视频信号输出给视频图像处理子模块。图中，第一组图像处理电路包括CVBS视频信号采集单元11、VGA视频信号采集单元12、DVI视频信号采集单元13和视频图像处理子模块14；第二组图像处理电路包括CVBS视频信号采集单元15、VGA视频信号采集单元16、DVI视频信号采集单元17和视频图像处理子模块18。视频图像处理子模块14具有两个上级控制指令输入输出接口CI1和CI2、两个下级控制指令输入输出接口CO1和CO2、四个数据输入接口DI1、DI2、DI3和DI4、四个数据输出接口DO1、DO2、DO3和DO4。视频图像处理子模块18具有两个上级控制指令输入输出接口CI3和CI4、两个下级控制指令输入输出接口CO3和CO4、四个数据输入接口DI5、DI6、DI7和DI8、四个数据输出接口DO5、DO6、DO7和DO8。

图4是根据本发明一实施例的视频输出模块2的原理框图。如图所示，每个视频输出模块2具有相互独立的两组图像处理电路，每组图像处理电路包括一个视频图像处理子模块和至少一个输出单元。该至少一个输出单元的输入端均与视频图像处理子模块电连接，该至少一个输出单元的输出端一一对应地分别与拼接屏显示单元3电连接。输出单元用于将由视频图像处理子模块输入的视频信号转换成预先指定的视频格式后输出给显示单元。图中，第一组图像处理电路包括四组输出单元21、22、23、24和一个视频图像处理子模块25；第二组图像处理电路包括四组输出单元26、27、28、29和一个视频图像处理子模块30。视频图像处理子模块25具有两个上级控制指令输入输出接口CI1和CI2、两个下级控制指令输入输出接口CO1和CO2、四个数据输入接口DI1、DI2、DI3和DI4、四个数据输出接口DO1、DO2、DO3和DO4。视频图像处理子模块30具有两个上级控制指令输入输出接口CI3和CI4、两个下级控制指令输入输出接口CO3和CO4、四个数据输入接口DI5、DI6、DI7和DI8、四个数据输出接口DO5、DO6、DO7和DO8。

上一级视频输入模块中的视频图像处理子模块14的两个下级控制指令输入输出接口CO1、CO2分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口CI1、CI4电连接；上一级视频输入模块中的视频图像处理子模块18的两个下级控制指令输入输出接口CO3、CO4分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口CI3、CI2电连接。上一级视频输出模块中的视频图像处理子模块25的两个下级控制指令输入输出接口CO1、CO2分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口CI1、CI4电连接；上一级视频输出模块中的视频图像处理子模块30的两个下级控制指令输入输出接口CO3、CO4分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口CI3、CI2电连接。最后一级视频输入模块中的视频图像处理子模块14的两个下级控制指令输入输出接口CO1、CO2分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口CI1、CI4电连接；最后一级视频输入模块中的视频图像处理子模块14的两个下级控制指令输入输出接口CO3、CO4分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口CI3、CI2电连接。

上一级视频输入模块1的视频图像处理子模块14的两个数据输出接口DO1、DO2与下一级视频输入模块1的视频图像处理子模块14的两个数据输入接口DI1、DI2电连接，其余两个数据输出接口DO3、DO4与下一级视频输入模块1的另一个视频图像处理子模块18的两个数据输入接口DI5、DI6电连接；上一级视频输入模块1的视频图像处理子模块18的两个数据输出接口DO5、DO6与下一级视频输入模块1的视频图像处理子模块14的两个数据输入接口DI3、DI4电连接，其余两个数据输出接口DO7、DO8与下一级视频输入模块1的另一个视频图像处理子模块18的两个数据输入接口DI7、DI8电连接。上一级视频输出模块2的视频图像处理子模块25的两个数据输出接口DO1、DO2与下一级视频输出模块2的视频图像处理子模块25的两个数据输入接口DI1、DI2电连接，其余两个数据输出接口DO3、DO4与下一级视频输出模块2的另一个视频图像处理子模块30的两个数据输入接口DI5、DI6电连接；上一级视频输出模块2的视频图像处理子模块30的两个数据输出接口DO5、DO6与下一级视频输出模块2的视频图像处理子模块25的两个数据输入接口DI3、DI4电连接，其余两个数据输出接口DO7、DO8与下一级视频输入模块2的另一个视频图像处理子模块30的两个数据输入接口DI7、DI8电连接。最后一级视频输入模块1的视频图像处理子模块14的两个数据输出接口DO1、DO2与第一级视频输出模块2的其中一个视频图像处理子模块25的两个数据输入接口DI1、DI2电连接，其余两个数据输出接口DO3、DO4与第一级视频输出模块的另一个视频图像处理子模块30的两个数据输入接口DI5、DI6电连接；最后一级视频输入模块1的视频图像处理子模块18的两个数据输出接口DO5、DO6与第一级视频输出模块2的视频图像处理子模块25的两个数据输入接口DI3、DI4电连接，其余两个数据输出接口DO7、DO8与第一级视频输出模块的另一个视频图像处理子模块30的两个数据输入接口DI7、DI8电连接。

在该实施方式中，上一级的每个视频图像处理子模块均有一路下级控制指令输入输出接口和两路数据输出接口和下一级的一个视频图像处理子模块交叉连接。在没有故障的时候每个视频输入模块和视频输出模块的两个视频图像处理子模块的数据接口和控制指令输入输出接口均正常工作。如果视频输入模块中的一个视频图像处理子模块出现软件或硬件故障,则系统将会暂时停止该视频图像处理子模块的数据接口和控制指令输入输出接口的使用, 由于采用了输出交叉连接,所有总线数据均由另一个视频图像处理子模块输入和输出到下一个视频输入模块，确保了整个处理器的正常工作；当视频输出模块中的其中一个视频图像处理子模块出现故障时,同样，所有的串行视频数据均从该模块的另一个视频图像处理子模块接入和输出, 除了出现故障的芯片输出连接的显示单元不能显示之外,其它显示单元均正常工作,而不会出现所有显示单元不能正常显示的现象。

视频图像处理子模块14、18、25和30可采用视频图像处理芯片，如FPGA芯片或DSP芯片。前一级与后一级的视频图像处理子模块的数据接口的串接是通过高速数据总线来实现，控制指令接口之间的串接是通过常用速度的控制指令总线来实现。

每一视频图像处理子模块的上级控制指令输入输出接口和下级控制指令输入输出接口并不局限于上述实施例中所述的两个，每一视频图像处理子模块的数据输入接口和数据输出接口的数量也并不局限于上述实施例中所述的四个，只要是具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口就可以。此时，上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接。上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

图5示意性地示出了拼接屏图像处理器的视频图像处理子模块的连接关系。图中，视频输入模块与视频输出模块之间的单向箭头代表数据链路，视频输入模块与视频输出模块之间的双向箭头代表控制指令链路。

在又一种实施方式中，视频输入模块和视频输出模块中的视频图像处理子模块的数量并不局限于两个，也可以是三个、四个等，只要视频输入模块和视频输出模块的视频图像处理子模块的数量至少有两个就可以。每一视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口。其中，上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接。上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

视频输入模块的视频图像处理子模块的原理框图如图6所示。每一视频图像处理子模块包括至少一个输入处理单元，一输入缓冲处理单元101和一数据缓冲单元102。该至少一个输入处理单元与前述的视频输入模块的至少一个视频信号采集单元一一对应连接。图6中示出了三个输入处理单元103、104和105。输入处理单元用于对输入的视频信号进行图像处理后传送给输入缓冲处理单元101，前述的图像处理包括改善视频的图像质量、调节图像的亮度对比度、调整图像的位置等。输入缓冲处理单元101根据接收到的针对自身的控制指令，从输入的视频信号中选择需要显示的视频信号数据传送到数据缓冲单元102，并从控制指令中获取控制指令以及视频数据的传输路径信息，这些传输路径信息含有控制指令应该从哪些下级控制指令输入输出接口输出给下一级模块的信息，以及视频信号数据应该从哪些数据输出接口输出给下一级模块的信息，从而使输入缓冲处理单元101可根据接收到的针对自身的控制指令，控制控制指令的传输路径以及数据缓冲单元所输出的视频信号数据的传输路径。数据缓冲单元102用于将接收的视频数据进行数据缓冲和同步后输出，将由输入缓冲处理单元101输入的视频数据和从上一级视频输入模块传送来的原有视频总线数据一起传送到后面的视频输入模块。在另一种实施方式中，可以将每一输入处理单元与其对应的视频信号采集单元合并成一个单元。

视频输出模块的视频图像处理子模块的原理框图如图7所示。每一视频图像处理子模块包括至少一个输出处理单元、一输出缓冲处理单元201和一数据缓冲单元202。该至少一个输出处理单元与前述的视频输出模块的至少一个输出单元一一对应连接。图7中示出了四个输出处理单元203、204、205和206。数据缓冲单元202用于将接收的视频数据进行数据缓冲和同步后输出。输出缓冲处理单元201根据接收到的针对自身的控制指令，将需要显示的视频信号从数据缓冲单元202提取出来并分别传送到至少一个输出处理单元，并从控制指令中获取控制指令以及视频数据的传输路径信息，这些传输路径信息含有控制指令应该从哪些下级控制指令输入输出接口输出给下一级模块的信息，以及视频信号数据应该从哪些数据输出接口输出给下一级模块的信息，从而使输出缓冲处理单元201可根据接收到的针对自身的控制指令，控制控制指令的传输路径以及数据缓冲单元所输出的视频信号数据的传输路径。输出处理单元用于放大或缩小输入的视频图像信号的分辨率。如果有多路视频信号输入到该输出处理单元，输出处理单元还要合成多路视频信号。在另一种实施方式中，可以将每一输出处理单元与其对应的输出单元合并成一个单元。

外接控制系统每隔一段时间会通过控制指令总线发送询问信息到所有模块（包括视频输入模块和视频输出模块）, 各视频输入模块的视频图像处理子模块的输入缓冲处理单元、以及各视频输出模块的视频图像处理子模块的输出缓冲处理单元在接收到外接控制系统发送的询问信息后，会向外接控制系统回复反馈信息。一旦某一视频图像处理子模块发生故障，外接控制系统就无法得到该视频图像处理子模块的反馈信息, 从而可以判断该视频图像处理子模块发生了故障。外接控制系统会通过控制指令通知各个模块，使数据从其他正常的视频图像处理子模块传送。

图8是发明的一具体应用实例。图8中的拼接屏图像处理器具有三个视频输入模块1和五个视频输出模块2。每一视频输入模块1接收一路VGA信号和一路DVI信号的输入, 五个视频输出模块可以驱动十个拼接屏显示单元3。在本实施例中，与显示单元I相连接的视频输出模块只使用了一个数据输出接口, 因此该五个视频输出模块支持了九个显示单元。如果需要支持更多的视频信号输入，只需要增加视频输入模块1, 需要支持更多的显示单元3，只需要增加视频输出模块2。如前文所述, 每个视频输入模块和视频输出模块都具有至少两个相互独立的视频图像处理子模块，且上一级视频输入模块及视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与对应的下一级视频输入模块或视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接，上一级视频输入模块及视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与对应的下一级视频输入模块或视频输出模块的两个视频图像处理子模块的数据输入接口电连接。如果VGA3输入所对应的视频图像处理子模块出现故障, 则VGA3不能接入上屏显示, 但其它所有输入信号均可以正常输入并在显示单元上正常显示。如果对应于显示单元G的视频图像处理子模块出现故障, 则显示单元G不能正常显示, 但其它显示单元则可以正常显示。在这种情况下，由于与显示单元I相连接的视频输出模块2还有个输出接口没有使用, 可以连接这个没有使用的输出口到显示单元G，这样就保证了整个拼接墙在某一个视频模块出现故障时整个拼接墙正常工作运转。

Claims

1.一种拼接屏图像处理器，其包括多个用于接收外部视频信号输入的视频输入模块和多个用于将视频信号输出给拼接屏显示单元的视频输出模块，其特征在于，该多个视频输入模块依次串联，该多个视频输出模块依次串联，最后一级视频输入模块与第一级视频输出模块相互串联。

2.如权利要求1所述的拼接屏图像处理器，其特征在于，所述的视频输入模块和视频输出模块均包括至少两个视频图像处理子模块，每一所述的视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口；其中：

上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；

上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

3.如权利要求1所述的拼接屏图像处理器，其特征在于，所述的视频输入模块和视频输出模块均包括两个视频图像处理子模块；每一所述的视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口；

上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；

上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

4.如权利要求3所述的拼接屏图像处理器，其特征在于，每一视频图像处理子模块具有四个数据输入接口和四个数据输出接口；

上一级视频输入模块的每一个视频图像处理子模块的两个数据输出接口与下一级视频输入模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与下一级视频输入模块的另一个视频图像处理子模块的两个数据输入接口电连接；上一级视频输出模块的每一个视频图像处理子模块的两个数据输出接口与下一级视频输出模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与下一级视频输出模块的另一个视频图像处理子模块的两个数据输入接口电连接；最后一级视频输入模块的每一个视频图像处理子模块的两个数据输出接口与第一级视频输出模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与第一级视频输出模块的另一个视频图像处理子模块的两个数据输入接口电连接。

5.如权利要求2至4中任何一项所述的拼接屏图像处理器，其特征在于，所述的视频图像处理子模块为FPGA芯片或DSP芯片。

6.如权利要求2至4中任何一项所述的拼接屏图像处理器，其特征在于，所述视频输入模块的视频图像处理子模块包括至少一个输入处理单元、一输入缓冲处理单元和一数据缓冲单元，其中：

输入处理单元，用于对输入的视频信号进行图像处理后传送给所述的输入缓冲处理单元；

输入缓冲处理单元，针对接收到的外接控制系统的询问信息回复反馈信息；另外，根据接收到的针对自身的控制指令，从输入的视频信号中选择需要显示的视频信号数据传送到所述的数据缓冲单元，并控制控制指令的传输路径以及所述数据缓冲单元所输出的视频信号数据的传输路径；

数据缓冲单元，用于将接收的视频数据进行数据缓冲和同步后输出。

7.如权利要求2至4中任何一项所述的拼接屏图像处理器，其特征在于，所述视频输出模块的视频图像处理子模块包括数据缓冲单元、输出缓冲处理单元和至少一个输出处理单元，其中：

数据缓冲单元，用于将接收的视频数据进行数据缓冲和同步后输出；

输出缓冲处理单元，针对接收到的外接控制系统的询问信息回复反馈信息；另外，根据接收到的针对自身的控制指令，将需要显示的视频信号从数据缓冲单元提取出来并分别传送到所述的至少一个输出处理单元，并控制控制指令的传输路径以及所述数据缓冲单元所输出的视频信号数据的传输路径；

输出处理单元，用于放大或缩小输入的视频图像信号的分辨率。