CN114664226A - 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统 - Google Patents

一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统 Download PDF

Info

Publication number
CN114664226A
CN114664226A CN202210377572.6A CN202210377572A CN114664226A CN 114664226 A CN114664226 A CN 114664226A CN 202210377572 A CN202210377572 A CN 202210377572A CN 114664226 A CN114664226 A CN 114664226A
Authority
CN
China
Prior art keywords
odd
path
video signal
signal
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210377572.6A
Other languages
English (en)
Inventor
吴豪杰
刘奇
刘玉莉
黄荣园
刘孺锋
王竞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC Huadong Photoelectric Co Ltd
Original Assignee
AVIC Huadong Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC Huadong Photoelectric Co Ltd filed Critical AVIC Huadong Photoelectric Co Ltd
Priority to CN202210377572.6A priority Critical patent/CN114664226A/zh
Publication of CN114664226A publication Critical patent/CN114664226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法及系统，包括外部视频输入并将外部视频转换为奇偶RGB信号，传输到FPGA控制器；FPGA控制器检测输入视频信号，并根据检测结果切换视频，输出奇偶双路RGB信号；将输出的奇偶双路RGB信号格式转换为奇偶双路LVDS视频信号格式；将奇偶双路LVDS视频信号格式转换为双通道EDP接口视频信号；液晶显示屏接收奇偶双路EDP接口视频信号并显示画面。利用本系统和方法可以实现高清HDMI转换为奇偶双路EDP接口，并实现视频信号时序有无的检测以及字符等画面的生成，同时还可实现高清HDMI转换为单路EDP接口，为实现奇偶双像素EDP接口的液晶屏显示提供有效的灵活的解决方案。

Description

一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法及系统
技术领域
本发明主要涉及图像显示技术领域，具体涉及一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法及系统。
背景技术
随着显示技术应用的发展，由于OLED屏等新型显示的寿命或价格问题，对于可靠性要求高的场合，无法取代液晶屏，液晶屏显示介质仍为主流，
液晶屏应用已经趋于成熟化、普及化，因消费者对显示效果的高要求，液晶屏的分辨率越来越高，一般要求1080p及以上，视频信号传输速度越来越快，对视频信号的接口要求越来越高，目前液晶屏常用的对外接口类型包含mini-LVDS,LVDS,MIPI，EDP等接口，相比于其他接口，相同的传输速率下，EDP接口硬件总线少，可靠性高，可以节省PCB面积，有利于产品集成化，广泛应用与笔记本电脑和平板电脑等，单个通道的传输带宽能达到5.4Gbit/s，也可分为奇偶传输。
显示屏作为终端显示产品，显示屏对外的接口为HDMI信号，HDMI转EDP接口信号成熟的方案是使用专用芯片直接转换得到，但是专用芯片开发不具备灵活性，比如实现信号断开后显示字符画面、对比度调节等其他功能不具备优势，为此，本发明为保证开发的灵活性，基于可编程逻辑器件FPGA实现HDMI转EDP信号，同时支持单双路EDP接口。
发明内容
1.发明目的
本发明提供了一种基于FPGA实现奇偶双像素EDP接口液晶屏的驱动方法和系统，接收1080p的HDMI高清信号，为实现奇偶双像素EDP接口的液晶屏显示提供有效的灵活的解决方案。
2.技术方案
为达到上述目的，本发明提供的技术方案为：一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法，包括：外部视频输入；将输入的外部视频转换为奇偶RGB信号，传输到FPGA控制器；FPGA控制器检测输入的外部视频信号，并根据检测结果切换内部视频或外部视频，输出奇偶双路RGB信号；将输出的奇偶双路RGB信号格式转换为奇偶双路LVDS视频信号格式；将奇偶双路LVDS视频信号格式转换为双通道EDP接口视频信号；液晶显示屏接收奇偶双路EDP接口视频信号，并显示画面。
进一步的，FPGA控制器检测输入的外部视频信号，具体包括：检测外部输入的视频信号有无；若检测外部视频信号为无，则产生“无信号”字符画面，并将内部视频信号字符画面转换为奇偶双路RGB信号；若检测外部视频信号为有，则外部视频信号正常输入。
进一步的，本方法还包括FPGA控制器接收外部输入的亮度调节指令的数据包，解析出亮度数据；根据亮度数据产生背光亮度调节信号；根据FPGA控制器输出的亮度调节信号驱动背光灯，实现显示屏亮度调节。
一种基于FPGA的奇偶双像素EDP接口液晶屏驱动系统，包括解码单元，用于实现外部输入的HDMI接口视频信号转换为奇偶RGB信号；FPGA控制器，用于检测外部输入解码后的视频信号有无，并产生内部视频字符画面，同时将内部视频信号的单路RGB信号转换为奇偶双路RGB信号；LVDS编码单元，用于将FPGA控制器输出的奇偶双路视频信号分别转换为奇偶双路LVDS格式输出；EDP编码单元，用于实现奇偶双路LVDS格式视频信号转换为双通道EDP接口；液晶显示屏，用于接收奇偶双路EDP接口视频信号，并显示画面。
进一步的，所述FPGA控制器具体包括：外视频检测模块，用于检测外部时序信号有无；字符画面产生模块，用于产生内部字符画面；单路转奇偶双路模块，用于HDMI解码器输出的RGB信号，转换为奇偶双路的RGB信号；信号切换模块，用于控制内外部视频信号的切换；EDP寄存器模块，用于上电后给EDP编码单元进行寄存器初始化配置。
进一步的，所述FPGA控制器还包括串口解析模块，用于接收外部输入的亮度调节指令的数据包；背光亮度调节模块，用于接收串口解析后的亮度调节指令，输出背光亮度调节信号。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
利用本系统和方法可以实现高清HDMI转换为奇偶双路EDP接口，并实现视频信号时序有无的检测以及字符等画面的生成，同时还可实现高清HDMI转换为单路EDP接口，为实现奇偶双像素EDP接口的液晶屏显示提供有效的灵活的解决方案，
且利用背光亮度调节模块还可实现高精度的平滑调光，调光范围可覆盖低亮度模式和高亮模式。
附图说明
图1为本发明的方法步骤示意图；
图2为本发明的系统原理示意图；
图3为本发明的FPGA逻辑设计框图；
图4为单路视频信号时序图；
图5为转换后的奇偶双路时序图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述，附图中给出了本发明的若干实施例，但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件；当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件；本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一：如图1所示，一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法，包括：外部视频输入，视频信号由视频信号源产生或主机的视频信号,分辨率为1920X1080@60Hz；将输入的外部视频转换为奇偶RGB信号，传输到FPGA控制器；FPGA控制器检测输入的外部视频信号，并根据检测结果切换内部视频或外部视频，输出奇偶双路RGB信号；将输出的奇偶双路RGB信号格式转换为奇偶双路LVDS视频信号格式；将奇偶双路LVDS视频信号格式转换为双通道EDP接口视频信号；液晶显示屏接收奇偶双路EDP接口视频信号，并显示画面。
FPGA控制器检测输入的外部视频信号，具体包括：检测外部输入的视频信号有无；若检测外部视频信号为无，则产生“无信号”字符画面，并将内部视频信号字符画面转换为奇偶双路RGB信号；若检测外部视频信号为有，则外部视频信号正常输入。
本方法还包括FPGA控制器接收外部输入的亮度调节指令的数据包，解析出亮度数据；根据亮度数据产生背光亮度调节信号；根据FPGA控制器输出的亮度调节信号驱动背光灯，实现显示屏亮度调节。
为了更好的完成图像显示调节，还可以基于本方法进一步开发功能，如增加额外的画面、对比度调节、左右镜像等功能。
实施例二：参照图2-3，一种基于FPGA的奇偶双像素EDP接口液晶屏驱动系统，包括解码单元、FPGA控制器、LVDS编码单元、EDP编码单元和液晶显示屏，其中
解码单元使用HDMI解码器，用于实现外部输入的HDMI接口视频信号转换为奇偶RGB信号；
FPGA控制器用于检测外部输入解码后的视频信号有无，根据检测结构判断是否生成产生“无信号”字符画面，若需生成内部视频字符画面，还需要将内部视频信号的单路RGB信号转换为奇偶双路RGB信号，即奇像素（RO0~RO7，GO0~GO7，BO0~BO7，RE0~RE7，GE0~GE7，BE0~BE7，HS，VS，DEN，CLK）和偶像素（RO0~RO7，GO0~GO7，BO0~BO7，RE0~RE7，GE0~GE7，BE0~BE7，HS，VS，DEN，CLK）；
LVDS编码单元使用LVDS编码器，用于将FPGA控制器输出的奇偶双路视频信号分别转换为奇偶双路LVDS格式输出；
EDP编码单元使用EDP编码器，用于实现奇偶双路LVDS格式视频信号转换为双通道EDP接口；
液晶显示屏，用于接收奇偶双路EDP接口视频信号，并显示画面。
本发明基本原理为
（a）将外部的输入的HDMI接口视频信号经过HDMI解码器转换为RGB信号；
（b）实时检测外部输入的视频信号，产生“无信号”字符画面；
（c）将内部视频信号转换为奇偶双路RGB信号；
（d）将奇偶双路RGB信号格式转换为奇偶双路LVDS视频信号格式；
（e）将奇偶双路LVDS视频信号格式转换为双通道EDP接口视频信号。
（f）实现EDP接口芯片初始化配置；
（g）接收串口指令实现255级亮度调节；
（h）实现1000:1以上的精细平滑亮度调节；
本发明的（a）、（d）和（e）分别由HDMI解码芯片和EDP编码芯片实现，（b）、（c）、（f）、（g）和（h）功能由FPGA控制器实现，FPGA控制器的内部逻辑框图如图3所示；
FPGA控制器包括外视频信号检测模块、字符画面产生模块、信号切换模块、单路转奇偶模块、串口解析模块、寄存器配置模块和背光亮度调节模块，具体为：
外视频检测模块用于检测外部视频时序是否中断，并产生视频信号有无的标志位，供后续模块使用；
字符画面产生模块用于产生“无信号”的字符数据及HS,VS,DE信号；
单路转奇偶双路模块用于将内部视频字符转换为奇偶双路的RGB信号，分别为RGB_O和RGB_E通道信号，该模块将外部输入的1920列数据分为960列奇数通道（1,3,5....1919）和960列偶数通道（2,4,6....1920），单路视频信号时序格式如图4所示，转换后奇偶双路视频格式时序图如图5所示；
信号切换模块用于根据视频信号有无标志位来切换内外部视频画面；
EDP寄存器模块，用于上电后给EDP编码单元进行寄存器初始化配置，配置通道选择等指令，用于通过I2C接口给EDP编码芯片初始化配置，保证EDP编码芯片正常工作，尤其是配置单通道传输速率及双通道模式的2个关键寄存器，配置为双通道时，两个通道之间数据可交换。
所述FPGA控制器还包括串口解析模块，用于接收外部输入的亮度调节指令的数据包，解析出255级亮度数据，输出至背光亮度调节模块；
背光亮度调节模块用于产生背光亮度调节PWM信号，根据串口解析出的255级亮度数据，实现255级亮度调节功能，并在接收到不同两个亮度等级之间进行平滑处理，实现平滑精细调光。
以上所述实施例仅表达了本发明的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法，其特征在于,包括：
外部视频输入；
将输入的外部视频转换为奇偶双路RGB信号，传输到FPGA控制器；
FPGA控制器检测输入的外部视频信号，并根据检测结果切换内部视频或外部视频，输出奇偶双路RGB信号；
将输出的奇偶双路RGB信号格式转换为奇偶双路LVDS视频信号格式；
将奇偶双路LVDS视频信号格式转换为双通道EDP接口视频信号；
液晶显示屏接收奇偶双路EDP接口视频信号，并显示画面。
2.根据权利要求1所述的一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法，其特征在于，FPGA控制器检测输入的外部视频信号，具体包括：
检测外部输入的视频信号有无；
若检测外部视频信号为无，则产生字符画面，并将内部视频信号字符画面转换为奇偶双路RGB信号；
若检测外部视频信号为有，则外部视频信号正常输入。
3.根据权利要求1所述的一种基于FPGA的奇偶双像素EDP接口液晶屏驱动方法，其特征在于，还包括
FPGA控制器接收外部输入的亮度调节指令的数据包，解析出亮度数据；
根据亮度数据产生背光亮度调节信号；
根据FPGA控制器输出的亮度调节信号驱动背光灯，实现显示屏亮度调节。
4.一种基于FPGA的奇偶双像素EDP接口液晶屏驱动系统，其特征在于，包括
解码单元，用于实现外部输入的HDMI接口视频信号转换为奇偶RGB信号；
FPGA控制器，用于检测外部输入解码后的视频信号有无，并产生内部视频字符画面，同时将内部视频信号的单路RGB信号转换为奇偶双路RGB信号；
LVDS编码单元，用于将FPGA控制器输出的奇偶双路视频信号分别转换为奇偶双路LVDS格式输出；
EDP编码单元，用于实现奇偶双路LVDS格式视频信号转换为双通道EDP接口；
液晶显示屏，用于接收奇偶双路EDP接口视频信号，并显示画面。
5.根据权利要求4所述的一种基于FPGA的奇偶双像素EDP接口液晶屏驱动系统，其特征在于，所述FPGA控制器具体包括：
外视频检测模块，用于检测外部时序信号有无；
字符画面产生模块，用于产生内部字符画面；
单路转奇偶双路模块，用于HDMI解码器输出的RGB信号，转换为奇偶双路的RGB信号；
信号切换模块，用于控制内外部视频信号的切换；
EDP寄存器模块，用于上电后给EDP编码单元进行寄存器初始化配置。
6.根据权利要求4所述的一种基于FPGA的奇偶双像素EDP接口液晶屏驱动系统，其特征在于，所述FPGA控制器还包括
串口解析模块，用于接收外部输入的亮度调节指令的数据包；
背光亮度调节模块，用于接收串口解析后的亮度调节指令，输出背光亮度调节信号。
CN202210377572.6A 2022-04-12 2022-04-12 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统 Pending CN114664226A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210377572.6A CN114664226A (zh) 2022-04-12 2022-04-12 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210377572.6A CN114664226A (zh) 2022-04-12 2022-04-12 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统

Publications (1)

Publication Number Publication Date
CN114664226A true CN114664226A (zh) 2022-06-24

Family

ID=82035481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210377572.6A Pending CN114664226A (zh) 2022-04-12 2022-04-12 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统

Country Status (1)

Country Link
CN (1) CN114664226A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117640871A (zh) * 2023-12-07 2024-03-01 广东高云半导体科技股份有限公司 一种SDI接口至eDP接口的数据转换装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117640871A (zh) * 2023-12-07 2024-03-01 广东高云半导体科技股份有限公司 一种SDI接口至eDP接口的数据转换装置及方法

Similar Documents

Publication Publication Date Title
US20180013978A1 (en) Video signal conversion method, video signal conversion device and display system
US10937120B2 (en) Video processing system and processing chip
US8212797B2 (en) Video signal processing device and display
TWI424418B (zh) 色序顯示器與相關省電方法
US9762814B2 (en) Data processing method and device for LED televison, and LED television
CN111064906A (zh) 国产处理器和国产fpga多路4k高清视频综合显示方法
CN101923843A (zh) 一种实现视频信号冗余备份的系统及方法
WO2020248838A1 (zh) 显示装置及其驱动方法
KR20210144130A (ko) 캐스케이드된 디스플레이 드라이버 ic 및 이를 포함하는 멀티 비전 디스플레이 장치
JP7213326B2 (ja) 半導体装置、ディスプレイ装置、車載ディスプレイシステム
US10257440B2 (en) Video matrix controller
CN204906556U (zh) 视频信号转换装置以及显示系统
TWI514844B (zh) 具有視訊格式轉換的時序控制裝置、時序控制裝置的方法以及其顯示系統
CN110189696A (zh) 一种显示装置及其驱动方法
US20070262944A1 (en) Apparatus and method for driving a display panel
US20160037084A1 (en) Display device and display method
CN114664226A (zh) 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统
KR102203345B1 (ko) 표시장치 및 이의 구동방법
US7573534B2 (en) Digital display appliance and method for outputting video data
US20120127159A1 (en) Method of driving display panel and display apparatus for performing the same
CN113035113A (zh) 一种基于fpga的显示屏驱动方法及系统
CN111464766B (zh) 视频处理器和显示系统
CN106911906A (zh) 一种实现4k超高清视频输入显示的方法
CN202930010U (zh) 双面显示控制电路和双面显示电视
KR101629515B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination