CN117640871A - 一种SDI接口至eDP接口的数据转换装置及方法 - Google Patents
一种SDI接口至eDP接口的数据转换装置及方法 Download PDFInfo
- Publication number
- CN117640871A CN117640871A CN202311680674.6A CN202311680674A CN117640871A CN 117640871 A CN117640871 A CN 117640871A CN 202311680674 A CN202311680674 A CN 202311680674A CN 117640871 A CN117640871 A CN 117640871A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- attribute information
- edp
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 108
- 230000005540 biological transmission Effects 0.000 claims abstract description 86
- 238000013500 data storage Methods 0.000 claims abstract description 44
- 238000007405 data analysis Methods 0.000 claims abstract description 11
- 238000012549 training Methods 0.000 claims description 44
- 238000012795 verification Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 8
- 230000003044 adaptive effect Effects 0.000 claims description 3
- 101000795074 Homo sapiens Tryptase alpha/beta-1 Proteins 0.000 description 8
- 102100029639 Tryptase alpha/beta-1 Human genes 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101000805129 Homo sapiens Protein DPCD Proteins 0.000 description 4
- 101000662819 Physarum polycephalum Terpene synthase 1 Proteins 0.000 description 4
- 101000830822 Physarum polycephalum Terpene synthase 2 Proteins 0.000 description 4
- 101000637010 Physarum polycephalum Terpene synthase 3 Proteins 0.000 description 4
- 102100037836 Protein DPCD Human genes 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 208000026940 Microvillus inclusion disease Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
一种SDI接口至eDP接口的数据转换装置及方法,包括:数据存储模块、基于FPGA实现的数据解析、控制、获取、处理和输出模块;数据解析模块对SDI格式数据解析得到其第一属性信息和待传输数据,并存储于数据存储模块;数据控制模块向数据获取模块发送数据传输指令;数据获取模块根据该指令将第一属性信息输出至数据处理模块,并根据显示设备中数据传输的第二属性信息将输出待传输数据;数据处理模块将输入转换成与第一属性信息相适应的eDP格式数据输出;数据输出模块根据显示设备中数据传输的第三属性信息进行输出处理,并输出至显示设备。本申请实施例将来自SDI接口的数据直接转换成适合eDP接口的数据,因此降低了成本。
Description
技术领域
本文涉及电路设计技术,尤指一种SDI至eDP的接口转换装置及方法。
背景技术
串行数字接口(Serial Digital Interface,SDI)是一种数字视频接口,嵌入式显示接口(embedded DisplayPort,eDP)接口是一种基于DisplayPort架构和协议的内部数字接口,在实际应用中,往往存在需要将SDI接口转为eDP接口的情况。
相关技术中,若需要将SDI接口转换成eDP接口,需要先将SDI接口转换为某种其他类型的接口,例如高清多媒体接口(High Definition Multimedia Interface,HDMI)接口,然后再转换为eDP接口。
然而,由于需要通过中间接口进行转换,因此成本较高,传输时延较大。
发明内容
本申请提供了一种SDI接口至eDP接口的数据转换装置及方法,能够基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)资源将来自SDI接口的数据直接转换成适合eDP接口的数据,避免了中间接口的引入,因此降低了成本,减少了传输时延,同时又由于基于硬件资源实现,因此进一步减少了传输时延。
一方面,本申请提供了一种SDI接口至eDP接口的数据转换装置,应用于SDI接口和eDP接口之间,所述eDP接口的一端连接有显示设备,其特征在于,所述数据转换装置包括:数据存储模块,基于FPGA分别实现的数据解析模块、数据控制模块、数据获取模块、数据处理模块和数据输出模块;
其中,所述数据解析模块用于获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;
所述数据控制模块,用于向所述数据获取模块发送数据传输指令;
所述数据获取模块,用于根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;
所述数据处理模块,用于将输入的待传输数据转换成与所述第一属性信息相适应的eDP格式数据,并进行输出;
所述数据输出模块,用于根据预先获得的所述显示设备中数据传输的第三属性信息对输入的eDP格式数据进行输出处理,并将经过输出处理的eDP格式数据输出至所述显示设备。
另一方面,本申请提供了一种SDI接口至eDP接口的数据转换方法,应用于如上任一所述的SDI接口至eDP接口的数据转换装置,所述方法包括:
数据解析模块获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;
数据控制模块向所述数据获取模块发送数据传输指令;
数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;
所述数据处理模块将所述SDI格式的数据转换成eDP格式的数据,并输出至数据输出模块;
所述数据输出模块对所述eDP格式的数据进行输出处理,并将经过处理的eDP格式的数据输出至显示设备。
与相关技术相比,本申请包括数据存储模块,基于FPGA分别实现的数据解析模块、数据控制模块、数据获取模块、数据处理模块和数据输出模块;所述数据解析模块获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;数据控制模块向所述数据获取模块发送数据传输指令;数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;数据处理模块将输入的待传输数据转换成与所述第一属性信息相适应的eDP格式数据,并进行输出;数据输出模块根据预先获得的所述显示设备中数据传输的第三属性信息对输入的eDP格式数据进行输出处理,并将经过输出处理的eDP格式数据输出至所述显示设备。本申请实施例能够基于FPGA资源将来自SDI接口的数据直接转换成适合eDP接口的数据,避免了中间接口的引入,因此降低了成本,减少了传输时延,同时又由于基于硬件资源实现,因此实现了SDI接口至eDP接口的数据快速转换。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本申请的技术方案,并不构成对本申请技术方案的限制。
图1为本申请实施例一种SDI接口至eDP接口的数据转换装置的结构示意图;
图2为本申请实施例另一种SDI接口至eDP接口的数据转换装置的结构示意图;
图3为本申请实施例又一种SDI接口至eDP接口的数据转换装置的结构示意图;
图4为本申请实施例又一种SDI接口至eDP接口的数据转换装置的结构示意图;
图5为本申请实施例又一种SDI接口至eDP接口的数据转换装置的结构示意图;
图6为本申请实施例又一种SDI接口至eDP接口的数据转换装置的结构示意图;
图7为本申请实施例又一种SDI接口至eDP接口的数据转换装置的结构示意图;
图8为本申请实施例一种SDI接口至eDP接口的数据转换装置的工作流程示意图;
图9为本申请实施例一种SDI接口至eDP接口的数据转换方法的流程示意图。
具体实施方式
本申请描述了多个实施例,但是该描述是示例性的,而不是限制性的,并且对于本领域的普通技术人员来说显而易见的是,在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合,并在具体实施方式中进行了讨论,但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外,任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用,或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合,以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合,以形成另一个由权利要求限定的独特的发明方案。因此,应当理解,在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此,除了根据所附权利要求及其等同替换所做的限制以外,实施例不受其它限制。此外,可以在所附权利要求的保护范围内进行各种修改和改变。
此外,在描述具有代表性的实施例时,说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而,在该方法或过程不依赖于本文所述步骤的特定顺序的程度上,该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的,其它的步骤顺序也是可能的。因此,说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外,针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤,本领域技术人员可以容易地理解,这些顺序可以变化,并且仍然保持在本申请实施例的精神和范围内。
随着视频接口技术的发展,视频接口的种类越来越多样化,除了传统的视频图形阵列视频图形阵列(Video Graphics Array,VGA)、数字视频接口(Digital VisualInterface,DVI)、串行数字接口(Serial Digital Interface,SDI)接口,随后还产生了以高清多媒体接口(High Definition Multimedia Interface,HDMI)、DisplayPort(简称DP)为代表的新型数字接口,外部接口方面HDMI占据了较大市场优势,但是DisplayPort凭借自身优势调整结构,使之差距正在减小。eDP协议是针对DP(Display Port)应用在嵌入式方向架构和协议的拓展,所以eDP协议完全兼容DP协议。相对于DVI/HDMI来说,eDP具有高带宽、整合性好、相关产品设计简单,该接口已广泛应用于笔记本电脑、平板电脑、手机等其它集成显示面板和图像处理器的领域。SDI是数字视频接口家族的一个成员,它可用于传输数字视频信号,可以传输多种不同的分辨率,它可以将不同的设备连接在一起,例如录像机、监视器、PC和视频混合器,因此SDI被广泛地用在视频领域。
由于视频接口种类繁多,在系统集成时往往需要各种各样的接口转换装置。在一些需要SDI转eDP接口的转换系统中,目前的做法是先用一个装置将SDI转换至某种类型接口如HDMI接口,然后再用另一个装置转换成eDP接口,这些系统较为复杂调试难度大,视频的分辨率受限制,传输延时较大,灵活性低。
本申请实施例提供了一种SDI接口至eDP接口的数据转换装置,应用于SDI接口和eDP接口之间,所述eDP接口的一端连接有显示设备,如图1所示,所述数据转换装置包括:基于FPGA分别实现的数据解析模块101、数据存储模块102、数据控制模块103、数据获取模块104、数据处理模块105和数据输出模块106;
其中,所述数据解析模块101,用于获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模102;
所述数据控制模块103,用于向所述数据获取模块104发送数据传输指令;
所述数据获取模块104,用于根据所述数据传输指令从所述数据存储模块103获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块105,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块105;
所述数据处理模块105,用于将输入的待传输数据转换成与所述第一属性信息相适应的eDP格式数据,并进行输出;
所述数据输出模块106,用于根据预先获得的所述显示设备中数据传输的第三属性信息对输入的eDP格式数据进行输出处理,并将经过输出处理的eDP格式数据输出至所述显示设备。
本申请实施例提供的SDI接口至eDP接口的数据转换装置,能够基于FPGA资源将来自SDI接口的数据直接转换成适合eDP接口的数据,避免了中间接口的引入,因此降低了成本,减少了传输时延,同时又由于基于硬件资源实现,因此实现了SDI接口至eDP接口的数据快速转换。
在一种示例性实例中,如图2所示,所述数据存储模块102包括:基于FPGA分别实现的数据缓存单元1021和数据操作单元1022,以及数据存储单元1023、;
所述数据解析模块将所述待传输数据和所述第一属性信息存储于所述数据存储模块,包括:
所述数据缓存单元121,用于缓存所述待传输数据和所述第一属性数据,并向所述数据操作单元1022发送数据存储指令;
所述数据操作单元1022,用于根据所述数据存储指令读取所述数据缓存单元1021缓存的待传输数据和第一属性数据,并存储在所述数据存储单元中1023。
在一种示例性实例中,所述数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,包括:
所述数据获取模块104,用于根据所述数据传输指令向所述数据操作单元1022发送数据获取指令;
所述数据操作单元1022,用于根据所述数据获取指令从所述数据存储单元1023获取所述待传输数据和所述第一属性信息,并发送至所述数据获取模块104。
在一种示例性实例中,如图3所示,还包括:信号检测模块107、信息请求模块108;
所述信号检测模块107,用于检测所述显示设备的热插拔信号,并在根据获得的热插拔信号确定所述显示设备已连接时,向所述信息请求模块108发送显示设备接入信息;
所述信息请求模块108,用于在接收到所述显示设备接入信息后,获取所述显示设备的第二属性信息和第三属性信息,并发送至所述数据控制模块103;
所述数据控制模块103,还用于将所述第二属性信息发送至所述数据获取模块104,并将所述第三属性信息发送至所述数据输出模块106。
在一种示例性实例中,如图4所示,所述转换装置还包括:分别与所述数据控制模块相连的序列产生模块109和数据流选择模块110;其中,所述数据流选择模块110位于所述序列产生模块109和所述数据输出模块106所形成的传输链路之间,并位于所述数据处理模块105和所述数据输出模块106所形成的传输链路之间,所述数据流选择模块110用于切换至所述序列产生模块109所在传输链路以接收来自所述序列产生模块109的数据,或切换至所述数据处理模块105所在传输链路以接收来自所述数据处理模块105的数据;
所述数据控制模块103,还用于将所述第二属性信息发送至所述序列产生模块109。
在一种示例性实例中,所述数据控制模块103,还用于通过所述信息请求模块108获取来自所述显示设备的针对所述转换装置的链路校验状态信息,并在根据所述链路校验状态信息确定所述转换装置处于链路校验状态时,分别向所述序列产生模块109和所述数据流选择模块110发送用于表示所述转换装置处于链路校验状态的第一信息;
所述序列产生模块109,用于根据所述第一信息产生训练序列数据,并根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块110;
所述数据流选择模块110,用于根据所述第一信息切换传输链路以接收来自所述序列产生模块109的训练序列数据,并输出至所述数据输出模块106;
所述数据输出模块106,还用于根据所述第三属性信息对获得的训练序列数据进行输出处理,并将经过输出处理的训练序列数据输出至所述显示设备。
在一种示例性实例中,所述数据控制模块103,还用于在根据所述链路校验状态信息确定所述转换装置已完成链路校验时,向所述数据流选择模块110发送用于表示所述转换装置已完成链路校验的第二信息;
所述数据流选择模块110,用于根据所述第二信息切换链路以接收来自所述数据处理模块105的eDP格式数据,并输出至所述数据输出模块106。
在一种示例性实例中,所述第二属性信息包括:所述显示设备中数据传输的通道数;
所述数据获取模块根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块,包括:
所述数据获取模块以所述通道数对应的发送通道将所述待传输数据输出至所述数据处理模块;
所述序列产生模块根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块,包括:
所述序列产生模块以所述通道数对应的发送通道将所述训练序列数据输出至所述数据流选择模块。
在一种示例性实例中,所述第一属性信息包括:所述SDI格式数据的分辨率信息;
如图5所示,所述数据处理模块15包括:数据封装单元151和数据处理单元152;
所述数据处理模块将所述待传输数据转换成与所述第一属性信息相适应的eDP格式数据,包括:
所述数据封装单元151,用于按照eDP协议对所述待传输数据进行封装处理;
所述数据处理单元152,用于将所述SDI格式数据的分辨率信息插入经过处理的待传输数据,得到所述与所述第一属性信息相适应的eDP格式数据。
在一种示例性实例中,所述第三属性信息包括:所述显示设备中数据传输的速率信息;如图6所示,所述数据输出模块106包括:通道倾斜单元1061和串并转换单元1062;
所述数据输出模块根据预先获得的所述显示设备中数据传输的第三属性信息对所述eDP格式数据进行输出处理,包括:
所述通道倾斜单元1061,用于对不同发送通道之间的eDP格式数据进行偏斜,并将经过偏斜处理的eDP格式数据发送至所述串并转换单元1062;
所述串并转换单元1062,用于对经过偏斜处理的eDP格式数据进行并串转换处理,并按照速率信息进行速率调整处理。
在一种示例性实例中,所述数据输出模块根据所述第三属性信息对获得的训练序列数据进行输出处理,包括
所述通道倾斜单元1061,用于对不同发送通道之间的训练序列数据进行偏斜,并将经过偏斜处理的训练序列数据输出至所述串并转换单元1062;
所述串并转换单元1062,用于对经过偏斜处理的训练序列数据进行并串转换处理,并按照速率信息进行速率调整处理。
本申请实施例还提供一种SDI接口至eDP接口的数据转换装置,该转换装置的工作原理为首先通过热插拔信号确保显示设备是连接的状态,并通过AUX通道读取显示设备的最大性能后对其进行合适的配置,完成链路校验。然后将SDI输入的视频进行缓存,处理并分发至各个发送通道按照eDP协议进行封装,插入必要的信息后进行偏斜。最后,在GowinSerDes模块进行8b10b编码,进行串行化,输出适合eDP协议的电平信号。如图7所示,该转换装置包括如下模块:HPD detect模块(对应上述实施例中的信号检测模块)、AUX requester模块(对应上述实施例中的信息请求模块)、AUX control模块(对应上述实施例中的数据控制模块)、Gowin SDI IP模块(对应上述实施例中的数据解析模块)、Video cache模块(对应上述实施例中的数据缓存单元)、训练模式序列(Training Pattern Sequence,TPS)generator模块(对应上述实施例中的信号检测模块)、Steer模块(对应上述实施例中的数据获取模块)、Packing模块(对应上述实施例中的数据封装单元)、MSA SR insert模块(对应上述实施例中的数据处理单元)、Stream select模块(对应上述实施例中的据流选择模块)、Skewing模块(对应上述实施例中的通道倾斜单元)、Gowin SerDes模块(对应上述实施例中的串并转换单元)、
HPD detect模块:检测显示设备的热插拔信号,通知其他模块进行事务。具体的,该模块使用100MHz的时钟作为工作时钟,将HPD输入信号进行消除抖动后,用两个计数器分别统计高电平和低电平的时长。当检测到HPD低电平脉冲时间为0.5至1毫秒之间,则判定为中断事件,输出中断标志给其他模块;当HPD高电平持续时间超过2毫秒,则判定为HPD连接并输出标志;当HPD低电平时间持续超过2毫秒,则判定为HPD未连接并输出标志。
AUX requester模块:作为AUX请求者,根据用户逻辑发起AUX请求事务,用以实现链路检验、访问用于配置和控制DisplayPort设备的协议(DisplayPort ConfigurationData,DPCD)寄存器等。具体的,该模块接收来自事务控制模块的读写命令、DPCD寄存器地址、访问的数据长度和待写入的数据。内部使用状态机根据不同的命令进入不同的状态,根据命令完成事件后输出写寄存器完成标志或读到的寄存器数据。由于AUX通道使用曼彻斯特II(Manchester-II)编码规则,速率为1Mbps,用2bit码元表示1bit信号,因此在数据输出前进行编码处理,AUX通道最终的输出为AUX_P,AUX_N。
AUX control模块:和AUX requester搭配使用,用来管理链路、配置视频流的参数等。具体的,该模块根据HPD的状态进行相应的事务,当检测到HPD无连接时,输出相应标志给其他模块,各模块处于初始化状态。当检测到HPD连接时,立即发起事务读取显示设备端的DPCD寄存器获取最大性能的信息,并继续发起事务配置合适的值至显示设备端,同时也输出相关标志至内部其他模块使用。最后再发起链路检验的事务直接训练完成,输出标志。
Gowin SDI IP模块:接收SDI数据,解析出并行的视频数据。具体的,该模块为用户提供了一个SerDes物理层访问接口,使用户能够方便地实现SDI协议层与物理层的连接
Video cache模块:用于临时存储和处理视频数据,在传输过程中平衡发送和接收速率,存储介质为外部双倍速率同步动态随机存储器(Double Data Rate,DDR3)以及FPGA内部先进先出(First In First Out,FIFO)。具体的,该模块使用DDR3缓存视频数据,并将数据同步至发送模块的时钟域,主要有写帧逻辑、读帧逻辑、指针控制逻辑。
TPS generator模块:测试序列发生器,可以根据输入产生TPS1、TPS2和TPS3这三种测试序列,用来完成链路检验。具体地,该模块据AUX control模块提供的序列设定,相应地产生TPS1、TPS2或TPS3序列。其中TPS1是D10.2的序列,TPS2是K28.5、D11.6和D10.2的序列,TPS3是K28.5、D10.2和D30.3的序列。
Steer模块:对视频的像素进行整理、分发至各个发送通道。具体的,该模块首先将输入的视频数据映射为字节流,然后根据发送通道的数量,平均分配至个各个发送通道。
Packing模块:按照eDP协议对视频进行封装。具体的,该模块根据eDP协议,对视频逐帧进行封装,采用状态机设计,当检测到Steer模块已缓存了完整的一行视频后,进入行封装的状态,添加特定的符号BS、VB-ID、MVID的LSB和NVID的LSB,然后读取视频数据,并根据设定的传输单元大小,插入符号FS和FE,如此往复直至完成一行视频的封装。继而回到空闲状态等待新的一行视频到来,如此往复直至完成一帧视频的封装。
MSA SR insert模块:插入MSA视频属性,并进行SR的替换。具体的,该模块根据eDP协议,在视频场消隐期间,插入视频流属性数据(Main Stream attribute,MSA),主要包含视频分辨率、像素时钟相关的信息,便于显示设备恢复视频流后正常显示。另外,还实时检测数据流中的符号码,每经过512个符号BS,则该符号BS用符号SR来代替。
Stream select模块:视频流的选择,当处于链路检验时,选择TPS序列,当训练完成后,则选择正常的视频流。具体的,该模块根据当前的训练状态,选择数据流,若当前正处于训练状态,则选择TPS generator模块的TPS序列,否则选择MSA SR insert模块提供的视频流。
Skewing模块:对发送通道之间的数据进行偏斜,提高抗干扰能力。具体的,该模块对通道间的数据进行偏斜,其中第一个通道保持不变,随后的通道则延后2个符号的时钟周期。通道间进行偏斜的目的是增加抵抗外部噪声的能力。
Gowin SerDes模块:对发送通道进行8b10b编码,进行串行化,输出适合eDP协议的电平信号。具体的,该模块为高速串行收发器硬核IP,每个Quad支持最多4个收发器,每个收发器均包含一个发射器(TX)和一个接收器(RX),支持从270Mbps到12.5Gbps的数据速率,支持可配置的PMA和PCS。该IP主要实现8B10B编码,把PCS的发送并行数据转换为串行数据,提供发送通道模拟部分的驱动,把串行数据转换为差分数据输出到芯片IO。
Clock generate模块:FPGA内部的锁相环模块,用来同步视频数据和控制信号,以确保稳定的传输。具体的,该模块使用Gowin的锁相环(Phase-locked loops,PLL),产生时钟供内部逻辑模块使用。
Reset generate:上电后复位所有逻辑使其有确切的初始化状态,并在发生异常时能复位相关逻辑。
本申请实施例提供的SDI接口至eDP接口的数据转换装置,具有以下优点:
具备灵活的可编程性,可以适应不同分辨率和帧率的视频传输需求。FPGA的高度并行处理能力提高了数据传输的效率和速度。硬件设计的并行架构减少了延迟和功耗。高度集成的设计简化了电路布局和连接,降低了成本和复杂度。
该SDI接口至eDP接口的数据转换装置上电后对应的工作流程可以如图8所示,包括:
从FPGA上电加载完成后,内部产生复位信号复位所有逻辑模块使其有确切的初始状态,然后实时检测来自显示设备的HPD信号。当检测到HPD信号为连接后,立即发起事务读取显示设备端的DPCD寄存器获取最大性能的信息,配置合适的值至显示设备端,同时也输出相关标志供其他模块使用。配置完成后开始链路检验,通过AUX通道和主流通道结合进行TPS1、TPS2或TPS3训练。若训练不通过,则重新配置参数直至找到合适的参数。最后完成链路检验,从缓存模块读取视频正常输出视频流。
本申请实施例还提供一种SDI接口至eDP接口的数据转换方法,应用于如上任意一种实施例所述的SDI接口至eDP接口的数据转换装置,如图9所示,所述方法包括:
步骤201、数据解析模块获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;
步骤202、数据控制模块向数据获取模块发送数据传输指令;
步骤203、数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;
步骤204、数据处理模块将所述SDI格式的数据转换成eDP格式的数据,并输出至数据输出模块;
步骤205、数据输出模块对所述eDP格式的数据进行输出处理,并将经过处理的eDP格式的数据输出至显示设备。
在一种示例性实例中,所述数据存储模块包括:数据存储单元、基于FPGA分别实现的数据缓存单元和数据操作单元。
在一种示例性实例中,所述数据解析模块将所述待传输数据和所述第一属性信息存储于所述数据存储模块,包括:
首先,所述数据缓存单元缓存所述待传输数据和所述第一属性数据,并向所述数据操作单元发送数据存储指令;
其次,所述数据操作单元根据所述数据存储指令读取所述数据缓存单元缓存的待传输数据和第一属性数据,并存储在所述数据存储单元中。
在一种示例性实例中,所述数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,包括:
首先,所述数据获取模块根据所述数据传输指令向所述数据操作单元发送数据获取指令;
其次,所述数据操作单元根据所述数据获取指令从所述数据存储单元获取所述待传输数据和所述第一属性信息,并发送至所述数据获取模块。
在一种示例性实例中,所述转换装置还包括:信号检测模块、信息请求模块
在一种示例性实例中,所述方法还包括:
首先,所述信号检测模块检测所述显示设备的热插拔信号,并在根据获得的热插拔信号确定所述显示设备已连接时,向所述信息请求模块发送显示设备接入信息;
其次,所述信息请求模块在接收到所述显示设备接入信息后,获取所述显示设备的第二属性信息和第三属性信息,并发送至所述数据控制模块;
最后,所述数据控制模块将所述第二属性信息发送至所述数据获取模块,并将所述第三属性信息发送至所述数据输出模块。
在一种示例性实例中,所述转换装置还包括:分别与所述数据控制模块相连的序列产生模块和数据流选择模块;其中,所述数据流选择模块位于所述序列产生模块和所述数据输出模块所形成的传输链路之间,并位于所述数据处理模块和所述数据输出模块所形成的传输链路之间,所述数据流选择模块用于切换至所述序列产生模块所在传输链路以接收来自所述序列产生模块的数据,或切换至所述数据处理模块所在传输链路以接收来自所述数据处理模块的数据。
在一种示例性实例中,所述方法还包括:
所述数据控制模块将所述第二属性信息发送至所述序列产生模块。
在一种示例性实例中,所述方法还包括:
首先,所述数据控制模块通过所述信息请求模块获取来自所述显示设备的针对所述转换装置的链路校验状态信息,并在根据所述链路校验状态信息确定所述转换装置处于链路校验状态时,分别向所述序列产生模块和所述数据流选择模块发送用于表示所述转换装置处于链路校验状态的第一信息;
其次,所述序列产生模块根据所述第一信息产生训练序列数据,并根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块;
再次,所述数据流选择模块根据所述第一信息切换传输链路以接收来自所述序列产生模块的训练序列数据,并输出至所述数据输出模块;
最后,所述数据输出模块根据所述第三属性信息对获得的训练序列数据进行输出处理,并将经过输出处理的训练序列数据输出至所述显示设备。
在一种示例性实例中,所述方法还包括:
首先,所述数据控制模块在根据所述链路校验状态信息确定所述转换装置已完成链路校验时,向所述数据流选择模块发送用于表示所述转换装置已完成链路校验的第二信息;
其次,所述数据流选择模块根据所述第二信息切换链路以接收来自所述数据处理模块的eDP格式数据,并输出至所述数据输出模块。
在一种示例性实例中,所述第二属性信息包括:所述显示设备中数据传输的通道数。
在一种示例性实例中,所述数据获取模块根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块,包括:
所述数据获取模块以所述通道数对应的发送通道将所述待传输数据输出至所述数据处理模块;
在一种示例性实例中,所述序列产生模块根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块,包括:
所述序列产生模块以所述通道数对应的发送通道将所述训练序列数据输出至所述数据流选择模块。
在一种示例性实例中,所述第一属性信息包括:所述SDI格式数据的分辨率信息;所述数据处理模块包括:数据封装单元和数据处理单元。
在一种示例性实例中,所述数据处理模块将所述待传输数据转换成与所述第一属性信息相适应的eDP格式数据,包括:
首先,所述数据封装单元按照eDP协议对所述待传输数据进行封装处理;
其次,所述数据处理单元将所述SDI格式数据的分辨率信息插入经过处理的待传输数据,得到所述与所述第一属性信息相适应的eDP格式数据。
在一种示例性实例中,所述第三属性信息包括:所述显示设备中数据传输的速率信息;所述数据输出模块包括:通道倾斜单元和串并转换单元。
在一种示例性实例中,所述数据输出模块根据预先获得的所述显示设备中数据传输的第三属性信息对所述eDP格式数据进行输出处理,包括:
首先,所述通道倾斜单元对不同发送通道之间的eDP格式数据进行偏斜,并将经过偏斜处理的eDP格式数据发送至所述串并转换单元;
其次,所述串并转换单元对经过偏斜处理的eDP格式数据进行并串转换处理,并按照速率信息进行速率调整处理。
在一种示例性实例中,所述数据输出模块根据所述第三属性信息对获得的训练序列数据进行输出处理,包括
首先,所述通道倾斜单元对不同发送通道之间的训练序列数据进行偏斜,并将经过偏斜处理的训练序列数据输出至所述串并转换单元;
其次,所述串并转换单元对经过偏斜处理的训练序列数据进行并串转换处理,并按照速率信息进行速率调整处理。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器,如数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
Claims (11)
1.一种SDI接口至eDP接口的数据转换装置,应用于SDI接口和eDP接口之间,所述eDP接口的一端连接有显示设备,其特征在于,所述数据转换装置包括:数据存储模块,基于FPGA分别实现的数据解析模块、数据控制模块、数据获取模块、数据处理模块和数据输出模块;
其中,所述数据解析模块用于获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;
所述数据控制模块,用于向所述数据获取模块发送数据传输指令;
所述数据获取模块,用于根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;
所述数据处理模块,用于将输入的待传输数据转换成与所述第一属性信息相适应的eDP格式数据,并进行输出;
所述数据输出模块,用于根据预先获得的所述显示设备中数据传输的第三属性信息对输入的eDP格式数据进行输出处理,并将经过输出处理的eDP格式数据输出至所述显示设备。
2.根据权利要求1所述的转换装置,其特征在于,所述数据存储模块包括:数据存储单元、基于FPGA分别实现的数据缓存单元和数据操作单元;
所述数据解析模块将所述待传输数据和所述第一属性信息存储于所述数据存储模块,包括:
所述数据缓存单元,用于缓存所述待传输数据和所述第一属性数据,并向所述数据操作单元发送数据存储指令;
所述数据操作单元,用于根据所述数据存储指令读取所述数据缓存单元缓存的待传输数据和第一属性数据,并存储在所述数据存储单元中。
3.根据权利要求2所述的转换装置,其特征在于,所述数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,包括:
所述数据获取模块,用于根据所述数据传输指令向所述数据操作单元发送数据获取指令;
所述数据操作单元,用于根据所述数据获取指令从所述数据存储单元获取所述待传输数据和所述第一属性信息,并发送至所述数据获取模块。
4.根据权利要求3所述的转换装置,其特征在于,还包括:信号检测模块、信息请求模块;
所述信号检测模块,用于检测所述显示设备的热插拔信号,并在根据获得的热插拔信号确定所述显示设备已连接时,向所述信息请求模块发送显示设备接入信息;
所述信息请求模块,用于在接收到所述显示设备接入信息后,获取所述显示设备的第二属性信息和第三属性信息,并发送至所述数据控制模块;
所述数据控制模块,还用于将所述第二属性信息发送至所述数据获取模块,并将所述第三属性信息发送至所述数据输出模块。
5.根据权利要求4所述的转换装置,其特征在于,所述转换装置还包括:分别与所述数据控制模块相连的序列产生模块和数据流选择模块;其中,所述数据流选择模块位于所述序列产生模块和所述数据输出模块所形成的传输链路之间,并位于所述数据处理模块和所述数据输出模块所形成的传输链路之间,所述数据流选择模块用于切换至所述序列产生模块所在传输链路以接收来自所述序列产生模块的数据,或切换至所述数据处理模块所在传输链路以接收来自所述数据处理模块的数据;
所述数据控制模块,还用于将所述第二属性信息发送至所述序列产生模块。
6.根据权利要求5所述的转换装置,其特征在于,
所述数据控制模块,还用于通过所述信息请求模块获取来自所述显示设备的针对所述转换装置的链路校验状态信息,并在根据所述链路校验状态信息确定所述转换装置处于链路校验状态时,分别向所述序列产生模块和所述数据流选择模块发送用于表示所述转换装置处于链路校验状态的第一信息;
所述序列产生模块,用于根据所述第一信息产生训练序列数据,并根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块;
所述数据流选择模块,用于根据所述第一信息切换传输链路以接收来自所述序列产生模块的训练序列数据,并输出至所述数据输出模块;
所述数据输出模块,还用于根据所述第三属性信息对获得的训练序列数据进行输出处理,并将经过输出处理的训练序列数据输出至所述显示设备。
7.根据权利要求6所述的转换装置,其特征在于,
所述数据控制模块,还用于在根据所述链路校验状态信息确定所述转换装置已完成链路校验时,向所述数据流选择模块发送用于表示所述转换装置已完成链路校验的第二信息;
所述数据流选择模块,用于根据所述第二信息切换链路以接收来自所述数据处理模块的eDP格式数据,并输出至所述数据输出模块。
8.根据权利要求7所述的转换装置,其特征在于,所述第二属性信息包括:所述显示设备中数据传输的通道数;
所述数据获取模块根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块,包括:
所述数据获取模块以所述通道数对应的发送通道将所述待传输数据输出至所述数据处理模块;
所述序列产生模块根据获得的第二属性信息将所述训练序列数据输出至所述数据流选择模块,包括:
所述序列产生模块以所述通道数对应的发送通道将所述训练序列数据输出至所述数据流选择模块。
9.根据权利要求8所述的转换装置,其特征在于,所述第一属性信息包括:所述SDI格式数据的分辨率信息;
所述数据处理模块包括:数据封装单元和数据处理单元;
所述数据处理模块将所述待传输数据转换成与所述第一属性信息相适应的eDP格式数据,包括:
所述数据封装单元,用于按照eDP协议对所述待传输数据进行封装处理;
所述数据处理单元,用于将所述SDI格式数据的分辨率信息插入经过处理的待传输数据,得到所述与所述第一属性信息相适应的eDP格式数据。
10.根据权利要求9所述的转换装置,其特征在于,所述第三属性信息包括:所述显示设备中数据传输的速率信息;所述数据输出模块包括:通道倾斜单元和串并转换单元;
所述数据输出模块根据预先获得的所述显示设备中数据传输的第三属性信息对所述eDP格式数据进行输出处理,包括:
所述通道倾斜单元,用于对不同发送通道之间的eDP格式数据进行偏斜,并将经过偏斜处理的eDP格式数据发送至所述串并转换单元;
所述串并转换单元,用于对经过偏斜处理的eDP格式数据进行并串转换处理,并按照速率信息进行速率调整处理;
所述数据输出模块根据所述第三属性信息对获得的训练序列数据进行输出处理,包括
所述通道倾斜单元,用于对不同发送通道之间的训练序列数据进行偏斜,并将经过偏斜处理的训练序列数据输出至所述串并转换单元;
所述串并转换单元,用于对经过偏斜处理的训练序列数据进行并串转换处理,并按照速率信息进行速率调整处理。
11.一种SDI接口至eDP接口的数据转换方法,其特征在于,应用于如权利要求1-10任一项所述的SDI接口至eDP接口的数据转换装置,所述方法包括:
数据解析模块获取从所述SDI接口输出的SDI格式数据,对所述SDI格式数据进行解析得到并行的待传输数据和所述SDI格式数据的第一属性信息,并将所述待传输数据和所述第一属性信息存储于所述数据存储模块;
数据控制模块向所述数据获取模块发送数据传输指令;
数据获取模块根据所述数据传输指令从所述数据存储模块获取所述待传输数据和所述第一属性信息,将所述第一属性信息输出至所述数据处理模块,并根据预先获得的所述显示设备中数据传输的第二属性信息将所述待传输数据输出至所述数据处理模块;
所述数据处理模块将所述SDI格式的数据转换成eDP格式的数据,并输出至数据输出模块;
所述数据输出模块对所述eDP格式的数据进行输出处理,并将经过处理的eDP格式的数据输出至显示设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311680674.6A CN117640871A (zh) | 2023-12-07 | 2023-12-07 | 一种SDI接口至eDP接口的数据转换装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311680674.6A CN117640871A (zh) | 2023-12-07 | 2023-12-07 | 一种SDI接口至eDP接口的数据转换装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117640871A true CN117640871A (zh) | 2024-03-01 |
Family
ID=90021517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311680674.6A Pending CN117640871A (zh) | 2023-12-07 | 2023-12-07 | 一种SDI接口至eDP接口的数据转换装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117640871A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205283694U (zh) * | 2015-12-30 | 2016-06-01 | 合肥爱维信息科技有限公司 | 多格式网络移动集成式多看系统 |
CN107659787A (zh) * | 2017-09-28 | 2018-02-02 | 漳州市利利普电子科技有限公司 | 一种超高清sdi显示系统及其方法 |
CN211184115U (zh) * | 2019-12-16 | 2020-08-04 | 长沙湘计海盾科技有限公司 | 一种具有多路视频显示功能的车载显控终端 |
CN111712881A (zh) * | 2017-12-06 | 2020-09-25 | 迈迪凯股份有限公司 | 可处理多种成像格式的成像系统和方法 |
CN112866714A (zh) * | 2020-12-31 | 2021-05-28 | 上海易维视科技有限公司 | 可实现eDP编码/解码/编解码的FPGA系统 |
JP2021145245A (ja) * | 2020-03-12 | 2021-09-24 | Agc株式会社 | 表示システム及び表示方法 |
CN114664226A (zh) * | 2022-04-12 | 2022-06-24 | 中航华东光电有限公司 | 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统 |
CN116136831A (zh) * | 2023-03-03 | 2023-05-19 | 北京智奇科技有限公司 | 一种能够驱动多种显示器的主板 |
-
2023
- 2023-12-07 CN CN202311680674.6A patent/CN117640871A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205283694U (zh) * | 2015-12-30 | 2016-06-01 | 合肥爱维信息科技有限公司 | 多格式网络移动集成式多看系统 |
CN107659787A (zh) * | 2017-09-28 | 2018-02-02 | 漳州市利利普电子科技有限公司 | 一种超高清sdi显示系统及其方法 |
CN111712881A (zh) * | 2017-12-06 | 2020-09-25 | 迈迪凯股份有限公司 | 可处理多种成像格式的成像系统和方法 |
CN211184115U (zh) * | 2019-12-16 | 2020-08-04 | 长沙湘计海盾科技有限公司 | 一种具有多路视频显示功能的车载显控终端 |
JP2021145245A (ja) * | 2020-03-12 | 2021-09-24 | Agc株式会社 | 表示システム及び表示方法 |
CN112866714A (zh) * | 2020-12-31 | 2021-05-28 | 上海易维视科技有限公司 | 可实现eDP编码/解码/编解码的FPGA系统 |
CN114664226A (zh) * | 2022-04-12 | 2022-06-24 | 中航华东光电有限公司 | 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统 |
CN116136831A (zh) * | 2023-03-03 | 2023-05-19 | 北京智奇科技有限公司 | 一种能够驱动多种显示器的主板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838132B2 (ja) | 高速データレートインタフェース | |
US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
US8380912B2 (en) | Transparent repeater device for handling displayport configuration data (DPCD) | |
EP2274679B1 (en) | Multirate transmission system for parallel input data | |
KR102344545B1 (ko) | 영상처리장치 및 그 제어방법 | |
US9330031B2 (en) | System and method for calibration of serial links using a serial-to-parallel loopback | |
GB2309872A (en) | Digital display apparatus | |
CN110581963B (zh) | 一种v-by-one信号转换方法、装置及电子设备 | |
CN111954070A (zh) | 一种基于fpga的视频分辨率转换方法及终端 | |
US9686536B2 (en) | Method and apparatus for aggregation and streaming of monitoring data | |
US11115623B2 (en) | Systems and methods for asymmetric image splitter with line mark memory | |
CN116016823B (zh) | 一种视频注入装置及系统 | |
CN117640871A (zh) | 一种SDI接口至eDP接口的数据转换装置及方法 | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
US20090125954A1 (en) | Streaming video transmission from pc to remote monitor | |
CN113015001B (zh) | 基于fpga的视频帧缓存控制器及其控制方法 | |
CN105516632B (zh) | Lvds视频信号转换为dp1.2视频信号的方法及系统 | |
EP2337420B1 (en) | A packet structure for a mobile display digital interface | |
KR101232057B1 (ko) | 이중 모드 리시버 | |
CN113965702B (zh) | 一种基于国产化平台的多通道视频无缝切换电路及其方法 | |
CN219499433U (zh) | 一种视频控制设备 | |
CN113852448B (zh) | 兼容有源线缆的多种传输速率的装置及其方法 | |
US20240144897A1 (en) | Clock recovery circuit | |
CN112714264B (zh) | 一种基于FPGA的HDM转eDP的接口转换装置及接口转换方法 | |
US9020075B2 (en) | Data signal improvement using signal peak detectors in a receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |