WO2020248838A1 - 显示装置及其驱动方法 - Google Patents

显示装置及其驱动方法 Download PDF

Info

Publication number
WO2020248838A1
WO2020248838A1 PCT/CN2020/093305 CN2020093305W WO2020248838A1 WO 2020248838 A1 WO2020248838 A1 WO 2020248838A1 CN 2020093305 W CN2020093305 W CN 2020093305W WO 2020248838 A1 WO2020248838 A1 WO 2020248838A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
data
pixel
pixel data
interface
Prior art date
Application number
PCT/CN2020/093305
Other languages
English (en)
French (fr)
Inventor
刘弘
高延凯
胡国锋
于明鉴
毕育欣
陈伟
Original Assignee
京东方科技集团股份有限公司
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/972,690 priority Critical patent/US20210183331A1/en
Publication of WO2020248838A1 publication Critical patent/WO2020248838A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data

Definitions

  • the present disclosure relates to the field of display technology, and in particular to a display device and a driving method thereof.
  • a dual-screen display device includes a graphics processor and two display screens.
  • the two display screens are a first display screen and a second display screen.
  • the size specifications of the first display screen and the second display screen are different, based on Due to the constraints of the amount of data and the transmission protocol, in order to drive the first display screen and the second display screen with different sizes and specifications for display, two different interfaces in the graphics processor are usually required.
  • the more interfaces the graphics processor occupies the more transmission protocols are needed for data transmission, and the greater the cost.
  • the more interfaces the graphics processor occupies the more complicated the structure and connection relationship of the display device will be.
  • the present disclosure provides a display device and a driving method thereof.
  • a display device including: a graphics processor, a control circuit, a first display panel, and a second display panel.
  • the graphics processor includes a first interface.
  • the graphics processor is configured to combine the first image data and the second image data to obtain combined image data, and send the combined image data via the first interface.
  • the control circuit includes a second interface and a third interface.
  • the control circuit is configured to receive the combined image data, split the combined image data into first image data and third image data, and send the first image data via the second interface, and send the third image data via the third interface.
  • the third image data is at least partially the same as the second image data.
  • the first display panel is configured to receive first image data and display the first image according to the first image data.
  • the second display panel is configured to receive third image data and display a third image according to the third image data.
  • the first image data includes M first pixel data
  • the second image data includes N second pixel data, where M is an integer greater than 1, and N is an integer greater than M.
  • the graphics processor is configured to replace M pieces of second pixel data located at designated positions among the N pieces of second pixel data with M pieces of first pixel data based on the first mapping relationship, so that NM pieces of second pixel data and M pieces of The first pixel data constitutes combined image data.
  • the first mapping relationship includes: a position mapping relationship between M first pixel data and M second pixel data.
  • control circuit is configured to split the combined image data into M first pixel data and NM second pixel data based on the first mapping relationship, so as to form the first image data from M first pixel data, and
  • the image data to be processed is composed of NM second pixel data and M pixel spaces located at designated positions. Then, for each pixel slot in the above M pixel slots, the pixel data of the pixel slot is determined according to the second pixel data adjacent to the pixel slot in the N-M second pixel data. Then, based on the pixel data of each pixel vacancy, data filling is performed on the designated position in the image data to be processed to obtain the third image data.
  • the M second pixel data at the specified position includes: M second pixel data for the edge position of the display unit of the second display panel.
  • the first image data includes M first pixel data
  • the second image data includes N second pixel data, where M is an integer greater than 1, and N is an integer greater than M.
  • the graphics processor is configured to splice the M first pixel data and the N second pixel data based on the second mapping relationship to obtain combined image data.
  • the second mapping relationship includes: a location mapping relationship of M first pixel data from the first image data to the combined image data, and a location mapping relationship of N second pixel data from the second image data to the combined image data.
  • the control circuit is configured to split the combined image data into M first pixel data and N second pixel data based on the second mapping relationship, so as to form the first image data by the M first pixel data, and the Nth pixel data
  • the two-pixel data constitutes the third image data.
  • the third image data is the same as the second image data.
  • the graphics processor is further configured to compress the combined image data based on a predetermined compression algorithm to obtain compressed data, and send the compressed data to the control circuit via the first interface.
  • the control circuit is also configured to decompress the compressed data based on a decompression algorithm for a predetermined compression algorithm to obtain merged image data.
  • the predetermined compression algorithm includes at least one of the following: a run length encoding algorithm and a fractal compression algorithm.
  • the second interface is a MIPI interface
  • the third interface is an LVDS interface
  • the control circuit also includes: a first control circuit and a second control circuit.
  • the first control circuit is configured to convert the first image data into MIPI format data, and send the MIPI format data to the first display panel via the second interface.
  • the second control circuit is configured to convert the third image data into LVDS format data and generate a timing control signal, and send the LVDS format data and the timing control signal to the second display panel via the third interface.
  • the first control circuit is a bridge integrated circuit
  • the second control circuit is a timing controller
  • the first interface is an eDP interface or an HDMI interface.
  • a method for driving a display device is provided, which is executed by the display device described in any of the above embodiments.
  • the method includes: using a graphics processor to combine the first image data and the second image data to obtain combined image data, and sending the combined image data to a control circuit via a first interface.
  • Use the control circuit to split the combined image data into the first image data and the third image data, and send the first image data to the first display panel via the second interface, and send the third image data to the first display panel via the third interface.
  • the third image data is at least partially the same as the second image data.
  • the first display panel is used to display the first image based on the first image data
  • the second display panel is used to display the third image based on the third image data.
  • the first image data includes M first pixel data
  • the second image data includes N second pixel data, where M is an integer greater than 1, and N is an integer greater than M.
  • the foregoing merging of the first image data and the second image data includes: replacing the M second pixel data located at the specified position in the N second pixel data with M first pixel data based on the first mapping relationship, so as The NM second pixel data and M first pixel data constitute combined image data.
  • the first mapping relationship includes: a position mapping relationship between M first pixel data and M second pixel data.
  • the foregoing splitting the combined image data into the first image data and the third image data includes: splitting the combined image data into M first pixel data and NM second pixel data based on the first mapping relationship, to
  • the first image data is constituted by the M first pixel data
  • the image data to be processed is constituted by the NM second pixel data and M pixel vacancies located at the designated position.
  • the pixel data of the pixel slot is determined according to the second pixel data adjacent to the above-mentioned pixel slot in the N-M second pixel data.
  • data filling is performed on the designated position in the image data to be processed to obtain the third image data.
  • the M second pixel data at the specified position includes: M second pixel data for the edge position of the display unit of the second display panel.
  • the first image data includes M first pixel data
  • the second image data includes N second pixel data, where M is an integer greater than 1, and N is an integer greater than M.
  • the foregoing merging of the first image data and the second image data includes: splicing M pieces of first pixel data and N pieces of second pixel data based on the second mapping relationship to obtain merged image data.
  • the second mapping relationship includes: the location mapping relationship of M first pixel data from the first image data to the combined image data, and the location mapping relationship of N second pixel data from the second image data to the combined image data.
  • the above-mentioned splitting the combined image data into the first image data and the third image data includes: splitting the combined image data into M first pixel data and N second pixel data based on the second mapping relationship, so as to divide the combined image data into M first pixel data and N second pixel data.
  • One pixel data constitutes the first image data
  • N second pixel data constitutes the third image data.
  • the third image data is the same as the second image data.
  • the above method further includes: using a graphics processor to compress the combined image data based on a predetermined compression algorithm to obtain compressed data.
  • the control circuit is used to decompress the compressed data based on the decompression algorithm for the predetermined compression algorithm to obtain the combined image data.
  • the foregoing sending the combined image data to the control circuit via the first interface includes: sending the compressed data to the control circuit via the first interface.
  • the predetermined compression algorithm includes at least one of the following: a run length encoding algorithm and a fractal compression algorithm.
  • the display device utilizes a graphics processor to combine the first image data and the second image data to obtain combined image data, and sends the combined image data to the control circuit through the first interface.
  • the control circuit splits the combined image data into first image data and third image data at least partially identical to the second image data.
  • the control circuit sends the first image data and the third image data to the first display panel and the second display panel, respectively, to realize dual-screen display.
  • This solution only needs to occupy one interface of the graphics processor to drive the first display panel and the second display panel, and only needs to use one transmission protocol, which can reduce the cost of data transmission and simplify the structure and connection of the display device. .
  • Figure 1 shows a schematic structural diagram of a dual-screen display device
  • FIG. 2 shows a schematic structural diagram of a display device according to an embodiment of the present disclosure
  • FIG. 3 shows an exemplary structure diagram of a display device according to an embodiment of the present disclosure
  • FIG. 4 shows an exemplary structure diagram of another display device according to an embodiment of the present disclosure
  • FIG. 5 shows a flowchart of a driving method of a display device according to an embodiment of the present disclosure.
  • FIG. 6 shows an example diagram of a merging process and a splitting process of image data according to an embodiment of the present disclosure
  • FIG. 7 shows an example diagram of another merging process and splitting process of image data according to an embodiment of the present disclosure.
  • Fig. 1 exemplarily shows a schematic structural diagram of a dual-screen display device.
  • a dual-screen display device usually includes a graphics processing unit (GPU) 11, a first control chip 12, a first display panel 13, a second control chip 14 and a second display panel 15.
  • the graphics processor 11, the first control chip 12 and the first display panel 13 are electrically connected in sequence, and the first display panel 13 may include a first driving chip 131 and a first display unit 132.
  • the graphics processor 11, the second control chip 14 and the second display panel 15 are electrically connected in sequence, and the second display panel 15 may include a second driving chip 151 and a second display unit 152.
  • the graphics processor 11 is electrically connected to the first control chip 12 through the interface 1, and sends the image data that the first display panel 13 needs to display to the first control chip 12 through the interface 1.
  • the first control chip 12 sends the image data to be displayed on the first display panel 13 to the first driving chip 131.
  • the first driving chip 131 drives the first display unit 132 for display according to the received image data.
  • the graphics processor 11 is connected to the second control chip 14 through the interface 2, and the image data to be displayed by the second display panel 15 is sent to the second control chip 14 via the interface 2, and the second control chip 14 will receive it
  • the image data of is sent to the second driving chip 151.
  • the second driving chip 151 drives the second display unit 152 for display according to the received image data.
  • the first display panel 13 is a small-sized display panel, such as a 7-inch display panel.
  • the HDMI (High-Definition Multimedia Interface) interface in the graphics processor 11 needs to be occupied, that is, the interface 1 is an HDMI interface.
  • the second display panel 15 is a large-size display panel, such as a 14-inch display panel.
  • an eDP (Embedded DisplayPort, internal digital interface) interface in the graphics processor 11 needs to be occupied, that is, the interface 2 is an eDP interface. Therefore, in the dual-screen display device shown in FIG. 1, in order to drive the first display panel 13 and the second display panel 15 for display, the eDP interface and the HDMI interface in the graphics processor 11 need to be occupied at the same time.
  • the image data of the graphics processor 11 is sent to the first control chip 12 and the second control chip 14 respectively.
  • the protocol is different. The more transmission protocols used, the greater the cost.
  • the graphics processor 11 is electrically connected to the first control chip 12 and the second control chip 14 through two different interfaces. At least two signal wires are required for connection, which makes the structure and connection relationship of the display device more complicated.
  • a display device is provided. Referring to FIG. 2, there is shown a schematic structural diagram of a display device according to an embodiment of the present disclosure.
  • the display device may include: a graphics processor 21, a control circuit 22, a first display panel 23 and a second display panel 24.
  • the control circuit 22 may be a control chip 22, for example.
  • the first display panel 23 may include a first driving chip 231 and a first display unit 232, for example.
  • the second display panel 24 may include a second driving chip 241 and a second display unit 242, for example.
  • the graphics processor 21 includes a first interface and is electrically connected to the control chip 22 via the first interface.
  • the graphics processor 21 is configured to combine the first image data and the second image data to obtain combined image data, and send the combined image data to the control chip 22 via the first interface.
  • the control chip 22 includes a second interface and a third interface.
  • the control chip 22 is electrically connected to the first driving chip 231 via the second interface and is connected to the second driving chip 241 via the third interface.
  • the control chip 22 is configured to split the combined image data into first image data and third image data, where the third image data is at least partially the same as the second image data.
  • the control chip 22 sends the first image data to the first driving chip 231 via the second interface, and sends the third image data to the second driving chip 241 via the third interface.
  • the first driving chip 231 is configured to control the first display unit 231 to display the first image according to the first image data.
  • the second driving chip 241 is configured to control the second display unit 242 to display the third image
  • the display device adds an image data merging function to the graphics processor 21 and provides a control chip 22, and the image data splitting function is added to the control chip 22 accordingly. Therefore, the first image data that needs to be displayed on the first display panel 23 and the second image data that needs to be displayed on the second display panel 24 are combined in the graphics processor 21 to obtain combined image data.
  • the graphics processor 21 sends the combined image data to the control chip 22 via the first interface.
  • the control chip 22 splits the combined image data to obtain the first image data and the third image data that is at least partially the same as the second image data, and then send them to the first driving chip 231 and the second driving chip 241 respectively to drive the first image data.
  • a display unit 232 and a second display unit 242 perform display respectively. Therefore, only one interface in the graphics processor 21 is needed to drive the first display panel 23 and the second display panel 24, and transmit the combined image data of the graphics processor 21 to the control chip 22. Only one protocol is required, which reduces the cost of transmission protocol. In addition, only one control chip 22 is required, and a signal line is needed to connect the graphics processor 21 and the control chip 22, which simplifies the structure and connection relationship of the display device.
  • the third image data and the second image data may be the same or partially different. However, when the third image data is different from the second image data, the third image data is displayed on the second display panel 24 according to the third image data. When the third image is displayed, compared to the second image, only the definition of some positions is reduced, and the display effect is not affected.
  • the first interface can be an eDP interface or an HDMI interface
  • the second interface can be an MIPI (Mobile Industry Processor Interface) interface
  • the third interface can be an LVDS (Low Voltage Differential Signaling) interface.
  • MIPI Mobile Industry Processor Interface
  • LVDS Low Voltage Differential Signaling
  • the graphics processor 21 may include a first merging module 211
  • the control chip 22 may include a first splitting module 221 and a filling module 222.
  • the first merging module 211 is configured to replace the image data at the designated position of the second image data with the first image data to obtain merged image data.
  • the first splitting module 221 is configured to split the combined image data into first image data and image data to be processed.
  • the filling module 222 is configured to perform data filling on the image data to be processed according to the image data at the adjacent position of the designated position to obtain the third image data.
  • the first image data may include M first pixel data
  • the second image data may include N second pixel data.
  • M is an integer greater than 1
  • N is an integer greater than M.
  • the first merging module 211 is configured to determine the M second pixel data located at the specified position based on the first mapping relationship, and replace the M second pixel data located at the specified position among the N second pixel data with the first.
  • the M pieces of first pixel data in the image data form combined image data from the remaining NM pieces of second pixel data in the second image data and the M pieces of first pixel data in the first image data.
  • the first mapping relationship may include: a position mapping relationship between M first pixel data and M second pixel data. According to this embodiment, the combined image data and the second image data have the same amount of data, and the subsequent transmission bandwidth will not be increased.
  • the graphics processor 21 sends the combined image data to the control circuit 22 via the first interface, and the control circuit 22 splits the combined image data.
  • the first splitting module 221 in the control circuit 22 may be configured to determine the positions of M first pixel data and the positions of N-M second pixel data in the combined image data based on the first mapping relationship.
  • the combined image data can be split into M first pixel data and N-M second pixel data.
  • the first image data is composed of M first pixel data
  • the to-be-processed image data is composed of N-M second pixel data and M pixel spaces located at designated positions.
  • the filling module 222 in the control circuit 22 may be configured to determine, for each pixel vacancy in the M pixel vacancies of the image data to be processed, according to the second pixel data adjacent to the pixel vacancy in the NM second pixel data The pixel data of this pixel slot.
  • the pixel data of each of the M pixel vacancies in the image to be processed can be determined.
  • data filling is performed on the designated position in the image data to be processed to obtain the third image data.
  • the third image data divided by the control circuit 22 and the second image data have different pixel data at the specified position.
  • the following scheme can be adopted to fill the data at the specified position .
  • a second pixel data located adjacent to the pixel slot can be directly used as the second pixel data of the pixel slot.
  • the control circuit 22 may also perform interpolation calculations based on a plurality of second pixel data located adjacent to the pixel vacancy to obtain the pixel data of the pixel vacancy.
  • the pixel data located at the designated position and the pixel data located at the non-designated position in the third image data can be smoothed, thereby reducing the influence of the filling data on the display effect.
  • the image data at the designated position may be the image data at the non-visual center frame, and the image data at the non-visual center frame may be It is understood as: the image data located at the edge of the display unit when the image data is displayed on the display unit.
  • the M second pixel data located at the specified position in the second image data may include: the second pixel data of the first row, the 1080th row of pixels Data, the second pixel data of the first column, and the second pixel data of the 1092th column.
  • the graphics processor 21 is provided with a first merging module 211
  • the control chip 22 is provided with a first splitting module 221 and a filling module 222.
  • the merging algorithm of the first merging module 211 is the same as that of the first splitting module.
  • the splitting algorithm of the sub-module 221 matches.
  • the first merging module 211 replaces the image data at the designated position of the second image data with the first image data to obtain merged image data, and the merged image data has the same size as the second image data.
  • the graphics processor 21 sends the combined image data to the control chip 22 via the first interface.
  • the first splitting module 221 in the control chip 22 splits the combined image data into first image data and image data to be processed. It refers to the image data remaining after the first image data is removed from the merged image data. Compared with the second image data, the image data to be processed lacks image data at the specified position. Therefore, the filling module 222 needs to fill the image data to be processed with the image data at the adjacent position of the specified position to obtain the third image data.
  • Image data is a graphics processor 21 via the first interface.
  • the first splitting module 221 in the control chip 22 splits the combined image data into first image data and image data to be processed. It refers to the image data remaining after the first image data is removed from the merged image data. Compared with the second
  • the second image data and the third image data are the same at the non-designated position, but are different at the designated position.
  • the graphics processor 21 replaces the image data at the designated position of the second image data with the first image data
  • the image data at the non-visual center frame may be replaced.
  • the image data at the adjacent position of the specified position Perform data filling on the image data to be processed to obtain the third image data.
  • the third image data only reduces the definition at the specified position.
  • the second display panel 24 displays the third image according to the third image data, it does not affect the display effect of the third image, and the display effect of the third image can be as close as possible The display effect of the second image.
  • the graphics processor 21 transmits the combined image data to the control chip 22, the amount of data transmission is reduced, thereby increasing the data transmission rate.
  • the graphics processor 21 may include a second merging module 212
  • the control chip 22 may include a second splitting module 223.
  • the second merging module 212 is configured to add the first image data to any position of the second image data to obtain merged image data.
  • the second splitting module 223 is configured to split the merged image data into first image data and third image data. At this time, the third image data is the same as the second image data, and a lossless merging and splitting process can be realized.
  • the first image data may include M first pixel data
  • the second image data may include N second pixel data, where M is an integer greater than 1, and N is an integer greater than M.
  • the second merging module 212 in the graphics processor 21 is configured to determine the splicing position based on the second mapping relationship, and splice M first pixel data and N second pixel data to obtain merged image data.
  • the second mapping relationship may include: a location mapping relationship of M first pixel data from the first image data to the combined image data, and a location mapping relationship of N second pixel data from the second image data to the combined image data.
  • the second splitting module 223 in the control circuit 22 may be configured to split the combined image data into M first pixel data and N second pixel data based on the second mapping relationship.
  • the first image data is composed of M first pixel data
  • the third image data is composed of N second pixel data
  • the third image data is the second image data.
  • a second merging module 212 is provided in the graphics processor 21, a second splitting module 223 is provided in the control chip 22, the merging algorithm of the second merging module 212 and the splitting algorithm of the second splitting module 223 are provided. Match.
  • the second merging module 212 adds the first image data to any position of the second image data, such as before or after adding the first image data, to obtain the combined image data.
  • the size of the combined image data is equal to the first image data.
  • the sum of the size of the image data and the second image data, the combined image data is sent to the control chip 22 through the first interface, and the second splitting module 223 splits the combined image data to obtain the first image data and
  • the third image data, and the third image data is the same as the second image data, that is, the image data after splitting is exactly the same as the image data before merging.
  • the graphics processor 21 may further include a compression module 213, and the control chip 22 may further include a decompression module 224.
  • the compression module 213 is configured to compress the combined image data based on a predetermined compression algorithm to obtain compressed data.
  • the decompression module 224 is configured to decompress the compressed data based on a decompression algorithm for a predetermined compression algorithm to obtain merged image data.
  • the foregoing predetermined compression algorithm may be, for example, a Run Length Encoding (RLE) algorithm or a Fractal Compression (Fractal Compression) algorithm, etc., which is not limited here.
  • a compression module 213 is provided in the graphics processor 21, and a decompression module 224 is provided in the control chip 22. Perform run-length encoding compression on the combined image data to obtain compressed data, send the compressed data to the control chip 22 through the first interface, and decompress the compressed data through the decompression module 224 in the control chip 22 to obtain the combined image data.
  • Image data is provided in the graphics processor 21, and a decompression module 224 in the control chip 22.
  • Run-length encoding compression specifically refers to: using two bytes to represent adjacent pixels with the same color value in each row of pixels in the image data, the first byte represents the count value, which is used to represent the number of repetitions of the pixel, and the second Bytes represent the color value of a specific pixel. For example, if the color value of one row of pixels in the image data is RRRRGGBBB, the compressed data obtained after using run-length coding compression is 4R2G3B. Decompress the compressed data 4R2G3B to get the merge After the image data RRRRGGBBB.
  • Run length encoding compression is a lossless compression method, which reduces the amount of data transmission between the graphics processor 21 and the control chip 22 and increases the data transmission rate without loss of image data.
  • the control chip 22 further includes a first control circuit 225 and a second control circuit 226.
  • the first control circuit 225 may be, for example, a Bridge Integrated Circuit (Bridge IC).
  • the second control circuit 226 may be, for example, a timing controller (Timer Control Register, TCON for short).
  • the first control circuit 225 is configured to convert the first image data into MIPI format data.
  • the second control circuit 226 is configured to convert the third image data into LVDS format data and generate a timing control signal.
  • the control circuit 22 splits the merged image data through the first splitting module 221 and the filling module 222, or through the second splitting module 223, to obtain the first image data and the third image data. Then, the control circuit 22 transmits the first image data to the first control circuit 225, and transmits the third image data to the second control circuit 226.
  • the first control module 225 converts the first image data into MIPI format data, and sends the MIPI format data to the first driving chip 231 via the second interface.
  • the second control circuit 226 converts the third image data into LVDS format data, generates a timing control signal, and sends the LVDS format data and the timing control signal to the second driving chip 241 via the third interface.
  • the first driving chip 231 may be a DDIC (Display Driver IC, display driving chip), which integrates a timing control function.
  • the first driving chip 231 controls the first display unit 232 to display the first image according to the first image data.
  • the second driving chip 241 is a general driving chip and does not have a timing control function. Therefore, the second driving chip 24 needs to control the second display unit 242 to display the third image according to the third image data and the timing control signal sent by the second control module 226.
  • timing control signal includes the timing control signal required by the scan driving circuit and the data driving circuit of the display screen.
  • the size specifications of the first display panel 23 and the second display panel 24 in the dual-screen display device of the embodiment of the present disclosure may be the same or different.
  • the embodiment of the present disclosure does not limit this.
  • the first display panel 23 and /Or the second display panel 24 may also have a touch function.
  • the first image data and the second image data are combined by a graphics processor, and the combined image data is sent to the control chip via the first interface.
  • the control chip splits the combined image data into first image data and third image data, and sends the first image data to the first drive chip via the second interface, and sends the third image data to the second driver via the third interface.
  • Driver chip controls the first display unit to display the first image according to the first image data
  • the second driving chip controls the second display unit to display the third image according to the third image data.
  • a method for driving a display device is proposed.
  • the method can be executed by the display device as shown in FIGS. 2 to 4.
  • the exemplary structure of the display device has been described in detail above, and will not be repeated here. .
  • FIG. 5 a flowchart of a driving method of a display device according to an embodiment of the present disclosure is shown, which may specifically include the following steps.
  • step S501 the first image data and the second image data are combined by a graphics processor to obtain combined image data, and the combined image data is sent to the control circuit via the first interface.
  • step S501 may include step A1: replacing the image data at the designated position of the second image data with the first image data to obtain the merged image data.
  • This step may be performed by the first merging module in the graphics processor according to an embodiment of the present disclosure.
  • the first image data 601 includes M first pixel data
  • the second image data 602 includes N second pixel data.
  • M is an integer greater than 1
  • N is an integer greater than M.
  • the foregoing process of merging the first image data and the second image data may include: replacing the M second pixel data located at the designated position 603 (for example, the shaded area) among the N second pixel data with the first mapping relationship with The M first pixel data forms the combined image data 604 by NM second pixel data and M first pixel data.
  • the first mapping relationship includes: the position mapping relationship between M first pixel data and M second pixel data.
  • step S501 includes step B1: adding the first image data to any position of the second image data, such as before or after adding the first image data, to obtain a merged image data.
  • the foregoing process of merging the first image data and the second image data may include: splicing M first pixel data 701 and N second pixel data 702 based on the second mapping relationship.
  • the second mapping relationship includes: the location mapping relationship of M first pixel data from the first image data to the combined image data, and the location mapping relationship of N second pixel data from the second image data to the combined image data. This step may be executed by the second merging module in the graphics processor according to an embodiment of the present disclosure.
  • Step S502 Use the control circuit to split the combined image data into first image data and third image data, and send the first image data to the first display panel via the second interface, and send the third image data Send to the second display panel via the third interface.
  • step 502 may include step A2 and step A3:
  • Step A2 Split the combined image data into first image data and image data to be processed.
  • Step A3 Perform data filling on the image data to be processed according to the image data at the adjacent position of the designated position to obtain third image data.
  • the steps A2 to A3 may be executed by the first splitting module in the control circuit according to the embodiment of the present disclosure.
  • the combined image data 604 is split into the first image data 601 and the image data 605 to be processed.
  • the first image data 601 includes M first pixel data
  • the to-be-processed image data 605 includes N-M second pixel data and M pixel vacancies located at designated positions.
  • the pixel data of each pixel slot is determined according to the second pixel data of the adjacent position of each pixel slot. Then, based on the pixel data of each pixel vacancy, data is filled in the designated position in the image data to be processed 605 to obtain the third image data.
  • step 502 may include step B2: split the combined image data into first image data and third image data.
  • the third image data is exactly the same as the second image data before merging. This step may be performed by the second splitting module in the control circuit according to the embodiment of the present disclosure.
  • the combined image data 703 can be directly split into the first image data 701 and the third image data, and the third image data is the second image data 702.
  • Step 503 Use the first display panel to display the first image according to the first image data.
  • Step 504 Use the second display panel to display a third image according to the third image data.
  • the combined image data before using the graphics processor to send the combined image data to the control circuit, in order to increase the transmission rate of the first interface, the combined image data may be compressed based on a predetermined compression algorithm to obtain compressed data.
  • the compressed data is sent to the control circuit via the first interface, and the control circuit processes the compressed data based on the corresponding decompression algorithm to obtain combined image data.
  • the subsequent control circuit splits the combined image data.
  • the predetermined compression algorithm may include, for example, at least one of the following: a run length encoding algorithm and a fractal compression algorithm.
  • the first image data and the second image data are combined via a graphics processor, and the combined image data is sent to the control chip via the first interface.
  • the control chip splits the combined image data into first image data and third image data, and sends the first image data to the first drive chip via the second interface, and sends the third image data to the The second driver chip.
  • the first driving chip controls the first display screen to display the first image according to the first image data.
  • the second driving chip controls the second display screen to display the third image according to the third image data.
  • the combined image data can be sent to the control chip through an interface, and then the combined image can be processed through the control chip Split and send to the first driving chip and the second driving chip to drive the first display screen and the second display screen for display. Therefore, only one interface of the graphics processor is needed to drive the first display panel and the second display panel, and only one transmission protocol is required for data transmission via one interface of the graphics processor, which reduces The cost brought by the transmission protocol, at the same time, simplifies the structure and connection relationship of the display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本公开提供了一种显示装置及其驱动方法，涉及显示技术领域。本公开通过利用处理器将第一图像数据和第二图像数据进行合并，通过一个接口就可以将合并图像数据发送至控制电路，再通过控制电路对合并图像数据进行拆分，并将拆分得到的第一图像数据和第三图像数据分别发送至第一显示面板和第二显示面板，以驱动第一显示面板和第二显示面板进行显示。其中，第三图像数据与第二图像数据至少部分相同。

Description

显示装置及其驱动方法
本申请要求于2019年6月12日提交的、申请号为201910507418.4的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开涉及显示技术领域，特别是涉及一种显示装置及其驱动方法。
背景技术
随着显示技术的不断发展，双屏显示逐渐成为了显示领域的一个重要发展方向，通过两个显示屏进行显示，能给用户带来更好的体验效果。
目前，双屏显示装置包括一个图形处理器和两个显示屏，两个显示屏分别为第一显示屏和第二显示屏，当第一显示屏和第二显示屏的尺寸规格不同时，基于数据量和传输协议的约束，为了驱动尺寸规格不同的第一显示屏和第二显示屏进行显示，通常需要占用图形处理器中的两个不同的接口。图形处理器占用的接口越多，进行数据传输所需的传输协议也越多，花费的成本越大。且图形处理器占用的接口越多，会导致显示装置的结构和连接关系较为复杂。
发明内容
本公开提供一种显示装置及其驱动方法。
根据本公开的一个方面，提供了一种显示装置，包括：图形处理器、控制电路、第一显示面板和第二显示面板。图形处理器包括第一接口。图形处理器被配置为将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并经由第一接口发送合并图像数据。控制电路包括第二接口和第三接口。控制电路被配置为接收合并图像数据，将合并图像数据拆分成第一图像数据和第三图像数据，并经由第二接口发送第一图像数据，以及经由第三接口发送第三图像数据。其中，第三图像数据与第二图像数据至少部分相同。第一显示面板被配置为接收第一图像数据，并根据第一图像数据显示第一图像。第二显示面板被配置为接收第三图像数据，并根据第三图像数据显示第三图像。
例如，第一图像数据包括M个第一像素数据，第二图像数据包括N个第二像素数 据，M为大于1的整数，N为大于M的整数。图形处理器被配置为基于第一映射关系将N个第二像素数据中位于指定位置处的M个第二像素数据替换为M个第一像素数据，以由N-M个第二像素数据和M个第一像素数据构成合并图像数据。第一映射关系包括：M个第一像素数据和M个第二像素数据之间的位置映射关系。
例如，控制电路被配置为基于第一映射关系将合并图像数据拆分成M个第一像素数据和N-M个第二像素数据，以由M个第一像素数据构成所述第一图像数据，并由N-M个第二像素数据和位于指定位置处的M个像素空位构成待处理图像数据。然后，针对上述M个像素空位中的每个像素空位，根据N-M个第二像素数据中与该像素空位相邻的第二像素数据，确定该像素空位的像素数据。接着，基于每个像素空位的像素数据对待处理图像数据中的指定位置进行数据填充，以得到第三图像数据。
例如，指定位置处的M个第二像素数据包括：针对第二显示面板的显示单元的边缘位置的M个第二像素数据。
例如，第一图像数据包括M个第一像素数据，第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数。图形处理器被配置为基于第二映射关系将M个第一像素数据与N个第二像素数据进行拼接，以得到合并图像数据。第二映射关系包括：M个第一像素数据从第一图像数据至合并图像数据的位置映射关系，以及N个第二像素数据从第二图像数据至合并图像数据的位置映射关系。控制电路被配置为基于第二映射关系将合并图像数据拆分成M个第一像素数据和N个第二像素数据，以由M个第一像素数据构成第一图像数据，并由N个第二像素数据构成第三图像数据。此时第三图像数据与第二图像数据相同。
例如，图形处理器还被配置为基于预定压缩算法，对合并图像数据进行压缩，以得到压缩数据，并将压缩数据经由第一接口发送至控制电路。控制电路还被配置为基于针对预定压缩算法的解压缩算法，对压缩数据进行解压缩，以得到合并图像数据。
例如，预定压缩算法包括如下至少一项：行程长度编码算法和分形压缩算法。
例如，第二接口为MIPI接口，第三接口为LVDS接口。控制电路还包括：第一控制电路和第二控制电路。第一控制电路被配置为将第一图像数据转化为MIPI格式数据，并将MIPI格式数据经由第二接口发送至第一显示面板。第二控制电路被配置为将第三图像数据转化为LVDS格式数据并生成时序控制信号，并将LVDS格式数据与时序控制信号经由第三接口发送至第二显示面板。
例如，第一控制电路为桥集成电路，第二控制电路为时序控制器。
例如，第一接口为eDP接口或HDMI接口。
根据本公开的另一方面，提供了一种显示装置的驱动方法，由上述任一实施例所述的显示装置执行。该方法包括：利用图形处理器将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并将合并图像数据经由第一接口发送至控制电路。利用控制电路将合并图像数据拆分成第一图像数据和第三图像数据，并将第一图像数据经由第二接口发送至第一显示面板，以及将第三图像数据经由第三接口发送至第二显示面板。其中，第三图像数据与第二图像数据至少部分相同。利用第一显示面板根据第一图像数据显示第一图像，并且利用第二显示面板根据第三图像数据显示第三图像。
例如，第一图像数据包括M个第一像素数据，第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数。上述将第一图像数据和第二图像数据进行合并包括：基于第一映射关系将N个第二像素数据中位于指定位置处的M个第二像素数据替换为M个第一像素数据，以由N-M个第二像素数据和M个第一像素数据构成合并图像数据。第一映射关系包括：M个第一像素数据和M个第二像素数据之间的位置映射关系。
例如，上述将合并图像数据拆分成第一图像数据和第三图像数据包括：基于所述第一映射关系将合并图像数据拆分成M个第一像素数据和N-M个第二像素数据，以由所述M个第一像素数据构成第一图像数据，并由N-M个第二像素数据和位于指定位置处的M个像素空位构成待处理图像数据。针对M个像素空位中的每个像素空位，根据N-M个第二像素数据中与上述该像素空位相邻的第二像素数据，确定该像素空位的像素数据。并基于各该像素空位的像素数据对待处理图像数据中的指定位置进行数据填充，以得到第三图像数据。
例如，指定位置处的M个第二像素数据包括：针对第二显示面板的显示单元的边缘位置的M个第二像素数据。
例如，第一图像数据包括M个第一像素数据，第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数。上述将第一图像数据和第二图像数据进行合并包括：基于第二映射关系将M个第一像素数据与N个第二像素数据进行拼接，以得到合并图像数据。第二映射关系包括：M个第一像素数据从第一图像数据至合并图像数据的位置映射关系，以及N个第二像素数据从第二图像数据至合并图像数据的位置 映射关系。上述将合并图像数据拆分成第一图像数据和第三图像数据包括：基于第二映射关系将合并图像数据拆分成M个第一像素数据和N个第二像素数据，以由M个第一像素数据构成第一图像数据，并由N个第二像素数据构成第三图像数据。此种情况下，第三图像数据与第二图像数据相同。
例如，上述方法还包括：利用图形处理器基于预定压缩算法，对合并图像数据进行压缩，以得到压缩数据。并且，利用控制电路基于针对预定压缩算法的解压缩算法，对压缩数据进行解压缩，以得到合并图像数据。上述将合并图像数据经由第一接口发送至控制电路包括：将压缩数据经由第一接口发送至控制电路。
例如，预定压缩算法包括如下至少一项：行程长度编码算法和分形压缩算法。
本公开提供的显示装置利用图形处理器将第一图像数据和第二图像数据进行合并得到合并图像数据，并将合并图像数据通过第一接口发送至控制电路。控制电路将合并图像数据拆分成第一图像数据以及与第二图像数据至少部分相同的第三图像数据。控制电路将第一图像数据和第三图像数据分别发送至第一显示面板和第二显示面板，以实现双屏显示。该方案仅需要占用图形处理器的一个接口就能实现对第一显示面板和第二显示面板的驱动，仅需使用一种传输协议，可以降低数据传输成本，同时简化显示装置的结构和连接关系。
附图说明
图1示出了一种双屏显示装置的结构示意图；
图2示出了本公开实施例的一种显示装置的结构示意图；
图3示出了本公开实施例的一种显示装置的示例结构示意图；
图4示出了本公开实施例的另一种显示装置的示例结构示意图；
图5示出了本公开实施例的一种显示装置的驱动方法的流程图。
图6示出了本公开实施例的一种图像数据的合并过程和拆分过程的示例图；
图7示出了本公开实施例的另一种图像数据的合并过程和拆分过程的示例图。
具体实施方式
为使本公开的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本公开作进一步详细的说明。
图1示例性地示出了一种双屏显示装置的结构示意图。如图1所示，双屏显示装置通常包括：图形处理器(GPU)11、第一控制芯片12、第一显示面板13、第二控制芯片14和第二显示面板15。图形处理器11、第一控制芯片12和第一显示面板13依次电连接，第一显示面板13可以包括第一驱动芯片131和第一显示单元132。图形处理器11、第二控制芯片14和第二显示面板15依次电连接，第二显示面板15可以包括第二驱动芯片151和第二显示单元152。
由于第一显示面板13和第二显示面板15的尺寸规格不同，基于行业标准，在数据量和传输协议的约束下，为了驱动尺寸规格不同的第一显示面板13和第二显示面板15进行显示，需要占用图形处理器11中的两个不同的接口。如接口1和接口2。图形处理器11通过接口1与第一控制芯片12电连接，经由接口1将第一显示面板13需要显示的图像数据发送至第一控制芯片12。第一控制芯片12将第一显示面板13需要显示的图像数据发送至第一驱动芯片131。第一驱动芯片131根据接收到的图像数据驱动第一显示单元132进行显示。相应地，图形处理器11通过接口2与第二控制芯片14连接，经由接口2将第二显示面板15需要显示的图像数据发送至第二控制芯片14，再由第二控制芯片14将接收到的图像数据发送至第二驱动芯片151。第二驱动芯片151根据接收到的图像数据驱动第二显示单元152进行显示。
例如，第一显示面板13为小尺寸的显示面板，如7寸的显示面板。为了驱动小尺寸的第一显示面板13进行显示，需要占用图形处理器11中的HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)接口，即接口1为HDMI接口。例如，第二显示面板15为大尺寸的显示面板，如14寸的显示面板。为了驱动大尺寸的第二显示面板15进行显示，需要占用图形处理器11中的eDP(Embedded DisplayPort，内部数字接口)接口，即接口2为eDP接口。因此，图1所示的双屏显示装置中，为了驱动第一显示面板13和第二显示面板15进行显示，需要同时占用图形处理器11中的eDP接口和HDMI接口。
当图形处理器11与第一控制芯片12和第二控制芯片14之间的接口不同时，将图形处理器11的图像数据分别发送至第一控制芯片12和第二控制芯片14所需的传输协议不同，使用的传输协议越多，花费的成本越大。此外，图形处理器11通过两个不同的接口分别电连接第一控制芯片12和第二控制芯片14，需要至少两根信号线进行连接，使得显示装置的结构和连接关系较为复杂。
根据本公开实施例，提出了一种显示装置。参照图2，示出了本公开实施例的一种显示装置的结构示意图。
如图2所示，根据本公开实施例的显示装置可以包括：图形处理器21、控制电路22、第一显示面板23和第二显示面板24。示例性地，控制电路22例如可以为控制芯片22。第一显示面板23例如可以包括第一驱动芯片231和第一显示单元232。第二显示面板24例如可以包括第二驱动芯片241和第二显示单元242。
图形处理器21包括第一接口，并经由第一接口与控制芯片22电连接。图形处理器21被配置为将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并将合并图像数据经由第一接口发送至控制芯片22。控制芯片22包括第二接口和第三接口，控制芯片22经由第二接口与第一驱动芯片231电连接以及经由第三接口与第二驱动芯片241连接。控制芯片22被配置为将合并图像数据拆分成第一图像数据和第三图像数据，其中第三图像数据与第二图像数据至少部分相同。控制芯片22将第一图像数据经由第二接口发送至第一驱动芯片231，以及将第三图像数据经由第三接口发送至第二驱动芯片241。第一驱动芯片231被配置为根据第一图像数据控制第一显示单元231显示第一图像。第二驱动芯片241被配置为根据第三图像数据控制第二显示单元242显示第三图像。
可以理解，根据本公开实施例的显示装置在图形处理器21中增加图像数据合并功能，并设置一个控制芯片22，在控制芯片22中相应增加图像数据拆分功能。从而在图形处理器21中将第一显示面板23需要显示的第一图像数据和第二显示面板24需要显示的第二图像数据进行合并，得到合并图像数据。图形处理器21将合并图像数据经由第一接口发送至控制芯片22。控制芯片22将合并图像数据进行拆分，得到第一图像数据以及与第二图像数据至少部分相同的第三图像数据，再分别发送至第一驱动芯片231和第二驱动芯片241，以驱动第一显示单元232和第二显示单元242分别进行显示。因此，仅需要占用图形处理器21中的一个接口，就可以实现对第一显示面板23和第二显示面板24的驱动，将图形处理器21的合并图像数据传输至控制芯片22所需的传输协议也只需要一种，降低了传输协议带来的花费成本。此外，只需要设置一个控制芯片22，且需要一个信号线就可以连接图形处理器21和控制芯片22，简化了显示装置的结构和连接关系。
需要说明的是，第三图像数据与第二图像数据可以相同，也可以有部分不同，但是， 当第三图像数据与第二图像数据不同时，在第二显示面板24上根据第三图像数据显示第三图像时，相对于第二图像，只是部分位置的清晰度有所降低，并不影响显示效果。
例如，第一接口可以为eDP接口或HDMI接口，第二接口可以为MIPI(Mobile Industry Processor Interface，移动产业处理器接口)接口，第三接口可以为LVDS(Low Voltage Differential Signaling，低压差分信号)接口。以上仅为示例，可以根据实际需要对以上各接口的类型进行选择，在此不做限制。
在本公开一种实施例中，可以提供一种图像数据的合并及相应的拆分方案。如图3所示，图形处理器21可以包括第一合并模块211，控制芯片22可以包括第一拆分模块221和填充模块222。
第一合并模块211被配置为将第二图像数据的指定位置处的图像数据替换为第一图像数据，以得到合并图像数据。第一拆分模块221被配置为将合并图像数据拆分成第一图像数据和待处理图像数据。填充模块222被配置为根据指定位置的相邻位置处的图像数据，对待处理图像数据进行数据填充，以得到第三图像数据。
示例性地，第一图像数据可以包括M个第一像素数据，第二图像数据可以包括N个第二像素数据。在本例中假设第一显示面板的尺寸小于第二显示面板的尺寸，故设置M为大于1的整数，N为大于M的整数。第一合并模块211被配置为基于第一映射关系确定位于指定位置处的M个第二像素数据，并将N个第二像素数据中位于指定位置处的M个第二像素数据替换为第一图像数据中的M个第一像素数据，以由第二图像数据中剩余的N-M个第二像素数据和第一图像数据中的M个第一像素数据构成合并图像数据。其中，第一映射关系可以包括：M个第一像素数据和M个第二像素数据之间的位置映射关系。根据本实施例，合并图像数据与第二图像数据具有相同的数据量，不会增加占用后续传输带宽。
图形处理器21将上述合并图像数据经由第一接口发送至控制电路22，由控制电路22对合并图像数据进行拆分。例如控制电路22中的第一拆分模块221可以被配置为基于第一映射关系确定合并图像数据中M个第一像素数据的位置以及N-M个第二像素数据的位置。从而可以将合并图像数据拆分成M个第一像素数据和N-M个第二像素数据。以由M个第一像素数据构成第一图像数据，由N-M个第二像素数据和位于指定位置处的M个像素空位构成待处理图像数据。控制电路22中的填充模块222可以被配置为针对待处理图像数据的M个像素空位中的每个像素空位，根据N-M个第二像素数据中与 该像素空位相邻的第二像素数据，确定该像素空位的像素数据。从而可以确定待处理图像中M个像素空位各自的像素数据。然后基于该M个像素空位各自的像素数据对待处理图像数据中的指定位置进行数据填充，以得到第三图像数据。依据本实施例，控制电路22拆分得到的第三图像数据与第二图像数据在指定位置处的像素数据不同。
在本公开的一个实施例中，为使得后续第二显示面板针对第三图像数据的显示效果尽量接近第二显示面板针对第二图像数据的显示效果，可以采取如下方案进行指定位置处的数据填充。示例性地，控制电路22在确定各个像素空位的像素数据时，针对一个像素空位，可以将位于该像素空位的相邻位置的一个第二像素数据直接作为该像素空位的第二像素数据。在其他实施例中，控制电路22也可以根据位于该像素空位的相邻位置的多个第二像素数据进行插值计算，以计算得到该像素空位的像素数据。依据以上实施例，可以将第三图像数据中位于指定位置处的像素数据和位于非指定位置处的像素数据平滑化，从而降低填充数据对于显示效果的影响。
根据本公开的实施例，为进一步降低在指定位置处填充数据对显示效果所造成的影响，指定位置处的图像数据可以为非视觉中心画面处的图像数据，非视觉中心画面处的图像数据可以理解为：在显示单元上显示图像数据时，位于显示单元边缘位置处的图像数据。例如，第二显示面板的尺寸为1092像素×1080像素，则上述第二图像数据中位于指定位置处的M个第二像素数据可以包括：第1行的第二像素数据，第1080行的像素数据，第1列的第二像素数据，以及第1092列的第二像素数据。
可以理解，上述实施例在图形处理器21中设置有第一合并模块211，在控制芯片22中设置有第一拆分模块221和填充模块222，第一合并模块211的合并算法与第一拆分模块221的拆分算法相匹配。
第一合并模块211利用第一图像数据替换第二图像数据的指定位置处的图像数据，得到合并图像数据，该合并图像数据与第二图像数据的大小相同。图形处理器21经由第一接口将合并图像数据发送至控制芯片22，控制芯片22中的第一拆分模块221将合并图像数据拆分成第一图像数据和待处理图像数据，待处理图像数据指的是从合并后的图像数据中拆出第一图像数据剩余的图像数据。由于待处理图像数据相对于第二图像数据，在指定位置处缺少图像数据，因此，需要填充模块222根据指定位置的相邻位置处的图像数据，对待处理图像数据进行数据填充，以得到第三图像数据。
需要说明的是，第二图像数据与第三图像数据在非指定位置处相同，在指定位置处 有所不同。在图形处理器21利用第一图像数据替换第二图像数据的指定位置处的图像数据时，可替换非视觉中心画面处的图像数据。通常，显示面板在显示图像时，人眼观看的区域为视觉中心画面处的区域，而非视觉中心画面处的区域人眼通常不会注意，因此，根据指定位置的相邻位置处的图像数据，对待处理图像数据进行数据填充，得到第三图像数据。第三图像数据只是降低了指定位置处的清晰度，在第二显示面板24根据第三图像数据显示第三图像时，不影响第三图像的显示效果，且第三图像的显示效果可以尽量接近第二图像的显示效果。
因此，在不影响第一图像和第三图像的显示效果的前提下，图形处理器21在将合并图像数据传输至控制芯片22时，降低了数据传输量，从而提高了数据传输速率。
在本公开的另一种实施例中，可以提供另一种图像数据的合并及相应的拆分方案。如图4所示，图形处理器21可以包括第二合并模块212，控制芯片22可以包括第二拆分模块223。第二合并模块212被配置为将第一图像数据添加至第二图像数据的任意位置处，得到合并图像数据。第二拆分模块223被配置为将合并图像数据拆分成第一图像数据和第三图像数据。此时，第三图像数据与第二图像数据相同，可以实现无损合并和拆分过程。
示例性地，第一图像数据可以包括M个第一像素数据，第二图像数据可以包括N个第二像素数据，M为大于1的整数，N为大于M的整数。图形处理器21中的第二合并模块212被配置为基于第二映射关系确定拼接位置，将M个第一像素数据与N个第二像素数据进行拼接，以得到合并图像数据。其中第二映射关系可以包括：M个第一像素数据从第一图像数据至合并图像数据的位置映射关系，以及N个第二像素数据从第二图像数据至合并图像数据的位置映射关系。相应地，控制电路22中的第二拆分模块223可以被配置为基于第二映射关系将合并图像数据拆分成M个第一像素数据和N个第二像素数据。以由M个第一像素数据构成第一图像数据，并由N个第二像素数据构成所述第三图像数据，该第三图像数据即为第二图像数据。
可以理解，在图形处理器21中设置有第二合并模块212，在控制芯片22中设置有第二拆分模块223，第二合并模块212的合并算法和第二拆分模块223的拆分算法相匹配。
第二合并模块212将第一图像数据添加至第二图像数据的任意位置处，如添加至第一图像数据之前或之后，得到合并后的图像数据，该合并后的图像数据的大小等于第一 图像数据和第二图像数据的大小之和，通过第一接口将合并后的图像数据发送至控制芯片22，第二拆分模块223对合并后的图像数据进行拆分，得到第一图像数据和第三图像数据，且第三图像数据与第二图像数据相同，即拆分后的图像数据与合并前的图像数据完全相同。
根据本公开的实施例，如图3和图4所示，图形处理器21还可以包括压缩模块213，控制芯片22还可以包括解压缩模块224。压缩模块213被配置为基于预定压缩算法对合并图像数据进行压缩，以得到压缩数据。解压缩模块224被配置为基于针对预定压缩算法的解压缩算法，对压缩数据进行解压缩，以得到合并图像数据。上述预定压缩算法例如可以是行程长度编码(Run Length Encoding，简称RLE)算法或者分形压缩(Fractal Compression)算法等，在此不做限制。
为了降低图形处理器21与控制芯片22之间的数据传输量，提高数据传输速率，在图形处理器21中设置有压缩模块213，在控制芯片22中设置有解压缩模块224，通过压缩模块213对合并后的图像数据进行行程长度编码压缩，得到压缩数据，将压缩数据通过第一接口发送至控制芯片22，通过控制芯片22中的解压缩模块224对压缩数据进行解压缩，得到合并后的图像数据。
行程长度编码压缩具体指的是：将图像数据中每行像素中颜色值相同的相邻像素用两个字节表示，第一个字节表示计数值，用于表示像素的重复次数，第二个字节表示具体像素的颜色值，例如，图像数据中的其中一行像素的颜色值为RRRRGGBBB，则采用行程长度编码压缩后得到的压缩数据为4R2G3B，对压缩数据4R2G3B进行解压缩，可得到合并后的图像数据RRRRGGBBB。
行程长度编码压缩是一种无损压缩方式，在不损失图像数据的前提下，降低图形处理器21与控制芯片22之间的数据传输量，提高数据传输速率。
如图3和图4所示，控制芯片22还包括第一控制电路225和第二控制电路226。根据第一显示面板和第二显示面板的显示需求，在第一显示面板尺寸较小的情况下，第一控制电路225例如可以为桥集成电路(Bridge Integrated Circuit，简称Bridge IC)。在第二显示面板尺寸较大的情况下，第二控制电路226例如可以为时序控制器(Timer Control Register，简称TCON)。第一控制电路225被配置为将第一图像数据转化为MIPI格式数据。第二控制电路226被配置为将第三图像数据转化为LVDS格式数据，并生成时序控制信号。
控制电路22通过第一拆分模块221和填充模块222，或者，通过第二拆分模块223对合并后的图像数据进行拆分，得到第一图像数据和第三图像数据。接着，控制电路22将第一图像数据传输至第一控制电路225，并将第三图像数据传输至第二控制电路226。第一控制模块225将第一图像数据转化为MIPI格式数据，并将该MIPI格式数据经由第二接口发送至第一驱动芯片231。第二控制电路226将第三图像数据转化为LVDS格式数据，并生成时序控制信号，将LVDS格式数据和时序控制信号经由第三接口发送至第二驱动芯片241。
示例性地，根据第一显示面板和第二显示面板各自的驱动需求，第一驱动芯片231可以为DDIC(Display Driver IC，显示驱动芯片)，内部集成有时序控制功能。第一驱动芯片231根据第一图像数据控制第一显示单元232显示第一图像。第二驱动芯片241为一般的驱动芯片，不具备时序控制功能。因此，第二驱动芯片24需要根据第二控制模块226发送的第三图像数据和时序控制信号，控制第二显示单元242显示第三图像。
需要说明的是，时序控制信号包括显示屏的扫描驱动电路和数据驱动电路所需的时序控制信号。
本公开实施例的双屏显示装置中的第一显示面板23和第二显示面板24的尺寸规格可以相同，也可以不同，本公开实施例对此不做限制，此外，第一显示面板23和/或第二显示面板24还可以具备触控功能。
在本公开实施例中，通过图形处理器将第一图像数据和第二图像数据进行合并，并将合并图像数据经由第一接口发送至控制芯片。控制芯片将合并图像数据拆分成第一图像数据和第三图像数据，并将第一图像数据经由第二接口发送至第一驱动芯片，以及将第三图像数据经由第三接口发送至第二驱动芯片。第一驱动芯片根据第一图像数据控制第一显示单元显示第一图像，第二驱动芯片根据第三图像数据控制第二显示单元显示第三图像。通过对图像数据进行算法处理，在图形处理器中将第一图像数据和第二图像数据进行合并，通过一个接口就可以将合并的图像数据发送至控制芯片，再通过控制芯片对合并的图像进行拆分，分别发送至第一驱动芯片和第二驱动芯片，以驱动第一显示单元和第二显示单元进行显示。因此，仅需要占用图形处理器的一个接口就能实现对第一显示面板和第二显示面板的驱动，通过图形处理器的一个接口进行数据传输所需的传输协议也只需要一种，降低了传输协议带来的花费成本，同时，简化了显示装置的结构和连接关系。
根据本公开实施例，提出了一种显示装置的驱动方法，该方法可以由如图2～图4所示的显示装置执行，显示装置的示例性结构上文中已详细说明，在此不再赘述。参照图5，示出了本公开实施例的一种显示装置的驱动方法的流程图，具体可以包括如下步骤。
步骤S501，利用图形处理器将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并将合并图像数据经由第一接口发送至控制电路。
显示装置的示例性结构上文中已详细说明，在此不再赘述。
具体的，在本公开的一种实施例中，步骤S501可以包括步骤A1：将第二图像数据的指定位置处的图像数据替换为第一图像数据，得到合并后的图像数据。该步骤可以由根据本公开实施例的图形处理器中的第一合并模块执行。
例如，如图6所示，第一图像数据601包括M个第一像素数据，第二图像数据602包括N个第二像素数据，M为大于1的整数，N为大于M的整数。上述将第一图像数据和第二图像数据进行合并的过程可以包括：基于第一映射关系将N个第二像素数据中位于指定位置603(例如阴影区域)处的M个第二像素数据替换为M个第一像素数据，以由N-M个第二像素数据和M个第一像素数据构成合并图像数据604。其中第一映射关系包括：M个第一像素数据和M个第二像素数据之间的位置映射关系。
具体的，在本公开的另一种实施例中，步骤S501包括步骤B1：将第一图像数据添加至第二图像数据的任意位置处，如添加至第一图像数据之前或之后，得到合并图像数据。
例如，如图7所示，上述将第一图像数据和第二图像数据进行合并的过程可以包括：基于第二映射关系将M个第一像素数据701与N个第二像素数据702进行拼接，以得到合并图像数据703。其中第二映射关系包括：M个第一像素数据从第一图像数据至合并图像数据的位置映射关系，以及N个第二像素数据从第二图像数据至所述合并图像数据的位置映射关系。该步骤可以由根据本公开实施例的图形处理器中的第二合并模块执行。
步骤S502，利用控制电路将合并图像数据拆分成第一图像数据和第三图像数据，并将所述第一图像数据经由第二接口发送至第一显示面板，以及将所述第三图像数据经由第三接口发送至第二显示面板。
具体的，在本公开的一种实施例中，步骤502可以包括步骤A2和步骤A3：
步骤A2：通将所述合并图像数据拆分成第一图像数据和待处理图像数据。
步骤A3：根据所述指定位置的相邻位置处的图像数据，对所述待处理图像数据进行数据填充，得到第三图像数据。该步骤A2～A3可以由根据本公开实施例的控制电路中的第一拆分模块执行。
例如继续参考图6，将合并图像数据604拆分成第一图像数据601和待处理图像数据605。第一图像数据601包括M个第一像素数据，待处理图像数据605包括N-M个第二像素数据和位于指定位置处的M个像素空位。根据每个像素空位相邻位置的第二像素数据来确定该像素空位的像素数据。再基于各个像素空位的像素数据对待处理图像数据605中的指定位置进行数据填充，以得到第三图像数据。
具体的，在本公开的另一种实施例中，步骤502可以包括步骤B2：将合并图像数据拆分成第一图像数据和第三图像数据。此情况下第三图像数据与合并前的第二图像数据完全相同。该步骤可以由根据本公开实施例的控制电路中的第二拆分模块执行。
例如继续参考图7，将合并图像数据703可以直接拆分成第一图像数据701和第三图像数据，该第三图像数据即为第二图像数据702。
步骤503，利用第一显示面板根据第一图像数据显示第一图像。
步骤504，利用第二显示面板根据第三图像数据显示第三图像。
在第一显示面板和第二显示面板中，驱动芯片控制显示面板进行显示的方式上文中已详细说明，在此不再赘述。
根据本公开的实施例，在利用图形处理器将合并图像数据发送至控制电路之前，为提高第一接口的传输速率，可以先基于预定压缩算法对合并图像数据进行压缩，以得到压缩数据。将该压缩数据经由第一接口发送至控制电路，由控制电路基于相应的解压缩算法处理压缩数据以得到合并图像数据。后续控制电路再对合并图像数据进行拆分。预定压缩算法例如可以包括如下至少一项：行程长度编码算法和分形压缩算法。
在本公开实施例中，经由图形处理器将第一图像数据和第二图像数据进行合并，并将合并后的图像数据经由第一接口发送至控制芯片。控制芯片将合并后的图像数据拆分成第一图像数据和第三图像数据，并将第一图像数据经由第二接口发送至第一驱动芯片，以及将第三图像数据经由第三接口发送至第二驱动芯片。第一驱动芯片根据第一图像数据控制第一显示屏显示第一图像。第二驱动芯片根据第三图像数据控制第二显示屏显示第三图像。通过对图像数据进行算法处理，在图形处理器中将第一图像数据和第二图像 数据进行合并，经由一个接口就可以将合并的图像数据发送至控制芯片，再经由控制芯片对合并的图像进行拆分，分别发送至第一驱动芯片和第二驱动芯片，以驱动第一显示屏和第二显示屏进行显示。因此，仅需要占用图形处理器的一个接口就能实现对第一显示面板和第二显示面板的驱动，经由图形处理器的一个接口进行数据传输所需的传输协议也只需要一种，降低了传输协议带来的花费成本，同时，简化了显示装置的结构和连接关系。
对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本公开所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本公开所提供的一种显示装置及其驱动方法，进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的一般技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。

Claims (17)

  1. 一种显示装置，包括：图形处理器，包括第一接口，所述图形处理器被配置为将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并经由所述第一接口发送所述合并图像数据；
    控制电路，包括第二接口和第三接口，所述控制电路被配置为接收所述合并图像数据，将所述合并图像数据拆分成第一图像数据和第三图像数据，并经由所述第二接口发送所述第一图像数据，以及经由所述第三接口发送所述第三图像数据，其中，所述第三图像数据与所述第二图像数据至少部分相同；
    第一显示面板，被配置为接收所述第一图像数据，并根据所述第一图像数据显示第一图像；以及
    第二显示面板，被配置为接收所述第三图像数据，并根据所述第三图像数据显示第三图像。
  2. 根据权利要求1所述的显示装置，其中，所述第一图像数据包括M个第一像素数据，所述第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数；
    所述图形处理器被配置为基于第一映射关系将所述N个第二像素数据中位于指定位置处的M个第二像素数据替换为所述M个第一像素数据，以由N-M个第二像素数据和M个第一像素数据构成所述合并图像数据，所述第一映射关系包括：所述M个第一像素数据和所述M个第二像素数据之间的位置映射关系。
  3. 根据权利要求2所述的显示装置，其中，所述控制电路
    被配置为基于所述第一映射关系将所述合并图像数据拆分成所述M个第一像素数据和所述N-M个第二像素数据，以由所述M个第一像素数据构成所述第一图像数据，并由所述N-M个第二像素数据和位于所述指定位置处的M个像素空位构成待处理图像数据；以及
    针对所述M个像素空位中的每个像素空位，根据所述N-M个第二像素数据中与所述每个像素空位相邻的第二像素数据，确定所述每个像素空位的像素数据，并基于所述每个像素空位的像素数据对所述待处理图像数据中的指定位置进行数据填充，以得到所述第三图像数据。
  4. 根据权利要求2所述的显示装置，其中，指定位置处的M个第二像素数据包括：针对所述第二显示面板的显示单元的边缘位置的M个第二像素数据。
  5. 根据权利要求1所述的显示装置，其中，所述第一图像数据包括M个第一像素数据，所述第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数；
    所述图形处理器被配置为基于第二映射关系将所述M个第一像素数据与所述N个第二像素数据进行拼接，以得到所述合并图像数据，所述第二映射关系包括：所述M个第一像素数据从所述第一图像数据至所述合并图像数据的位置映射关系，以及所述N个第二像素数据从所述第二图像数据至所述合并图像数据的位置映射关系；
    所述控制电路被配置为基于所述第二映射关系将所述合并图像数据拆分成所述M个第一像素数据和所述N个第二像素数据，以由所述M个第一像素数据构成所述第一图像数据，并由所述N个第二像素数据构成所述第三图像数据，所述第三图像数据与所述第二图像数据相同。
  6. 根据权利要求1～5之一所述的显示装置，其中，
    所述图形处理器还被配置为基于预定压缩算法，对所述合并图像数据进行压缩，以得到压缩数据，并将所述压缩数据通过所述第一接口发送至所述控制电路；
    所述控制电路还被配置为基于针对所述预定压缩算法的解压缩算法，对所述压缩数据进行解压缩，以得到所述合并图像数据。
  7. 根据权利要求6所述的显示装置，其中，所述预定压缩算法包括如下至少一项：行程长度编码算法和分形压缩算法。
  8. 根据权利要求1～7之一所述的显示装置，其中，所述第二接口为MIPI接口，所述第三接口为LVDS接口；
    所述控制电路还包括：
    第一控制电路，被配置为将所述第一图像数据转化为MIPI格式数据，并将所述MIPI格式数据通过所述第二接口发送至所述第一显示面板；以及
    第二控制电路，被配置为将所述第三图像数据转化为LVDS格式数据并生成时序控制信号，并将所述LVDS格式数据与所述时序控制信号通过所述第三接口发送至所述第二显示面板。
  9. 根据权利要求8所述的显示装置，其中，所述第一控制电路为桥集成电路，所 述第二控制电路为时序控制器。
  10. 根据权利要求1～9之一所述的显示装置，其中，所述第一接口为eDP接口或HDMI接口。
  11. 一种显示装置的驱动方法，由根据权利要求1～9之一所述的显示装置执行，所述方法包括：
    利用图形处理器将第一图像数据和第二图像数据进行合并，以得到合并图像数据，并将所述合并图像数据经由第一接口发送至控制电路；
    利用所述控制电路将所述合并图像数据拆分成第一图像数据和第三图像数据，并将所述第一图像数据经由第二接口发送至第一显示面板，以及将所述第三图像数据经由第三接口发送至第二显示面板，其中，所述第三图像数据与所述第二图像数据至少部分相同；
    利用所述第一显示面板根据所述第一图像数据显示第一图像；以及
    利用所述第二显示面板根据所述第三图像数据显示第三图像。
  12. 根据权利要求11所述的方法，其中，所述第一图像数据包括M个第一像素数据，所述第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数；
    所述将第一图像数据和第二图像数据进行合并包括：
    基于第一映射关系将所述N个第二像素数据中位于指定位置处的M个第二像素数据替换为所述M个第一像素数据，以由N-M个第二像素数据和M个第一像素数据构成所述合并图像数据，所述第一映射关系包括：所述M个第一像素数据和所述M个第二像素数据之间的位置映射关系。
  13. 根据权利要求12所述的方法，其中，所述将所述合并图像数据拆分成第一图像数据和第三图像数据包括：
    基于所述第一映射关系将所述合并图像数据拆分成所述M个第一像素数据和所述N-M个第二像素数据，以由所述M个第一像素数据构成所述第一图像数据，并由所述N-M个第二像素数据和位于所述指定位置处的M个像素空位构成待处理图像数据；以及
    针对所述M个像素空位中的每个像素空位，根据N-M个第二像素数据中与所述每个像素空位相邻的第二像素数据，确定所述每个像素空位的像素数据，并基于所述每个 像素空位的像素数据对所述待处理图像数据中的指定位置进行数据填充，以得到所述第三图像数据。
  14. 根据权利要求13所述的方法，其中，指定位置处的M个第二像素数据包括：针对所述第二显示面板的边缘区域的M个第二像素数据。
  15. 根据权利要求11所述的方法，其中，所述第一图像数据包括M个第一像素数据，所述第二图像数据包括N个第二像素数据，M为大于1的整数，N为大于M的整数；
    所述将第一图像数据和第二图像数据进行合并包括：
    基于第二映射关系将所述M个第一像素数据与所述N个第二像素数据进行拼接，以得到所述合并图像数据，所述第二映射关系包括：所述M个第一像素数据从所述第一图像数据至所述合并图像数据的位置映射关系，以及所述N个第二像素数据从所述第二图像数据至所述合并图像数据的位置映射关系；
    所述将所述合并图像数据拆分成第一图像数据和第三图像数据包括：
    基于所述第二映射关系将所述合并图像数据拆分成所述M个第一像素数据和所述N个第二像素数据，以由所述M个第一像素数据构成所述第一图像数据，并由所述N个第二像素数据构成所述第三图像数据，所述第三图像数据与所述第二图像数据相同。
  16. 根据权利要求11～15之一所述的方法，还包括：
    利用所述图形处理器基于预定压缩算法，对所述合并图像数据进行压缩，以得到压缩数据；以及
    利用所述控制电路基于针对所述预定压缩算法的解压缩算法，对所述压缩数据进行解压缩，以得到所述合并图像数据；
    所述将所述合并图像数据通过第一接口发送至控制电路包括：将所述压缩数据通过所述第一接口发送至所述控制电路。
  17. 根据权利要求16所述的方法，其中，所述预定压缩算法包括如下至少一项：行程长度编码算法和分形压缩算法。
PCT/CN2020/093305 2019-06-12 2020-05-29 显示装置及其驱动方法 WO2020248838A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/972,690 US20210183331A1 (en) 2019-06-12 2020-05-29 Display device and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910507418.4A CN110221802B (zh) 2019-06-12 2019-06-12 一种显示装置及其驱动方法
CN201910507418.4 2019-06-12

Publications (1)

Publication Number Publication Date
WO2020248838A1 true WO2020248838A1 (zh) 2020-12-17

Family

ID=67816792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/093305 WO2020248838A1 (zh) 2019-06-12 2020-05-29 显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US20210183331A1 (zh)
CN (1) CN110221802B (zh)
WO (1) WO2020248838A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110221802B (zh) * 2019-06-12 2021-11-12 京东方科技集团股份有限公司 一种显示装置及其驱动方法
CN110969949A (zh) * 2019-11-29 2020-04-07 武汉华星光电技术有限公司 复合型显示屏、复合型显示屏模块和其显示控制方法
WO2021217581A1 (zh) * 2020-04-30 2021-11-04 深圳市大疆创新科技有限公司 数据传输方法、数据传输系统、可移动设备和终端设备
CN113852826A (zh) * 2021-09-06 2021-12-28 歌尔光学科技有限公司 图像数据传输方法、装置及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259093A1 (en) * 2007-04-17 2008-10-23 Qisda Corporation Electronic device and method for displaying a full frame image
CN103888689A (zh) * 2014-03-13 2014-06-25 北京智谷睿拓技术服务有限公司 图像采集方法及图像采集装置
CN108399881A (zh) * 2017-02-06 2018-08-14 上海中兴软件有限责任公司 一种显示驱动电路、移动终端和显示驱动方法
CN110221802A (zh) * 2019-06-12 2019-09-10 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404151B (zh) * 2008-08-04 2011-11-09 广东威创视讯科技股份有限公司 一种多屏拼接装置和方法
CN103248944B (zh) * 2012-02-03 2017-08-25 海尔集团公司 一种图像传输方法及系统
US9001373B2 (en) * 2012-03-30 2015-04-07 Xerox Corporation Parallel printing system
TWI547158B (zh) * 2013-01-29 2016-08-21 Acti Corp Integrate multiple images in a single summary window
WO2015091821A1 (en) * 2013-12-18 2015-06-25 Flir Systems Ab Processing infrared images based on swipe gestures
CN106878631B (zh) * 2017-01-05 2021-02-26 浙江大华技术股份有限公司 一种图像显示方法及装置
CN107728982B (zh) * 2017-10-09 2020-09-25 联想(北京)有限公司 图像处理方法及系统
CN109002243B (zh) * 2018-06-28 2021-06-29 维沃移动通信有限公司 一种图像参数调节方法及终端设备
CN108876936B (zh) * 2018-07-27 2022-10-25 京东方科技集团股份有限公司 虚拟显示方法、装置、电子设备及计算机可读存储介质
CN109255249B (zh) * 2018-09-14 2021-02-02 腾讯科技（武汉）有限公司 图像生成方法、装置，图像显示方法、装置和存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259093A1 (en) * 2007-04-17 2008-10-23 Qisda Corporation Electronic device and method for displaying a full frame image
CN103888689A (zh) * 2014-03-13 2014-06-25 北京智谷睿拓技术服务有限公司 图像采集方法及图像采集装置
CN108399881A (zh) * 2017-02-06 2018-08-14 上海中兴软件有限责任公司 一种显示驱动电路、移动终端和显示驱动方法
CN110221802A (zh) * 2019-06-12 2019-09-10 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Also Published As

Publication number Publication date
CN110221802A (zh) 2019-09-10
CN110221802B (zh) 2021-11-12
US20210183331A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
WO2020248838A1 (zh) 显示装置及其驱动方法
US10564715B2 (en) Dual-path foveated graphics pipeline
TWI529656B (zh) Image display system and image processing method
CN110073666B (zh) 配置多显示器系统的显示装置和用于控制其的方法
CN108461061B (zh) 显示系统及用于将数据供应到显示器的方法
US20200327863A1 (en) Video frame interfaces for logically-defined pixels
WO2018089106A1 (en) Low resolution rgb rendering for efficient transmission
JP5763724B2 (ja) データビット深度検出方法と表示装置
CN116453455B (zh) 像素复用方法、数据传输系统以及显示屏控制系统和方法
US9549141B2 (en) Video signal transmission
US11463715B2 (en) Image scaling
CN116486738B (zh) 像素复用方法、数据传输系统以及显示屏控制系统和方法
CN113625982A (zh) 多屏显示方法及装置
US8681170B2 (en) Apparatus and method for multi-streaming for more than three pixel component values
CN114020228A (zh) 屏幕显示方法及装置
CN113625981A (zh) 多屏显示方法及装置
CN114267293B (zh) 显示装置及其显示方法
US9123090B2 (en) Image data compression device, image data decompression device, display device, image processing system, image data compression method, and image data decompression method
CN114664226A (zh) 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统
US20230421783A1 (en) Compressed chip to chip transmission
KR101793133B1 (ko) 입체영상 인코딩 디코딩 방법 및 이를 이용하는 표시장치
CN107995452B (zh) 一种双屏同步显示的方法
WO2023087143A1 (zh) 一种视频传输方法和装置
CN113963650A (zh) 驱动装置以及显示设备
CN116543695A (zh) 显示面板的集成电路及图形数据处理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20822546

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20822546

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20822546

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 20.07.2022)

122 Ep: pct application non-entry in european phase

Ref document number: 20822546

Country of ref document: EP

Kind code of ref document: A1