CN105245759B - 一种实现图像同步显示的方法及装置 - Google Patents

Abstract

本发明实施例公开了一种实现图像同步显示的方法及装置，用于保证图像同步显示，保证显示效果，提高用户体验。本发明实施例方法包括：读取读指针所指示的将要读取的缓存地址；控制N个信号通道按照预配时序，从所述缓存地址对应缓存所预置的帧图像数据中读取目标数据，所述目标数据与所述信号通道一一对应，所述N个信号通道读取的目标数据组合得到所述帧图像数据；将所述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新所述读指针，所述显示装置与所述信号通道一一对应。

Description

一种实现图像同步显示的方法及装置

技术领域

本发明涉及拼接显示技术领域，具体涉及一种实现图像同步显示的方法及装置。

背景技术

拼接显示墙能够实现将一副超高清分辨率的图像在多个显示屏上拼接显示。超高清分辨率(Ultra High-Definition)包括4k(3840x2160)、8k(7680x4320)等，超高清分辨率图像显示效果细腻，能够携带着巨大的信息量，同时画面内部的细节非常清晰，超高清分辨率图像用在拼接显示墙上显示，效果更加显著。

在拼接显示墙上显示超高清分辨率图像，常采用的技术是是按照固定分辨率对当前超高清分辨率图像信号进行分割，得到子信号，然后将整个超高清分辨率图像信号对应的所有子信号进行缓存。再采用对应子信号个数的信号通道分别从缓存获取子信号，然后将子信号发送到相应的显示屏进行显示。由于各个信号通信从缓存读取子信号的权限存在先后顺序，每一个子信号在帧率变换过程中存在不同步问题，例如，对于第1帧，第1信号通道从第1帧中读取完相应子信号，此时，对于第1信号通道而言，将会发生帧率变换，即转换到第2帧去读取相应子信号，但是此时，第2信号通道可能才完成第1帧子信号的读取，因此，可能导致两个通道输出给显示屏的子信号不属于同一个帧的图像，使得显示不同步，出现图像撕裂现象，影响显示效果。

发明内容

本发明实施例提供了一种实现图像同步显示的方法及装置，用于解决现有技术中图像不能同步显示的问题，确保画面显示正确，提高用户体验。

本发明第一方面提供了一种实现图像同步显示的方法，可包括：

读取读指针所指示的将要读取的缓存地址；

控制N个信号通道按照预配时序，从上述缓存地址对应缓存所预置的帧图像数据中读取目标数据，上述目标数据与上述信号通道一一对应，上述N个信号通道读取的目标数据组合得到上述帧图像数据；

将上述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新上述读指针，上述显示装置与上述信号通道一一对应。

可以看出，本发明实施例中给N个信号通道读取一帧图像数据时分配了时序，N个信号通道可以在相应的时序中完成从该帧图像数据中读取目标数据，在N个信号通道都完成从同一帧图像数据中读取到目标数据后，分别对目标数据处理后同时输出到相应的显示装置进行显示，保证帧图像的各个目标数据能够同步显示，保证显示效果，提高用户体验。

在本发明一些实施例中，上述控制N个信号通道按照预配时序，从上述缓存地址对应缓存所预置的帧图像数据中读取目标数据包括：根据M组时序的先后顺序，依次控制上述N个信号通道在每一组时序的对应时序中，从上述缓存地址对应缓存所预置的帧图像数据中读取子数据，每一个信号通道在M组时序中读取到的M个子数据组合得到其对应的目标数据，上述预配时序包括上述M组时序。

其中，本发明实施例中有N个信号通道，为N个信号通道读取同一帧图像数据中的目标数据分配了M组时序，在每一组时序里面每一个信号通道又分别具有不同的时序去从帧图像数据中读取子数据，比如，在第一组时序里面，第一个信号通道在第一个时序去帧图像数据读取子数据，第二个信号通道在第二个时序去该帧图像数据读取子数据，第三个信号通道在第三个时序去该帧图像数据中读取子数据，直到第N个信号通道在第一组时序的第N个时序去该帧图像数据中读取到子数据，从而完成N个信号通道在第一组时序中从该帧图像数据中读取到子数据。然后，进入第二组时序，第一个信号通道在第二组时序的第一个时序去该帧图像数据读取另一个子数据，第二信号通道在第二个时序去该帧图像数据中读取另一个子数据，直至第N个信号通道在第二组时序中从该帧图像数据中读取到子数据。按照上述步骤，直到N个信号通道在第M组时序的相应时序中分别从该帧图像数据中读取完子数据时，确定完成了该帧图像数据的读取。每一个信号通道在M组时序中读取到的所有子数据组合得到目标数据。

可选地，每一个信号通道在每一组时序的对应时序中读取的子数据为其信道容量大小对应的数据。

本发明另一些实施例中，上述读取读指针所指示的将要读取的缓存地址之前包括：依次从源图像数据中获取帧图像数据，其中，上述源图像数据由需要显示的超高清分辨率图像信号经过解码处理得到；根据写指针所指示的缓存地址，依次将上述帧图像数据写入上述写指针所指示的缓存地址。

在本发明一些实施例中，上述更新上述读指针包括：在上述N个信号通道均从上述缓存地址对应缓存所预置的帧图像数据读取完目标数据后，利用下一帧图像数据所在的缓存地址更新上述读指针。

本发明第二方面提供了一种实现图像同步显示的装置，可包括：

处理模块，用于读取读指针所指示的将要读取的缓存地址；控制N个信号通道按照预配时序，从所述缓存地址对应缓存所预置的帧图像数据中读取目标数据，所述目标数据与所述信号通道一一对应，所述N个信号通道读取的目标数据组合得到所述帧图像数据；

显示控制模块，用于将所述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新所述读指针，所述显示装置与所述信号通道一一对应；

所述处理模块还用于在各个信号通道发送完处理后的目标数据时，更新所述读指针。

在本发明一些实施例中，上述处理模块具体用于，根据M组时序的先后顺序，依次控制上述N个信号通道在每一组时序的对应时序中，从上述缓存地址对应缓存所预置的帧图像数据中读取子数据，每一个信号通道在M组时序中读取到的M个子数据组合得到其对应的目标数据，上述预配时序包括上述M组时序。

可选地，每一个信号通道在每一组时序的对应时序中读取的子数据为其信道容量大小对应的数据。

在本发明一些实施例中，上述装置还包括图像数据采集器，用于依次从源图像数据中获取帧图像数据，其中，上述源图像数据由需要显示的超高清分辨率图像信号经过解码处理得到；上述处理模块还用于，根据写指针所指示的缓存地址，依次将上述帧图像数据写入上述写指针所指示的缓存地址。

在本发明一些实施例中，上述处理模块还用于，在上述N个信号通道均从上述缓存地址对应缓存所预置的帧图像数据读取完目标数据后，利用下一帧图像数据所在的缓存地址更新上述读指针。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一些实施例提供的实现图像同步显示的系统的结构示意图；

图2为本发明另一些实施例提供的实现图像同步显示的系统的结构示意图；

图3为本发明实施例提供的实现图像同步显示的装置的处理模块的内部逻辑结构示意图；

图4a为本发明一些实施例提供的写入指针更新示意图；

图4b为本发明一些实施例提供的写入指针更新示意图；

图4c为本发明一些实施例提供的写入指针更新流程图；

图5为本发明实施例提供的帧图像数据的示意图；

图6为本发明实施例提供的实现图像同步显示的装置的结构示意图。

具体实施方式

下面将结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种实现图像同步显示的方法，用于提高显示效果，提高用户体验感。本发明还提供了一种实现图像同步显示的方法对应的装置。

请参阅图1，图1为本发明一些实施例提供的实现图像同步显示的系统的结构示意图；在图1所示的系统中，包括：

视频解码芯片101，用于解码需要显示的超高清分辨率图像信号，得到可供实现图像同步显示的装置所能识别处理的源图像数据。

实现图像同步显示的装置102，用于从视频解码芯片101获取源图像数据，将源图像数据中的帧图像数据写入缓存、以及通过各个信号通道从缓存中读出帧图像中的目标数据，并对目标数据处理后同步输出到编码芯片103。

编码芯片组103，用于将处理后的目标数据编码成输出给显示装置104的最小化传输差分信号(Transition Minimized Differential signal，TMDS)。

显示装置104，用于显示编码芯片组输出的处理后的目标数据；

缓存105，用于存储帧图像数据。

上述实现图像同步显示的装置可以是现场可编程门阵列(Field-ProgrammableGate Array，简称FPGA)，缓存是外部存储器，例如双倍速率同步动态随机存储器是(DoubleData Rate，简称DDR)芯片。

请参阅图2，图2为本发明另一些实施例提供的实现图像同步显示的系统的结构示意图；与图1的不同处在于，实现图像同步显示的装置102进一步包括：

图像数据采集器201，用于从视频解码芯片101中获取源图像数据。

处理模块202，用于将源图像数据中的帧图像写入缓存，并通过不同信号通道从缓存以分割方式读取帧图像中的目标数据；

权限仲裁器203，用于分配各路信号通道操作缓存的控制权；

控制器模块204，用于将实现图像同步显示的装置内部的读写总线协议转换为缓存读写总线协议；

后端处理模块组、用于缩放，降噪等。

在图2中分别以将同一帧图像数据分割成4个目标数据为例，对应地，后端处理模块组中包括后端处理模块205、后端处理模块206、后端处理模块207和后端处理模块208。编码芯片组103分别包括编码芯片103A、编码芯片103B、编码芯片103C和编码芯片103D。显示装置104包括显示单元104A、显示单元104B、显示单元104C和显示单元104D。

其中，一个通道获取的目标数据经过相应的后端处理模块进行缩放，降噪等处理后，再输出到相应的编码芯片进行编码，得到TMDS信号，再输出到对应显示单元进行显示。

请参阅图3，图3为本发明实施例提供的实现图像同步显示的装置的处理模块的内部逻辑结构示意图；如图3所示，该处理模块202内部逻辑包括：

写入模块301，用于将前面图像数据采集器201输出的帧图像数据依次完整写入缓存；

时序产生器302，用于产生从缓存中读出对应目标数据的时序，并将产生的时序分配给各个数据读取模块；

数据读取模块303、数据读取模块304、数据读取模块305和数据读取模块306，用于从缓存的帧图像数据中读出目标数据；

指针更新模块307，用于实现当前写入指针和读指针的更新。

其中，在图3所示的实施例中，仍然以将同一个帧图像数据分割成4个目标数据为例。在缓存中申请三个区域用于存储帧图像数据，每一个区域对应不同的缓存地址，将该三个区域分别命名为区域A、区域B和区域C。区域A对应缓存地址1，区域B对应缓存地址2，区域C对应缓存地址3。在系统启动时，对写入指针、读指针和寄存器进行初始化，将写入指针和读指针初始化为指向缓存地址1，将寄存器赋值为帧序列号为1(即为上述若干帧图像数据中的第1个帧图像数据)。

视频解码芯片101获取到超高清分辨率图像信号，得到源图像数据。图像数据采集器201从视频解码芯片101处读取到帧图像数据，写入模块301读取到写入指针指向缓存地址1，将第1个帧图像数据写入缓存1，读取下一个帧序列号2更新寄存器，并更新写入指针，写入指针将跳转指向缓存地址2。

各个信号通道对缓存的读写操作是同时进行的，只不过缓存同时接收到多个读写请求时，需要仲裁出哪一信号通道获得读写权限。每一信号通道对帧图像中的目标数据的读写也不是一次性完成的，每一信号通道对目标数据的读取都会分成M次来操作，每次读b个子数据。具体的仲裁机制具体是这样：每一个信号通道每一次只读写若干个子数据，那么当第一信号通道读取完这部分子数据后，就结束本信号通道本次的读取操作，释放本信号通道对缓存的读取权限，让其它信号通道获得权限去读取，这样轮询到其它信号通道读写完毕，才又轮到第一通道，不断循环直到本信号通道在这一存储区域的目标数据均读写完毕。

当然，在后端处理模块将处理后的目标数据同时输出后，更新读指针。

请参阅图4a、4b和4c，图4a为本发明一些实施例提供的写入指针更新示意图，图4b为本发明一些实施例提供的写入指针更新示意图，图4c为本发明一些实施例提供的写入指针更新流程图。如图4a所示，若写入指针指向缓存地址1，读指针指向缓存地址2时，在完成缓存地址1的帧图像数据写入后，调整到缓存地址3。当然，缓存地址3中还未写入有帧图像数据(或者之前写入的帧图像数据已被读取)。若写入指针指向缓存地址1，读指针指向缓存地址3时，在完成缓存地址1的帧图像数据写入后，调整到缓存地址2。当然，缓存地址2中还未写入有帧图像数据(或者之前写入的帧图像数据已被读取)。

举例来说，如图5所示，将一辐水平分辨率为X，垂直分辨率为Y的图像完整的写入DDR中，a帧存储在缓存地址1中，b帧存储在缓存地址2中，c帧存储在缓存地址3中。读取DDR中图像数据的时候，时序产生器产生预分配时间给各个小数据读取模块，并配置偏移地址坐标以及所要读取的分辨率大小，具体配置数据读取模块303开始读取的偏移地址坐标是(X/2，0)，读取的分辨率大小是((X/2)*(Y/2))。配置数据读取模块304开始读取的偏移地址坐标是(0，0)，读取的分辨率大小是((X/2)*(Y/2))。配置数据读取模块305开始读取的偏移地址坐标是(0，Y/2)，读取的分辨率大小是((X/2)*(Y/2))，配置数据读取模块306开始读取的偏移地址坐标是(X/2，Y/2)，读取的分辨率大小是((X/2)*(Y/2))。从DDR中读取数据时的实际物理地址为缓存地址与偏移地址坐标之和。

读指针更新方式如下：4个数据读取模块只有一个总的读指针在跳转以实现更新，只有当数据读取模块303、数据读取模块304、数据读取模块305、数据读取模块306均完成对a帧读操作后，读指针才发生更新。例如，当数据读取模块303、数据读取模块304、数据读取模块305、数据读取模块306在对a帧读取目标数据的过程中，数据读取模块303首先完成对a帧中坐标为(X/2，0)且分辨率大小是((X/2)*(Y/2))的目标数据的读取操作，读指针先不更新，而是等待数据读取模块304、数据读取模块305、数据读取模块306均读取完对应目标数据后，读指针才发生更新。从而保证了各个数据读取模块每次读取都是同一帧图像数据的各个部分的数据，使得各个显示单元上显示的图像信号得到同步的保证，同时提高了DDR带宽使用率。

请参阅图6，图6为本发明实施例提供的实现图像同步显示的装置的结构示意图；如图6所示，一种实现图像同步显示的装置可包括：

处理模块610，用于读取读指针所指示的将要读取的缓存地址；控制N个信号通道按照预配时序，从上述缓存地址对应缓存所预置的帧图像数据中读取目标数据，上述目标数据与上述信号通道一一对应，上述N个信号通道读取的目标数据组合得到上述帧图像数据；

显示控制模块620，用于将上述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新上述读指针，上述显示装置与上述信号通道一一对应；

上述处理模块610还用于在各个信号通道发送完处理后的目标数据时，更新上述读指针。

在本发明一些实施例中，上述处理模块610具体用于，根据M组时序的先后顺序，依次控制上述N个信号通道在每一组时序的对应时序中，从上述缓存地址对应缓存所预置的帧图像数据中读取子数据，每一个信号通道在M组时序中读取到的M个子数据组合得到其对应的目标数据，上述预配时序包括上述M组时序。

可选地，每一个信号通道在每一组时序的对应时序中读取的子数据为其信道容量大小对应的数据。

在本发明一些实施例中，上述装置还包括图像数据采集器630，用于依次从源图像数据中获取帧图像数据，其中，上述源图像数据由需要显示的超高清分辨率图像信号经过解码处理得到；上述处理模块610还用于，根据写指针所指示的缓存地址，依次将上述帧图像数据写入上述写指针所指示的缓存地址。

在本发明一些实施例中，上述处理模块610还用于，在上述N个信号通道均从上述缓存地址对应缓存所预置的帧图像数据读取完目标数据后，利用下一帧图像数据所在的缓存地址更新上述读指针。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本发明所提供的一种实现图像同步显示的方法及装置进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种实现图像同步显示的方法，其特征在于，包括：

读取读指针所指示的将要读取的缓存地址；

控制N个信号通道按照预配时序，从所述缓存地址对应缓存所预置的帧图像数据中读取目标数据，所述预配时序为给所述N个信号通道读取一帧图像数据时分配的时序，所述目标数据与所述信号通道一一对应，所述N个信号通道读取的目标数据组合得到所述帧图像数据；

将所述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新所述读指针，所述显示装置与所述信号通道一一对应。

2.根据权利要求1所述的方法，其特征在于，所述控制N个信号通道按照预配时序，从所述缓存地址对应缓存所预置的帧图像数据中读取目标数据包括：

根据M组时序的先后顺序，依次控制所述N个信号通道在每一组时序的对应时序中，从所述缓存地址对应缓存所预置的帧图像数据中读取子数据，每一个信号通道在M组时序中读取到的M个子数据组合得到其对应的目标数据，所述预配时序包括所述M组时序。

3.根据权利要求2所述的方法，其特征在于，每一个信号通道在每一组时序的对应时序中读取的子数据为其信道容量大小对应的数据。

4.根据权利要求1～3任一项所述的方法，其特征在于，所述读取读指针所指示的将要读取的缓存地址之前包括：

依次从源图像数据中获取帧图像数据，其中，所述源图像数据由需要显示的超高清分辨率图像信号经过解码处理得到；

根据写指针所指示的缓存地址，依次将所述帧图像数据写入所述写指针所指示的缓存地址。

5.根据权利要求1所述的方法，其特征在于，所述更新所述读指针包括：

在所述N个信号通道均从所述缓存地址对应缓存所预置的帧图像数据读取完目标数据后，利用下一帧图像数据所在的缓存地址更新所述读指针。

6.一种实现图像同步显示的装置，其特征在于，包括：

处理模块，用于读取读指针所指示的将要读取的缓存地址；控制N个信号通道按照预配时序，从所述缓存地址对应缓存所预置的帧图像数据中读取目标数据，所述预配时序为给所述N个信号通道读取一帧图像数据时分配的时序，所述目标数据与所述信号通道一一对应，所述N个信号通道读取的目标数据组合得到所述帧图像数据；

显示控制模块，用于将所述N个信号通道处理后的目标数据同时输出到相应显示装置进行拼接显示，更新所述读指针，所述显示装置与所述信号通道一一对应；

所述处理模块还用于在各个信号通道发送完处理后的目标数据时，更新所述读指针。

7.根据权利要求6所述的装置，其特征在于，

所述处理模块具体用于，根据M组时序的先后顺序，依次控制所述N个信号通道在每一组时序的对应时序中，从所述缓存地址对应缓存所预置的帧图像数据中读取子数据，每一个信号通道在M组时序中读取到的M个子数据组合得到其对应的目标数据，所述预配时序包括所述M组时序。

8.根据权利要求7所述的装置，其特征在于，每一个信号通道在每一组时序的对应时序中读取的子数据为其信道容量大小对应的数据。

9.根据权利要求6～8任一项所述的装置，其特征在于，

所述装置还包括图像数据采集器，用于依次从源图像数据中获取帧图像数据，其中，所述源图像数据由需要显示的超高清分辨率图像信号经过解码处理得到；

所述处理模块还用于，根据写指针所指示的缓存地址，依次将所述帧图像数据写入所述写指针所指示的缓存地址。

10.根据权利要求6所述的装置，其特征在于，

所述处理模块还用于，在所述N个信号通道均从所述缓存地址对应缓存所预置的帧图像数据读取完目标数据后，利用下一帧图像数据所在的缓存地址更新所述读指针。