CN106164875A - 基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染 - Google Patents

基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染 Download PDF

Info

Publication number
CN106164875A
CN106164875A CN201580018112.2A CN201580018112A CN106164875A CN 106164875 A CN106164875 A CN 106164875A CN 201580018112 A CN201580018112 A CN 201580018112A CN 106164875 A CN106164875 A CN 106164875A
Authority
CN
China
Prior art keywords
cache
strategy
prefetch
special
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580018112.2A
Other languages
English (en)
Inventor
哈罗德·韦德·凯恩三世
戴维·约翰·帕尔弗雷曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106164875A publication Critical patent/CN106164875A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6024—History based prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6042—Allocation of cache space to multiple users or processors
    • G06F2212/6046—Using a specific cache allocation policy other than replacement policy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明揭示基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染。在一个方面中，提供用于将数据预取到高速缓存中的自适应性高速缓存预取电路。自适应性高速缓存预取电路经配置以基于应用于高速缓存中的专用高速缓存组的竞争性专用预取策略而确定哪个预取策略用作替换策略。各专用高速缓存组具有用作给定专用高速缓存组的替换策略的相关联专用预取策略。自适应性高速缓存预取电路跟踪存取专用高速缓存组中的每一者的高速缓存未中。自适应性高速缓存预取电路可经配置以使用引发其相应专用高速缓存组的较少高速缓存未中的专用预取策略而将预取策略应用到高速缓存中的其它追随者(即，非专用)高速缓存组，以减少高速缓存污染。

Description

基于专用高速缓存组中的竞争性专用预取策略进行自适应性 高速缓存预取以减少高速缓存污染
优先权要求
本申请案要求在2014年4月4日申请的标题为“基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染(ADAPTIVE CACHEPREFETCHING BASED ON COMPETING DEDICATED PREFETCH POLICIES IN DEDICATED CACHESETS TO REDUCE CACHE POLLUTION)”的美国专利申请案第14/245,356号的优先权，所述美国专利申请案以全文引用的方式并入本文中。
技术领域
本发明的技术大体上涉及提供于计算机系统中的高速缓冲存储器，且更具体地说，涉及将高速缓存行预取到高速缓冲存储器中以减少高速缓存未中。
背景技术
存储单元是计算机数据存储装置(也被称为“存储器”)的基本构建块。计算机系统可从存储器读取数据或将数据写入到存储器。作为实例，存储器可用以提供中央处理单元(CPU)系统中的高速缓冲存储器。高速缓冲存储器也可仅被称为“高速缓存”，其为对存储在主存储器或更高层级高速缓冲存储器中的频繁存取的存储器地址处数据的副本进行存储以减小存储器存取延时的较小、较快速存储器。因此，CPU可使用高速缓存减少存储器存取次数。举例而言，高速缓存可用以存储CPU所提取之指令以用于较快速指令执行。作为另一实例，高速缓存可用以存储待由CPU提取的数据以用于较快速数据存取。
高速缓存包括标记阵列和数据阵列。标记阵列含有也被称作“标记”的地址。所述标记提供数据阵列中的数据存储位置的索引。标记阵列中的标记和数据阵列中的存储标记的索引处的数据也被称作“高速缓存行”或“高速缓存条目”。如果作为存储器存取请求的一部分被提供作为高速缓存的索引的存储器地址或其部分匹配标记阵列中的标记，那么此被称为“高速缓存命中”。高速缓存命中意指，数据阵列中的在匹配标记的索引处所含有的数据含有对应于主存储器和/或较高层级高速缓存中的所请求存储器地址的数据。数据阵列中的在匹配标记的索引处所含有的数据可用于存储器存取请求，而不必须存取具有较大存储器存取延时的主存储器或较高层级高速缓冲存储器。然而，如果用于存储器存取请求的索引不匹配标记阵列中的标记，或如果高速缓存行以其它方式无效，那么此被称为“高速缓存未中”。在高速缓存未中的情况下，数据阵列被认为不含有可满足存储器存取请求的数据。
高速缓存中的高速缓存未中对于在多种计算机系统上运行的许多应用程序来说是性能下降的重要来源。为减少高速缓存未中的数目，计算机系统可使用预取引擎，也被称作预取器。预取器可经配置以检测计算机系统中的存储器存取模式以预测未来存储器存取。使用这些预测，预取器将向较高层级存储器做出请求以依推测方式将高速缓存行预加载到高速缓存中。因此，当需要这些高速缓存行时，这些高速缓存行已经存在于高速缓存中，且因此不会引发高速缓存未中惩罚。
尽管许多应用程序得益于预取，但是一些应用程序具有难以预测的存储器存取模式。因此，启用针对这些应用程序的预取可显著地降低性能。在这些情况下，预取器可请求在高速缓存中填充可能从不会被应用程序使用的高速缓存行。另外，为了给高速缓存中的所预取的高速缓存行让出空间，接着可置换掉有用的高速缓存行。如果随后未在存取先前经置换的高速缓存行之前存取所预取的高速缓存行，那么产生针对存取先前经置换高速缓存行的高速缓存未中。在此情境下，高速缓存未中实际上是由预取操作导致。用未引用的预取高速缓存行置换随后经存取的高速缓存行的过程被称为“高速缓存污染”。高速缓存污染可增加高速缓存未中率，降低性能。
存在各种高速缓存数据替换策略(被称为“预取策略”)，以尝试限制由于将高速缓存行预取到高速缓存中带来的高速缓存污染。举例来说，一个高速缓存预取策略跟踪各种量度(例如预取准确度、迟滞时间和污染水平)，以动态地调整由预取器预取到高速缓存中的高速缓存行的数目。然而，跟踪所述量度需要计算机系统中的额外硬件开销。举例来说，可对于高速缓存中的每高速缓存路(cache way)新增参考位，和/或可在高速缓存中使用布鲁姆(Bloom)筛选器。另一高速缓存预取策略仅用经预取高速缓存数据替换高速缓存中的在期望时间范围中未被存取的死高速缓存行，以限制高速缓存污染。不为死行、因此含有有用的数据的高速缓存行不被逐出高速缓存，以降低高速缓存未中。然而，此仅替换死行的高速缓存预取策略增加了用以跟踪对高速缓存中的高速缓存行的存取时序的硬件开销。
因此，需要提供如下的对高速缓存数据的预取：限制高速缓存中的高速缓存污染，但不会降低预取的性能益处，且不会带来可增加功率消耗的显著额外硬件开销。
发明内容
详细描述中所揭示的方面包含基于专用高速缓存组中的竞争性专用预取策略的自适应性高速缓存预取以减少高速缓存污染。在一个方面中，提供用于将数据预取到高速缓存中的自适应性高速缓存预取电路。代替试图确定用于高速缓存的最佳替换策略，自适应性高速缓存预取电路经配置以基于应用于高速缓存中的专用高速缓存组的竞争性专用预取策略的结果而确定使用哪个预取策略。在这点上，高速缓存中的高速缓存组的子组经分配为“专用”高速缓存组。其它非专用高速缓存组为“追随者”高速缓存组。各专用高速缓存组具有用于给定专用高速缓存组的相关联专用预取策略。自适应性高速缓存预取电路跟踪存取专用高速缓存组中的每一者的高速缓存未中。自适应性高速缓存预取电路可经配置以使用引发其相应专用高速缓存组的较少高速缓存未中的专用预取策略而将预取策略应用到高速缓存中的其它追随者高速缓存组。举例来说，一个专用预取策略可为从不预取，且另一专用预取策略可为总是预取，以提供用于高速缓存的决斗式(dueling)专用预取策略。以此方式，可减少高速缓存污染，这是因为高速缓存中的专用高速缓存组的实际高速缓存未中结果可为对哪一预取策略在用作追随者高速缓存组的预取策略的情况下将导致高速缓存中的较少高速缓存污染的较好指示。减少的高速缓存污染可产生增加的性能、降低的存储器争用，以及高速缓存的较少功率消耗。
在这点上，在一个方面中，提供一种用于将高速缓存数据预取到高速缓存中的自适应性高速缓存预取电路。所述自适应性高速缓存预取电路包括：未中跟踪电路，其经配置以基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新至少一个未中状态：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组。在一个实例中，未中跟踪电路可提供至少一个未中状态作为单一未中状态，以跟踪针对至少一个第一专用高速缓存组和至少一个第二专用高速缓存组两者的高速缓存未中。作为另一实例，未中跟踪电路可包含针对至少一个第一专用高速缓存组和至少一个第二专用高速缓存组中的每一者的单独未中状态，以单独地跟踪针对至少一个第一专用高速缓存组和至少一个第二专用高速缓存组中的每一者的高速缓存未中。所述自适应性高速缓存预取电路进一步包括预取筛选器。所述预取筛选器经配置以基于所述未中跟踪电路的所述至少一个未中状态而从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择预取策略。
在另一方面中，提供一种用于将高速缓存数据预取到高速缓存中的自适应性高速缓存预取电路。所述自适应性高速缓存预取电路包括：用于基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新至少一个未中状态的未中跟踪装置：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组。所述自适应性高速缓存预取电路还包括：用于基于所述未中跟踪装置的所述至少一个未中状态装置而从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择预取策略的预取筛选器装置。
在另一方面中，提供一种基于专用高速缓存组中的竞争性专用预取策略的自适应性高速缓存预取的方法。所述方法包括：接收包括将寻址在高速缓存中的存储器地址的存储器存取请求。所述方法还包括：通过确定所述高速缓存中的多个高速缓存条目当中的对应于所述存储器地址的所存取的高速缓存条目是否含于所述高速缓存中，来确定所述存储器存取请求是否为高速缓存未中。所述方法还包括：基于由以下各项中的所述所存取的高速缓存条目产生的所述高速缓存未中而更新未中跟踪电路的至少一个未中状态：所述高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组。所述方法还包括：发出预取请求以将高速缓存数据预取到所述高速缓存中的多个高速缓存组当中的追随者高速缓存组中的高速缓存条目中。所述方法还包括：基于所述未中跟踪电路的所述至少一个未中状态，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于所述预取请求的预取策略。所述方法还包括：基于所述选定预取策略，将所述所预取的高速缓存数据填充到所述追随者高速缓存组中的所述高速缓存条目中。
在另一方面中，提供一种存储有计算机可执行指令的非暂时性计算机可读媒体，所述计算机可执行指令致使基于处理器的自适应性高速缓存预取电路将高速缓存数据预取到高速缓存中。所述计算机可执行指令致使基于处理器的自适应性高速缓存预取电路通过以下步骤将高速缓存数据预取到高速缓存中：基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新未中跟踪电路的至少一个未中状态：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组。所述计算机可执行指令还致使基于处理器的自适应性高速缓存预取电路通过以下步骤将高速缓存数据预取到高速缓存中：基于所述未中跟踪电路的所述至少一个未中状态，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于由预取控制电路发出以致使所述高速缓存被填充的预取请求中的预取策略。
附图说明
图1为包含高速缓存和示例性自适应性高速缓存预取电路的示例性高速缓冲存储器系统的示意图，所述自适应性高速缓存预取电路经配置以基于专用高速缓存组中的竞争性专用预取策略而预取高速缓存条目以减少高速缓存污染；
图2为提供于图1中的高速缓冲存储器系统的高速缓存中的数据阵列的示意图，其中高速缓存包括多个追随者高速缓存组和多个专用高速缓存组，所述多个专用高速缓存组各自与用以将高速缓存数据预取到相应专用高速缓存组中的专用预取策略相关联；
图3A为说明用于基于在存取高速缓存中的被应用了给定专用预取策略的专用高速缓存组时是否发生高速缓存未中而更新未中跟踪电路中的未中状态的示例性过程的流程图；
图3B为说明用于基于跟踪专用高速缓存组之间的竞争的未中指示器的未中状态，使用用于预取到专用高速缓存组的专用预取策略当中的选定预取策略将数据预取到追随者高速缓存组中的自适应性高速缓存预取的示例性过程的流程图；
图4为说明在提供基于专用高速缓存组中的竞争性专用预取策略的自适应性高速缓存预取时，到图1中的高速缓冲存储器系统中的高速缓存的示例性预取性能的图表；
图5为示例性替代高速缓冲存储器系统的示意图，所述高速缓冲存储器系统包含高速缓存、经配置以控制对高速缓存的存取的高速缓存控制器，以及示例性预取筛选器，所述预取筛选器提供于高速缓存控制器内且经配置以基于用以将数据预取到专用高速缓存组中的竞争性专用预取策略而将预取策略应用到预取高速缓存条目以减少高速缓存污染；
图6A为可提供于图5中的高速缓冲存储器系统中的示例性高速缓存的示意图，其中高速缓存包括多个追随者高速缓存组和多个专用高速缓存组，所述多个专用高速缓存组各自具有用于给定专用高速缓存组的相关联专用预取策略；
图6B为经配置以基于图5中的高速缓存中的各专用高速缓存组的高速缓存未中而更新多个未中计数的示例性替代未中计数器的示意图；及
图7为可包含图1中的高速缓冲存储器系统的示例性的基于处理器的系统的框图。
具体实施方式
现参考各图，描述本发明的数个示例性方面。词语“示例性”在本文中用于意指“充当实例、例子或说明”。本文中描述为“示例性”的任何方面未必理解为比其它方面优选或有利。
详细描述中所揭示的方面包含基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染。在一个方面中，提供用于将数据预取到高速缓存中的自适应性高速缓存预取电路。代替试图确定用于高速缓存的最佳替换策略，自适应性高速缓存预取电路经配置以基于应用于高速缓存中的专用高速缓存组的竞争性专用预取策略的结果而确定预取策略。在这点上，高速缓存中的高速缓存组的子组被分配为“专用”高速缓存组。其它非专用高速缓存组为“追随者”高速缓存组。各专用高速缓存组具有用于给定专用高速缓存组的相关联专用预取策略。自适应性高速缓存预取电路跟踪存取专用高速缓存组中的每一者的高速缓存未中。自适应性高速缓存预取电路可经配置以使用引发其相应专用高速缓存组的较少高速缓存未中的专用预取策略，将预取策略应用到高速缓存中的其它追随者高速缓存组。举例来说，一个专用预取策略可为从不预取，且另一专用预取策略可为总是预取，以提供用于高速缓存的决斗式专用预取策略。以此方式，可减少高速缓存污染，这是因为高速缓存中的专用高速缓存组的实际高速缓存未中结果可为对哪一预取策略在用作追随者高速缓存组的预取策略的情况下将导致高速缓存中较少高速缓存污染的较好指示。减少的高速缓存污染可产生增加的性能、降低的存储器争用，以及高速缓存的较少功率消耗。
在这点上，图1为包含示例性高速缓冲存储器系统12的示例性计算机系统10。在论述基于专用高速缓存组中的竞争性专用预取策略而用于高速缓冲存储器系统12中的自适应性高速缓存预取滤波之前，首先描述示例性高速缓冲存储器系统12。
在这点上，图1中的高速缓冲存储器系统12包含高速缓存14。高速缓存14为经配置以存储从较高层级存储器16加载到高速缓存14中的高速缓存数据的存储器。作为实例，较高层级存储器16可为较高层级高速缓存或主存储器。在此实例中，高速缓存14为组相联高速缓存。高速缓存14包括标记阵列18和数据阵列20。数据阵列20含有多个高速缓存组22(0)到22(M)，其中‘M+1’等于高速缓存组22的数目。作为一个实例，1,024个高速缓存组22(0)到22(1023)可提供于数据阵列20中。多个高速缓存组22(0)到22(M)中的每一者经配置以将高速缓存数据存储在一或多个高速缓存条目24(0)到24(N)中，其中‘N+1’等于每高速缓存组22的高速缓存条目24的数目。高速缓存控制器26也提供于高速缓冲存储器系统12中。高速缓存控制器26经配置以将来自较高层级存储器16的高速缓存数据填充到数据阵列20中。举例来说，高速缓存控制器26经配置以从较高层级存储器16接收对应于存储在给定存储器地址处的数据28以存储于数据阵列20中。所接收的数据28根据存储器地址存储为数据阵列20中的高速缓存条目24(0)到24(N)中的高速缓存数据30。以此方式，中央处理单元(CPU)32可存取存储在高速缓存14中的高速缓存数据30，而不必须从较高层级存储器16获得高速缓存数据30。
继续参考图1，高速缓存控制器26还经配置以从CPU 32或较低层级存储器36接收存储器存取请求34。高速缓存控制器26使用存储器存取请求34中的存储器地址为高速缓存14中的标记阵列18加索引。如果存储在标记阵列18中的索引处的以存储器地址作索引的标记匹配存储器存取请求34中的存储器地址，且标记为有效的，那么发生高速缓存命中。这意味着对应于存储器存取请求34的存储器地址的高速缓存数据30含于数据阵列20中的高速缓存条目24(0)到24(N)中。作为响应，高速缓存控制器26致使将对应于存储器存取请求34的存储器地址的经加索引高速缓存数据30提供回到CPU 32或较低层级存储器36。如果发生高速缓存未中，那么高速缓存控制器26不将高速缓存数据30提供到CPU 32或较低层级存储器36。
在高速缓存14中发生的高速缓存未中是高速缓冲存储器系统12性能下降的原因。为了降低高速缓冲存储器系统12中的高速缓存未中的数目，将预取控制电路38提供于高速缓冲存储器系统12中。预取控制电路38可经配置以检测CPU 32或较低层级存储器36的存储器存取模式以预测未来存储器存取。使用这些预测，预取控制电路38可向高速缓存控制器26进行基于预取(即，替换)策略的预取请求40，以依推测方式将高速缓存数据预加载到高速缓存14中的高速缓存条目24(0)到24(N)中，以替换存储于高速缓存条目24(0)到24(N)中的现有高速缓存数据。因此，当请求经推测性预测为在近期被需要的高速缓存数据时，高速缓存数据已经存在于高速缓存14中的高速缓存条目24(0)到24(N)中。因此，不会引发高速缓存未中惩罚。然而，在所预取的高速缓存数据之前需要高速缓存14中的经替换高速缓存数据的情况下，将高速缓存数据预取到高速缓存14中也可导致高速缓存污染。
代替试图确定用于图1中的高速缓存14的最佳预取策略，将自适应性高速缓存预取电路42提供于高速缓冲存储器系统12中。如下文将更详细地论述，自适应性高速缓存预取电路42经配置以基于应用于高速缓存14中的专用高速缓存组的竞争性专用预取策略的结果而确定使用哪个预取策略。
在这点上，图2说明提供于图1中的高速缓冲存储器系统12的高速缓存14中的数据阵列20。如其中所说明，数据阵列20包含多个高速缓存组22(0)到22(M)。然而，数据阵列20中的高速缓存组22(0)到22(M)的特定子组被指定为专用高速缓存组44。在此实例中，高速缓存组22(0)到22(M)当中的某些高速缓存组被指定为专用高速缓存组44(A)。标号(A)指定高速缓存控制器26使用第一专用预取策略A将数据28作为高速缓存数据30预取到专用高速缓存组44(A)中。高速缓存组22(0)到22(M)当中的其它高速缓存组被指定为专用高速缓存组44(B)。标号(B)指定高速缓存控制器26使用不同于第一专用预取策略A的第二专用预取策略B将数据28作为高速缓存数据30预取到专用高速缓存组44(B)中。高速缓存组22(0)到22(M)当中的其它非专用高速缓存组被指定为追随者高速缓存组46。自适应性高速缓存预取电路42跟踪存取专用高速缓存组44(A)、44(B)中的每一者的高速缓存未中。自适应性高速缓存预取电路42经配置以使用致使专用高速缓存组44(A)、44(B)在被存取时引发较少高速缓存未中的专用预取策略A或B，将预取策略应用到高速缓存组22(0)到22(M)当中的其它追随者高速缓存组46。换句话说，图2中的数据阵列20中的专用高速缓存组44(A)、44(B)被设置为彼此竞争。以此方式，可减少高速缓存污染，这是因为与用相应专用预取策略A或B预取的专用高速缓存组44(A)、44(B)中的每一者相关联的实际高速缓存未中结果可为对哪一预取策略在用作高速缓存组22(0)到22(M)当中的追随者高速缓存组46的预取策略的情况下将导致高速缓存14中较少高速缓存污染的较好指示。减少的高速缓存污染可产生增加的性能、降低的存储器争用，以及高速缓冲存储器系统12中的高速缓存14的较少功率消耗。
如下文将关于图1和2更详细地论述，在图1中的高速缓冲存储器系统12中的未中跟踪电路47中跟踪由存取专用高速缓存组44(A)、44(B)中的高速缓存条目24(0)到24(N)产生的高速缓存未中。在此实例中，未中跟踪电路47经配置以跟踪由存取专用高速缓存组44(A)、44(B)产生的高速缓存未中，以确定预取策略。在此实例中，未中跟踪电路47包含以未中计数器50的形式提供的未中指示器48。未中计数器50经配置以基于未中状态52跟踪由存取专用高速缓存组44(A)、44(B)产生的高速缓存未中。在此实例中，未中状态52以未中计数54的形式提供。在此实例中，未中计数器50为单一未中饱和计数器。然而，在下文论述的其它方面中，可提供用于专用高速缓存组44(A)、44(B)中的每一者的单独未中计数器50，以单独地跟踪专用高速缓存组44(A)、44(B)中的每一者的高速缓存未中。图1中的未中计数器50经配置以基于由高速缓存控制器26经由高速缓存命中/未中线55报告的由被应用了第一专用预取策略A的第一专用高速缓存组44(A)中的所存取的高速缓存条目24(0)到24(N)产生的高速缓存未中，更新未中计数54。未中计数器50还经配置以基于由被应用了第二专用预取策略B的第二专用高速缓存集44(B)中的所存取的高速缓存条目24(0)到24(N)产生的高速缓存未中，更新未中计数54。
继续参考图1，提供于自适应性高速缓存预取电路42中的预取筛选器56经配置以基于未中计数器50的未中计数54，从第一专用预取策略A和第二专用预取策略B当中选择预取策略。在此实例中，未中计数器50为未中饱和计数器，其经配置以在发生针对存取专用高速缓存组44(A)、44(B)中的一者的高速缓存未中时递增，且在发生针对存取专用高速缓存组44(B)、44(A)中的另一者的高速缓存未中时递减，或反之亦然。提供未中饱和计数器作为未中计数器50可为对提供用于专用高速缓存组44(A)、44(B)中的每一者的单独未中计数器的较低成本的替代方案，不过提供用于专用高速缓存组44(A)、44(B)中的每一者的单独未中计数器为可能的且在本文中被预期作为选择方案。未中计数器50随时间跟踪哪些专用高速缓存组44(A)、44(B)在被存取时引发较少高速缓存未中。预取筛选器56经由未中计数线57接收未中计数器50，以选择对应于引发较少高速缓存未中的专用高速缓存组44(A)、44(B)的专用预取策略A或B以用作追随者高速缓存组46的预取策略。在此实例中，预取筛选器56从高速缓存控制器26接收预取请求40。预取筛选器56将基于未中计数器50的选定专用预取策略A或B应用到从高速缓存控制器26接收的预取请求40作为预取请求40'。
在此实例中，因为仅存在用于图1和2中的数据阵列20中的两(2)个专用预取策略A和B，所以图2中的数据阵列20中的专用高速缓存组44(A)、44(B)可称为决斗式专用高速缓存组。然而，应注意，可提供各自用专用预取策略指定的多于两(2)种类型的专用高速缓存组44，以允许预取筛选器56从多于两(2)个专用预取策略中进行选择。在图2中，数据阵列20中展示与预取策略A相关联的‘Q’数目个专用高速缓存组44(A)(1)到44(A)(Q)，以及与预取策略B相关联的‘Q’数目个专用高速缓存组44(B)(1)到44(B)(Q)。举例来说，如果图2中的数据阵列20含有1,024个高速缓存组22(即，22(0)到22(M)，其中‘M’等于1023)，那么高速缓存组22(0)到22(1023)中的三十(32)个高速缓存组可指定为专用高速缓存组44(A)，且高速缓存组22(0)到22(1023)中的三十(32)个高速缓存组可指定为专用高速缓存组44(B)。在此实例中，‘Q’将等于三十二(32)。这将留下九百六十(960)个高速缓存组22(0)到22(M)作为追随者高速缓存组46。应注意，不需要将相同数目个专用高速缓存组44专用于各专用预取策略A和B。
指定数据阵列20中之较大数目个高速缓存组22(0)到22(M)作为专用快取记忆体组44可提供竞争性专用预取策略A和B的更频繁更新，这是因为可更频繁地发生对相应专用高速缓存组44(A)、44(B)的存取。然而，指定数据阵列20中的较大数目个高速缓存组22(0)到22(M)作为专用快取记忆体组44还限制高速缓存组22(0)到22(M)当中的可应用竞争性预取策略A或B的追随者高速缓存组46的数目。可基于设计考虑因素，例如进行取样以概率性地确定对数据阵列20中的高速缓存组22(0)到22(M)的存取的分布，选择选定为专用高速缓存组44(A)、44(B)的高速缓存组22(0)到22(M)的数目以及专用高速缓存组44(A)和44(B)在数据阵列20内的位置。
另外，专用预取策略A和B可提供作为任何期望的预取策略，只要预取策略A和B是不同的预取策略即可。否则，相同预取策略将应用于追随者高速缓存组46，这相对于将单一预取策略用于所有高速缓存组22(0)到22(M)而不使用自适应性高速缓存预取电路42将不具有减少高速缓存污染的机会。举例来说，用以将数据28预取到专用高速缓存组44(A)(1)到44(A)(Q)中的预取策略A可为从不预取，而预取策略B可为总是将数据28预取到专用高速缓存组44(B)(1)到44(B)(Q)中。
为进一步解释基于专用高速缓存组44(A)、44(B)中的竞争性专用预取策略对图1的高速缓冲存储器系统12执行的自适应性预取，提供图3A和3B。图3A为用于基于在存取高速缓存14中的专用高速缓存组44(A)、44(B)时是否发生高速缓存未中而更新未中计数器50的未中计数54以跟踪专用高速缓存组44(A)、44(B)的竞争的示例性过程60的流程图。图3B为用于基于跟踪专用高速缓存组44(A)、44(B)之间的竞争的未中计数器50的未中计数54，使用专用预取策略A、B当中的选定预取策略将数据28预取到高速缓存14中的追随者高速缓存组46中的自适应性高速缓存预取的示例性过程80的流程图。将参考图1中的高速缓冲存储器系统12描述过程60、80两者。
参考图3A，高速缓存14的高速缓存控制器26接收包括将寻址在高速缓存14中的存储器地址的存储器存取请求34(框62)。高速缓存控制器26咨询标记阵列18以确定高速缓存14中的高速缓存条目24(0)到24(N)当中的对应于存储器存取请求34的存储器地址的所存取的高速缓存条目24是否含于高速缓存14的数据阵列20中(框64)。如果存储器存取请求34的存储器地址含于高速缓存14的数据阵列20中(意味着已发生高速缓存命中)(判定66)，那么不更新未中计数器50的未中计数54(框66)且过程结束(框68)。然而，如果存储器存取请求34不含于高速缓存14的数据阵列20中(判定66)，这意味着已发生高速缓存未中，那么高速缓存控制器26将高速缓存未中传达到自适应性高速缓存预取电路42。如果高速缓存未中是在专用高速缓存组44(A)或44(B)中(判定70)，那么基于由专用高速缓存组44(A)、44(B)的所存取的高速缓存条目24产生的高速缓存未中而更新未中计数器50的未中计数54(框72、74)，且过程结束(框68)。举例来说，未中计数器50的未中计数54可在于专用高速缓存组44(A)中发生由所存取的高速缓存条目24产生的高速缓存未中的情况下递增，且在于专用高速缓存组44(B)中发生由所存取的高速缓存条目24产生的高速缓存未中的情况下递减。因此，图3A中的此示例性过程60维持未中计数器50的未中计数54以跟踪专用高速缓存组44(B)的所有高速缓存未中。如果高速缓存未中不在专用高速缓存组44(A)或44(B)中(判定70)，那么不更新未中计数54且过程结束(框68)。
如上文所论述，图3B中的过程80用以基于未中计数器50的未中计数54，使用与专用高速缓存组44(A)、44(B)相关联的专用预取策略A、B当中的选定预取策略将数据28预取到高速缓存14中。在这点上，CPU 32或较低层级存储器36发出预取请求40，以将数据28预取到高速缓存14中的高速缓存组22(0)到22(M)当中的所存取高速缓存组22中的高速缓存条目24中(框82)。自适应性高速缓存预取电路42的预取筛选器56基于从高速缓存控制器26接收的信息，确定所存取的高速缓存组22是否为专用高速缓存组44(A)、44(B)(判定84)。如果所存取高速缓存组22为专用高速缓存组44(A)、44(B)(判定84)，那么预取筛选器56所应用的预取策略为与所存取的特定专用高速缓存组44(A)、44(B)相关联的相应专用预取策略A或B(框88)。然而，如果所存取的高速缓存组22不是专用高速缓存组44(A)、44(B)(判定84)，而是追随者高速缓存组46，那么预取筛选器56基于未中计数器50的未中计数54从专用预取策略A或B当中选择将应用于预取请求40的预取策略(框86)。举例来说，如果未中计数54指示专用高速缓存组44(A)与专用高速缓存组44(B)相比在被存取时引发较少高速缓存未中，那么预取筛选器56可选择预取策略A用于对追随者高速缓存组46的预取请求40。此外，在框86中，作为额外或替代特征，还可控制高速缓存预取电路42的预取筛选器56，以基于未中计数概率性地确定是应将第一专用预取策略A还是应将第二专用预取策略B应用于预取请求40。在任一情况下，不管所存取的高速缓存组22是专用高速缓存组44(A)、44(B)还是追随者高速缓存组46，预取筛选器56所应用的选定预取策略均被用以将预取的高速缓存数据30填充到所存取的高速缓存组22的高速缓存条目24中(框90)，且过程结束(框92)。
如上文所论述，并非将未中计数54应用于固定阈值以依双峰方式选择专用预取策略A或专用预取策略B，而是未中计数54可用以基于未中计数54的量值控制将选择使用专用预取策略A还是选择使用专用预取策略B的概率。举例来说，未中计数54的较大值可用以指示选择专用预取策略A的较高概率(以及相反地，选择专用预取策略B的较低概率)。未中计数54的较小值可用以指示选择专用预取策略A的较低概率(以及相反地，专用预取策略B的较高概率)。作为实例，可通过产生随机整数以与未中计数54进行比较来实施此类概率函数。举例来说，如果使用六(6)位计数器实施未中计数54，那么产生随机6位整数，且将所述整数与未中计数54进行比较。如果未中计数54低于或等于随机产生的整数，那么使用专用预取策略A；否则，使用专用预取策略B。
图4为说明当自适应性高速缓存预取电路42执行自适应性高速缓存预取时，图1中的高速缓冲存储器系统12的高速缓存14的示例性预取性能的图表94。在这点上，在Y轴上展示高速缓存污染96。通过图表94的Y轴上的较高幅值展示较高水平的高速缓存污染96。基准测试(benchmark)示例性应用程序98(1)到98(X)(如在X轴上所展示)的仅使用从不预取策略100、仅使用总是预取策略102以及使用如由上文所论述的自适应性高速缓存预取电路42提供的预取决斗式策略104的高速缓存污染96。如所展示，与仅使用从不预取策略100或仅使用总是预取策略102相比，使用如由自适应性高速缓存预取电路42所提供的预取决斗式策略104的高速缓存污染96对于大部分应用程序98(1)到98(X)导致较少高速缓存污染96(即，较低幅值高速缓存污染96)。
另外，应注意，图1中的自适应性高速缓存预取电路42在图3A和3B中的示例性过程中的操作可经配置以选择性地禁用。举例来说，图1中的自适应性高速缓存预取电路42可经配置以不在图3B中的框86中从第一专用预取策略A和第二专用预取策略B当中选择预取策略。替代地，默认预取策略或经提供用于预取请求40或与预取请求40相关联的预取策略将用于将数据28预取到追随者高速缓存组46。举例来说，可基于未中计数54中的位被指定为启用/禁用位而控制启用/禁用特征。举例来说，未中计数54中的最高有效位可指定为自适应性高速缓存预取启用/禁用位。未中计数器50可经配置以基于来自高速缓存控制器26的指令设置未中计数54中的启用/禁用位。自适应性高速缓存预取电路42可经配置以作为从未中计数器50接收未中计数54的一部分，复查所述启用/禁用位，以基于未中计数54确定预取筛选器56是否应将专用预取策略应用到预取请求40。类似地，指示器可提供于自适应性高速缓存预取电路42中，以视需要指示预取筛选器54不应使用专用预取策略A、B中的一者。
在图1中，自适应性高速缓存预取电路42提供于高速缓冲存储器系统12中的高速缓存控制器26外部。如上文所论述，自适应性高速缓存预取电路42接收预取请求40，以将专用预取策略A或B当中的选定预取策略应用于到高速缓存组22(0)到22(M)当中的追随者高速缓存组46的预取。然而，图1中的自适应性高速缓存预取电路42的功能性还可提供在高速缓存控制器26内或内置到高速缓存控制器26中。另外，未中跟踪电路47还可提供于高速缓存控制器26内。在这点上，图5说明包含替代性高速缓冲存储器系统12(1)的替代性计算机系统10(1)。用共同的元件编号展示在图1中的高速缓冲存储器系统12与图5中的高速缓冲存储器系统12(1)之间共同的组件，且因此此处将不重新描述。提供包含图1中的自适应性高速缓存预取电路42在此方面的功能性的替代性高速缓存控制器26(1)。提供展示为在高速缓存控制器26(1)外部的未中计数器50；然而，未中计数器50还可包含在高速缓存控制器26(1)内。
另外，应注意，尽管上文所论述的图1和2中的数据阵列20中的多个高速缓存组22(0)到22(M)当中的高速缓存组22被指定为专用高速缓存组44(A)、44(B)，且其中未中计数器50为未中饱和计数器，但这不具限制性。举例来说，数据阵列20中的多个高速缓存组22(0)到22(M)当中的多于两(2)种类型的高速缓存组22可指定为专用高速缓存组44。此可对于提供可由自适应性高速缓存预取电路42应用的多于两(2)种专用预取策略来说可为期望的。在此情况下，代替使用如分别提供于图1和5中的高速缓冲存储器系统12、12(1)中的单一未中计数器50，可提供多个未中计数器以单独地跟踪多于两(2)个专用高速缓存组44中的每一者的高速缓存未中。
在这点上，图6A为高速缓冲存储器系统12、12(1)中的具有多于两(2)种类型的专用高速缓存组44的数据阵列20的图式。在图6A中的数据阵列20中，存在三(3)种类型的专用高速缓存组44(A)、44(B)以及44(C)，其中专用预取策略A、B以及C分别与专用高速缓存组44(A)、44(B)、44(C)中的每一者相关联。另外，指定为在专用高速缓存组44内的高速缓存组22的数目可变化。举例来说，专用高速缓存组44(A)、44(B)各自包含‘Q’数目个高速缓存组22(即，44(A)(1)到44(A)(Q)以及44(B)(1)到44(B)(Q))。然而，专用高速缓存组44(C)包含‘R’数目个高速缓存组22(即，44(C)(1)到44(C)(R))。以此方式，自适应性高速缓存预取电路42可基于专用高速缓存组44(A)、44(B)以及44(C)的所跟踪的高速缓存未中的竞争，将专用预取策略A、B或C中的任一者应用于预取到高速缓存组22(0)到22(M)当中的追随者高速缓存组46。
图6B说明具有替代性未中计数器50(1)的形式的替代性未中指示器48(1)的替代性未中跟踪电路47(1)。未中计数器50(1)经配置以跟踪图6A中的专用高速缓存组44(A)、44(B)以及44(C)的高速缓存未中。在此方面中，因为不仅存在两(2)种类型的专用高速缓存组44(A)、44(B)，所以需要额外未中计数器来跟踪针对各竞争性专用高速缓存组44(A)、44(B)、44(C)的未中计数54(1)。在这点上，未中计数器50(1)包括多个未中计数54(1)到54(D)，其中‘D’为高速缓存组22(0)到22(M)当中的提供为图6A中的数据阵列20中的专用高速缓存组44(A)、44(B)、44(C)的高速缓存组22的总数目。以此方式，预取筛选器56可比较未中计数器50(1)中的未中计数54(1)到54(D)中的每一者，以确定使用专用预取策略A、B以及C当中的哪个专用预取策略来将数据28预取到数据阵列20的追随者高速缓存组46中。
根据本文中所揭示的方面的经调适高速缓存预取电路和/或高速缓冲存储器系统可提供于或集成到任何基于处理器的装置中。实例包含(但不限于)机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字影音光盘(DVD)播放器和便携式数字视频播放器。
在这点上，图7说明可使用图1和5中的高速缓冲存储器系统12、12(1)和/或自适应性高速缓存预取电路42、42(1)的基于处理器的系统110的实例。在此实例中，基于处理器的系统110包含一或多个CPU 112，其各自包含一或多个处理器114。CPU 112可为主控装置。CPU 112可包含耦合到处理器114以快速存取暂时存储的数据的高速缓冲存储器系统12或12(1)。CPU 112耦合到系统总线116且可使包含在基于处理器的系统110中的主控装置和从属装置相互耦合。如所熟知，CPU 112通过经由系统总线116交换地址、控制以及数据信息与这些其它装置通信。举例来说，CPU 112可将总线事务请求传达到作为从属装置的实例的存储器控制器118。尽管在图7中未说明，但可提供多个系统总线116，其中各系统总线116构成不同网状架构。
其它主控和从属装置可连接到系统总线116。如图7中所说明，作为实例，这些装置可包含存储器系统120、一或多个输入装置122、一或多个输出装置124、一或多个网络接口装置126，以及一或多个显示控制器128。输入装置122可包含任何类型的输入装置，包含(但不限于)输入键、开关、语音处理器等。输出装置124可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示器等。网络接口装置126可为经配置以允许与网络130交换数据的任何装置。网络130可为任何类型的网路，包含(但不限于)有线或无线网络、私用或公用网络、局域网(LAN)、广局域网(wide local area network，WLAN)，以及因特网。网络接口装置126可经配置以支持任何期望类型的通信协议。
CPU 112还可经配置以经由系统总线116存取显示控制器128，以控制发送到一或多个显示器132的信息。显示控制器128经由一或多个视频处理器134将信息发送到一或多个显示器132以进行显示，所述一或多个视频处理器将待显示的信息处理成适合于显示器132的格式。显示器132可包含任何类型的显示器，包含(但不限于)阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。
所属领域的技术人员将进一步了解，结合本文中所揭示的方面所描述的各种说明性逻辑块、模块、电路及算法可被实施为电子硬件、存储于存储器或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。本文中所揭示的存储器可为任何类型和大小的存储器，并且可经配置以存储期望的任何类型的信息。为清楚地说明此可互换性，上文已大体上关于功能性描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为引起偏离本发明的范围。
结合本文中所揭示的方面描述的各种说明性逻辑块、模块和电路可用以下各项来实施或执行：处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或经设计以执行本文中所描述的功能的其任何组合。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置。
本文中所揭示的方面可以硬件和存储于硬件中的指令体现，且可驻留于(例如)随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或此领域中已知的任何其它形式的计算机可读媒体中。示例性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中，存储媒体可集成到处理器。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于远程站中。在替代方案中，处理器和存储媒体可作为离散组件驻留在远程站、基站或服务器中。
还应注意，描述本文中的示例性方面中的任一者中所描述的操作步骤是为了提供实例及论述。可以用除了所说明的顺序之外的众多不同顺序执行所描述的操作。另外，单个操作步骤中所描述的操作实际上可在许多不同步骤中执行。另外，可组合在示例性方面中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将容易显而易见，流程图中所说明的操作步骤可以经受众多不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
提供本发明的前述描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易显而易见对本发明的各种修改，且本文中界定的一般原理可应用于其它变化而不脱离本发明的精神或范围。因此，本发明并不意在限于本文中所描述的实例和设计，而是应被赋予与本文中所揭示的原理和新颖特征相一致的最广范围。

Claims (29)

1.一种用于将高速缓存数据预取到高速缓存中的自适应性高速缓存预取电路，其包括：
未中跟踪电路，其经配置以基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新至少一个未中状态：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组；和
预取筛选器，其经配置以基于所述未中跟踪电路的所述至少一个未中状态而从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择预取策略。
2.根据权利要求1所述的自适应性高速缓存预取电路，其中所述预取筛选器进一步经配置以选择将应用于由预取控制电路发出以致使所述高速缓存被填充的预取请求的预取策略。
3.根据权利要求1所述的自适应性高速缓存预取电路，其中：
所述至少一个第一专用预取策略包括第一专用预取策略；
所述至少一个第二专用预取策略包括第二专用预取策略；且
所述预取筛选器经配置以基于所述未中跟踪电路的所述至少一个未中状态而从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
4.根据权利要求3所述的自适应性高速缓存预取电路，其中：
所述第一专用预取策略包括从不预取策略；且
所述第二专用预取策略包括总是预取策略。
5.根据权利要求1所述的自适应性高速缓存预取电路，其中所述未中跟踪电路包括至少一个未中计数器，且所述至少一个未中状态包括至少一个未中计数；
所述至少一个未中计数器经配置以基于由所述至少一个第一专用高速缓存组和所述至少一个第二专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述至少一个未中计数；且
所述预取筛选器经配置以基于所述至少一个未中计数器的所述至少一个未中计数，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
6.根据权利要求1所述的自适应性高速缓存预取电路，其中所述未中跟踪电路包括未中饱和指示器，且所述至少一个未中状态包括未中状态，
所述未中饱和指示器经配置以基于由所述至少一个第一专用高速缓存组和所述至少一个第二专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中状态；且
所述预取筛选器经配置以基于所述未中饱和指示器的所述未中状态，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
7.根据权利要求6所述的自适应性高速缓存预取电路，其中所述未中饱和指示器包括未中饱和计数器，且所述未中状态包括未中饱和计数；
所述未中饱和计数器经配置以基于由所述至少一个第一专用高速缓存组和所述至少一个第二专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中饱和计数；且
所述预取筛选器经配置以基于所述未中饱和计数器的所述未中饱和计数，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
8.根据权利要求7所述的自适应性高速缓存预取电路，其中所述未中饱和计数器经配置以通过经配置以执行以下步骤来更新所述未中饱和计数：
通过基于由所述高速缓存中的被应用了所述至少一个第一专用预取策略的所述至少一个第一专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中而递增或递减所述未中饱和计数，来更新所述未中饱和计数；且
通过基于由所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的所述至少一个第二专用预取策略的所述至少一个第二专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中而分别递减或递增所述未中饱和计数，来更新所述未中饱和计数。
9.根据权利要求1所述的自适应性高速缓存预取电路，其中所述未中跟踪电路包括各自包括未中状态的多个未中指示器，所述多个未中指示器中的每一者与所述至少一个第一专用高速缓存组和所述至少一个第二专用高速缓存组当中的专用高速缓存组相关联；
所述多个未中指示器各自进一步经配置以基于由所述高速缓存中的所述至少一个第一专用高速缓存组和所述至少一个第二专用高速缓存组当中的所述专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述相关联的未中状态；且
所述预取筛选器经配置以基于所述多个所述未中指示器中的所述至少一个未中状态的比较，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
10.根据权利要求1所述的自适应性高速缓存预取电路，其中所述预取筛选器进一步经配置以基于所述未中跟踪电路的所述至少一个未中状态，选择性地不从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择所述预取策略。
11.根据权利要求7所述的自适应性高速缓存预取电路，其中所述预取筛选器进一步经配置以基于所述未中饱和计数器的所述未中饱和计数中的至少一个有效位，选择性地不从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于由所述预取控制电路发出的所述预取请求的所述预取策略。
12.根据权利要求1所述的自适应性高速缓存预取电路，其中所述预取筛选器进一步经配置以总是不选择所述至少一个第一专用预取策略或所述至少一个第二专用预取策略。
13.根据权利要求1所述的自适应性高速缓存预取电路，其中所述预取筛选器进一步经配置以：
基于所述未中跟踪电路的所述至少一个未中状态，概率性地确定是应将所述至少一个第一专用预取策略还是应将所述至少一个第二专用预取策略应用于由预取控制电路发出的预取请求；且
基于所述概率性确定，选择所述至少一个第一专用预取策略或所述至少一个第二专用预取策略以应用于由所述预取控制电路发出的所述预取请求。
14.根据权利要求1所述的自适应性高速缓存预取电路，其中：
所述高速缓存包括各自经配置以存储一或多个高速缓存条目的多个高速缓存组，所述多个高速缓存组包括：
所述至少一个第一专用高速缓存组，其经配置以接收基于所述至少一个第一专用预取策略的所预取的高速缓存数据；
所述至少一个第二专用高速缓存组，其经配置以接收基于所述至少一个第二专用预取策略的所述所预取的高速缓存数据；和
至少一个追随者高速缓存组，其经配置以接收基于所述至少一个第一专用预取策略或所述至少一个第二专用预取策略的所述所预取的高速缓存数据；
高速缓存控制器，其经配置以接收包括存储器地址的存储器存取请求且确定对应于所述存储器地址的高速缓存条目是否含于所述高速缓存中；且
预取控制电路，其经配置以发出预取请求，以根据所述预取策略将所述所预取的高速缓存数据预取到所述高速缓存中的所述多个高速缓存组中。
15.根据权利要求14所述的自适应性高速缓存预取电路，其中所述预取筛选器安置在所述高速缓存控制器外部。
16.根据权利要求14所述的自适应性高速缓存预取电路，其中所述高速缓存控制器包括所述预取筛选器。
17.根据权利要求1所述的自适应性高速缓存预取电路，其安置到集成电路IC中。
18.根据权利要求1所述的自适应性高速缓存预取电路，其集成到从由以下各项组成的群组中选出的装置中：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理PDA、监视器、计算机监视器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器及便携式数字视频播放器。
19.一种用于将高速缓存数据预取到高速缓存中的自适应性高速缓存预取电路，其包括：
用于基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新至少一个未中状态的未中跟踪装置：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组；和
用于基于所述未中跟踪装置的所述至少一个未中状态装置而从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择预取策略的预取筛选器装置。
20.一种基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取的方法，其包括：
接收包括将寻址在高速缓存中的存储器地址的存储器存取请求；
通过确定所述高速缓存中的多个高速缓存条目当中的对应于所述存储器地址的所存取的高速缓存条目是否含于所述高速缓存中，来确定所述存储器存取请求是否为高速缓存未中；
基于由以下各项中的所述所存取的高速缓存条目产生的所述高速缓存未中而更新未中跟踪电路的至少一个未中状态：所述高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组；
发出预取请求以将高速缓存数据预取到所述高速缓存中的多个高速缓存组当中的追随者高速缓存组中的高速缓存条目中；
基于所述未中跟踪电路的所述至少一个未中状态，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于所述预取请求的预取策略；和
基于所述选定预取策略，将所述所预取的高速缓存数据填充到所述追随者高速缓存组中的所述高速缓存条目中。
21.根据权利要求20所述的方法，其中更新所述未中跟踪电路包括：
基于由所述高速缓存中的被应用了从不预取策略的所述至少一个第一专用高速缓存组的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中跟踪电路的所述至少一个未中状态；和
基于由所述高速缓存中的被应用了总是预取策略的所述至少一个第二专用高速缓存组的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中跟踪电路的所述至少一个未中状态。
22.根据权利要求20所述的方法，其中：
更新所述未中跟踪电路的所述至少一个未中状态包括基于由以下各项中的所述所存取的高速缓存条目产生的所述高速缓存未中而更新至少一个未中计数器的至少一个未中计数：所述高速缓存中的被应用了所述至少一个第一专用预取策略的所述至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的所述至少一个第二专用预取策略的所述至少一个第二专用高速缓存组；且
选择所述预取策略包括基于所述至少一个未中计数器的所述至少一个未中计数，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于所述预取请求的所述预取策略。
23.根据权利要求22所述的方法，其中：
更新所述至少一个未中计数器的所述至少一个未中计数包括基于由以下各项中的所述所存取的高速缓存条目产生的所述高速缓存未中，更新至少一个未中饱和计数器的至少一个未中饱和计数：所述高速缓存中的被应用了所述至少一个第一专用预取策略的所述至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的所述至少一个第二专用预取策略的所述至少一个第二专用高速缓存组；且
选择所述预取策略包括基于所述至少一个未中饱和计数器的所述至少一个未中饱和计数，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于所述预取请求的所述预取策略。
24.根据权利要求23所述的方法，其中更新所述至少一个未中饱和计数器的所述至少一个未中饱和计数包括：
基于由所述高速缓存中的被应用了所述至少一个第一专用预取策略的所述至少一个第一专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，递增或递减所述至少一个未中饱和计数器的所述至少一个未中饱和计数；和
基于由所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的所述至少一个第二专用预取策略的所述至少一个第二专用高速缓存组中的所述所存取的高速缓存条目产生的所述高速缓存未中，分别递减或递增所述至少一个未中饱和计数器的所述至少一个未中饱和计数。
25.根据权利要求20所述的方法，其进一步包括忽略所述至少一个第一专用预取策略不作为所述选定预取策略或忽略所述至少一个第二专用预取策略不作为所述选定预取策略。
26.根据权利要求20所述的方法，其进一步包括概率性地确定是应选择所述至少一个第一专用预取策略还是应选择所述至少一个第二专用预取策略作为所述选定预取策略；
其中填充所述所预取的高速缓存数据包括基于所述经概率性地确定的预取策略而将所述所预取的高速缓存数据填充到所述追随者高速缓存组中的所述高速缓存条目中。
27.一种存储有计算机可执行指令的非暂时性计算机可读媒体，所述计算机可执行指令致使基于处理器的自适应性高速缓存预取电路通过以下步骤将高速缓存数据预取到高速缓存中：
基于由以下各项中的所存取的高速缓存条目产生的高速缓存未中而更新未中跟踪电路的至少一个未中状态：高速缓存中的被应用了至少一个第一专用预取策略的至少一个第一专用高速缓存组，以及所述高速缓存中的被应用了不同于所述至少一个第一专用预取策略的至少一个第二专用预取策略的至少一个第二专用高速缓存组；和
基于所述未中跟踪电路的所述至少一个未中状态，从所述至少一个第一专用预取策略和所述至少一个第二专用预取策略当中选择将应用于由预取控制电路发出以致使所述高速缓存被填充的预取请求中的预取策略。
28.根据权利要求27所述的非暂时性计算机可读媒体，其上存储有所述计算机可执行指令，以致使所述基于处理器的自适应性高速缓存预取电路通过以下步骤更新所述未中跟踪电路的所述至少一个未中状态来将高速缓存数据预取到所述高速缓存中：
基于由所述高速缓存中的被应用了从不预取策略的所述至少一个第一专用高速缓存组的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中跟踪电路的所述至少一个未中状态；和
基于由所述高速缓存中的被应用了总是预取策略的所述至少一个第二专用高速缓存组的所述所存取的高速缓存条目产生的所述高速缓存未中，更新所述未中跟踪电路的所述至少一个未中状态。
29.根据权利要求27所述的非暂时性计算机可读媒体，其上存储有所述计算机可执行指令，以致使所述基于处理器的自适应性高速缓存预取电路通过忽略所述至少一个第一专用预取策略不作为所述选定预取策略或忽略所述至少一个第二专用预取策略不作为所述选定预取策略来将高速缓存数据预取到所述高速缓存中。
CN201580018112.2A 2014-04-04 2015-04-02 基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染 Pending CN106164875A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/245,356 2014-04-04
US14/245,356 US20150286571A1 (en) 2014-04-04 2014-04-04 Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution
PCT/US2015/024030 WO2015153855A1 (en) 2014-04-04 2015-04-02 Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution

Publications (1)

Publication Number Publication Date
CN106164875A true CN106164875A (zh) 2016-11-23

Family

ID=53039591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018112.2A Pending CN106164875A (zh) 2014-04-04 2015-04-02 基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染

Country Status (6)

Country Link
US (1) US20150286571A1 (zh)
EP (1) EP3126985A1 (zh)
JP (1) JP2017509998A (zh)
KR (1) KR20160141735A (zh)
CN (1) CN106164875A (zh)
WO (1) WO2015153855A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110018971A (zh) * 2017-12-29 2019-07-16 华为技术有限公司 缓存替换技术
CN111124955A (zh) * 2018-10-31 2020-05-08 珠海格力电器股份有限公司 一种高速缓存控制方法及设备和计算机存储介质
WO2021238260A1 (zh) * 2020-05-29 2021-12-02 广东浪潮智慧计算技术有限公司 一种预读数据缓存方法、装置、设备及存储介质
CN114297100A (zh) * 2021-12-28 2022-04-08 摩尔线程智能科技(北京)有限责任公司 用于缓存的写策略调整方法、缓存装置及计算设备
US11586544B2 (en) 2018-07-27 2023-02-21 Huawei Technologies Co., Ltd. Data prefetching method and terminal device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9519549B2 (en) * 2012-01-11 2016-12-13 International Business Machines Corporation Data storage backup with lessened cache pollution
US10117058B2 (en) 2016-03-23 2018-10-30 At&T Intellectual Property, I, L.P. Generating a pre-caching schedule based on forecasted content requests
US10223278B2 (en) * 2016-04-08 2019-03-05 Qualcomm Incorporated Selective bypassing of allocation in a cache
US10509732B2 (en) 2016-04-27 2019-12-17 Advanced Micro Devices, Inc. Selecting cache aging policy for prefetches based on cache test regions
US11567885B2 (en) * 2016-05-12 2023-01-31 Lg Electronics Inc. System and method for optimizing DRAM bus switching using LLC
US10430349B2 (en) * 2016-06-13 2019-10-01 Advanced Micro Devices, Inc. Scaled set dueling for cache replacement policies
US9928176B2 (en) * 2016-07-20 2018-03-27 Advanced Micro Devices, Inc. Selecting cache transfer policy for prefetched data based on cache test regions
US10055158B2 (en) * 2016-09-22 2018-08-21 Qualcomm Incorporated Providing flexible management of heterogeneous memory systems using spatial quality of service (QoS) tagging in processor-based systems
US10157646B2 (en) * 2016-10-06 2018-12-18 SK Hynix Inc. Latch control signal generation circuit to reduce row hammering
US11182306B2 (en) * 2016-11-23 2021-11-23 Advanced Micro Devices, Inc. Dynamic application of software data caching hints based on cache test regions
KR101951309B1 (ko) * 2017-04-19 2019-04-29 서울시립대학교 산학협력단 데이터 처리 장치 및 데이터 처리 방법
US11947461B2 (en) 2022-01-10 2024-04-02 International Business Machines Corporation Prefetch unit filter for microprocessor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243791B1 (en) * 1998-08-13 2001-06-05 Hewlett-Packard Company Method and architecture for data coherency in set-associative caches including heterogeneous cache sets having different characteristics
CN101236530A (zh) * 2008-01-30 2008-08-06 清华大学 高速缓存替换策略的动态选择方法
US20090019229A1 (en) * 2007-07-10 2009-01-15 Qualcomm Incorporated Data Prefetch Throttle
US20090287884A1 (en) * 2007-01-30 2009-11-19 Fujitsu Limited Information processing system and information processing method
CN101763226A (zh) * 2010-01-19 2010-06-30 北京航空航天大学 一种虚拟存储设备的缓存方法
CN101866318A (zh) * 2010-06-13 2010-10-20 北京北大众志微系统科技有限责任公司 一种高速缓存替换策略的管理系统及方法
CN104572479A (zh) * 2013-10-24 2015-04-29 Arm有限公司 预取策略控制

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732242A (en) * 1995-03-24 1998-03-24 Silicon Graphics, Inc. Consistently specifying way destinations through prefetching hints
US6496902B1 (en) * 1998-12-31 2002-12-17 Cray Inc. Vector and scalar data cache for a vector multiprocessor
JP3812258B2 (ja) * 2000-01-13 2006-08-23 株式会社日立製作所 キャッシュ記憶装置
US6529998B1 (en) * 2000-11-03 2003-03-04 Emc Corporation Adaptive prefetching of data from a disk
US7146467B2 (en) * 2003-04-14 2006-12-05 Hewlett-Packard Development Company, L.P. Method of adaptive read cache pre-fetching to increase host read throughput
US7228387B2 (en) * 2003-06-30 2007-06-05 Intel Corporation Apparatus and method for an adaptive multiple line prefetcher
US20060174228A1 (en) * 2005-01-28 2006-08-03 Dell Products L.P. Adaptive pre-fetch policy
US20070239940A1 (en) * 2006-03-31 2007-10-11 Doshi Kshitij A Adaptive prefetching
US7899996B1 (en) * 2007-12-31 2011-03-01 Emc Corporation Full track read for adaptive pre-fetching of data
US8250303B2 (en) * 2009-09-30 2012-08-21 International Business Machines Corporation Adaptive linesize in a cache
US8307164B2 (en) * 2009-12-15 2012-11-06 International Business Machines Corporation Automatic determination of read-ahead amount
US8850123B2 (en) * 2010-10-19 2014-09-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Cache prefetch learning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243791B1 (en) * 1998-08-13 2001-06-05 Hewlett-Packard Company Method and architecture for data coherency in set-associative caches including heterogeneous cache sets having different characteristics
US20090287884A1 (en) * 2007-01-30 2009-11-19 Fujitsu Limited Information processing system and information processing method
US20090019229A1 (en) * 2007-07-10 2009-01-15 Qualcomm Incorporated Data Prefetch Throttle
CN101689147A (zh) * 2007-07-10 2010-03-31 高通股份有限公司 数据预取调节
CN101236530A (zh) * 2008-01-30 2008-08-06 清华大学 高速缓存替换策略的动态选择方法
CN101763226A (zh) * 2010-01-19 2010-06-30 北京航空航天大学 一种虚拟存储设备的缓存方法
CN101866318A (zh) * 2010-06-13 2010-10-20 北京北大众志微系统科技有限责任公司 一种高速缓存替换策略的管理系统及方法
CN104572479A (zh) * 2013-10-24 2015-04-29 Arm有限公司 预取策略控制

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AR ALAMELDEEN等: ""Interactions Between Compression and Prefetching in Chip Multiprocessors"", 《IEEE INTERNATIONAL SYMPOSIUM ON HIGH PERFORMANCE COMPUTER ARCHITECTURE》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110018971A (zh) * 2017-12-29 2019-07-16 华为技术有限公司 缓存替换技术
CN110018971B (zh) * 2017-12-29 2023-08-22 华为技术有限公司 缓存替换技术
US11586544B2 (en) 2018-07-27 2023-02-21 Huawei Technologies Co., Ltd. Data prefetching method and terminal device
CN111124955A (zh) * 2018-10-31 2020-05-08 珠海格力电器股份有限公司 一种高速缓存控制方法及设备和计算机存储介质
CN111124955B (zh) * 2018-10-31 2023-09-08 珠海格力电器股份有限公司 一种高速缓存控制方法及设备和计算机存储介质
WO2021238260A1 (zh) * 2020-05-29 2021-12-02 广东浪潮智慧计算技术有限公司 一种预读数据缓存方法、装置、设备及存储介质
US11681623B1 (en) 2020-05-29 2023-06-20 Guangdong Inspur Smart Computing Technology Co., Ltd. Pre-read data caching method and apparatus, device, and storage medium
CN114297100A (zh) * 2021-12-28 2022-04-08 摩尔线程智能科技(北京)有限责任公司 用于缓存的写策略调整方法、缓存装置及计算设备

Also Published As

Publication number Publication date
KR20160141735A (ko) 2016-12-09
JP2017509998A (ja) 2017-04-06
US20150286571A1 (en) 2015-10-08
WO2015153855A1 (en) 2015-10-08
EP3126985A1 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
CN106164875A (zh) 基于专用高速缓存组中的竞争性专用预取策略进行自适应性高速缓存预取以减少高速缓存污染
CN104769560B (zh) 基于缓冲器充满度而向高速缓存进行预取
CN109564549A (zh) 数据高速缓存区域预取器
EP3657339B1 (en) Data caching
US20160103765A1 (en) Apparatus, systems, and methods for providing a memory efficient cache
CN104040508B (zh) 用于在高速缓存系统中管理数据的方法和系统
CN101694640B (zh) 多核架构下共享二级Cache的替换策略的实现方法
US20170212840A1 (en) Providing scalable dynamic random access memory (dram) cache management using tag directory caches
US20180173623A1 (en) Reducing or avoiding buffering of evicted cache data from an uncompressed cache memory in a compressed memory system to avoid stalling write operations
US20200341899A1 (en) System and method for prediction based cache management
WO2018052653A1 (en) Providing memory bandwidth compression using adaptive compression in central processing unit (cpu)-based systems
CN104320448A (zh) 一种基于大数据的计算设备的缓存与预取加速方法和装置
US20210042120A1 (en) Data prefetching auxiliary circuit, data prefetching method, and microprocessor
CN108351800A (zh) 预装虚拟机的页表缓存线路
WO2023055486A1 (en) Re-reference interval prediction (rrip) with pseudo-lru supplemental age information
CN110998547A (zh) 筛选被预测为到达即死(doa)的经逐出高速缓冲条目到高速缓冲存储器系统的最后层级高速缓冲(llc)存储器中的插入
CN104285215B (zh) 用于跟踪指令高速缓冲存储器中的附加数据权限的方法和设备
CN103874988A (zh) 对高速缓存进行可编程分区
JP2016066259A (ja) データ配置制御プログラム、データ配置制御装置およびデータ配置制御方法
CN108024116A (zh) 一种数据缓存方法及装置
EP3420460B1 (en) Providing scalable dynamic random access memory (dram) cache management using dram cache indicator caches
CN107168892A (zh) 一种数据的写入方法及装置
CN110658999B (zh) 一种信息更新方法、装置、设备及计算机可读存储介质
US11526483B2 (en) Storage architectures for graph analysis applications
CN102662861B (zh) 末级高速缓存插入策略软件控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123