CN102662861B - 末级高速缓存插入策略软件控制方法 - Google Patents
末级高速缓存插入策略软件控制方法 Download PDFInfo
- Publication number
- CN102662861B CN102662861B CN201210077431.9A CN201210077431A CN102662861B CN 102662861 B CN102662861 B CN 102662861B CN 201210077431 A CN201210077431 A CN 201210077431A CN 102662861 B CN102662861 B CN 102662861B
- Authority
- CN
- China
- Prior art keywords
- level cache
- page
- last
- strategy
- last level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000003780 insertion Methods 0.000 claims description 20
- 230000037431 insertion Effects 0.000 claims description 20
- 101000622137 Homo sapiens P-selectin Proteins 0.000 claims description 8
- 102100023472 P-selectin Human genes 0.000 claims description 8
- 238000013461 design Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 238000007726 management method Methods 0.000 abstract description 2
- 230000007246 mechanism Effects 0.000 abstract description 2
- 238000013519 translation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及一种末级高速缓存插入策略软件控制方法，首先在处理器页表项中设计末级高速缓存插入策略控制位或控制接口；其次，当数据进入末级高速缓存时，通过判断TLB记录的页一级末级高速缓存插入策略控制位的值，决定该页数据进入末级高速缓存时的位置。利用本发明软件可以控制页一级末级高速缓存插入策略，为具有不同局部性特征的区域提供不同的末级高速缓存管理方法，达到降低末级高速缓存污染的目的；本发明应用于任何具有多级高速缓存结构，同时采用虚拟存储机制的计算机系统中，具有实现简单、硬件代价低等优点。
Description
技术领域
本发明涉及到计算机系统中的末级高速缓存管理，特别是涉及到一种结合虚拟页式存储机制的计算机系统的末级高速缓存插入策略软件控制方法。
背景技术
高速缓存处于处理器访问的关键路径。随着处理器和存储器之间速度差距的不断扩大，高速缓存尤其是末级高速缓存失效产生的系统开销逐渐增大，成为制约计算机整体性能提高的重要瓶颈之一。
程序内部不同数据区域可能存在不同的访问模式和局部性特征。但是，当前处理器高速缓存大多采用LRU替换算法。该算法不能有效识别访问数据的局部性特征并根据数据局部性的变化及时调整管理策略。未来不会被使用到的数据如果不能被有效识别并同局部性良好的数据相区分，就可能会将复用度高的数据替换出高速缓存，从而引发高速缓存污染问题。在采用多级高速缓存的系统中，由于上级高速缓存的过滤作用，使得末级高速缓存污染更加严重。现代计算机普遍采用虚拟存储系统。在支持分页机制的虚拟存储系统中，程序地址空间被划分为若干大小相同的页。在程序运行过程中，不同页之间的局部性特征可能存在较大差异。限制局部性差数据页的末级高速缓存访问空间可以减少其对其对其他数据页高速缓存空间的抢占，在高速缓存中保护局部性良好的数据，从而提高末级高速缓存的性能。
针对末级高速缓存污染问题，当前解决方案通常采用末级高速缓存软件划分的方法。该方法缺少软硬件交互接口，只能将末级高速缓存划分为若干区域，通过将失效率高、局部性差的数据页限制在范围较小的区域内，提高末级高速缓存命中率。此类方法在进行高速缓存划分时需要修改虚拟地址和物理地址的映射关系，从而引入大量的数据拷贝等开销，同时还需要预留一定的物理页框，占用较多的内存资源。
发明内容
本发明要解决的技术问题是：高速缓存替换算法主要包括换出策略和插入策略两部分。当访问失效发生时，换出策略决定高速缓存中哪一部分数据被替换到下一级存储设备中；插入策略决定从下一级存储设备中得到数据存放到高速缓存后，其缓存行在替换链表中的位置。插入策略将会影响不同高速缓存行的替换优先级，进而影响高速缓存中的数据。本发明在现有处理器页表结构的基础上，通过添加控制逻辑，设计页一级末级高速缓存插入策略控制接口。软件可以通过该接口以页为单位控制和指导末级高速缓存插入策略。本方法不增加存储设备，实现代价较低。
本发明所采用的技术方案为：一种末级高速缓存插入策略软件控制方法，包括：
利用现有页表项结构设计页一级末级高速缓存插入策略控制接口，由软件根据单个页的局部性特征利用该接口控制该页数据进入末级高速缓存时采用的插入策略，进而影响其数据在末级高速缓存中的访问空间。通过和DIP策略相结合，设计控制逻辑，将页一级插入策略控制位同策略选择寄存器PSEL最高位进行逻辑判断，达到控制末级高速缓存插入策略的目的。
本发明还可以在页表项中设计页一级末级高速缓存插入策略控制位，提供软件配置接口。
具体的说，首先，本发明在页表项中设计页一级末级高速缓存插入策略控制位。现有处理器如X86系列，无论是32位还是64位平台在其页表项中均存在未被使用到的保留位。本发明提出利用页表项保留位设置页一级末级高速缓存插入策略软件控制位即Insertion位，用于以页为单位控制数据进入末级高速缓存时采用的插入策略。本发明在两种插入策略中选择，因此只需要采用1位保留位就可以实现末级高速缓存插入策略控制接口。
其次，在引入页一级插入策略控制位后设置末级高速缓存插入策略控制逻辑。本发明以DIP策略为基础在LRU和BIP两种插入策略中选择。DIP策略静态划分末级高速缓存，通过策略选择计数器PSEL动态记录采用LRU替换算法测试组和采用双模式插入策略BIP(Bimodal Insertion Policy)策略测试组的末级高速缓存失效次数比较结果。BIP策略在芯片内部维护一个伪随机数生成器用于决定该页中数据的首次插入位置。该策略以较小概率(本文设定为1/32)将新放入末级高速缓存中的数据插入到最近最多使用位置，其他情况下插入到替换链表的最近最少使用位置，从而满足颠簸访问模式的要求。该方法根据PSEL最高位变化动态调整其他末级高速缓存组的插入策略。在引入页一级插入策略控制位后，末级高速缓存新加入数据所在替换链表中的插入位置将由该位同PSEL最高位共同决定。
本发明的有益效果是：本发明仅在DIP基础上增加一个反向器和一个与门控制逻辑；同时添加的控制逻辑不在末级高速缓存访问路径上，不会增加末级高速缓存访问时延。此外，采用本接口对局部性差的数据页进行控制时不需要调整物理页框分配策略，仅需要根据剖视信息设置页一级插入策略控制位，软件改动较小。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明末级高速缓存插入策略软件控制接口的工作流程框图。
具体实施方式
现在结合附图和优选实施例对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
在图1所示的工作框图中，采用本发明提出的末级高速缓存插入策略软件控制方法后，控制页一级末级高速缓存插入策略的的实施方式主要包括：设置页一级末级高速缓存插入策略控制位1。操作系统通常可以采用软件剖视分析的方法获得页一级程序局部性特征，为配置插入策略控制位提供依据。当一个页局部性较差时，该页所在页表项Insert位配置为1；否则，该页为普通数据页，该位配置为0。将页表项中的控制位读入到旁路缓冲器TLB中2。当处理器发出访存操作时，通过TLB将虚拟地址转换为物理地址。如果TLB访问失效，系统会访问内存中的页表将页表项中的物理页框号和末级高速缓存插入策略控制位读入到TLB中。决定从内存中获取到的数据在末级高速缓存中的插入位置3。当末级高速缓存访问失效时，会从内存中读取到数据，而数据放入末级高速缓存时采用的插入策略，由策略选择寄存器PSEL最高位和插入策略控制位Insert位共同决定。当插入策略控制位为0，PSEL最高位为1时，更新末级高速缓存行时间戳，即采用LRU方法；否则，以较大概率不更新末级高速缓存时间戳，采用BIP策略。
以上说明书中描述的只是本发明的具体实施方式，各种举例说明不对本发明的实质内容构成限制，所属技术领域的普通技术人员在阅读了说明书后可以对以前所述的具体实施方式做修改或变形，而不背离发明的实质和范围。
Claims (1)
1.一种末级高速缓存插入策略软件控制方法，其特征在于：包括：
利用现有页表项结构设计页一级末级高速缓存插入策略控制接口，由软件根据单个页的局部性特征利用该接口控制该页数据进入末级高速缓存时采用的插入策略，进而影响其数据在末级高速缓存中的访问空间；在页表项中设计页一级末级高速缓存插入策略控制位，提供软件配置接口；通过和DIP策略相结合，设计控制逻辑，将页一级插入策略控制位同策略选择寄存器PSEL最高位进行逻辑判断，达到控制末级高速缓存插入策略的目的；与DIP策略相结合的方式为：以DIP策略为基础在LRU和BIP两种插入策略中选择；DIP策略静态划分末级高速缓存，通过策略选择计数器PSEL动态记录采用LRU替换算法测试组和采用双模式插入策略BIP策略测试组的末级高速缓存失效次数比较结果；BIP策略在芯片内部维护一个伪随机数生成器用于决定该页中数据的首次插入位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210077431.9A CN102662861B (zh) | 2012-03-22 | 2012-03-22 | 末级高速缓存插入策略软件控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210077431.9A CN102662861B (zh) | 2012-03-22 | 2012-03-22 | 末级高速缓存插入策略软件控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102662861A CN102662861A (zh) | 2012-09-12 |
| CN102662861B true CN102662861B (zh) | 2014-12-10 |
Family
ID=46772357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210077431.9A Active CN102662861B (zh) | 2012-03-22 | 2012-03-22 | 末级高速缓存插入策略软件控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102662861B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103942156B (zh) * | 2013-01-18 | 2018-01-16 | 华为技术有限公司 | 存储器输出页面零数据的方法及存储器 |
| CN104346294B (zh) * | 2013-07-31 | 2017-08-25 | 华为技术有限公司 | 基于多级缓存的数据读/写方法、装置和计算机系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101023414A (zh) * | 2004-09-23 | 2007-08-22 | 英特尔公司 | 提前运行牺牲选择以减少内含式高速缓存中不合需要的置换行为的方法和装置 |
| CN101866321A (zh) * | 2010-06-13 | 2010-10-20 | 北京北大众志微系统科技有限责任公司 | 一种高速缓存管理策略的调整方法及系统 |
| CN102073596A (zh) * | 2011-01-14 | 2011-05-25 | 东南大学 | 针对指令的可重构片上统一存储器管理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120047330A1 (en) * | 2010-08-18 | 2012-02-23 | Nec Laboratories America, Inc. | I/o efficiency of persistent caches in a storage system |
-
2012
- 2012-03-22 CN CN201210077431.9A patent/CN102662861B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101023414A (zh) * | 2004-09-23 | 2007-08-22 | 英特尔公司 | 提前运行牺牲选择以减少内含式高速缓存中不合需要的置换行为的方法和装置 |
| CN101866321A (zh) * | 2010-06-13 | 2010-10-20 | 北京北大众志微系统科技有限责任公司 | 一种高速缓存管理策略的调整方法及系统 |
| CN102073596A (zh) * | 2011-01-14 | 2011-05-25 | 东南大学 | 针对指令的可重构片上统一存储器管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102662861A (zh) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vila et al. | Theory and practice of finding eviction sets | |
| US6223256B1 (en) | Computer cache memory with classes and dynamic selection of replacement algorithms | |
| GB2509755A (en) | Partitioning a shared cache using masks associated with threads to avoiding thrashing | |
| CN104487953A (zh) | 用于层次型存储器系统的存储器管理 | |
| CN103984599B (zh) | 一种提高操作系统大页使用率的方法 | |
| CN101866318A (zh) | 一种高速缓存替换策略的管理系统及方法 | |
| CN104050089A (zh) | 片上系统及其操作方法 | |
| US20110320720A1 (en) | Cache Line Replacement In A Symmetric Multiprocessing Computer | |
| CN107771322B (zh) | 可编程集成电路中存储器资源的管理 | |
| CN110297787B (zh) | I/o设备访问内存的方法、装置及设备 | |
| CN108959113A (zh) | 用于闪存感知堆存储器管理的方法和系统 | |
| CN106844232A (zh) | 一种面向多核处理器的共享末级高速缓存访存方法和装置 | |
| CN101694640A (zh) | 多核架构下共享二级Cache的替换策略的实现方法 | |
| US20070250669A1 (en) | Data processing system, processor and method of data processing that reduce store queue entry utilization for synchronizing operations | |
| CN102323909B (zh) | 实现使用大容量高速缓存的内存管理方法及装置 | |
| CN105446889A (zh) | 一种内存管理方法、装置以及内存控制器 | |
| US7562204B1 (en) | Identifying and relocating relocatable kernel memory allocations in kernel non-relocatable memory | |
| EP1227405A2 (en) | A method for providing a cache indexing scheme less susceptible to cache collisions | |
| CN101808141B (zh) | 一种基于虚拟化平台的宿主客户机协同换页的方法 | |
| CN102662861B (zh) | 末级高速缓存插入策略软件控制方法 | |
| CN101520751B (zh) | Cache的自适应插入策略的实现方法 | |
| US6510493B1 (en) | Method and apparatus for managing cache line replacement within a computer system | |
| CN109983538B (zh) | 存储地址转换 | |
| CN106126434A (zh) | 中央处理器的缓存区的缓存行的替换方法及其装置 | |
| US7237084B2 (en) | Method and program product for avoiding cache congestion by offsetting addresses while allocating memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |