CN105549933B - 显卡信号同步方法和系统 - Google Patents

显卡信号同步方法和系统 Download PDF

Info

Publication number
CN105549933B
CN105549933B CN201510943724.4A CN201510943724A CN105549933B CN 105549933 B CN105549933 B CN 105549933B CN 201510943724 A CN201510943724 A CN 201510943724A CN 105549933 B CN105549933 B CN 105549933B
Authority
CN
China
Prior art keywords
video card
picture frame
preset cache
channel
closest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510943724.4A
Other languages
English (en)
Other versions
CN105549933A (zh
Inventor
甄海华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Gengtu Technology Co ltd
Vtron Group Co Ltd
Original Assignee
Vtron Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtron Technologies Ltd filed Critical Vtron Technologies Ltd
Priority to CN201510943724.4A priority Critical patent/CN105549933B/zh
Publication of CN105549933A publication Critical patent/CN105549933A/zh
Application granted granted Critical
Publication of CN105549933B publication Critical patent/CN105549933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1454—Digital output to display device ; Cooperation and interconnection of the display device with other functional units involving copying of the display data of a local workstation or window to a remote workstation or window so that an actual copy of the data is displayed simultaneously on two or more displays, e.g. teledisplay

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)

Abstract

本发明公开了一种显卡信号同步方法和系统，所述方法包括：分别对每张显卡的图像帧进行编号；在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧。本发明使显卡输出的图像帧同步，成本低廉，适合实际应用。

Description

显卡信号同步方法和系统
技术领域
本发明涉及图像同步显示技术领域，特别是涉及一种显卡信号同步方法和系统。
背景技术
在监控室及会议室的大屏幕显示应用中，需要图像工作站输出图像信号到显示大屏，目前基于x86架构的总线式图像工作站都需要显卡输出图像视频信号，当屏幕数量较多时，需要在工作站中安装多张显卡，这样就需要多张显卡之间信号输出是同步的，然而目前市面上大多数显卡是不具备显卡间信号同步功能的，具备同步功能的显卡价格比较昂贵，这样就导致多张显卡的输出信号之间的同步性是不可控的。
发明内容
基于此，有必要针对现有多张显卡的输出信号之间的同步性是不可控的问题，提供一种显卡信号同步方法和系统。
为了实现上述目的，本发明技术方案的实施例为：
一种显卡信号同步方法，包括以下步骤：
分别对每张显卡的图像帧进行编号；
在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧。
一种显卡信号同步系统，包括：
编号模块，用于分别对每张显卡的图像帧进行编号；
缓存模块，用于在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
比较模块，用于在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
同步模块，用于当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧。
与现有技术相比，本发明的有益效果为：本发明显卡信号同步方法和系统，将显卡输出的进行编号的图像帧缓存在预设缓存通道中，在每个时钟周期比较各个预设缓存通道最接近输出端的图像帧的编号是否相同，如果相同，输出各个预设缓存通道最接近输出端的图像帧，使显卡输出的图像帧同步，成本低廉，适合实际应用。
附图说明
图1为一个实施例中显卡信号同步方法流程图；
图2为一个实施例中显卡和通道的对应关系示意图；
图3为一个实施例中t1时刻各个通道缓存图像帧的示意图；
图4为一个实施例中t2时刻各个通道缓存图像帧的示意图；
图5为一个实施例中t3时刻各个通道缓存图像帧的示意图；
图6为一个实施例中输出图像帧并更新缓存区图像帧的示意图；
图7为一个实施例中显卡信号同步系统结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
一个实施例中显卡信号同步方法，如图1所示，包括以下步骤：
步骤S101：分别对每张显卡的图像帧进行编号；
步骤S102：在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
步骤S103：在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
步骤S104：当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧。
从以上描述可知，本发明使显卡输出的图像帧同步，方法简单，对改善显卡间信号不同步问题效果好。
此外，在一个具体示例中，在所述分别对每张显卡的图像帧进行编号之后，所述按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中之前，还包括步骤：
对各个所述预设缓存通道最接近输出端的图像帧进行标记。突出各个预设缓存通道最接近输出端的图像帧，加快后续处理，满足实际需要。
此外，在一个具体示例中，所述当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧之后，还包括步骤：
根据预设移动规则移动各个所述预设缓存通道剩余的图像帧，得到各个所述预设缓存通道新的最接近输出端的图像帧。例如将各个预设缓存通道中剩余的图像帧依次朝输出端移动，获取新的最接近输出端的图像帧，进入下一轮显卡同步信号输出，通过上述移动可以快速获取编号相同的图像帧，使显卡信号同步。
此外，在一个具体示例中，所述编号根据显卡输出图像帧的先后顺序递增。例如编号为Fi＝1,2,...,n，其中i表示显卡数，方便后续比较，适合实际应用。
为了更好地理解上述方法，以下详细阐述一个本发明显卡信号同步方法的应用实例。
该应用实例可以包括：
如图2所示，有4张显卡，分别为显卡1，2，3，4，设置4个用于缓存显卡输出图像帧的通道1，2，3，4，显卡1，2，3，4输出图像帧依次缓存在通道1，2，3，4中，通道1，2，3，4的上部为缓存区顶部，下部为缓存区底部；
在操作系统内部通过软件对每张显卡输出的图像帧进行编号，所述编号根据显卡输出图像帧的先后顺序递增，如Fi＝1,2,...,n，其中i表示显卡数，在本实施例中i＝1,2,3,4；
对通道1，2，3，4最接近输出端的图像帧进行标记，即将通道1，2，3，4缓存区底部的图像帧标记为
如图3所示，在一个时钟周期的t1时刻，显卡1输出图像帧F1＝1，显卡3输出图像帧F3＝1，显卡2和显卡4没有输出图像帧，通道1接收到显卡1输出的图像帧F1＝1，通道3接收到显卡3输出的图像帧F3＝1，通道2和通道4未接收到图像帧，即通道2和通道4的缓存区为空，按照显卡1输出图像帧的先后顺序将显卡1的图像帧F1＝1缓存在通道1的缓存区底部为按照显卡3输出图像帧的先后顺序将显卡3的图像帧F3＝1缓存在通道3的缓存区底部为比较通道1，2，3，4最接近输出端的图像帧的编号是否相同，即比较通道1，2，3，4缓存区底部的图像帧的编号是否相同，此时通道1缓存区底部的图像帧为通道3缓存区底部的图像帧为通道2，4缓存区底部没有图像帧，通道1，2，3，4缓存区底部的图像帧的编号不相同，不输出，继续缓存；
如图4所示，在一个时钟周期的t2时刻，显卡1输出图像帧F1＝2，显卡2输出图像帧F2＝1，显卡3输出图像帧F3＝2，显卡4没有输出图像帧，通道1，2，3分别接收到显卡1，2，3输出的图像帧F1＝2，F2＝1，F3＝2，通道4仍未接收到图像帧，按照显卡1输出图像帧的先后顺序将显卡1的图像帧F1＝2缓存在图像帧F1＝1上部，按照显卡2输出图像帧的先后顺序将显卡2的图像帧F2＝1缓存在通道2的缓存区底部为按照显卡3输出图像帧的先后顺序将显卡3的图像帧F3＝2缓存在图像帧F3＝1上部；比较通道1，2，3，4最接近输出端的图像帧的编号是否相同，即比较通道1，2，3，4缓存区底部的图像帧的编号是否相同，此时通道1缓存区底部的图像帧为通道2缓存区底部的图像帧为通道3缓存区底部的图像帧为通道4缓存区底部没有图像帧，通道1，2，3，4缓存区底部的图像帧的编号不相同，不输出，继续缓存；
如图5所示，在一个时钟周期的t3时刻，显卡1没有输出图像帧，显卡2输出图像帧F2＝2，显卡3输出图像帧F3＝3，显卡4输出图像帧F4＝1，通道1未接收到图像帧，通道2，3，4分别接收到显卡2，3，4输出的图像帧F2＝2，F3＝3，F4＝1，按照显卡2输出图像帧的先后顺序将显卡2的图像帧F2＝2缓存在图像帧F2＝1上部，按照显卡3输出图像帧的先后顺序将显卡3的图像帧F3＝3缓存在图像帧F3＝2上部，按照显卡4输出图像帧的先后顺序将显卡4的图像帧F4＝1缓存在通道4的缓存区底部；比较通道1，2，3，4最接近输出端的图像帧的编号是否相同，即比较通道1，2，3，4缓存区底部的图像帧的编号是否相同，此时通道1缓存区底部的图像帧为通道2缓存区底部的图像帧为通道3缓存区底部的图像帧为通道4缓存区底部的图像帧为通道1，2，3，4缓存区底部的图像帧的编号相同，如图6所示，输出通道1，2，3，4最接近输出端的图像帧，即缓存区底部的图像帧将通道1，2，3，4中剩余的图像帧依次朝输出端移动，即依次朝缓存区底部移动，获取新的最接近输出端的图像帧，即缓存区底部的图像帧
通过上述描述可知通道1，2，3，4第一次同步输出缓存的图像帧速度稍慢，即经历了3个时钟周期才输出第一帧图像，但只要在t4时刻显卡4输出一帧图像到通道4，即通道4接收图像帧F4＝2，按照显卡4输出图像帧的先后顺序将显卡4的图像帧F4＝2缓存在通道4的缓存区底部为则可在t4时刻得到通道1，2，3，4缓存区底部的图像帧的编号相同，输出通道1，2，3，4缓存区底部的图像帧又由于各个显卡输出帧率总体不变，因此不会因缓存图像帧导致输出帧率降低。
本应用实例将显卡输出的进行编号的图像帧缓存在预设缓存通道中，在每个时钟周期比较各个预设缓存通道最接近输出端的图像帧的编号是否相同，如果相同，输出各个预设缓存通道最接近输出端的图像帧，使显卡输出的图像帧同步，同时不会因缓存图像帧导致输出帧率降低。
一个实施例中显卡信号同步系统，如图7所示，包括：
编号模块701，用于分别对每张显卡的图像帧进行编号；
缓存模块702，用于在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
比较模块703，用于在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
同步模块704，用于当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧。
如图7所示，在一个具体示例中，所述显卡信号同步系统还包括标记模块705，用于在所述编号模块701分别对每张显卡的图像帧进行编号后，对各个所述预设缓存通道最接近输出端的图像帧进行标记；
所述缓存模块702在所述标记模块705对各个所述预设缓存通道最接近输出端的图像帧进行标记后，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中。
对各个所述预设缓存通道最接近输出端的图像帧进行标记。突出各个预设缓存通道最接近输出端的图像帧，加快后续处理，满足实际需要。
如图7所示，在一个具体示例中，所述显卡信号同步系统还包括更新模块706，用于当比较结果为是时，所述同步模块704输出各个所述预设缓存通道最接近输出端的图像帧后，根据预设移动规则移动各个所述预设缓存通道剩余的图像帧，得到各个所述预设缓存通道新的最接近输出端的图像帧。
例如将各个预设缓存通道中剩余的图像帧依次朝输出端移动，获取新的最接近输出端的图像帧，进入下一轮显卡同步信号输出，通过上述移动可以快速获取编号相同的图像帧，使显卡信号同步。
基于图7所示的本实施例的系统，一个具体的工作过程可以是如下所述：
首先编号模块701分别对每张显卡的图像帧进行编号；然后标记模块705对各个预设缓存通道最接近输出端的图像帧进行标记；在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，缓存模块702按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；在每个时钟周期比较模块703比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；当比较结果为是时，同步模块704输出各个所述预设缓存通道最接近输出端的图像帧；最后更新模块706根据预设移动规则移动各个所述预设缓存通道剩余的图像帧，得到各个所述预设缓存通道新的最接近输出端的图像帧。
此外，在一个具体示例中，所述编号根据显卡输出图像帧的先后顺序递增。例如编号为Fi＝1,2,...,n，其中i表示显卡数，方便后续比较，适合实际应用。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种显卡信号同步方法，其特征在于，包括以下步骤：
分别对每张显卡的图像帧进行编号；
在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧；
当比较结果为否时，不进行图像帧的输出。
2.根据权利要求1所述的显卡信号同步方法，其特征在于，在所述分别对每张显卡的图像帧进行编号之后，所述按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中之前，还包括步骤：
对各个所述预设缓存通道最接近输出端的图像帧进行标记。
3.根据权利要求1或2所述的显卡信号同步方法，其特征在于，所述当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧之后，还包括步骤：
根据预设移动规则移动各个所述预设缓存通道剩余的图像帧，得到各个所述预设缓存通道新的最接近输出端的图像帧。
4.根据权利要求1所述的显卡信号同步方法，其特征在于，所述编号根据显卡输出图像帧的先后顺序递增。
5.一种显卡信号同步系统，其特征在于，包括：
编号模块，用于分别对每张显卡的图像帧进行编号；
缓存模块，用于在每个时钟周期，当一张或多张显卡输出带编号的图像帧时，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中，所述时钟周期为各个所述显卡的时钟周期，每张显卡对应一个所述预设缓存通道；
比较模块，用于在每个时钟周期比较各个所述预设缓存通道最接近输出端的图像帧的编号是否相同；
同步模块，用于当比较结果为是时，输出各个所述预设缓存通道最接近输出端的图像帧；当比较结果为否时，不进行图像帧的输出。
6.根据权利要求5所述的显卡信号同步系统，其特征在于，还包括标记模块，用于在所述编号模块分别对每张显卡的图像帧进行编号后，对各个所述预设缓存通道最接近输出端的图像帧进行标记；
所述缓存模块在所述标记模块对各个所述预设缓存通道最接近输出端的图像帧进行标记后，按照每张显卡输出图像帧的先后顺序将每张显卡输出的带编号的图像帧依次缓存在一个预设缓存通道中。
7.根据权利要求5或6所述的显卡信号同步系统，其特征在于，还包括更新模块，用于当比较结果为是时，所述同步模块输出各个所述预设缓存通道最接近输出端的图像帧后，根据预设移动规则移动各个所述预设缓存通道剩余的图像帧，得到各个所述预设缓存通道新的最接近输出端的图像帧。
8.根据权利要求5所述的显卡信号同步系统，其特征在于，所述编号根据显卡输出图像帧的先后顺序递增。
CN201510943724.4A 2015-12-16 2015-12-16 显卡信号同步方法和系统 Active CN105549933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510943724.4A CN105549933B (zh) 2015-12-16 2015-12-16 显卡信号同步方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510943724.4A CN105549933B (zh) 2015-12-16 2015-12-16 显卡信号同步方法和系统

Publications (2)

Publication Number Publication Date
CN105549933A CN105549933A (zh) 2016-05-04
CN105549933B true CN105549933B (zh) 2019-01-29

Family

ID=55829135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510943724.4A Active CN105549933B (zh) 2015-12-16 2015-12-16 显卡信号同步方法和系统

Country Status (1)

Country Link
CN (1) CN105549933B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806626B (zh) 2018-05-31 2020-04-28 深圳市华星光电技术有限公司 显示器驱动系统
CN110062177A (zh) * 2019-04-22 2019-07-26 安徽辰希科技有限公司 一种超高分应用投屏管理系统
CN113747201B (zh) * 2020-05-27 2024-01-12 瑞昱半导体股份有限公司 影像播放系统及其具有同步数据传输机制的影像数据传输装置及方法
CN113923432B (zh) * 2021-12-06 2022-02-11 极限人工智能有限公司 视频读取方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980142A (zh) * 2010-10-19 2011-02-23 广东威创视讯科技股份有限公司 一种多屏图像分割处理系统及其方法
CN102184081A (zh) * 2011-05-10 2011-09-14 广东威创视讯科技股份有限公司 显卡同步输出的方法、装置及系统
CN103021378A (zh) * 2012-12-25 2013-04-03 广东威创视讯科技股份有限公司 一种多屏拼接显示装置和方法
CN103024453A (zh) * 2012-12-26 2013-04-03 广东威创视讯科技股份有限公司 非直接获取视频应用场合拼接视频同步播放方法及装置
CN103269421A (zh) * 2013-05-23 2013-08-28 广东威创视讯科技股份有限公司 视频图像的降帧方法和系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110191677A1 (en) * 2010-01-29 2011-08-04 Robert Paul Morris Methods, systems, and computer program products for controlling play of media streams

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980142A (zh) * 2010-10-19 2011-02-23 广东威创视讯科技股份有限公司 一种多屏图像分割处理系统及其方法
CN102184081A (zh) * 2011-05-10 2011-09-14 广东威创视讯科技股份有限公司 显卡同步输出的方法、装置及系统
CN103021378A (zh) * 2012-12-25 2013-04-03 广东威创视讯科技股份有限公司 一种多屏拼接显示装置和方法
CN103024453A (zh) * 2012-12-26 2013-04-03 广东威创视讯科技股份有限公司 非直接获取视频应用场合拼接视频同步播放方法及装置
CN103269421A (zh) * 2013-05-23 2013-08-28 广东威创视讯科技股份有限公司 视频图像的降帧方法和系统

Also Published As

Publication number Publication date
CN105549933A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105549933B (zh) 显卡信号同步方法和系统
CN103795979B (zh) 一种分布式图像拼接同步的方法和装置
CN105872419A (zh) 一种显示方法、装置及液晶电视
CN104506888B (zh) 时钟同步装置、方法和系统
CN103347144A (zh) 一种基于摄像头拍摄的视频同步方法
CN104299188B (zh) 图像修正方法及系统
CN102426514A (zh) 一种大屏幕拼接墙同步显示方法及装置
CN104065999A (zh) 可实现图像旋转的图像处理组件及方法
CN112073647A (zh) 图像缩放显示方法、图像处理设备及显示系统
CN101814269A (zh) 全彩led点阵上同时显示实时多画面的方法及装置
CN104238984A (zh) 一种多机并行同步输出图像的方法及系统
CN102572398A (zh) 多路视频处理装置、系统及方法
CN102651204B (zh) 一种区域调光显示图像的方法、装置及系统
CN103024430B (zh) 模拟rgb信号的控制显示方法和系统
CN110087146B (zh) 对视频文件的分析与渲染进行同步的方法和系统
CN106161987B (zh) 一种多图像同屏显示方法及多图像同屏显示系统
CN101944006A (zh) 一种拼接大屏幕信息显示技术
CN104602095A (zh) 一种组合桌面采集与同步显示方法及系统
WO2016165158A1 (zh) 一种显示面板的驱动方法和驱动系统
CN115623339B (zh) 用于多摄像头的图像数据交换方法、装置、系统和汽车
CN205670433U (zh) 一种led大屏幕无线拼接系统
CN104519392B (zh) 一种拼接墙的终端显示图像的切换方法及系统
CN201681588U (zh) 全彩led点阵上同时显示实时多画面的装置
CN109493832B (zh) 支持dsc压缩的vr显示装置及其控制方法
CN103152134B (zh) 基于rtp协议的接收端重排语音包的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 233 Kezhu Road, Guangzhou High tech Industrial Development Zone, Guangdong Province, 510663

Patentee after: VTRON GROUP Co.,Ltd.

Country or region after: China

Address before: 510670 No. 233 Kezhu Road, Guangzhou High-tech Industrial Development Zone, Guangzhou, Guangdong Province

Patentee before: VTRON TECHNOLOGIES Ltd.

Country or region before: China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240422

Address after: Room 303, 3rd Floor, No. 27, Changlin 801, Xisanqi, Haidian District, Beijing, 100085

Patentee after: Beijing Gengtu Technology Co.,Ltd.

Country or region after: China

Address before: No. 233 Kezhu Road, Guangzhou High tech Industrial Development Zone, Guangdong Province, 510663

Patentee before: VTRON GROUP Co.,Ltd.

Country or region before: China