CN114205581A - 提高硅基oled微显示装配校准精度的时序设计方法 - Google Patents
提高硅基oled微显示装配校准精度的时序设计方法 Download PDFInfo
- Publication number
- CN114205581A CN114205581A CN202111519930.4A CN202111519930A CN114205581A CN 114205581 A CN114205581 A CN 114205581A CN 202111519930 A CN202111519930 A CN 202111519930A CN 114205581 A CN114205581 A CN 114205581A
- Authority
- CN
- China
- Prior art keywords
- signal
- line
- oled
- image
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 34
- 239000010703 silicon Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012772 sequence design Methods 0.000 title claims abstract description 11
- 230000007704 transition Effects 0.000 claims description 53
- 230000001360 synchronised effect Effects 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 abstract description 9
- 230000001172 regenerating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004297 night vision Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种提高硅基OLED微显示装配校准精度的时序设计方法，该方法包括：显示图像的视频信号输入至FPGA，利用视频信号的CLK时钟，采集计算出视频信号中DE和HS之间的相关时序信息，重新生成具有图像移动功能的DE_OLED信号。DE_OLED信号替代原DE信号后，可自由调节图像在硅基OLED微显示中的显示位置，最终在装配时，达到精确校准硅基OLED微显示成像画面的目的。本发明具有原理简单易行、FPGA设计占用资源少的特点，可有效提高硅基OLED微显示在成像系统中的装配精度。
Description
技术领域
本发明涉及硅基OLED微显示成像和图像显示区域移动的技术领域。
背景技术
OLED即有机发光二极管（Organic Light-Emitting Diode），又称为有机电激光显示（Organic Electroluminescence Display），具有功耗低、对比度高、视角好等诸多优点。
硅基OLED微显示的特点是体积小、亮度高，可用于成像显示系统，如头盔、枪瞄、夜视仪等军用领域和AR/VR、投影仪、自动驾驶成像系统等商业领域。
在成像系统的实际使用中，由于硅基OLED微显示体积小，分辨率高的特点，对其装配校准的机械精度具有很高的要求；同时如果后续需要对准、对焦等进一步操作，则需要在机械装置上设计出高精度的调整设备，在带来高成本的同时，复杂了产品的实用性和可操作性，降低了产品的可靠性。
通过移动图像显示区域来调整成像系统的成像效果是目前主流的趋势，常规的设计有以下两种：一种是通过增加存储器芯片，对视频信号进行画面数据存储，重新配置时序信号进行数据输出，该方法具有功耗高，占用硬件资源多和增加电路板体积的缺点；另一种是设计硅基OLED内部IC电路，通过修改硅基OLED内部寄存器来调节显示画面的显示区域，该方法对硅基OLED内部IC电路设计要求过高，实现困难且不可在线编程优化，缺乏一定的灵活性。
发明内容
发明目的：本发明的目的是提供了一种提高硅基OLED微显示装配校准精度的时序设计方法，该方法为设计一种构思巧妙的时序电路，可通过接收指令来调整图像在硅基OLED中的显示位置，最终达到提高硅基OLED微显示装配校准精度的目的。
技术方案：为了实现上述目的，本发明提供了一种提高硅基OLED微显示装配校准精度的时序设计方法，包括如下步骤：
S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；
S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；
S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H，利用场同步脉冲信号CS_V生成场过渡信号DE_V，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；
S4、将水平偏移量X、垂直偏移量Y和行过渡信号DE_H、场过渡信号DE_V进行叠加，生成叠加过渡信号DE_H_OLED和DE_V_OLED，分别表征了图像移动后的视频信号行数据使能信息和场数据使能信息；
S5、将叠加过渡信号DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的行同步信号、时钟信号、数据信号，送入硅基OLED微显示单元，以调整图像在硅基OLED微显示中的显示位置。
优选的是，本发明水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。
优选的是，本发明垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动值，以行同步信号周期为计数单位，体现在图像中为一个行像素位置；当Y=0时，图像在垂直方向不移动；当Y<0时，图像在垂直方向向上平移Y个行像素位置；当Y>0时，图像在垂直方向向下平移Y个行像素位置。
优选的是，本发明水平偏移量X和垂直偏移量Y的值受约束于原视频信号的行、场消影期。
优选的是，本发明行同步脉冲信号CS_H由行同步信号的后延进行异步复位获得。
优选的是，本发明场同步脉冲信号CS_V由视频数据使能信号的场消影期内计数HS同步信号数量获得。
优选的是，本发明行过渡信号DE_H和场过渡信号DE_V分别与视频数据使能信号的行数据使能信号具有完全一致的时序特征。
优选的是，本发明行过渡信号DE_H为X参数为0的状态，当X不为0，具有偏移量输入时，则在行同步脉冲信号CS_H的时序基础上，重新调整计算生成叠加过渡信号DE_H_OLED，使其与图像移动后的视频行数据使能信号，具有完全一致的时序特征。
优选的是，本发明场过渡信号DE_V为Y参数为0的状态，当X不为0，具有偏移量输入时，则在场同步脉冲信号CS_V的时序基础上，重新调整计算生成叠加过渡信号DE_V_OLED，使其与图像移动后的视频场数据使能信号，具有完全一致的时序特征。
优选的是，本发明FPGA采样出原视频的视频数据使能信号和行同步信号之间的相位时序关系，生成稳定的使能信号DE_OLED，用来标定下一帧画面的数据起始点和终止点。
有益效果：与现有技术相比较，本发明具有如下有益效果：
1、本发明的时序设计方法适用于所有满足VESA标准的不同分辨率视频信号。
2、本发明的FPGA芯片不局限于具体型号，按照分辨率的大小可计算选择满足频率要求和门阵列数量的FPGA。
3、本发明的通讯功能不局限于具体通讯形式，只需要满足FPGA的通讯格式并具有实时收发参数的功能即可。
4、本发明的硅基OLED微显示单元，不局限于具体安装和使用环境，只需要在安装使用中，如果通过改变现实图像的位置可改善成像校准结果即可。
附图说明
附图为本发明的进一步补充说明，构成了说明书的一部分，与具体实施方式一起用于更好地解释本发明，但不构成对本发明的限制，附图的内容为：
图1是本发明的实施框架图。
图2是本发明的实施原理图。
图3是本发明中视频输入信号采集的时序图。
图4是本发明中视频输出信号生成的时序图。
具体实施方式
下面对本发明的技术方案进行详细说明：
实施例1：
一种提高硅基OLED微显示装配校准精度的时序设计方法，包括如下步骤：
S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；
S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；
S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H，利用场同步脉冲信号CS_V生成场过渡信号DE_V，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；
S4、将水平偏移量X、垂直偏移量Y和行过渡信号DE_H、场过渡信号DE_V进行叠加，生成叠加过渡信号DE_H_OLED和DE_V_OLED，分别表征了图像移动后的视频信号行数据使能信息和场数据使能信息；
S5、将叠加过渡信号DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的行同步信号、时钟信号、数据信号，送入硅基OLED微显示单元，以调整图像在硅基OLED微显示中的显示位置。
优选的是，本发明水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。
优选的是，本发明垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动值，以行同步信号周期为计数单位，体现在图像中为一个行像素位置；当Y=0时，图像在垂直方向不移动；当Y<0时，图像在垂直方向向上平移Y个行像素位置；当Y>0时，图像在垂直方向向下平移Y个行像素位置。
优选的是，本发明水平偏移量X和垂直偏移量Y的值受约束于原视频信号的行、场消影期。
优选的是，本发明同步脉冲信号CS_H由行同步信号的后延进行异步复位获得。
优选的是，本发明同步脉冲信号CS_V由视频数据使能信号的场消影期内计数HS同步信号数量获得。
优选的是，本发明行过渡信号DE_H和场过渡信号DE_V分别与视频数据使能信号的行数据使能信号具有完全一致的时序特征。
优选的是，本发明行过渡信号DE_H为X参数为0的状态，当X不为0，具有偏移量输入时，则在行同步脉冲信号CS_H的时序基础上，重新调整计算生成叠加过渡信号DE_H_OLED，使其与图像移动后的视频行数据使能信号，具有完全一致的时序特征。
优选的是，本发明场过渡信号DE_V为Y参数为0的状态，当X不为0，具有偏移量输入时，则在场同步脉冲信号CS_V的时序基础上，重新调整计算生成叠加过渡信号DE_V_OLED，使其与图像移动后的视频场数据使能信号，具有完全一致的时序特征。
优选的是，本发明FPGA采样出原视频的视频数据使能信号和行同步信号之间的相位时序关系，生成稳定的使能信号DE_OLED，用来标定下一帧画面的数据起始点和终止点。
实施例2：
一种提高硅基OLED微显示装配校准精度的时序设计方法，包括如下步骤：
S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号（CLK）、行同步信号（HS）、视频数据使能信号（DE）和数据信号（DATA[23:0]）；
S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；
S3、以CLK作为同步时钟，首先对视频信号中DE和HS信号进行采集分析，通过计数器的方法分别提取出时序信息a和b。同时，利用HS后沿生成行同步脉冲信号CS_H，根据DE和HS的相位关系，设置合理的HS偏移数量c，生成场同步脉冲信号CS_V；经过此操作后，对外部输入的HS和DE信号完成了同步处理，使得所有时序信号都在同一个时钟域中进行，保证信号处理过程中的准确性；以经过同步处理后生成的行同步脉冲信号CS_H和场同步脉冲信号CS_V两个同步脉冲信号作为参考信号，利用时序信息a，结合图像分辨率的行像素个数，生成DE_H行过渡信号，利用时序信息b，结合图像分辨率的行数，生成DE_V场过渡信号，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；
S4、将原偏移量信息X和Y与图像使能信息的DE_H和DE_V进行逻辑运算（叠加），生成表征偏移后图像的叠加过渡信号DE_H_OLED和DE_V_OLED；分表表征了图像移动后的视频信号行数据使能信息和场数据使能信息；
S5、将DE_H_OLED和DE_V_OLED进行“与”运算，即在DE_V_OLED信号为高时，此时的DE_H_OLED的高电平信号才为有效信号；DE_V_OLED信号为低时，DE_H_OLED此时为无效信号，处理器进行信号拉低操作，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的HS、CLK、DATA[23:0]信号，送入硅基OLED微显示单元。调整水平偏移量X的大小，可以调整图像的水平方向位置；调整垂直偏移量Y的大小，可以调整图像的垂直方向位置。通过修改X，Y的值，以调整图像在硅基OLED微显示中的显示位置，确保图像的显示中心位于观察者视野的正中心，达到最好的显示效果。
本发明的水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。
本发明的垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动值，以行同步信号周期为计数单位，体现在图像中为一个行像素位置；当Y=0时，图像在垂直方向不移动；当Y<0时，图像在垂直方向向上平移Y个行像素位置；当Y>0时，图像在垂直方向向下平移Y个行像素位置。
本发明的水平偏移量X和垂直偏移量Y的值受约束于原视频信号的行、场消影期。水平偏移量X的绝对值不能大于初始视频时序信号中的行消隐时钟个数，垂直偏移量Y的绝对值不能大于初始视频时序信号中的场消隐的HS个数。
本发明的行同步脉冲信号CS_H由同步时钟CLK采样行同步信号的后沿为标志，当检测到此后沿信号到来时，FPGA生成行同步脉冲信号CS_H。
本发明的场同步脉冲信号CS_V由视频数据使能信号的场消影期内计数HS同步信号数量获得，具体为在同步时钟的采集下，当检测到DE信号下降沿时，开始启动计数器计数，当计数器计数到c值时，FPGA生成场同步脉冲信号CS_V。
本发明的行过渡信号DE_H和场过渡信号DE_V分别与视频数据使能信号的行数据使能信号具有完全一致的时序特征。行过渡信号DE_H为X参数为0的状态，当X不为0，具有偏移量输入时，则在行同步脉冲信号CS_H的时序基础上，根据偏移量数值的大小，利用CLK进行计数器加减作为信号生成时序控制行过渡信号DE_H，调整行过渡信号DE_H和行同步脉冲信号CS_H的相对位置大小为偏移量数据大小，生成DE_H_OLED，使其与图像移动后的视频行数据使能信号，具有完全一致的时序特征。场过渡信号DE_V为Y参数为0的状态，当X不为0，具有偏移量输入时，则在场同步脉冲信号CS_V的时序基础上，通过计数器计数场同步脉冲信号CS_V的使能开始后HS信号的个数，该个数即输入量Y的值，当计数器计数的值等于Y绝对值时，FPGA随即生成DE_V_OLED信号，使其与图像移动后的视频场数据使能信号，具有完全一致的时序特征。
本发明的FPGA采样出原视频的视频数据使能信号和行同步信号之间的相位时序关系，生成稳定的最终的视频数据使能信号DE_OLED，用来标定下一帧画面的数据起始点和终止点。输入的视频信号中，除了必要的CLK和DATA[23:0]信号，必须包含两个有效的时序特征信号HS和DE，且所有信号的时序特征需满足业内通用的视频信号格式标准。
如图1所示，本发明涉及的功能模块主要有四个部分组成：通讯输入接口，图像输入接口，FPGA，硅基OLED显示单元。其中FPGA为核心组成部分，提供了提高硅基OLED微显示装配校准精度的时序设计方法。
FPGA时序设计方法如图2所示，具体实施方式如下：FPGA接收通讯指令和视频信号，从通讯指令中提取偏移量信息（水平偏移量X和垂直偏移量Y）作为后续处理参数，从视频信号中提取行HS和DE的相关时序信息a和b，同时利用HS和DE信号生成行同步脉冲信号CS_H和场同步脉冲信号CS_V；利用时序信息a和b，结合行同步脉冲信号CS_H和场同步脉冲信号CS_V，可生成表征图像使能信息的行过渡信号DE_H和场过渡信号DE_V；将原偏移量信息X和Y与图像使能信息的行过渡信号DE_H和场过渡信号DE_V进行逻辑运算，生成表征偏移后图像使能信息的DE_H_OLED和DE_V_OLED；将DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的图像使能信号DE_OLED，结合原输入信号CLK和DATA[23:0]，送入硅基OLED微显示单元；通过装配校准反馈信息，不断调整通讯指令中图像偏移量X和Y，最终达到提高装配校准精度的目的。
如图3所示，输入信号时序信息采集实施方法为：采集了两个关键信息，即场消影期数量a（以HS为单位），和行后消影期数量b（以CLK为单位），有了这两个参数信息，配合已知的视频图像分辨率，则可以利用HS和DE信号重新生成时序可控的使能信号。
如图4所示，输出信号DE_OLED时序生成实施方法为：利用HS后沿生成行脉冲同步信号CS_H，利用DE和HS的相位关系，设置合理的HS偏移数量c，生成场脉冲同步信号CS_V；利用采集数量a，结合图像分辨率的行像素个数，生成DE_H行使能信号，利用采集数量b，结合图像分辨率的行数，生成DE_V，此时的DE_H和DE_V若做“与”运算就生成和输入DE信号时序完全一样的信号；将X和Y分别与DE_H和DE_V进行叠加，生成DE_H_OLED和DE_V_OLED，分别表征了图像在水平方向上的移动和垂直方向上的移动；将DE_H_OLED和DE_V_OLED进行“与”运算，最终生成DE_OLED视频使能信号，与数据、时钟信号配合送入硅基OLED微显示单元，完成图像的移动调整。
FPGA处理数据和时序的方法灵活多变，本发明在数据处理和时序设计未详述部分，可参考已经公开的FPGA成熟处理方法进行解决。
本实施方式体现了时序设计的方法和原理框架，只要不违背本发明的思想和意图，应视同为本发明所公开的内容。
Claims (10)
1.一种提高硅基OLED微显示装配校准精度的时序设计方法，其特征在于包括如下步骤：
S1、显示图像的视频信号输入至FPGA，视频信号内容包括：时钟信号、行同步信号、视频数据使能信号和数据信号；
S2、FPGA用于配置通讯功能，接收用于硅基OLED微显示装配校准的水平偏移量X和垂直偏移量Y；
S3、利用时钟信号作为同步时钟，通过采集视频信号中视频数据使能信号和行同步信号之间的相关时序信息，生成两个独立的行同步脉冲信号CS_H和场同步脉冲信号CS_V，利用行同步脉冲信号CS_H生成行过渡信号DE_H，利用场同步脉冲信号CS_V生成场过渡信号DE_V，两个过渡信号分别表征了图像移动前的视频信号行数据使能信息和场数据使能信息；
S4、将水平偏移量X、垂直偏移量Y和行过渡信号DE_H、场过渡信号DE_V进行叠加，生成叠加过渡信号DE_H_OLED和DE_V_OLED，分别表征了图像移动后的视频信号行数据使能信息和场数据使能信息；
S5、将叠加过渡信号DE_H_OLED和DE_V_OLED进行“与”运算，生成最终的视频数据使能信号DE_OLED，连同原视频信号中的行同步信号、时钟信号、数据信号，送入硅基OLED微显示单元，以调整图像在硅基OLED微显示中的显示位置。
2.根据权利要求1所述的时序设计方法，其特征在于，水平偏移量X对应行像素的起始点和终止点水平移动值，以时钟信号周期为计数单位，体现在图像中为一个点像素位置；当X=0时，行像素在水平方向不移动；当X<0时，行像素在水平方向向左平移X个点像素位置；当X>0时，行像素在水平方向向右平移X个点像素位置。
3.根据权利要求1所述的时序设计方法，其特征在于，垂直偏移量Y对应每一帧图像的行起始点和终止点垂直移动值，以行同步信号周期为计数单位，体现在图像中为一个行像素位置；当Y=0时，图像在垂直方向不移动；当Y<0时，图像在垂直方向向上平移Y个行像素位置；当Y>0时，图像在垂直方向向下平移Y个行像素位置。
4.根据权利要求2或3所述的时序设计方法，其特征在于，水平偏移量X和垂直偏移量Y的值受约束于原视频信号的行、场消影期。
5.根据权利要求1所述的时序设计方法，其特征在于，行同步脉冲信号CS_H由行同步信号的后延进行异步复位获得。
6.根据权利要求1所述的时序设计方法，其特征在于，场同步脉冲信号CS_V由视频数据使能信号的场消影期内计数HS同步信号数量获得。
7.根据权利要求1所述的时序设计方法，其特征在于，行过渡信号DE_H和场过渡信号DE_V分别与视频数据使能信号的行数据使能信号具有完全一致的时序特征。
8.根据权利要求1所述的时序设计方法，其特征在于，行过渡信号DE_H为X参数为0的状态，当X不为0，具有偏移量输入时，则在行同步脉冲信号CS_H的时序基础上，重新调整计算生成叠加过渡信号DE_H_OLED，使其与图像移动后的视频行数据使能信号，具有完全一致的时序特征。
9.根据权利要求1所述的时序设计方法，其特征在于，场过渡信号DE_V为Y参数为0的状态，当X不为0，具有偏移量输入时，则在场同步脉冲信号CS_V的时序基础上，重新调整计算生成叠加过渡信号DE_V_OLED，使其与图像移动后的视频场数据使能信号，具有完全一致的时序特征。
10.根据权利要求1所述的时序设计方法，其特征在于，FPGA采样出原视频的视频数据使能信号和行同步信号之间的相位时序关系，生成稳定的使能信号DE_OLED，用来标定下一帧画面的数据起始点和终止点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111519930.4A CN114205581A (zh) | 2021-12-14 | 2021-12-14 | 提高硅基oled微显示装配校准精度的时序设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111519930.4A CN114205581A (zh) | 2021-12-14 | 2021-12-14 | 提高硅基oled微显示装配校准精度的时序设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114205581A true CN114205581A (zh) | 2022-03-18 |
Family
ID=80653105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111519930.4A Pending CN114205581A (zh) | 2021-12-14 | 2021-12-14 | 提高硅基oled微显示装配校准精度的时序设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114205581A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116758855A (zh) * | 2023-08-22 | 2023-09-15 | 联士光电（深圳）有限公司 | 微显示面板中输入信号相位关系自适应电路 |
| CN116778857A (zh) * | 2023-08-22 | 2023-09-19 | 联士光电（深圳）有限公司 | 微显示面板中输入信号极性自适应电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355169A (zh) * | 2015-11-24 | 2016-02-24 | 中国电子科技集团公司第五十五研究所 | 新型硅基oled微显示驱动控制电路 |
| WO2017084398A1 (zh) * | 2015-11-17 | 2017-05-26 | 深圳典邦科技有限公司 | 硅基cmos驱动的oled图像显示装置及制造方法 |
| CN109036276A (zh) * | 2018-09-25 | 2018-12-18 | 深圳市峰泳科技有限公司 | 一种Micro-OLED微型显示器驱动电路 |
| CN110113552A (zh) * | 2019-06-05 | 2019-08-09 | 深圳市酷睿特科技有限公司 | 一种微型显示器驱动电路系统 |
-
2021
- 2021-12-14 CN CN202111519930.4A patent/CN114205581A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017084398A1 (zh) * | 2015-11-17 | 2017-05-26 | 深圳典邦科技有限公司 | 硅基cmos驱动的oled图像显示装置及制造方法 |
| CN105355169A (zh) * | 2015-11-24 | 2016-02-24 | 中国电子科技集团公司第五十五研究所 | 新型硅基oled微显示驱动控制电路 |
| CN109036276A (zh) * | 2018-09-25 | 2018-12-18 | 深圳市峰泳科技有限公司 | 一种Micro-OLED微型显示器驱动电路 |
| CN110113552A (zh) * | 2019-06-05 | 2019-08-09 | 深圳市酷睿特科技有限公司 | 一种微型显示器驱动电路系统 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116758855A (zh) * | 2023-08-22 | 2023-09-15 | 联士光电（深圳）有限公司 | 微显示面板中输入信号相位关系自适应电路 |
| CN116778857A (zh) * | 2023-08-22 | 2023-09-19 | 联士光电（深圳）有限公司 | 微显示面板中输入信号极性自适应电路 |
| CN116758855B (zh) * | 2023-08-22 | 2023-11-03 | 联士光电（深圳）有限公司 | 微显示面板中输入信号相位关系自适应电路 |
| CN116778857B (zh) * | 2023-08-22 | 2023-11-07 | 联士光电（深圳）有限公司 | 微显示面板中输入信号极性自适应电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114205581A (zh) | 提高硅基oled微显示装配校准精度的时序设计方法 | |
| US4964069A (en) | Self adjusting video interface | |
| US10122998B2 (en) | Real time sensor and method for synchronizing real time sensor data streams | |
| EP2679000B1 (en) | Acquiring and displaying images in real-time | |
| CN105657403B (zh) | 基于fpga的结构光投影和图像采集的同步系统 | |
| US20100177209A1 (en) | Interactive device capable of improving image processing | |
| CN101814269A (zh) | 全彩led点阵上同时显示实时多画面的方法及装置 | |
| CN102647611A (zh) | 芯片摄像头接口功能测试方法及装置 | |
| CN101510419A (zh) | 显示器的自动频率和相位调节装置和方法 | |
| CN103024430A (zh) | 模拟rgb信号的控制显示方法和系统 | |
| CN108616674A (zh) | 具有外同步功能的双路视频信号时序产生电路结构 | |
| Birla | FPGA based reconfigurable platform for complex image processing | |
| CN201681588U (zh) | 全彩led点阵上同时显示实时多画面的装置 | |
| CN102158655B (zh) | 一种dvi/hdmi/dp/vga信号的后级无抖校正系统 | |
| CN110672069B (zh) | 卫星成像方法和系统 | |
| CN107071267A (zh) | 一种用于视线跟踪系统的双路同步亮暗瞳图像采集方法 | |
| CN102082957A (zh) | 检验多视角采集系统的同步性的方法及装置 | |
| CN106415450B (zh) | 用于产生用于手势识别的图像矩阵的模块、系统和方法 | |
| CA3039728C (en) | Television broadcast system for generating augmented images | |
| US11676557B2 (en) | Method and device for seamless mode transition between command mode and video mode | |
| CN112985767B (zh) | 一种显示面板的像素亮度拍摄的方法及相关装置 | |
| CN112309311B (zh) | 显示控制方法、装置和显示控制卡以及计算机可读介质 | |
| KR102525186B1 (ko) | 비디오월에서 캡션 동기화 방법 및 멀티디스플레이간 캡션동기화를 제공하는 비디오월시스템 | |
| CN106534815A (zh) | 大视场离轴数字hud像源和光学系统装调精度的电补偿方法 | |
| CN112770066A (zh) | 一种用于多传感器融合图像拼接技术的时间同步方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220318 |