CN110113552A - 一种微型显示器驱动电路系统 - Google Patents
一种微型显示器驱动电路系统 Download PDFInfo
- Publication number
- CN110113552A CN110113552A CN201910485469.1A CN201910485469A CN110113552A CN 110113552 A CN110113552 A CN 110113552A CN 201910485469 A CN201910485469 A CN 201910485469A CN 110113552 A CN110113552 A CN 110113552A
- Authority
- CN
- China
- Prior art keywords
- unit
- fpga
- video
- usb
- hdmi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种微型显示器驱动电路系统,包括HDMI接口单元、视频解码单元、FPGA单元、USB接口单元、USB转TTL串口单元、第一电源单元、第二电源单元和上位机及视频源单元;所述HDMI接口单元通过HDMI连接器接收HDMI视频信号,所述HDMI接口单元的输出端与视频解码单元的输入端连接,所述视频解码单元的输入输出端与FPGA单元的输入输出端连接,所述FPGA单元的数据输出端与显示器的输入端连接。本发明实现了更高分辨率,且提高了通用性等。
Description
技术领域
本发明涉及显示器技术领域,更为具体地,涉及一种微型显示器驱动电路系统。
背景技术
应用于红外、微光等夜视领域的瞄准镜、手持机、头盔等近眼显示设备都需要用到微型显示器显示观测图像。微型显示器可实现在1英寸以下的尺寸上显示高清分辨率的图像,在一些近眼显示设备上应用极广。目前的设备只能显示720p以下的分辨率,显示接口也为普通的数字接口。随着时代的发展,人们不断最求更高分辨率的显示设备。针对夜视领域的高清显示需求,本发明提供了一种微型显示驱动电路系统。
发明内容
本发明的目的在于克服现有技术的不足,提供一种微型显示器驱动电路系统,实现了更高分辨率,且提高了通用性等。
本发明的目的是通过以下技术方案来实现的:
一种微型显示器驱动电路系统,包括HDMI接口单元、视频解码单元、FPGA单元、USB接口单元、USB转TTL串口单元、第一电源单元、第二电源单元和上位机及视频源单元;所述HDMI接口单元通过HDMI连接器接收HDMI视频信号,所述HDMI接口单元的输出端与视频解码单元的输入端连接,所述视频解码单元的输入输出端与FPGA单元的输入输出端连接,所述FPGA单元的数据输出端与显示器的输入端连接;所述USB接口单元的输入端与上位机及视频源单元的输出端连接;所述USB接口单元的第一输出端与第一电源单元连接,所述USB接口单元的第二输出端与USB转TTL串口单元的输入端连接,所述USB转TTL串口单元的UART接口输出端与FPGA单元的输入端连接;所述第一电源单元分别与视频解码单元、FPGA单元、USB接口单元和第二电源单元的电源端口连接,所述第二电源单元与显示器的电源端口连接。
进一步的,所述FPGA单元通过I2C接口控制视频解码芯片,实现了HDMI标准视频到并行视频数据的转换,FPGA单元接收上位机的串口指令,实现显示器亮度及显示方向调节,FPGA单元将接收到的数字视频进行数据缓存、信号同步、颜色空间转换处理,FPGA单元产生OLED送显时序,并通过I2C接口配置显示器,实现显示器的高清图像显示,所述FPGA单元包含27MHz晶振给FPGA提供时钟,FLASH为FPGA存储代码。
进一步的,所述USB接口单元,通过USB连接器接收通信指令,并提供5V直流电源为系统供电,该单元电路包含阻抗匹配电路,用于保证信号完整性,并设置有第二ESD保护电路,用于防止静电损坏系统。
进一步的,所述USB转TTL串口单元采用CP2102芯片,将USB接口单元处理后的USB数据转换为TTL电平的UART串口数据,并将控制指令发送到FPGA单元。
进一步的,所述上位机及视频源单元包括PC机和/或视频源设备,且设置有HDMI接口和USB接口;所述HDMI接口能够输出2560×2048分辨率高清视频信号;所述USB接口能够通过串口调试助手发送串口命令,并输出5V直流电压。
进一步的,所述视频解码单元包括ADV7619芯片,用于将HDMI接口单元处理后的4路TMDS差分视频信号解码成48位并行数据信号及对应的时钟和行、场同步信号。
进一步的,所述视频解码单元设置有28.63636MHz晶振,用于给ADV7619芯片提供时钟源。
进一步的,所述HDMI接口单元内部设置有第一ESD保护电路,用于防止静电损坏系统。
进一步的,所述显示器包括MDP02BPWM黑白单色OLED显示器。
进一步的,包括:
所述第一电源单元将USB接口输入的5V电源经过DC/DC转换电路转换成3.3V、1.8V、1.0V电压,其中给视频解码单元提供3.3V及1.8V电源,给USB转TTL串口单元提供3.3V电源,给FPGA单元提供3.3V、1.8V、1.0V电源;
所述第二电源单元通过第一电源单元产生的3.3V电源经过电压转换产生3.3V、1.8V、1.5V及0~-3V的可调负电压Vcath,为显示器提供供电电源。
本发明的有益效果是:
(1)本发明实施例采用HDMI解码芯片、FPGA、微型OLED等,实现了USXGA分辨率的微型显示驱动电路系统。
(2)本发明实施例采用HDMI接口传输高清视频,采用USB接口发送串口命令并供电,方便连接到通用的PC及其他视频源设备,通用性强,使用方便。
(3)本发明实施例所用OLED显示器为MicroOLED的MDP02BPWM黑白单色OLED显示器,充分利用其2×2的子像素排列模式,单独驱动每个子像素,实现USXGA分辨率显示。
(4)本发明实施例FPGA通过I2C控制视频解码芯片实现HDMI转并行数据,并将视频数据进行缓冲、同步、格式转换、根据OLED送显时序及格式要求送显,通过串口通信接收上位机控制指令,并通过I2C接口配置OLED显示器输出图像,可实现2560×2048的USXGA分辨率显示,比目前的近眼微显示器应用分辨率更高。
(5)本发明实施例采用ADV7619、FPGA高清视频驱动的方式,相对于现有的专用高清视频驱动芯片更灵活,可用于驱动各种显示接口的显示屏,兼容性更强。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的电路系统框图。
图2为本发明的OLED显示器像素排列示意图。
图3为本发明的电源电路图。
图4为本发明的视频编码电路图。
图5为本发明的USB转串口电路图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。本说明书中公开的所有特征,或隐含公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
下面将详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了提供对本发明的透彻理解,阐述了大量特定细节。然而,对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本发明。在其他实例中,为了避免混淆本发明,未具体描述公知的电路,软件或方法。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在对实施例进行描述之前,需要对一些必要的术语进行解释。例如:
若本申请中出现使用“第一”、“第二”等术语来描述各种元件,但是这些元件不应当由这些术语所限制。这些术语仅用来区分一个元件和另一个元件。因此,下文所讨论的“第一”元件也可以被称为“第二”元件而不偏离本发明的教导。应当理解的是,若提及一元件“连接”或者“联接”到另一元件时,其可以直接地连接或直接地联接到另一元件或者也可以存在中间元件。相反地,当提及一元件“直接地连接”或“直接地联接”到另一元件时,则不存在中间元件。
在本申请中出现的各种术语仅仅用于描述具体的实施方式的目的而无意作为对本发明的限定,除非上下文另外清楚地指出,否则单数形式意图也包括复数形式。
当在本说明书中使用术语“包括”和/或“包括有”时,这些术语指明了所述特征、整体、步骤、操作、元件和/或部件的存在,但是也不排除一个以上其他特征、整体、步骤、操作、元件、部件和/或其群组的存在和/或附加。
如图1~5所示,一种微型显示器驱动电路系统,包括HDMI接口单元、视频解码单元、FPGA单元、USB接口单元、USB转TTL串口单元、第一电源单元、第二电源单元和上位机及视频源单元;所述HDMI接口单元通过HDMI连接器接收HDMI视频信号,所述HDMI接口单元的输出端与视频解码单元的输入端连接,所述视频解码单元的输入输出端与FPGA单元的输入输出端连接,所述FPGA单元的数据输出端与显示器的输入端连接;所述USB接口单元的输入端与上位机及视频源单元的输出端连接;所述USB接口单元的第一输出端与第一电源单元连接,所述USB接口单元的第二输出端与USB转TTL串口单元的输入端连接,所述USB转TTL串口单元的UART接口输出端与FPGA单元的输入端连接;所述第一电源单元分别与视频解码单元、FPGA单元、USB接口单元和第二电源单元的电源端口连接,所述第二电源单元与显示器的电源端口连接。
进一步的,所述FPGA单元通过I2C接口控制视频解码芯片,实现了HDMI标准视频到并行视频数据的转换,FPGA单元接收上位机的串口指令,实现显示器亮度及显示方向调节,FPGA单元将接收到的数字视频进行数据缓存、信号同步、颜色空间转换处理,FPGA单元产生OLED送显时序,并通过I2C接口配置显示器,实现显示器的高清图像显示,所述FPGA单元包含27MHz晶振给FPGA提供时钟,FLASH为FPGA存储代码。
进一步的,所述USB接口单元,通过USB连接器接收通信指令,并提供5V直流电源为系统供电,该单元电路包含阻抗匹配电路,用于保证信号完整性,并设置有第二ESD保护电路,用于防止静电损坏系统。
进一步的,所述USB转TTL串口单元采用CP2102芯片,将USB接口单元处理后的USB数据转换为TTL电平的UART串口数据,并将控制指令发送到FPGA单元。
进一步的,所述上位机及视频源单元包括PC机和/或视频源设备,且设置有HDMI接口和USB接口;所述HDMI接口能够输出2560×2048分辨率高清视频信号;所述USB接口能够通过串口调试助手发送串口命令,并输出5V直流电压。
进一步的,所述视频解码单元包括ADV7619芯片,用于将HDMI接口单元处理后的4路TMDS差分视频信号解码成48位并行数据信号及对应的时钟和行、场同步信号。
进一步的,所述视频解码单元设置有28.63636MHz晶振,用于给ADV7619芯片提供时钟源。
进一步的,所述HDMI接口单元内部设置有第一ESD保护电路,用于防止静电损坏系统。
进一步的,所述显示器包括MDP02BPWM黑白单色OLED显示器。
进一步的,包括:
所述第一电源单元将USB接口输入的5V电源经过DC/DC转换电路转换成3.3V、1.8V、1.0V电压,其中给视频解码单元提供3.3V及1.8V电源,给USB转TTL串口单元提供3.3V电源,给FPGA单元提供3.3V、1.8V、1.0V电源;
所述第二电源单元通过第一电源单元产生的3.3V电源经过电压转换产生3.3V、1.8V、1.5V及0~-3V的可调负电压Vcath,为显示器提供供电电源。
针对夜视领域的高清显示需求,本发明提供了一种微型显示驱动电路系统,可实现2K高清单色图像显示,非常适用于夜视显示应用。
本发明系统包括HDMI接口单元、视频解码单元、FPGA、USB接口单元、USB转TTL串口单元、电源单元1、电源单元2、上位机及视频源单元等。
HDMI接口单元:通过HDMI连接器接收HDMI视频信号,单元内部包含ESD保护电路,防止静电损坏系统。
USB接口单元:通过USB连接器接收通信指令,并提供5V直流电源为系统供电。该单元电路包含阻抗匹配电路以保证信号完整性,ESD保护电路防止静电损坏系统。
上位机及视频源单元:可以是PC机及各种视频源设备,具有HDMI接口,可以输出2560×2048分辨率高清视频信号;具有USB接口,可以通过串口调试助手发送串口命令,并输出5V直流电压。
视频解码单元:视频解码芯片采用ADV7619芯片,将HDMI接口单元处理后的4路TMDS差分视频信号解码成48位并行数据信号及对应的时钟和行、场同步信号。该单元包含28.63636MHz晶振用于给ADV7619提供时钟源。
USB转TTL串口单元:采用CP2102芯片,将USB接口单元处理后的USB数据转换为TTL电平的UART串口数据,并将控制指令发送到FPGA单元。
FPGA单元:FPGA单元通过I2C接口控制视频解码芯片,实现HDMI标准视频到并行视频数据的转换。FPGA单元接收上位机的串口指令,实现显示器亮度及显示方向调节。FPGA单元将接收到的数字视频进行数据缓存、信号同步、颜色空间转换等处理。FPGA单元产生OLED送显时序,并通过I2C接口配置OLED,实现OLED显示器的高清图像显示。该单元包含27MHz晶振给FPGA提供时钟,FLASH为FPGA存储代码。
电源单元1:将USB接口输入的5V电源经过DC/DC转换电路转换成3.3V、1.8V、1.0V电压,其中给视频解码单元提供3.3V及1.8V电源,给USB转TTL串口单元提供3.3V电源,给FPGA单元提供3.3V、1.8V、1.0V电源。
电源单元2:通过电源单元1产生的3.3V电源经过电压转换产生3.3V、1.8V、1.5V及0~-3V的可调负电压Vcath,为OLED显示器提供供电电源。并控制上电顺序为:1.5V—>3.3V—>1.8V—>Vcath。
OLED显示器:采用MicroOLED的MDP02BPWM黑白单色OLED显示器。显示区域尺寸为0.61英寸,1280×1024像素分辨率,每个像素由2×2个子像素组成,对每个子像素进行单独驱动可实现最大2560×2048的显示分辨率,像素排列如图2。
本发明可实现2560×2048的USXGA分辨率显示,比目前的近眼微显示器应用分辨率更高。
进一步,本发明采用ADV7619+FPGA高清视频驱动的方式,相对于目前市场上的专用高清视频驱动芯片更灵活,可用于驱动各种显示接口的显示屏,兼容性更强。
采用HDMI及USB的通用接口实现视频传输及供电,方便连接到通用的PC及其他视频源设备,通用性强,使用方便。
本发明采用ADV7619+FPGA的方式实现高清视频解码及OLED显示器驱动成像,也可以采用专用的显示驱动芯片实现,但是接口限制较多,电路设计复杂,且成本较高。
在本实施例中的其余技术特征,本领域技术人员均可以根据实际情况进行灵活选用和以满足不同的具体实际需求。然而,对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实现本发明。在其他实例中,为了避免混淆本发明,未具体描述公知的算法,方法或系统等,均在本发明的权利要求书请求保护的技术方案限定技术保护范围之内。
对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某一些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和单元并不一定是本申请所必须的。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法实现所描述的功能,但是这种实现不应超出本发明的范围。
所揭露的系统、模块和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例,仅仅是示意性的,例如,所述单元的划分,可以仅仅是一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以说通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述分立部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例的方案的目的。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、ROM、RAM等。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种微型显示器驱动电路系统,其特征在于,包括HDMI接口单元、视频解码单元、FPGA单元、USB接口单元、USB转TTL串口单元、第一电源单元、第二电源单元和上位机及视频源单元;所述HDMI接口单元通过HDMI连接器接收HDMI视频信号,所述HDMI接口单元的输出端与视频解码单元的输入端连接,所述视频解码单元的输入输出端与FPGA单元的输入输出端连接,所述FPGA单元的数据输出端与显示器的输入端连接;所述USB接口单元的输入端与上位机及视频源单元的输出端连接;所述USB接口单元的第一输出端与第一电源单元连接,所述USB接口单元的第二输出端与USB转TTL串口单元的输入端连接,所述USB转TTL串口单元的UART接口输出端与FPGA单元的输入端连接;所述第一电源单元分别与视频解码单元、FPGA单元、USB接口单元和第二电源单元的电源端口连接,所述第二电源单元与显示器的电源端口连接。
2.根据权利要求1所述的一种微型显示器驱动电路系统,其特征在于,所述FPGA单元通过I2C接口控制视频解码芯片,实现了HDMI标准视频到并行视频数据的转换,FPGA单元接收上位机的串口指令,实现显示器亮度及显示方向调节,FPGA单元将接收到的数字视频进行数据缓存、信号同步、颜色空间转换处理,FPGA单元产生OLED送显时序,并通过I2C接口配置显示器,实现显示器的高清图像显示,所述FPGA单元包含27MHz晶振给FPGA提供时钟,FLASH为FPGA存储代码。
3.根据权利要求1所述的一种微型显示器驱动电路系统,其特征在于,所述USB接口单元,通过USB连接器接收通信指令,并提供5V直流电源为系统供电,该单元电路包含阻抗匹配电路,用于保证信号完整性,并设置有第二ESD保护电路,用于防止静电损坏系统。
4.根据权利要求1所述的一种微型显示器驱动电路系统,其特征在于,所述USB转TTL串口单元采用CP2102芯片,将USB接口单元处理后的USB数据转换为TTL电平的UART串口数据,并将控制指令发送到FPGA单元。
5.根据权利要求1所述一种微型显示器驱动电路系统,其特征在于,所述上位机及视频源单元包括PC机和/或视频源设备,且设置有HDMI接口和USB接口;所述HDMI接口能够输出2560×2048分辨率高清视频信号;所述USB接口能够通过串口调试助手发送串口命令,并输出5V直流电压。
6.根据权利要求1所述一种微型显示器驱动电路系统,其特征在于,所述视频解码单元包括ADV7619芯片,用于将HDMI接口单元处理后的4路TMDS差分视频信号解码成48位并行数据信号及对应的时钟和行、场同步信号。
7.根据权利要求6所述一种微型显示器驱动电路系统,其特征在于,所述视频解码单元设置有28.63636MHz晶振,用于给ADV7619芯片提供时钟源。
8.根据权利要求1所述一种微型显示器驱动电路系统,其特征在于,所述HDMI接口单元内部设置有第一ESD保护电路,用于防止静电损坏系统。
9.根据权利要求1所述一种微型显示器驱动电路系统,其特征在于,所述显示器包括MDP02BPWM黑白单色OLED显示器。
10.根据权利要求1或9所述一种微型显示器驱动电路系统,其特征在于,包括:
所述第一电源单元将USB接口输入的5V电源经过DC/DC转换电路转换成3.3V、1.8V、1.0V电压,其中给视频解码单元提供3.3V及1.8V电源,给USB转TTL串口单元提供3.3V电源,给FPGA单元提供3.3V、1.8V、1.0V电源;
所述第二电源单元通过第一电源单元产生的3.3V电源经过电压转换产生3.3V、1.8V、1.5V及0~-3V的可调负电压Vcath,用于为显示器提供供电电源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910485469.1A CN110113552A (zh) | 2019-06-05 | 2019-06-05 | 一种微型显示器驱动电路系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910485469.1A CN110113552A (zh) | 2019-06-05 | 2019-06-05 | 一种微型显示器驱动电路系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110113552A true CN110113552A (zh) | 2019-08-09 |
Family
ID=67493881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910485469.1A Withdrawn CN110113552A (zh) | 2019-06-05 | 2019-06-05 | 一种微型显示器驱动电路系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110113552A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111405271A (zh) * | 2020-03-25 | 2020-07-10 | 中晨科技(深圳)有限公司 | 微型显示驱动系统 |
CN114205581A (zh) * | 2021-12-14 | 2022-03-18 | 南京国兆光电科技有限公司 | 提高硅基oled微显示装配校准精度的时序设计方法 |
-
2019
- 2019-06-05 CN CN201910485469.1A patent/CN110113552A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111405271A (zh) * | 2020-03-25 | 2020-07-10 | 中晨科技(深圳)有限公司 | 微型显示驱动系统 |
CN114205581A (zh) * | 2021-12-14 | 2022-03-18 | 南京国兆光电科技有限公司 | 提高硅基oled微显示装配校准精度的时序设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3538986B1 (en) | Dual-path foveated graphics pipeline | |
US10262387B2 (en) | Early sub-pixel rendering | |
WO2018089106A1 (en) | Low resolution rgb rendering for efficient transmission | |
CN103854617B (zh) | 检测数据位深度的方法和用该方法的显示设备的接口设备 | |
CN100511418C (zh) | 屏幕显示系统及具有该系统的连接线 | |
CN102054469A (zh) | 显示器及其显示方法 | |
CN107293255B (zh) | 显示装置及其驱动方法 | |
CN104252841A (zh) | Led显示控制方法及控制卡、led显示屏系统 | |
CN107872627B (zh) | 视讯矩阵控制设备 | |
CN110113552A (zh) | 一种微型显示器驱动电路系统 | |
CN104065944A (zh) | 一种超高清三维转换装置及三维显示系统 | |
CN105847927A (zh) | 多信源多模式下高速视频无线同步显示装置 | |
CN102065208B (zh) | 一种数字音视频信号串行解串器的实现方法 | |
KR101508238B1 (ko) | 마이크로 디스플레이 장치 | |
CN205657809U (zh) | 多信源多模式下高速视频无线同步显示装置 | |
CN107682587B (zh) | 视频处理器 | |
CN105529004B (zh) | 省电显示系统和方法 | |
CN201045695Y (zh) | 用于vga接口的信号处理电路及具有所述电路的电视机 | |
CN209748696U (zh) | 一种微型显示器驱动电路系统 | |
CN102256160B (zh) | 一种立体图像处理设备及方法 | |
CN206389459U (zh) | 显示驱动装置和显示设备 | |
CN109819193A (zh) | 电视信号转换设备、方法及显示系统 | |
CN109872672A (zh) | 数据驱动装置、数据处理装置以及显示驱动系统 | |
CN217825156U (zh) | 图像显示系统 | |
CN213339619U (zh) | 一种多屏显示器驱动装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190809 |
|
WW01 | Invention patent application withdrawn after publication |