CN104811190B - 多媒体接口接收电路 - Google Patents

Abstract

本发明提供的多媒体接口接收电路包含一锁相回路与四组信号处理信道。该四组信号处理信道各自包含一相位侦测电路。于高分辨率多媒体接口组态中，一组信号处理信道被停用，且该锁相回路将一锁定后时钟信号提供至另外三组信号处理信道。该三组信号处理信道各自调整该锁定后时钟信号的相位，以产生取样用时钟信号。于显示端口组态中，该锁相回路于锁定后改与一组信号处理信道的相位侦测电路连结，构成模拟时钟数据回复电路，以产生一基础时钟信号。该三组信号处理信道各自调整该基础时钟信号的相位，以产生取样用时钟信号。

Description

多媒体接口接收电路

技术领域

本发明与多媒体接收接口相关，并且尤其与多媒体接收接口的电路架构相关。

背景技术

随着电子相关技术的进步，各种类型的显示设备愈来愈普及。举凡电视系统、计算机系统、投影机、数字摄影机、光盘播放器、行动电话，乃至于游戏机等各种电子装置，无不需要良好的影音传输接口。为了提高与其它外围设备的兼容性，许多电子装置同时配备有高分辨率多媒体接口(High Definition Multimedia Interface,HDMI)、移动高分辨率连结(Mobile High-definition Link,MHL)、显示端口(DisplayPort,DP)等数种多媒体接收接口。

图1呈现高分辨率多媒体接口(HDMI)接收电路的前端功能区块。如图1所示，共有四对差动信号CK、B、G、R输入HDMI接收器，其中时钟信号CK被提供至时钟信号接收器101和锁相回路102，影像数据信号B、G、R则是被分别提供至模拟前端电路110A～110C。锁相回路102会根据时钟信号CK的频率(也就是传送端时钟频率)产生一个十倍频信号或四十倍频信号，传递至相位调整电路140A～140C。取样电路120A～120C会根据相位调整电路140A～140C提供的取样用时钟信号对输入信号施以取样。透过解多工器150A～150C，取样电路120A～120C产生的取样结果被分别传递至数字时钟数据回复(digital clock datarecovery,DCDR)电路130A～130C。各数字时钟数据回复电路的侦测结果则是被回授至相对应的相位调整电路，供相位调整电路140A～140C据此调整其输出信号(亦即取样电路120A～120C使用的取样用时钟信号)的相位，以期令取样电路120A～120C产生较佳的取样结果。

图2呈现移动高分辨率连结(MHL)接收电路的前端功能区块。差动输入信号Input同时承载时钟信号和数据信号，并且被分别提供至时钟信号接收器201和模拟前端电路210。时钟信号接收器201撷取出的时钟信号和模拟前端电路210初步处理后的数据信号被分别提供至模拟时钟数据回复(Analog Clock Data Recovery,ACDR)电路220，以供进行时钟数据回复之用。随后，模拟时钟数据回复电路220的输出信号透过解多工器250传递至后续电路。

图3呈现显示端口(DP)接收电路的前端功能区块。如图3所示，共有四对差动影像数据信号Data#0、Data#1、Data#2、Data#3输入DP接收器，并分别被提供至模拟前端电路310A～310D。经模拟前端电路310A～310D初步处理后的信号被各自提供至后续模拟时钟数据回复(ACDR)电路320A～320D，进行时钟数据回复程序。

在先前技术中，同时配备有上述高分辨率多媒体接口(HDMI)接收电路、移动高分辨率连结(MHL)接收电路和显示端口(DP)接收电路的电子装置被设计为包含三套各自独立的接收电路，硬件成本因此相当高。

发明内容

为解决上述问题，本发明提出一种多媒体接口接收电路。藉由适当地控制信号的连接选择，本发明的多媒体接口接收电路可被设定为高分辨率多媒体接口(HDMI)接收电路、移动高分辨率连结(MHL)接收电路或显示端口(DP)接收电路。藉由共享电路组件，相较于先前技术中采用三套各自独立的接收电路的做法，根据本发明的多媒体接口接收电路能有效降低硬件成本。

根据本发明的一具体实施例为一种多媒体接口接收电路，其中包含一锁相回路与四组信号处理信道。该锁相回路包含一相位频率侦测器。该四组信号处理信道各自包含一相位侦测电路。于一高分辨率多媒体接口(HDMI)组态中，一组信号处理信道被停用，另外三组信号处理信道各自接收一输入信号。该锁相回路将一锁定后时钟信号分别提供至该三组信号处理信道。该三组信号处理信道各自根据该输入信号调整该锁定后时钟信号的相位，分别产生一取样用时钟信号，供其相位侦测电路使用。于一显示端口(DP)组态中，待该锁相回路符合该锁定条件后，该锁相回路中的该相位频率侦测器被停用，且该锁相回路改与一组信号处理信道中的该相位侦测电路连结，构成一模拟时钟数据回复电路，以产生一基础时钟信号分别被提供至另外三组信号处理信道，做为一基础时钟信号。该三组信号处理信道各自调整该基础时钟信号的相位，以产生一取样用时钟信号，供其相位侦测电路使用。

根据本发明的另一具体实施例为一种多媒体接口接收电路，其中包含四组信号处理信道。该四组信号处理信道又各自包含一相位侦测电路与一锁相回路。于一高分辨率多媒体接口(HDMI)组态中，一组信号处理信道被停用，另外三组信号处理信道的该锁相回路分别产生一锁定后时钟信号，并调整该锁定后时钟信号的相位，以产生一取样用时钟信号，供其相位侦测电路使用。于一显示端口(DP)组态中，四组信号处理信道各自待该锁相回路符合一锁定条件后，停用该锁相回路中的一相位频率侦测器。该锁相回路改与所属的该组信号处理信道中的该相位侦测电路连结，以各自构成一模拟时钟数据回复电路。

根据本发明的另一具体实施例为一种多媒体接口接收电路，其中包含一锁相回路及至少两组信号处理信道。该锁相回路包含一相位频率侦测器，并用以产生一基础时钟信号。该至少两组信号处理信道各自包含：一模拟前端电路、一相位侦测电路、一解多工器、一数字时钟数据回复电路、一相位调整电路及一多工器。该模拟前端电路用以接收一输入信号并据此产生一处理后信号。该相位侦测电路用以接收该处理后信号，进行取样以产生一取样后信号。该解多工器用以将该取样后信号转换为一解多工后信号。该数字时钟数据回复电路用以针对该解多工后信号进行一数字时钟数据回复程序，以产生相对应的一相位调整信息。该相位调整电路用以接收该相位调整信息与该基础时钟信号，并根据该相位调整信息调整该基础时钟信号的相位，以产生一取样用时钟信号。该多工器用以根据该输入信号接口接收电路的组态选择将该基础时钟信号及该取样用时钟信号其中之一传递至该相位侦测电路。

关于本发明的优点与精神可以藉由以下发明详述及所附图式得到进一步的了解。

附图说明

图1呈现高分辨率多媒体接口(HDMI)接收电路的前端功能区块。

图2呈现移动高分辨率连结(MHL)接收电路的前端功能区块。

图3呈现显示端口(DP)接收电路的前端功能区块。

图4A～图4D为根据本发明的一实施例中的多媒体接口接收电路的功能方块图。

图5A～图5C为根据本发明的时钟调整电路的详细实施范例。

图6A～图6D为根据本发明的一实施例中的多媒体接口接收电路的功能方块图。

图7A～图7D为根据本发明的时钟调整电路的详细实施范例。

具体实施方式

根据本发明的一具体实施例为一种多媒体接口接收电路，其功能方块图绘示于图4A。于实际应用中，多媒体接口接收电路400可被整合在电视系统、计算机屏幕、投影机等多种电子装置，亦可独立存在。

如图4A所示，多媒体接口接收电路400包含时钟信号接收器401、时钟调整电路402、相位频率侦测器403、锁定侦测电路404、模拟前端电路410A～410D、相位侦测电路420A～420D、数字时钟数据回复电路430A～430D、相位调整电路440A～440D、解多工器450A～450D、多工器460A～460D、多工器491～495。多媒体接口接收电路400包含四个信号处理信道，每个信道各自包含一模拟前端电路、一相位侦测电路、一数字时钟数据回复电路、一相位调整电路、一解多工器与一多工器。每一相位侦测电路又各自包含一取样电路及一相位判断电路(未绘示)。如图4A所示，多媒体接口接收电路400可于模拟前端电路410A～410D的输入端接收四对输入信号，通常为差动信号形式。藉由适当控制该些多工器的信号连接选择，多媒体接口接收电路400可依需要于不同时间被设定为等效于一高分辨率多媒体接口(HDMI)接收电路、一移动高分辨率连结(MHL)接收电路或一显示端口(DP)接收电路，详述如下。

在以下各图式中，会发挥作用的电路组件和电路连接线被标示为实线或是具有实线外框，而无作用或被停用的电路组件和电路连接线则被标示为虚线或是具有虚线外框。

图4B用以说明多媒体接口接收电路400操作于HDMI组态时是如何运作。当多媒体接口接收电路400被组态为一HDMI接收电路，输入的四对差动信号分别为时钟信号CK和影像数据信号B、G、R。在这个情况下，模拟前端电路410A、相位侦测电路420A、数字时钟数据回复电路430A、相位调整电路440A、解多工器450A和多工器460A构成的信号处理信道被停用。如图4B所示，多工器491选择将时钟信号CK传递至时钟信号接收器401，且多工器493选择将时钟信号接收器401的输出信号传递至相位频率侦测器403。图5A呈现时钟调整电路402的一种实施例。此时，多工器495选择将相位频率侦测器403的输出端连接至时钟调整电路402，使相位频率侦测器403和电流汞402A、低通滤波器402B、压控振荡器402C构成一个如图5B所示的锁相回路。此锁相回路根据HDMI规范，产生所需的倍频信号(为一锁定后时钟信号)，提供至相位调整电路440B～440D，做为供取样用的一基础时钟信号。锁定侦测电路404在HDMI组态中被停用。

影像数据信号B、G、R被分别提供至模拟前端电路410B～410D。相位侦测电路420B～420D中的取样电路会根据相位调整电路440B～440D提供的取样用时钟信号对输入信号施以取样。接着，透过解多工器450B～450D，相位侦测电路420B～420D产生的取样结果被解多工并分别传递至数字时钟数据回复电路430B～430D。各数字时钟数据回复电路430B～430D侦测相位领先或落后，产生相位判断结果，回授至相对应的相位调整电路，供相位调整电路440B～440D据此调整其输出信号(即相位侦测电路420B～420D使用的取样用时钟信号)的相位，以令相位侦测电路420B～420D产生较佳的取样结果。另外，在HDMI组态下，相位侦测电路420B～420D中的相位判断电路通常被停用，但也可产生相位领先或落后的信号，送至数字时钟数据回复电路430B～430D，用于辅助产生相位判断结果。比较图1和图4B可看出，采用上述信号连结方式，多媒体接口接收电路400等效于一HDMI接收电路。须说明的是，相位调整电路与时钟数据回复电路的详细运作方式为本发明所属技术领域中具有通常知识者所知，于此不赘述。

图4C用以说明多媒体接口接收电路400操作于MHL组态时是如何运作。当多媒体接口接收电路400被组态为一MHL接收电路，有三组信号处理信道被停用，只有一对差动信号Input被输入至此接收电路。根据MHL规范，该差动信号同时承载数据信号及共模时钟信号(common-mode clock signal)。如图4C所示，差动信号Input被分别提供至模拟前端电路410B和多工器491。多工器491选择将差动信号Input传递至时钟信号接收器401，以撷取出其中的共模时钟信号，且多工器493选择将时钟信号接收器401的输出信号传递至相位频率侦测器403。在这种组态中，多工器495首先将相位频率侦测器403的输出端连接至时钟调整电路402，令相位频率侦测器403和时钟调整电路402构成如图5B呈现的锁相回路。

如图4C所示，在MHL组态中，多工器494固定选择相位侦测电路420B的输出信号。待锁定侦测电路404判定上述锁相回路已符合一锁定条件(例如输出频率落入一预定范围内)，锁定侦测电路404即停用相位频率侦测器403，并改将多工器495切换为连接多工器494的输出端与时钟调整电路402，以令相位侦测电路420B和时钟调整电路402构成如图5C所示的一模拟时钟数据回复电路。此外，差动信号Input被提供至模拟前端电路410B，撷取出其中的数据信号，传至相位侦测电路420B，进行取样及相位侦测，最后透过解多工器450B解多工并传递至后续电路。比较图2和图4C可看出，采用上述信号连结方式，多媒体接口接收电路400等效于一MHL接收电路。

图4D用以说明多媒体接口接收电路400操作于DP组态时是如何运作。当多媒体接口接收电路400被组态为一DP接收电路，分别输入模拟前端电路410A～410D的共有四对差动影像数据信号Data#0、Data#1、Data#2、Data#3。时钟信号接收器401被停用。多工器492、493固定将模拟前端电路410A的输出信号提供至相位频率侦测器403。根据DP规范，该四对差动影像数据信号在一开始会有一段时间为时钟信号。易言的，模拟前端电路410A的输出信号在一开始会有一段时间是时钟信号。多工器495首先选择将相位频率侦测器403的输出端连接至时钟调整电路402，令相位频率侦测器403和时钟调整电路402构成如图5B所示的一锁相回路，用以锁定模拟前端电路410A输出的时钟信号。

如图4D所示，在DP组态中，多工器494固定选择相位侦测电路420A的输出信号。待锁定侦测电路404判定该锁相回路已符合一锁定条件(例如输出频率落入一预定范围内)，锁定侦测电路404便将多工器495切换为连接多工器494的输出端与时钟调整电路402，令相位侦测电路420A和时钟调整电路402构成如图5C所示的一模拟时钟数据回复电路。此模拟时钟数据回复电路等效于图3中的模拟时钟数据回复电路320A。另一方面，时钟调整电路402的输出信号亦被提供至相位调整电路440B～440D，做为产生取样用时钟信号的基础时钟信号。根据数字时钟数据回复电路430B～430D提供的调整信息，相位调整电路440B～440D各自调整该基础时钟信号的相位，分别产生一取样用时钟信号。于DP组态中，数字时钟数据回复电路430B～430D的作用在于取代图3中的模拟时钟数据回复电路320B～320D。比较图3和图4D可看出，采用上述信号连结方式，多媒体接口接收电路400等效于一DP接收电路，差别仅在于后三个信号处理信道以数字时钟数据回复取代模拟时钟数据回复。

实务上，多媒体接口接收电路400可包含一控制器(未绘示)，用以根据多媒体接口接收电路400所处的组态来决定停用/启用哪些电路区块，并为多工器提供适当的控制信号。根据图4B～图4D，本发明所属技术领域中具有通常知识者可看出，数字时钟数据回复电路430A、相位调整电路440A和多工器460A并非必要组件。将四组信号处理信道设计为完全相同的好处在于能降低电路设计的复杂度，并保有日后将多媒体接口接收电路400延伸变化为其它电路组态的弹性。此外，若不考虑认证测试，多工器492于一般电路运作中非必要组件，可为单纯的电路连接线取代，亦即将模拟前端电路410A的输出信号直接连接至多工器493的输入端。

相较于先前技术中采用三套各自独立的HDMI、MHL、DP接收电路的做法，多媒体接口接收电路400藉由适当地共享电路组件有效降低硬件成本。

根据本发明的另一具体实施例为一种多媒体接口接收电路，其功能方块图绘示于图6A。多媒体接口接收电路600包含时钟信号接收器601、模拟前端电路610A～610D、相位侦测电路620A～620D、数字时钟数据回复电路630A～630D、时钟调整电路640A～640D、解多工器650A～650D、多工器660A～660D、多工器691。每一相位侦测电路又各自包含一取样电路及一相位判断电路(未绘示)。如图6A所示，多媒体接口接收电路600于模拟前端电路610A～610D的输入端接收四对输入信号，通常为差动信号形式。藉由适当控制该些多工器的信号连接选择，多媒体接口接收电路600可被设定为一高分辨率多媒体接口(HDMI)接收电路、一移动高分辨率连结(MHL)接收电路或一显示端口(DP)接收电路，详述如下。

图6B用以说明多媒体接口接收电路600操作于HDMI组态时是如何运作。当多媒体接口接收电路600被组态为一HDMI接收电路，输入此接收电路的四对差动信号分别为时钟信号CK和影像数据信号B、G、R。此时，模拟前端电路610A、相位侦测电路620A、数字时钟数据回复电路630A、时钟调整电路640A、解多工器650A和多工器660A所属的信号处理信道被停用。多工器691选择将时钟信号CK传递至时钟信号接收器601，且多工器660B～660D将时钟信号接收器601的输出信号传递至时钟调整电路640B～640D。

在HDMI组态中，时钟调整电路640B～640D(以下统称时钟调整电路640)各自被组态为包含一锁相回路。图7A～图7B呈现时钟调整电路640的一种详细电路范例，及其与数字时钟数据回复电路630、多工器660、取样电路相位侦测电路620的对应关系。此范例中的时钟调整电路640包含一相位频率侦测器641、一多工器642、一电流汞643、一低通滤波器644、一压控振荡器645、一相位调整电路646、一锁定侦测电路647、一多工器648和一多工器649。在此实施例中，时钟调整电路640可被设定成两种组态。图7A呈现的第一种组态令多工器649选择将压控振荡器645的输出端连接至相位频率侦测器641，令多工器648选择将相位调整电路646的输出端连接至相位侦测电路620，以及令多工器642选择将相位频率侦测器641连接至电流汞643。此时，相位频率侦测器641、电流汞643、低通滤波器644、压控振荡器645构成一锁相回路，产生一基础时钟信号(为一锁定后时钟信号)，由压控振荡器645的输出至相位调整电路646。相位调整电路646根据数字时钟数据回复电路630产生的相位判断结果产生相位调整信息，并提供一相位调整后信号至相位侦测电路620，做为其取样用时钟信号。而图7B呈现的第二种组态令多工器649选择将相位调整电路646的输出端连接至相位频率侦测器641，令多工器648选择将压控振荡器645的输出端连接至相位侦测电路620，以及令多工器642选择将相位频率侦测器641连接至电流汞643，成为另一锁相回路，以提供取样用时钟信号给相位侦测电路620。另外，在HDMI组态下，相位侦测电路620B～620D中的相位判断电路通常被停用，但也可产生相位领先或落后的信号，送给数字时钟数据回复电路630B～630D，用于辅助产生相位判断结果。采用上述信号连结方式，多媒体接口接收电路600中的三个信号处理信道等效于图1中的信号处理信道，差别在于多媒体接口接收电路600中的信号处理信道各自有一个锁相回路。

图6C用以说明多媒体接口接收电路600操作于MHL组态时是如何运作。当多媒体接口接收电路600被组态为一MHL接收电路，有三组信号处理信道被停用，只有一对差动信号Input被输入至此接收电路。根据MHL规范，该差动信号同时承载数据信号及共模时钟信号。如图6C所示，差动信号Input被分别提供至模拟前端电路610B和多工器691。多工器691将差动信号Input传递至时钟信号接收器601，以撷取出其中的共模时钟信号。多工器660B固定将时钟信号接收器601的输出信号传递至时钟调整电路640B。以图7C呈现的时钟调整电路640B的电路范例来说明，在MHL组态中，锁定侦测电路647首先控制多工器642将相位频率侦测器641连接至电流汞643，令相位频率侦测器641、电流汞643、低通滤波器644、压控振荡器645构成一锁相回路，以锁定时钟信号接收器601提供的时钟信号。在MHL组态中，相位调整电路646和数字时钟数据回复电路630B被停用，且多工器648将压控振荡器645的输出端连接至相位侦测电路620B。待锁定侦测电路647判定上述锁相回路已进入锁定状态，锁定侦测电路647即停用相位频率侦测器641，并改将多工器642切换为连接相位侦测电路620B与电流汞643，以使相位侦测电路620B、电流汞643、低通滤波器644和压控振荡器645构成一模拟时钟数据回复电路。此外，差动信号亦被提供至模拟前端电路610B，撷取出数据信号，传至相位侦测电路620B，进行取样及相位侦测，最后透过解多工器450B被解多工并传递至后续电路。采用上述信号连结方式，多媒体接口接收电路600即等效于一MHL接收电路。

图6D用以说明多媒体接口接收电路600操作于DP组态时是如何运作。当多媒体接口接收电路600被组态为一DP接收电路，分别输入模拟前端电路610A～610D的共有四对差动影像数据信号Data#0、Data#1、Data#2、Data#3。时钟信号接收器601被停用。多工器660A～660D固定将模拟前端电路610A～610D的输出信号分别提供至时钟调整电路640A～640D。如先前所述，Data#0～Data#3在一开始会有一段时间为时钟信号。以图7D呈现的时钟调整电路640的电路范例来说明，在DP组态中，锁定侦测电路647首先控制多工器642将相位频率侦测器641连接至电流汞643，令相位频率侦测器641、电流汞643、低通滤波器644、压控振荡器645构成一锁相回路，以锁定模拟前端电路610输出的时钟信号。在DP组态中，相位调整电路646和数字时钟数据回复电路630被停用，且多工器648固定将压控振荡器645的输出端连接至相位侦测电路620。待锁定侦测电路647判定上述锁相回路已进入锁定状态，锁定侦测电路647即停用相位频率侦测器641，并改将多工器642切换为连接相位侦测电路620与电流汞643，以令相位侦测电路620、电流汞643、低通滤波器644和压控振荡器645构成一模拟时钟数据回复电路。采用上述信号连结方式，多媒体接口接收电路600中的四个信号处理信道各自等效于图3中的一个信号处理信道。

实务上，多媒体接口接收电路600可包含一控制器(未绘示)，用以根据多媒体接口接收电路600所处的组态来决定应停用/启用哪些电路区块，并且为多工器提供适当的控制信号。根据图6B～图6D，本发明所属技术领域中具有通常知识者可看出，数字时钟数据回复电路630A并非必要组件。将四组信号处理信道设计为完全相同的好处在于能降低电路设计的复杂度，并保有日后将多媒体接口接收电路600延伸变化为其它电路组态的弹性。相较于先前技术中采用三套各自独立的HDMI、MHL、DP接收电路电路的做法，多媒体接口接收电路600藉由适当地共享电路组件有效降低硬件成本。

藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (9)

1.一种多媒体接口接收电路，包含：

锁相回路，包含相位频率侦测器；以及

四组信号处理信道，各自包含相位侦测电路；

其中于高分辨率多媒体接口HDMI组态，一组信号处理信道被停用，另外三组信号处理信道各自接收输入信号，该锁相回路将锁定后时钟信号分别提供至该三组信号处理信道，该三组信号处理信道各自根据该输入信号调整该锁定后时钟信号的相位，产生取样用时钟信号，供其相位侦测电路使用；以及

于显示端口DP组态，待该锁相回路符合锁定条件后，该锁相回路中的该相位频率侦测器被停用，该锁相回路改与一组信号处理信道的该相位侦测电路连结，构成模拟时钟数据回复电路，以产生基础时钟信号分别提供至另外三组信号处理信道，该三组信号处理信道各自调整该基础时钟信号的相位，以产生取样用时钟信号，供其相位侦测电路使用。

2.如权利要求1所述的多媒体接口接收电路，其特征在于，于移动高分辨率连结MHL组态，三组信号处理信道被停用，待该锁相回路符合该锁定条件后，该锁相回路中的该相位频率侦测器被停用，该锁相回路改与未被停用的该组信号处理信道的该相位侦测电路连结，构成模拟时钟数据回复电路。

3.如权利要求2所述的多媒体接口接收电路，其特征在于，进一步包含：

时钟信号接收器，于该高分辨率多媒体接口HDMI组态，该时钟信号接收器接收时钟信号，并将相对应的处理后时钟信号提供至该相位频率侦测器；于该移动高分辨率连结MHL组态，该时钟信号接收器接收差动信号，并自该差动信号撷取出共模时钟信号提供至该相位频率侦测器；于该显示端口DP组态，该时钟信号接收器被停用。

4.如权利要求1所述的多媒体接口接收电路，其特征在于，该四组信号处理信道各自更包含：

模拟前端电路，用以接收该输入信号并据此产生处理后信号，该处理后信号随后被提供至该相位侦测电路取样，以产生取样后信号；

解多工器，用以将该取样后信号转换为解多工后信号；

数字时钟数据回复电路，用以针对该解多工后信号进行数字时钟数据回复程序，以产生相对应的相位调整信息；

相位调整电路，用以接收该相位调整信息与该基础时钟信号，并根据该相位调整信息调整该基础时钟信号的相位，以产生取样用时钟信号；以及

多工器，用以根据该多媒体接口接收电路的组态选择将该基础时钟信号及该取样用时钟信号其中之一传递至该相位侦测电路。

5.一种多媒体接口接收电路，包含：

四组信号处理信道，各自包含相位侦测电路与锁相回路；

其中于高分辨率多媒体接口HDMI组态，一组信号处理信道被停用，另外三组信号处理信道的该锁相回路分别产生锁定后时钟信号，并调整该锁定后时钟信号的相位，以产生取样用时钟信号，供该相位侦测电路使用；以及

于显示端口DP组态，四组信号处理信道各自待其锁相回路符合锁定条件后，停用该锁相回路中的相位频率侦测器，该锁相回路改与所属的该组信号处理信道中的该相位侦测电路连结，以各自构成模拟时钟数据回复电路。

6.如权利要求5所述的多媒体接口接收电路，其特征在于，于移动高分辨率连结MHL组态，三组信号处理信道被停用，待未被停用的该锁相回路符合该锁定条件后，该锁相回路中的该相位频率侦测器被停用，该锁相回路改与未被停用的该组信号处理信道的该相位侦测电路连结，以构成模拟时钟数据回复电路。

7.如权利要求6项所述的多媒体接口接收电路，其特征在于，进一步包含：

时钟信号接收器，于该高分辨率多媒体接口HDMI组态中，该时钟信号接收器接收时钟信号，并将相对应的处理后时钟信号提供至未被停用的该些锁相回路；于该移动高分辨率连结MHL组态中，该时钟信号接收器接收差动信号，并自该差动信号撷取出共模时钟信号提供至未被停用的该锁相回路；于该显示端口DP组态中，该时钟信号接收器被停用。

8.如权利要求7所述的多媒体接口接收电路，其特征在于，该四组信号处理信道各自更包含：

模拟前端电路，用以接收输入信号并据此产生处理后信号，该处理后信号随后被提供至该相位侦测电路取样，以产生取样后信号；

解多工器，用以将该取样后信号转换为解多工后信号；

数字时钟数据回复电路，用以针对该解多工后信号进行数字时钟数据回复程序，以产生相对应的相位调整信息；

时钟调整电路，该锁相回路包含于该时钟调整电路中，于该高分辨率多媒体接口HDMI组态中，该时钟调整电路根据该数字时钟数据回复电路提供的该相位调整信息调整该锁定后时钟信号的相位；于该移动高分辨率连结MHL组态或该显示端口DP组态中，待该锁相回路符合该锁定条件后，该时钟调整电路被改组态为模拟时钟数据回复电路；以及

多工器，用以根据该多媒体接口接收电路的组态选择将该时钟信号接收器的输出端或该模拟前端电路的输出端连接至该时钟调整电路。

9.一种多媒体接口接收电路，包含：

锁相回路，包含相位频率侦测器，并用以产生基础时钟信号；以及

至少两组信号处理信道，各自包含：

模拟前端电路，用以接收输入信号并据此产生处理后信号；

相位侦测电路，用以接收该处理后信号，进行取样以产生取样后信号；

解多工器，用以将该取样后信号转换为解多工后信号；

数字时钟数据回复电路，用以针对该解多工后信号进行数字时钟数据回复程序，以产生相对应的相位调整信息；

相位调整电路，用以接收该相位调整信息与该基础时钟信号，并根据该相位调整信息调整该基础时钟信号的相位，以产生取样用时钟信号；以及

多工器，用以根据该输入信号接口接收电路的组态选择将该基础时钟信号及该取样用时钟信号其中之一传递至该相位侦测电路。