CN102377991A

CN102377991A - 用于“lvds”型链接的发送和接收视频数字信号的系统

Info

Publication number: CN102377991A
Application number: CN2011102511991A
Authority: CN
Inventors: Y·桑塔格; M·居福鲁瓦
Original assignee: Thales SA
Current assignee: Thales SA
Priority date: 2010-08-24
Filing date: 2011-08-23
Publication date: 2012-03-14
Anticipated expiration: 2031-08-23
Also published as: FR2964233B1; JP2012054924A; EP2423912A1; FR2964233A1; CN102377991B; US8395702B2; KR20120019395A; US20120050611A1; JP5945812B2

Abstract

本发明的一般领域是用于“LVDS”型链接的发送和接收视频数字信号的系统，该系统包括发送模块、传输链接和接收模块。“RGB”视频信号包括彩色信号和同步信号以及时钟信号。通过传输链接传输的“LVDS”视频信号包括几个初始信号，第一个初始信号专用作时钟信号，第二个初始信号包括同步信息，其它的初始信号只包括彩色编码信息。“LVDS”发送模块的功能是将“RGB”视频信号编码成“LVDS”视频信号，接收模块的功能是将“LVDS”信号解码成“RGB”信号。该系统包括下列特殊设置：传输系统包括可以在“RGB”视频信号中嵌入图形辨识图案的装置；接收装置在过采样下工作，并包括能够识别同步信息和图形辨识图案的测试装置。

Description

用于“LVDS”型链接的发送和接收视频数字信号的系统

技术领域

本发明的领域是“LVDS”型数字链接的领域，缩写LVDS意为“低压差分信号”。更特别地，本发明涉及用于发送和接收所发送的信号及其编码的系统。本发明可以应用于使用“LVDS”接口来传输视频信息的任意领域。但是，其主要是为了航空应用设计的。

背景技术

这些链接通常用于图像传输并且具有不同的名称。最常见的是“FPD-LINK”、“Camera-Link”、“Channel-Link”、“FLATLINK”等等。作为示例，图1描绘了完整的“LVDS”型传输系统。其包括发送接口1、传输线路自身2和接收接口3。典型地，发送接口1和接收接口3包括放大装置10和放大装置30以及编码模块11和编码模块31。在图1的情况下，系统被设计成发送3x 6位编码的“RGB”型编码的视频信号。链接2包括4对平行布设的绞合线。发送接口1对视频信号(R，G，B)和同步信息SYNC进行编码，并且通过前三对链接线发送它们。发送接口1还通过第四对链接线来发送时钟信号CLK。在链接2的另一端，接收接口3进行相反的工作，基于接收到的信号来解码视频信号。如果视频信息是3x 8位编码的，则链接2需要五对绞合线。

起初，“LVDS”最初是为了便携式微机内部的从图形组件到平面屏幕的链接而开发的，它们非常适合于这种类型的短距离应用。这种类型的链接得到高度发展，如今它们的成本非常低，很多液晶面板具有“LVDS”接口。此外，许多用户尝试使用这种技术来制造不仅是设备内部的链接，还有设备间的链接。在航空领域，这种技术可以用于特定的航空电子设备，例如那些执行被称为“电子飞行包”或“EFB”的功能的航空电子设备，其中“电子飞行包”或“EFB”被设计成代替机载手册或文件。规定这些“EFB”设备的接口的ARINC 828标准特别授权了“LVDS”链接的使用。这种用途是很有价值的，因为基于用于便携式计算机的硬化卡(hardened card)的设备从一开始就具有“LVDS”视频输出。

在这种类型的“LVDS”链接上，通过常规的接收装置基于像素时钟来重建高频时钟，高频时钟直接用于包含视频数据的被称为Rin0、Rin1和Rin2的通道的采样，如图2所示，其中锁相环32或“PLL”控制“触发器”33。因此，这种采样原理对线路之间的延迟差(skew)极其敏感，这种延迟差也被称为“对间延迟差”。当链接长度大于几米时，取决于多对电缆的特征，由于各个通道之间随着长度而增加的延迟差，可能会出现传输误差。因此，通道之间的延迟差必须保持在明显小于“LVDS”串行传输的“位”周期，其等于“像素”周期的七分之一。

作为示例，以60Hz的刷新频率传输符合“SPWG”标准(意为“标准面板工作组”，Standard Panel Working Group)的包括1024x768像素的图像的“XGA”型视频格式具有56MHz的“像素”频率。其串行传输频率是7倍高，因此等于392MHz。因此，“位”周期或“UI”(Unit Interval，单位时间)具有大约2.5ns的持续时间。因此，导致延迟差的全部原因(例如由于被称为“SERDES”的串行器/解串器组件、印刷电路的导线长度、连接器以及电缆)加起来不能造成大于1.25ns的总误差。但是，最佳的多对电缆，即该专门用于该用途的多对电缆具有小于或等于50ps/m的规定对间延迟差，这对几十米的长电缆来说已经是极限了。对于恶劣环境的使用而言，比如航空电子设备，不存在这种电缆，对于现有的航空电缆，电缆对之间的延迟差不受控制。

此外，通过使用特殊的线束，“LVDS”链接的标准接收装置在航空电子设备中可以适当地用于短的或非常短的链接。

为了解决“LVDS”链接的问题，“Silicon Image”公司研发了一种被“DVI”和“HDMI”视频标准所采用的新标准，名为“TMDS”，意为“转换最小化差分信号”(Transition Minimized DifferentialSignalling)。“TMDS”格式中的视频数据通过8位-10位编码装置编码，该编码装置具有下列作用：

-产生所谓“直流平衡”的编码，即实际上包括和“1”位一样多的“0”位。这种编码可以免除连续分量(continuous component)的传输，并且能够改善眼图；

-限制被称为“运行长度(run length)”的无转换(transition)的持续时间，其允许模拟锁相环的耦合，以便找到每个单独通道上的位相位；

-获得特殊字符，其可以找到被称为“字边界”的字相位，并且允许传输诸如“数据使能”、“HSYNC(水平同步信号)”和“VSYNC(垂直同步信号)”的视频同步信号。

使用该标准，原则上不再真正地限制通道之间的延迟差的容限。对于近来被称为

或“PanelBus^TM”的组件而言，该容限为足够充分的像素时钟周期。不幸的是，“TMDS”链接与“LVDS”链接完全不兼容，它们各自的接口不能互相通信。因此，无法通过用“TMDS”链接代替“LVDS”链接来改进系统，而不损害与现有硬件的兼容性。“TMDS”传输的另一个缺点是所需要的带宽增加。对于符合“VESA DMT”标准(意为“视频电子标准协会离散监视器计时”，Video Electronics Standards Association Discrete Monitor Timing)的“XGA”型图像，使用10B编码需要650Mbaud的传输速度。在“LVDS”传输的情况下，符合“SPWG”标准的相同格式所需的速度仅为392Mbaud。因此，为“LVDS”传输所提供配线的不能支持“TMDS”链接。

发明内容

根据本发明的系统的目的是在接收当中，像是在“TMDS”接收器中，为至少一个像素周期的对间延迟差提供对于大多数航空应用而言足够充分的容限，而不需要对“LVDS”传输标准进行重大的修改。该系统包括三个主要功能，允许：

-恢复(retrieval)位相位(串行信号)；

-恢复传送视频同步信息的被称为“Rin2”的线路上的像素相位(传输字)；

-恢复其它两个通道上的像素相位，特别是通过对嵌在传输上的被称为“便利贴(post-it)”的信号进行解码的方式；

更确切地说，本发明的目的是一种用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，该系统包括至少一个发送模块、传输链接和接收模块；

“RGB”视频信号包括与所发送的图像的像素的彩色编码相对应的三个彩色信号、三个同步信号和一个时钟信号；

通过所述传输链接传输的“LVDS”视频信号包括至少四个初始信号(primary signal)，每个初始信号都是在其专用的传输电缆上传输的，第一初始信号“CLK”专用作时钟信号，第二初始信号“Rin2”包括同步信息，至少第三初始信号“Rin0”和第四初始信号“Rin1”只包括彩色编码信息；

“LVDS”发送模块具有将所述“RGB”视频信号编码为“LVDS”视频信号的功能，所述接收模块具有将“LVDS”信号解码为“RGB”信号的功能；

其特征在于：

传输系统包括能够在所述“RGB”视频信号中嵌入图形辨识图案的装置；

接收装置在过采样下工作，即在所述时钟信号的频率的整数倍的采样频率下工作；

所述接收装置包括能够识别所述第二“LVDS”初始信号中的同步信息和所述图形辨识图案的测试装置。

有利地，当所述彩色信号是6位编码的时，所述传输链接包括4条传输电缆，当所述彩色信号是8位编码的时，所述传输链接包括5条传输电缆。

有利地，图形图案是“便利贴”类型的，即对应于图像的一部分，总是处于所述视频图像的相同位置，并且总是叠加在其所替代的视频图像的初始部分上。可以将所述图形图案的高度限制在所述视频图像的一行。所述图案优选地是非周期性的。

有利地，所述采样频率等于所述时钟信号的频率的5倍。

附图说明

阅读下面作为非限制性示例并通过附图给出的描述，将会更好地理解本发明，其它的优点也将显现，其中：

图1描绘了用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统的一般原理；

图2描绘了根据现有技术的用于接收线路或“LVDS”信号的装置的总框图；

图3描绘了线路或“LVDS”信号的总的内容；

图4描绘了根据本发明的接收模块的总框图；

图5描绘了恢复“位”信号所需要的根据本发明的接收模块的输入通道的过采样电路其中之一的总框图；

图6描绘了根据本发明的输入通道的过采样电路和产生接收模块的采样时钟的电路的总框图；

图7描绘了线路信号“Rin2”的值的变形以及该信号中的特征序列的检测的示例；

图8描绘了恢复“像素”信号所需要的根据本发明的图形图案的识别电路其中之一的总框图。

具体实施方式

在下文的描述中，使用了定义和下面的术语：

视频信号，即传输的对象，包括：

-与所发送的图像的像素的彩色编码相对应的三色信号。这些像素可以是6位或8位编码的。在第一种6位编码的情况下，与“红色”像素相对应的位用R0到R5标记，与“绿色”像素相对应的位用G0到G5标记，与“蓝色”像素相对应的位用B0到B5标记，

-用DE(意为“数据使能”，Data Enable)、VS(意为“垂直同步”，Vertical Synchro)和HS(意为“水平同步”，Horizontal Synchro)标记的三个同步信号，这三个信号每一个均为一位编码的；

-时钟信号；

当视频信号是6位编码的时，传输“LVDS”视频信号的链接包括四个初始信号，当信号是8位编码的时，链接包括5个初始信号，每个初始信号是在其专用的传输电缆上传输的，每个信号包括一连串串行设置的7位字。图3显示了根据“SPWG”标准6位编码的视频信号情况下的这种链接。“LVDS”信号则是以下列方式组织的：

-专用作时钟信号的第一初始信号“CLK”；

-包括同步信息DE、VS和HD的第二初始信号“Rin2”；

-仅包括彩色编码信息的第三初始信号“Rin0”和第四初始信号“Rin1”。

在图3的情况下，与彩色信号的编码相对应的位被标记为Ri、Gi和Bi，i从0到5变化。如果视频信号是8位编码的，则第五初始信号支持额外的最低有效颜色信息。

图4描绘了视频信号是6位编码的情形下，根据本发明的接收模块的总框图。因此，“LVDS”链接包括4个初始信号，其标记为Rin0、Rin1、Rin2和CLK。3个信号Rin0、Rin1和Rin2通过三个基本相同的电子链(electronic chain)。每个链实质上包括放大级(模块300、模块310和模块320)、解串化级(模块301、模块311和模块321)、基本“位”相位恢复级(模块302、模块312和模块322)，以及基本像素相位恢复级(模块303、模块313和模块323)。三个链的组合输入到用于存储解码信号并重新设定解码信号格式的最后的电子模块340，其在输出端提供初始视频信号的R、G、B信号、同步信号和时钟信号。

为了清楚起见，下文所涉及的全部是通过包括4条传输线路的“LVDS”链接传输的6位编码的信号，但其可以很容易地转换成通过包括5条传输线路的“LVDS”链接传输的8位编码的信号。

如上文所述，“LVDS”链接的各个信号可能相对于彼此偏移。因此，有必要恢复每个单独的通道上的包括不同的所谓“位”相位信号的基本位的相位。

由于视频数据未编码，因此不能使用基于模拟锁相环的常规时钟来恢复电路。无转变的持续时间(也被称为“运行长度”)不受限制，最差的情况对应于“黑色”图像。在这种极端情况下，通道Rin0和Rin1没有活动。因此，可以把图像设想成通道Rin0和Rin1上的“运行长度”大致等于图像周期，例如在图像刷新频率为每秒钟60个图像的情况下，即为16.7ms。

为了解决这一问题，接收装置以明显高于视频信号的时钟频率的频率在输入通道的过采样下工作。这一原则或者是应用于低速传输，或者是应用于特殊用途，例如具有“FPGA”型可编程逻辑电路的“SDI”信号(意为“串行数字接口”信号，Serial Digital Interface)的接收。

可以使用等于5倍时钟频率的采样频率。选择比率5是切合实际的，因为其给出了理想的中心采样位置和高频“抖动”的容限能够接受的两个相邻位置。但是也可以有其他的选择。

作为示例，图5显示了包括同步信号DE、VS和HS的接收通道Rin2的功能框图。该装置实质上包括两个模块321和322。第一个模块321执行作为串行信号的Rin2信号的解串器的功能，第二个模块322辨识位相位。更确切地说，Rin2接收通道的这些电子组合件包括：

-移位寄存器3210，其可以以时钟频率的5倍高的频率对来自于Rin2通道的7位字的流进行过采样并且传输包括20个样本的流；

-相同的第一存储寄存器3212和第二存储寄存器3221；

-索引和比较装置3222，其包括电子指针(electronic pointer)P，指针P通常对这5个样本的中心样本进行索引。索引和比较装置3222还包括用于检测这些样本的状态转变的装置。为了执行该功能，可以使用执行也被称为XOR的“异或”功能的逻辑门阵列。已知只有当这两个输入中有且只有一个为逻辑电平1时，XOR门的输出为逻辑电平1。通过这种方式，易于确定在XOR门的输出处产生逻辑电平“1”的状态转变；

-11位的第三存储寄存器3223；

-7位的第四存储寄存器3224；

-常规的并行信号处理功能模块323，包括用于检测形成初始Rin2信号的各个串行信号的常规装置。在该电路的输出处，在7个并行通道上恢复Rin2信号的各个分量，包括三个同步分量DE、VSn和HSn。平均来说以像素频率的速度进行7个分量的提取。

在这种解串化方法通常的“SDI”接收型应用中，根据源频率和采样时钟之间的频移，要采样3个、4个或5个位。此外，必须以略微特殊的方式来管理11位寄存器。根据数据的到达方向，指针的位置变化段可能需要5个数据的采样，以免丢失它们中的任何一个，或者也可以只允许3个样本，以免重复它们中的任何一个。

简单地通过识别对2个相邻位执行“异或”逻辑功能的逻辑门的输出来执行转变的相位的检测，状态1表示转变。通过被称为5选1“MUX”的4个多路复用器组件加上第五个样本的固定位置来执行数据的采样。根据指针的信息，转移3、4或5个样本。当样本到达并具有11位时，逐渐填充下一个寄存器，当前7个样本被提取时，4个样本能够保留下来。

这种装置正常使用时在“运行长度”的持续时间(即同一个“0”或“1”状态的最大持续时间)内正确操作的能力取决于源和采样之间的频率差。由于频移，需要采样相位十分频繁的追赶(catching-up)，但是这科追赶只能通过转变的存在来引起。因此，如果频移很小，则最大准许“运行长度”会更大。在我们的应用中，使用源的“平均同步”采样，因此“运行长度”是无穷大的，装置能够解串化未编码的信号。

如图6所示，使用锁相环331或“PLL”来产生采样时钟，其能够在时钟上提供延迟差。已知的是，在最差的情况下，“运行长度”可能是极长的，于是装置变得对抖动敏感，无论是对高频抖动还是被称为“漂移”的低频抖动均很敏感。已证明，如果锁相环被正确编程，则这些情况均不存在。

其它的通道Rin0和Rin1在涉及恢复位相位的电子部分具有相同的结构。

解串化级和基本“位”相位恢复级的电子实现不会造成特殊的问题。作为示例，像素使用等于85MHz的最大传输频率，每个像素包括7位，每一位按5个样本采样，执行过采样的逻辑电路必须工作在2975MHz或2.975Gbaud的频率。ALTERA公司生产的串行输入能够使用高达3Gbaud的“ARRIA GX”或“STRATIX”品牌的FPGA电路，非常适合执行这种功能。

如上文所述，还需要恢复三个接收通道上的“像素”相位。相位辨识模块的7位寄存器输出的字可包括属于两个相邻像素的数据。在每个通道上利用用于恢复并行字的边缘(frontier)的装置，也被称为“使用桶式移位器的字对齐器”，“桶式移位器”表示“桶式”寄存器。“桶式”寄存器由并行寄存器和7个7选1多路复用器组成。为了找到正确的多路复用来执行，必须能够辨识所发送的信号中的特殊消息。

如图3所示，Rin2通道具有同步信息，即DE、VS和HS信息。从描绘了Rin2通道上的7位字的序列的图7可以看出，在有效视频区域以外，DE等于0和视频RGB位，即B5、B4、B3和B2。标记“0110000111”并对应于DE值的变化在其第一个位置置“0”、在第八个位置置“1”的10位序列因此表征了处于每个有效线路的开始处并且在其它时间不能发现的这种转变。对于接收模式中的7个可能相位而言，因此足以运行该序列的也被称为“字边界图案”的测试。当其出现时，识别相位，然后将“桶式移位器”的多路复用器设置成输出字以DE开始。

从图3可以理解，不幸地，对于Rin0通道和Rin1通道以及24位编码的RGB信号情况下的附加通道而言，不存在找到相似的相位信息的可能性。此外，根据本发明的装置连带接收模块中所使用的资源需要与发送器中所包括的资源相关联。这种关联的资源可以是硬件类型或软件类型的。

硬件解决方案是显而易见的。当DE值为“0”时，在图像转变阶段或“消隐”期间以特定的方式调制Rin1通道和Rin0通道的位就够了。不幸的是，该方案难以执行，因为发送器设备实际上在所有情况下是叫做“COTS”(意为成品组件，Component OffThe Shelf)的组件，例如用于难以在硬件方面进行改动的“PC”型微机的固化组件(hardened component)。“LVDS”输出最常见的是不允许必要的改动的图形芯片的输出。

因此，关联的资源必须能够通过软件产生，可以只是以最简单的和破坏性最低的可能方式来修改视频信号的内容。

第一实施例是在图像上执行小的印记(tattooing)操作，即藏在图像一角(例如在左上角)的所谓的“水印”操作。印记是低密度的，使用图像像素的最低有效位或“LSB”。例如可以使用彩色位G0和B0。由于该印记的位置和它的低的视觉冲击，在视觉上是无法感知该印记的。但是在基于用于PC型微机的卡的设备的情况下，用应用软件程序执行这种类型的功能先前并不容易。

第二实施例是引入“便利贴”型辨识图形图案。在这种情况下，在通过发送设备执行的任何应用处，图形图案必须叠加在图像上。这意味着需要产生一直代替原始视频图像的“小片”图像。可以产生这种图案的方法，类似于使“总在最上层”参数有效的叫做“便利贴”的小软件程序。在我们的应用中，与“便利贴”软件程序相比的主要差别在于该图像片段的位置必须是绝对固定的，不可以移动。图案的高度可以只有一行，优选地在屏幕头一行的左面。

Rin1通道和Rin0通道的同步是基于该图形图案的辨识。自然地，在时间窗口中相对于已从Rin2通道提取的同步信息验证检测。这样就避免了与偶然在其中发现图形图案的特殊图像内容相关联的不希望的检测的风险。

辨识图案必须满足下面两个条件：

-不能简单地通过移动像素来重现该图案，即该图案不能包括周期性，换言之，该图案必须具有强自相关性；

-图案必须包括足够的像素，以使与其它图像部分混淆的可能性非常小。为了使检查更加可靠，在具有确定持续时间的时间窗口中验证图案的存在。如果接受的延迟差是几个像素，则窗口必须具有比图案长足够多的持续时间，在这种情况下，优选使用很长的图案来工作。

图案包括一定数量的7位字。如果图案包括大量的字，则可能通过辨识每个字的单个位来检测到该图案。在这种情况下，可以只检测与指定位关联的特殊序列。如果该图案非常长的话，由于在这种情况下位的数量过多，这样做就简化了所需要的寄存器的数量以及组合逻辑的大小。

图8给出了基于辨识图案的识别来恢复示意性像素的相位的级的示意性实施例。该级对应于Rin0通道的适当位置上的级。自然地，Rin1通道上的放大级相同。该级的功能之一是通过一组辨识模块3030在每一位上找到所找寻的序列或与指定位相对应的“图案”，其中每个辨识模块包括移位寄存器3031和图案检测模块3032。如上文所述，只在被模块3033控制的时间窗口中执行检测。在该实施例中，对于很长的图案，由于相位容限可能大于一个像素，因此需要在“桶式移位器”功能模块中加入数个7位寄存器，以便相对于来自于Rin2通道的DE信号向前或向后移动字的相位。通过DE信号和图案检测之间的时间间隔来控制相位的这种变化。

对于较短的图案，可以使用更常用的结构，例如用于串行信号的字节对齐(也被称为“字节边界对齐”)的结构。

辨识图案的视觉效果非常有限，因为其受限于图像头一行。如果用户意识到其存在，通过例如也被称为“加扰”的伪随机码转换来设法将图案转换成噪声不一定是合适的。另一方面，可能希望图案能够被毫不含糊地清楚辨识，因此具有特定的长度。甚至可能使用延伸若干行的图案。

非常希望即使使用没有添加合适的图案的源，接收器也能工作。这例如可以允许使用具有短电缆的标准装置上的接收器。此外，当未在Rin0通道和Rin1通道的任何位上规律地发现消息时，在确认之后，可以得出源没有在发送该消息的结论。在这种情况下，接收接口以类似于普通“LVDS”接收器的模式自动配置，能够容忍普通的小于位周期的“延迟差”。在这种“无图案”模式中，基于延迟差小于位周期的假设，在Rin2通道上直接相位控制Rin0通道和Rin1通道。为此目的，参考RIn2通道来设置Rin0通道和Rin1通道的“桶式移位器”模块就够了。在该模式中，必须以相同的方式严格地初始化标记为“SERDES”和“BitSampler”模块的解串化单元。应注意的是，时钟通道Clk的相位是完全不重要的，只有Rin通道之间的延迟差才是关键。因此，相对于正常的“LVDS”电路而言，在“无叠加图案”模式中，避免了时钟传输与通道传输之间的结构差异可能产生的相位误差。在传输中像在接收中一样，Rin通道以相同的方式工作，因此使与集成电路相关联的延迟差最小化。

根据本发明的传输系统的优点如下所述：

-通过配备有构成本发明的装置的接收器，通过数对线路进行的“LVDS”传输对“对间延迟差”不敏感；

-对于“延迟差”的容忍度使得能够增加均衡电路，以便补偿电缆的高频损失，这就允许在更大的长度上传输；

-接收器仍然兼容没有添加图案的源，具有标准的性能。

该装置的缺点是适度的。主要包括：

-使用能够在传输速度的5倍大小的频率下工作以便对信号进行过采样的电路。事实表明，使用这种组件不会造成特殊的问题；

-在源图像上添加叠加图案，从其实现及其视觉外观的这两个角度来看，该图案略有影响。

Claims

1.一种用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，该系统包括至少一个发送模块(1)、传输链接(2)和接收模块(3)；

“RGB”视频信号包括与所发送的图像的像素的彩色编码相对应的三个彩色信号(R，G，B)、三个同步信号(SYNC)和一个时钟信号(CLK)；

通过所述传输链接传输的“LVDS”视频信号包括至少四个初始信号(Rin0，Rin1，Rin2，CLK)，每个初始信号都是在其专用的传输电缆上传输的，第一“LVDS”初始信号专用作时钟信号，第二“LVDS”初始信号包括同步信息，至少第三“LVDS”初始信号和第四“LVDS”初始信号只包括彩色编码信息；

“LVDS”发送模块具有将所述“RGB”视频信号编码为“LVDS”视频信号的功能，所述接收模块具有将“线路”信号解码为“RGB”信号的功能；

其特征在于：

所述接收装置包括能够识别所述第二“LVDS”初始信号中的同步信息和所述图形辨识图案的测试装置(301，302，311，312，321，322)。

2.根据权利要求1所述的用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，其特征在于，当所述彩色信号是6位编码的时，所述传输链接包括4条传输电缆，当所述彩色信号是8位编码的时，所述传输链接包括5条传输电缆。

3.根据权利要求1所述的用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，其特征在于，图形图案是“便利贴”类型的，即对应于图像的一部分，总是处于所述视频图像的相同位置，并且总是叠加在其所替代的视频图像的初始部分上。

4.根据权利要求3所述的用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，其特征在于，所述图形图案具有限于一行的高度。

5.根据权利要求3所述的用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，其特征在于，所述图形图案是非周期性的。

6.根据权利要求1所述的用于“LVDS”型链接的发送和接收“RGB”型视频数字图像信号的系统，其特征在于，所述采样频率等于所述时钟信号的频率的5倍。