CN205265822U - 一种图像处理系统 - Google Patents

Abstract

本实用新型公开了一种图像处理系统。该系统包括：图像输入接口，用于获取以第一帧率输入的一个或多个图像；图像分割电路，与所述图像输入接口连接，用于针对每个获取的图像，将所述图像分割成与多个输出接口对应的多个第一子图像；帧率调节电路，与所述图像分割电路连接，用于分别将每个所述第一子图像的第一帧率同步调节到第二帧率，其中所述第二帧率大于所述第一帧率；输出格式转换电路，与所述帧率调节电路相连，用于将帧率调节后的每个第一子图像的输出格式转换为与其匹配的输出接口的输出格式；以及多个输出接口，与所述输出格式转换电路相连，分别输出第一子图像。本公开的系统实现了低帧率、高分辨率图像或视频的播放，降低了成本。

Description

一种图像处理系统

技术领域

本公开的实施例涉及数据处理领域，更具体地涉及一种图像处理系统。

背景技术

随着超高清显示技术的发展，显示系统的分辨率越来越高，已经出现了如8K、10K分辨率的高清显示系统。由于高分辨率图像包含的数据量大，所以对高分辨率图像的播放、处理和显示的要求较高，从而导致相关的设备或系统价格昂贵。以8K60Hz10bit的播放系统为列，图像数据的带宽要达到59.8Gbps，而存储1分钟的图像内容便需要448GB的存储空间。

然而，对于一些特定的应用而言，例如，拍卖行的拍品展示、画廊的画作展览、慢动画等，并不需要高帧率，只需要高的分辨率。因此，对于诸如上述的应用而言，如果使用现有的高清显示系统将导致高成本。因此存在对改进的图像处理解决方案的需求。

实用新型内容

根据本公开的一个方面，公开了一种图像处理系统。所述系统包括：图像输入接口，用于获取以第一帧率输入的一个或多个图像；图像分割电路，与所述图像输入接口连接，用于针对每个获取的图像，将所述图像分割成与多个输出接口对应的多个第一子图像；帧率调节电路，与所述图像分割电路连接，用于分别将每个所述第一子图像的第一帧率同步调节到第二帧率，其中所述第二帧率大于所述第一帧率；输出格式转换电路，与所述帧率调节电路相连，用于将帧率调节后的每个第一子图像的输出格式转换为与其匹配的输出接口的输出格式；以及多个输出接口，与所述输出格式转换电路相连，分别输出第一子图像。

根据一个实施例，所述系统还包括：图像播放器，与所述图像输入接口相连，用于为所述图像输入接口提供所述一个或多个图像，其中所述一个或多个图像中的每个图像包括多个切分的第二子图像，并且每个第二子图像编码有图像编号、第二子图像编号，至少一个第二子图像中编码有所述第二帧率的信息，其中，所述图像编号、第二子图像编号和所述第二帧率的信息分别被编码在一个或多个像素分量的最低比特位，所述图像处理系统还包括：信息提取电路，与所述图像输入接口相连，提取所述图像编号、所述第二子图像编号和所述第二帧率的信息；以及图像拼接电路，与所述信息提取电路相连，根据所述图像编号和第二子图像编号，恢复所述一个或多个图像中的每个图像。

根据一个实施例，所述系统还包括：存储器，与所述图像输入接口相连，存储所述一个或多个图像并且向所述图像输入接口提供所述一个或多个图像。

根据一个实施例，所述系统还包括：图像增强电路，用于对所述一个或多个图像进行图像增强，并将增强后的所述一个或多个图像提供给所述图像分割电路。

根据一个实施例，所述多个输出接口为VbyOne接口。

根据一个实施例，所述一个或多个图像为8K或10K图像。

根据一个实施例，所述帧率调节电路包括与所述输出接口的数量相对应的多个帧率调节电路，每个帧率调节电路包括：写入器，将所述多个第一子图像中的每个第一子图像以所述第一帧率写入在本地存储器中；以及读出器，响应于相同的同步信号，以所述第二帧率反复读出所写入的所述每个第一子图像。

根据一个实施例，所述一个或多个图像为8K图像，所述输出接口为四个VbyOne接口，所述图像分割电路用于对所述一个或多个图像中的每个图像进行“田”字分割以获得四个4K图像，并将四个4K图像提供给所述帧率调节电路。

根据一个实施例，所述系统还包括：同步信号产生器，产生与所述第一帧率相同的同步信号。

根据一个实施例，所述图像播放器包括：图像切分电路，用于对以第一帧率播放的一个或多个图像中的每个图像进行切分以获得多个第二子图像；标记添加电路，与所述图像切分电路相连，用于向所述多个第二子图像中的每个子图像添加标记，其中所述标记包括所述图像编号、第二子图像编号和所述第二帧率的信息；以及传送器，与所述标记添加电路相连，用于将添加了标记的每个子图像传送给所述图像输入接口，使得所述图像输入接口能够以所述第一帧率来接收所述一个或多个图像。

上述公开的实施例使用图像分割、标识、同步和帧率调节等技术，实现了低帧率、高分辨率图像或视频(诸如8K或10K等图像或视频)的播放，降低了对系统性能的要求，可以使用不能播放/输出高分辨率图像或视频的设备(诸如，普通PC)充当8K或10K等图像或视频的播放器，从而降低了成本。此外由于采用了图像分割等技术，可以对分割后的图像进行并行处理，提高了处理速度。

附图说明

现在参照附图，附图仅是示例并且未必按比例绘制，其中：

图1示意性地说明了可以实现根据本公开的实施例的示例操作环境；

图2示意性地说明了根据本公开的一个示例实施例的图像处理系统的框图；

图3示意性地说明了根据本公开的一个示例实施例的图像播放器的框图；以及

图4示意性地说明了根据本公开的另一个示例实施例的图像处理系统的框图。

具体实施方式

下面参照附图描述本公开的实施例。在下面的描述中，阐述了许多具体细节以便使所属技术领域的技术人员更全面地了解和实现本公开。但是，对所属技术领域的技术人员明显的是，本公开的实现可不具有这些具体细节中的一些具体细节。此外，应当理解的是，本公开并不局限于所介绍的特定实施例。相反，可以考虑用下面所述的特征和要素的任意组合来实施本公开，而无论它们是否涉及不同的实施例。因此，下面的方面、特征、实施例和优点仅作说明之用，而不应看作是权利要求的要素或限定，除非在权利要求中明确提出。

下面就结合附图对本公开的各个实施例进行详细地说明，以下描述仅是示例性的，而不是将本公开局限于此。

本公开实施例的操作环境

图1示出了可以使用本公开的实施例的一种示例操作环境100的示意图。

如图1所示，操作环境100可以包括：根据本公开的实施例的图像处理系统104，其能够通过一种或多种接口与显示装置106连接，并且向显示装置提供需要显示的图像。图像处理系统104与显示装置106之间的连接110、112可以是与相应的接口相关联的连接。显示装置106的接口可以包含DVI接口、HDMI接口、DisplayPort(DP)接口、VbyOne接口以及其它任何合适的或将来开发的接口。需要注意的是，尽管在图1中仅示出了两个连接110、112，但是在图像处理系统104与显示装置106之间可以有任何合适数量的多个连接。此外，取决于使用的接口，它们之间的多个连接可以是相同的连接，也可以是不同的连接。

可以使用包含一个或多个系统和微控制器的任何合适的可编程电路、微处理器、精简指令集电路(RISC)、专用集成电路(ASIC)、可编程逻辑电路、现场可编程门阵列(FPGA)、以及能够执行本申请中描述的功能的任何其它电路来实现图像处理系统104。

操作环境100还包括显示装置106，显示装置106可以是任何合适的现有的或将来开发的显示装置。例如，显示装置106可以是液晶显示器、高清电视机、投影仪，或通过多块显示面板拼接而成的显示装置等。显示装置106一般具有用于接收图像的多个合适的接口。例如，接口可以包含：DVI接口、HDMI接口、DP接口、VbyOne接口以及其它任何合适的或将来开发的接口。例如，在播放8K图像或视频的情况下，显示装置106可以包括四个VbyOne接口。

此外，操作环境100还可以包括图像播放器102。图像播放器102用于将需要播放的图像或视频传递给图像处理系统104，并且能够通过一种或多种接口与图像处理系统104连接。图像处理系统104与图像播放器102之间的连接108可以是与相应的接口相关联的有线连接和/或无线连接。图像播放器102的接口可以包含DVI接口、HDMI接口、DP接口、VbyOne接口、WHDI、WirelessHD、WiDi、WiGig以及其它任何合适的或将来开发的接口。需要注意的是，尽管在图1中仅示出了一个连接108，但是在图像处理系统104与显示装置106之间可以有任何合适数量的多个连接。此外，取决于使用的接口，它们之间的多个连接可以是相同的连接，也可以是不同的连接。例如，如果图像播放器102由普通计算机实现，则它可以包括一个DVI/HDMI/DP连接。

图像播放器102可以包含但不限于：台式计算机、膝上型计算机、计算设备、移动计算机、移动计算设备、平板计算设备、服务器、云计算计算机、虚拟机、个人数字助理(PDA)、移动电话、智能电话等。

需要注意的是，在本公开的实施例中，图像播放器102(例如普通计算机)不能输出高清图像或视频(例如，8K或10K图像或视频等)，因此图像播放器102不能将需要播放的图像或视频直接传送给显示装置106。也就是说，图像播放器102仅能够直接输出比显示装置106能够显示的图像的分辨率低的图像。

此外，需要注意的是，在一些实施例中，图像处理系统104和图像播放器102可以组成图像处理系统。在其它实施例中，可以不需要图像播放器102，例如，图像处理系统104可以集成图像播放器102的功能。

图像处理系统

下面参照图2-4并参照图1对根据本公开的实施例的图像处理系统的框图进行详细说明。图2中的图像处理系统200对应于图1中的图像处理系统104。

如图2所示，图像处理系统200包括：图像输入接口202，用于获取以第一帧率播放的一个或多个图像。如本申请中描述的，图像可以包括静态图像或视频图像，例如视频可以由若干个静态图像组成。图像的分辨率可以为8K，诸如7680*4320，或10K，诸如10240*4320或其它合适的分辨率。第一帧率小于24Hz，例如第一帧率可以是1帧/秒或其它合适的值。图像的颜色格式可以是RGB4:4:4或是其它可以适用的颜色格式。图像的颜色分量深度可以是8、10、12、14或16比特或其它可以适用的颜色分量深度。图像输入接口202可以包括：显示接口、有线通信接口、无线通信接口或其它可以适用的接口。

在一个实施例中，图像处理系统200还包括：图像播放器102，与图像输入接口202相连，用于为图像输入接口202提供一个或多个图像。例如，图像播放器102可以是分立的装置，并且可以通过例如在图像播放器102与图像处理系统200之间可以适用的通信接口，例如USB3.0，将整个图像传送给图像处理系统200。此外，如果它们之间可以适用的通信接口不支持传输整个图像，例如，通信接口为支持传输1920*1080分辨率图像的DVI接口，则图像播放器102可以将图像进行切分，然后通过该DVI接口将切分后的图像传送给图像处理系统200。需要注意的是，不管图像播放器102采用何种方式来传送一个或多个图像，但是要保证图像处理系统200能够以第一帧率来获取一个或多个图像。

参照图3，图3示出了图像播放器300的框图。如图3所示出的，图像播放器300包括：图像切分电路302，用于对以第一帧率播放的一个或多个图像中的每个图像进行切分以获得多个第二子图像。图像切分电路302所采用的图像切分方法可以取决于图像播放器300与图像处理系统200之间的图像传送方式。例如，如果使用显示接口来传送图像，则可以将图像切分成该显示接口能够支持的分辨率的第二子图像。作为示例，假设图像的分辨率为7680*4320，图像播放器300与图像处理系统104所采用的DVI接口支持1920*1080的分辨率，图像的第一帧率为1帧/秒，则图像播放器300可以将每个图像切分为16个1920*1080的第二子图像。此外，如果图像播放器300使用多种传送方式来传送一个或多个图像，则可以将每个图像分割成与每种传送方式相对应的第二子图像。注意的是，由于图像的分割方式可以是均匀的或不均匀的，因此第二子图像可以具有相同或不同的分辨率。

图像播放器300还包括标记添加电路304，与图像切分电路302相连，用于向多个第二子图像中的每个子图像添加标记，其中标记包括图像编号、第二子图像编号和第二帧率的信息。标记添加电路304可以向每个第二子图像添加图像编号、第二子图像编号。例如属于同一图像的所有第二子图像具有相同的图像编号，而属于同一图像的不同第二子图像具有不同的第二子图像编号。编号可以是二进制数字。此外，图像播放器300可以向至少一个第二子图像添加第二帧率的信息。第二帧率是传送给显示装置106的图像的帧率。一般而言，第二帧率大于或等于24Hz，例如，可以是60Hz或120Hz或其它合适的频率。此外，第二帧率大于第一帧率。需要注意的是，图像播放器300和图像处理系统200事先知道图像编号、第二子图像编号和第二帧率的信息的编号规则。编号规则可以是预定义的，或可以通过这两个设备之间进行协商来确定，或图像播放器300将编号规则告知给图像处理系统200。

图像播放器300还包括传送器306，与标记添加电路304相连，用于将添加了标记的每个子图像传送给图像输入接口，使得图像输入接口能够以第一帧率来接收一个或多个图像。作为示例，假设图像的分辨率为7680*4320，图像播放器300与图像处理系统104所采用的DVI接口支持1920*1080的分辨率，图像的第一帧率为1帧/秒，则图像切分电路302可以将每个图像切分为16个1920*1080的第二子图像，标记添加电路304向多个第二子图像中的每个子图像添加标记，然后传送器306传送输出帧率为16帧/秒的第二子图像，使得图像处理系统200可以以第一帧率来获取一个或多个图像。

在一个实施例中，图像编号、第二子图像编号和第二帧率的信息可以分别被编码在一个或多个像素分量的最低比特位。此外，例如取决于需要传送的信息的数量，图像编号、第二子图像编号和第二帧率的信息可以分别采用合适数量的比特位。例如，如果图像序号使用3比特，则可以对每张图像(例如8K图像)进行0到7的循环标记，这样可以识别出每幅第二子图像所属的图像，以防止由于系统发生错误，将分属于不同图像的第二子图像拼接组合在一起；如果第二子图像序号使用5比特，则可以分别用0到15标记16幅第二子图像；第二帧率可以采用为1比特，例如0代表60Hz，1代表120Hz。在采用RGB颜色模式的情况下，标记位置可以在每幅第二子图像的第1、2、3像素的每个像素分量的最后1比特，其中一个像素包括三个像素分量。作为示例，标记方式可以为第二子图像的第1像素的红、绿、蓝色分量的最后1比特标记原图像序号；第二子图像第2像素的红、绿、蓝分量和第3像素的红、绿分量的最后1比特标记第二子图像序号；第3像素的蓝色分量的最后1比特标记第二帧率。在其它实施例中，编码位置可以在每幅第二子图像中的任意三个像素的每个像素分量的最后1比特。因为使用最低比特位作为标记比特，所以不会对原图像产生过大影响。

参照图2，在一个实施例中，图像处理系统200还包括：信息提取电路(未示出)，与图像输入接口相连，提取图像编号、第二子图像编号和第二帧率的信息。例如，信息提取电路可以根据编号规则，来提取图像编号、第二子图像编号和第二帧率的信息。

在这个实施例中，图像处理系统200还包括：图像拼接电路(未示出)，与信息提取电路相连，根据图像编号和第二子图像编号，恢复一个或多个图像中的每个图像。例如，图像拼接电路可以根据每个第二子图像的图像编号和第二子图像编号，识别每个第二子图像在原始图像中的位置，从而恢复原始图像。

在一个实施例中，图像处理系统200还包括存储器(未示出)，与图像输入接口202相连，存储一个或多个图像并且向图像输入接口202提供一个或多个图像。存储器可以包括随机存取存储器(RAM)，诸如DDR3RAM、DDR4RAM，或其它合适的存储器。例如，图像输入接口202可以从存储器以第一帧率读取一个或多个图像，从而获取一个或多个图像。在这种情况下，可以不必对图像进行切分。此外，第二帧率的信息也可以存储在存储器中，从而图像处理系统200可以获取第二帧率的信息。

在一个实施例中，图像处理系统200还包括：图像增强电路(未示出)，用于对一个或多个图像进行图像增强，并将增强后的一个或多个图像提供给图像分割电路204。例如，图像增强电路可以对图像对比度、饱和度、亮度、白平衡等参数进行调整，其中各项参数可以是预定义的。

在一个实施例中，图像处理系统200还包括：图像分割电路204，与图像输入接口202连接，用于针对每个获取的图像，将图像分割成与多个输出接口对应的多个第一子图像。例如，图像分割电路204可以根据每个输出接口支持的分辨率，将一个或多个图像中的每个图像分割成与每个输出接口支持的分辨率匹配的多个第一子图像，并将多个第一子图像提供给帧率调节电路206。在一个实施例中，多个输出接口可以包括：适用于与显示装置106通信的任何合适的接口，例如DVI接口、HDMI接口、DP接口、VbyOne接口以及其它任何合适的或将来开发的接口。例如，在播放8K图像或视频的情况下，多个输出接口可以包括四个VbyOne接口。多个输出接口支持的分辨率大小可以在图像处理系统200与显示装置106连接时，通过它们之间的信息交互来获取，或通过其它方式来获取。需要注意的是，多个输出接口可以是相同类型的接口或不同类型的接口。

在一个实施例中，图像输入接口202获取的图像分辨率为8K(例如7680*4320)，图像处理系统200与显示装置106之间连接四个VbyOne接口，每个VbyOne接口支持的分辨率为4K(例如，3840*2160)，则图像分割电路204可以将8K图像进行“田”字分割以获得四个4K的图像，并将四个4K图像提供给帧率调节电路206。在另一个实施例中，图像输入接口202获取的图像分辨率为10K(例如10240*4320)，图像处理系统200与显示装置106之间连接八个VbyOne接口，每个VbyOne接口支持的分辨率为4K(例如，3840*2160)，则图像分割电路204可以将10K图像平均分割成8个4K图像，并将八个4K图像提供给帧率调节电路206。

在一个实施例中，图像处理系统200还包括：帧率调节电路206，其与图像分割电路204相连，分别将每个第一子图像的第一帧率同步调节到第二帧率，其中第二帧率大于第一帧率，并将调节后的第一子图像提供给输出格式转换电路208。在这个实施例中，第二帧率大于第一帧率，例如可以是60Hz或120Hz或其它合适的频率，也可以被编码在至少一个第二子图像中，或是预定义的。同步信号可以由图像处理系统200来产生，并且将它分别传送给图像处理系统200中用于分别对每个第一子图像的第一帧率进行调节的帧率调节电路206。每个帧率调节电路206在接收到同步信号后，将每个第一子图像的第一帧率同步调节到第二帧率。由于图像输入接口202获取的图像以第一帧率播放，因此每个第一子图像的第一帧率也以第一帧率播放。每个帧率调节电路206应当在接收到下一个同步信号之前，完成将每个第一子图像的第一帧率同步调节到第二帧率，因此同步信号的频率不能大于第一帧率。此外，在一个实施例中，同步信号的频率为第一帧率。

在一个实施例中，帧率调节电路206包括与输出接口的数量相对应的多个帧率调节电路206，每个帧率调节电路206包括：写入器(未示出)，将多个第一子图像中的每个第一子图像以第一帧率写入在本地存储器中；以及读出器(未示出)，响应于相同的同步信号，以第二帧率反复读出所写入的每个第一子图像。例如，如果输出接口的数量为n，则帧率调节电路206的数量也可以为n，或者大于n。在大于n的情况下，可以有n个帧率调节电路206工作，而其它帧率调节电路206不工作。本地存储器可以为图像处理系统200的存储器，可以包括随机存取存储器(RAM)，诸如DDR3RAM、DDR4RAM，或其它合适的存储器。此外，每个帧率调节电路206可以具有自己的存储器。同步信号可以由下文论述的同步信号产生器来提供。在其它实施例中，帧率调节电路206可以使用任何合适的方法分别将多个第一子图像中的每个第一子图像的第一帧率同步调节到第二帧率。

在一个实施例中，图像处理系统200还包括：还包括同步信号产生器(未示出)，产生与第一帧率相同的同步信号。例如，同步信号产生器可以与帧率调节电路206连接。在存在多个帧率调节电路206的情况下，同步信号产生器可以与多个帧率调节电路206连接，并向它们提供与第一帧率相同的同步信号。

在一个实施例中，图像处理系统200还包括：输出格式转换电路208，与帧率调节电路206相连，用于将帧率调节后的每个第一子图像的输出格式转换为与其匹配的输出接口的输出格式。如上所述，显示装置106可以包含各种接口，因此在向显示装置106传送第一子图像之前，需要将每个第一子图像转换成与其匹配的输出接口的输出格式。例如，如果在VbyOne接口上输出第一子图像，则需要将第一子图像转换成VbyOne接口格式。类似地，如果在其它接口上输出第一子图像，则需要将第一子图像转换成相对应的接口格式。输出格式转换电路208可以使用任何合适的转换方法将调节后的每个第一子图像转换成与其匹配的接口的输出格式相对应的输出格式。

图像处理系统200还包括：多个输出接口210，与输出格式转换电路208相连，分别输出第一子图像。例如，输出接口210可以包括DVI接口、HDMI接口、DP接口、VbyOne接口以及其它任何合适的或将来开发的接口。

需要注意的是，尽管在图2中仅示出了图像处理系统200包括一个帧率调节电路206、一个输出格式转换电路208和一个多个输出接口210，但是在其它实施例中，每个分割后的第一子图像可以对应于一个帧率调节电路206、一个输出格式转换电路208和一个多个输出接口210。也就是说，一个帧率调节电路206、一个输出格式转换电路208和一个多个输出接口210可以组成一个处理通道以用于处理分割后的第一子图像中的相应的第一子图像。此外，图像处理系统200还可以包含任何合适的组件，诸如输入/输出设备、存储设备等。

图4示意性地说明了根据本公开的另一个示例实施例的由FPGA实现的能够处理8K图像或视频的图像处理系统的框图。作为示例，假设图像的分辨率为7680*4320，图像播放器300与图像处理系统200所采用的DVI接口支持1920*1080的分辨率，图像的第一帧率为1帧/秒，则图像切分电路302可以将每个图像切分为16个1920*1080的第二子图像，标记添加电路304向多个第二子图像中的每个子图像添加标记，然后传送器306传送输出帧率为16帧/秒的第二子图像，使得图像处理系统200可以以第一帧率来获取一个或多个图像。然后，图像输入接口202获取以第一帧率输入的一个或多个图像，并将图像传送给信息提取电路214。信息提取电路214提取图像编号、第二子图像编号和第二帧率的信息，并且可以将第二帧率存储在存储器212中。然后，图像拼接电路216，根据图像编号和第二子图像编号，恢复一个或多个图像中的每个图像，并将恢复的图像提供给图像分割电路204。在另一个实施例中，图像可以存储在存储器212中，图像输入接口202可以从存储器212获取以第一帧率输入的一个或多个图像。

然后，图像分割电路204针对每个获取的图像，将图像分割成与多个输出接口对应的多个第一子图像。在这个实施例中，输出接口为四个，可以将8K图像均匀分割，例如“田”字分割，为4个4K图像。

在这个实施例中，图像输入接口202、图像分割电路204、信息提取电路214、图像拼接电路216、和图像增强电路可以由FPGA实现，如由框FPGA1-0所示出的。

然后，图像分割电路204将四个4K图像分别传送给4个帧率调节电路206。每个调节电路206将第一子图像的第一帧率同步调节到第二帧率，其中第二帧率大于第一帧率。同步信号可以由同步信号产生器220产生。第二帧率可以从存储器212获取。在这个实施例中，同步信号产生器220可以将信号传送给FPGA1-0，然后由图像分割电路204分别向4个帧率调节电路206提供同步信号。在这个实施例中，同步信号为1Hz。然后，输出格式转换电路208，将帧率调节后的每个第一子图像的输出格式转换为与其匹配的输出接口的输出格式，在这个实施例中，VbyOne格式。然后输出接口210，分别将第一子图像输出给显示装置400。

在这个实施例中，帧率调节电路206、输出格式转换电路208和输出接口210可以由FPGA实现，如由框FPGA1-1、1-2、1-3和1-4所示出的。此外每个PFGA可以具有自己的存储器(未示出)。

然后，显示装置400可以显示8K的图像或视频。

上述公开的实施例使用图像分割、标识、同步和帧率调节等技术，实现了低帧率、高分辨率图像或视频(诸如8K或10K等图像或视频)的播放，降低了对系统性能的要求，可以使用不能播放/输出高分辨率图像或视频的设备(诸如，普通PC)充当8K或10K等图像或视频的播放器，从而降低了成本。此外由于采用了图像分割等技术，可以对分割后的图像进行并行处理，提高了处理速度。

尽管以上参照附图描述了本公开的实施例，但是本领域的技术人员可以理解以上描述仅为示例，而不是对本公开的限制。可以对本公开的实施例进行各种修改和变型，而仍落入本公开的精神和范围之内，本公开的范围仅由所附权利要求书确定。

Claims (10)

1.一种图像处理系统，其特征在于，包括：

图像输入接口，用于获取以第一帧率输入的一个或多个图像；

图像分割电路，与所述图像输入接口连接，用于针对每个获取的图像，将所述图像分割成与多个输出接口对应的多个第一子图像；

帧率调节电路，与所述图像分割电路连接，用于分别将每个所述第一子图像的第一帧率同步调节到第二帧率，其中所述第二帧率大于所述第一帧率；

输出格式转换电路，与所述帧率调节电路相连，用于将帧率调节后的每个第一子图像的输出格式转换为与其匹配的输出接口的输出格式；以及

多个输出接口，与所述输出格式转换电路相连，分别输出第一子图像。

2.根据权利要求1所述的图像处理系统，其特征在于，还包括图像播放器，与所述图像输入接口相连，用于为所述图像输入接口提供所述一个或多个图像，其中所述一个或多个图像中的每个图像包括多个切分的第二子图像，并且每个第二子图像编码有图像编号、第二子图像编号，至少一个第二子图像中编码有所述第二帧率的信息，其中，所述图像编号、第二子图像编号和所述第二帧率的信息分别被编码在一个或多个像素分量的最低比特位，所述图像处理系统还包括：

信息提取电路，与所述图像输入接口相连，提取所述图像编号、所述第二子图像编号和所述第二帧率的信息；以及

图像拼接电路，与所述信息提取电路相连，根据所述图像编号和第二子图像编号，恢复所述一个或多个图像中的每个图像。

3.根据权利要求1所述的图像处理系统，其特征在于，还包括存储器，与所述图像输入接口相连，存储所述一个或多个图像并且向所述图像输入接口提供所述一个或多个图像。

4.根据权利要求1-3中的任何一项所述的图像处理系统，还包括：图像增强电路，用于对所述一个或多个图像进行图像增强，并将增强后的所述一个或多个图像提供给所述图像分割电路。

5.根据权利要求1-3中的任何一项所述的图像处理系统，其特征在于，所述多个输出接口为VbyOne接口。

6.根据权利要求1-3中的任何一项所述的图像处理系统，其特征在于，所述一个或多个图像为8K或10K图像。

7.根据权利要求1-3中的任何一项所述的图像处理系统，其特征在于，所述帧率调节电路包括与所述输出接口的数量相对应的多个帧率调节电路，每个帧率调节电路包括：

写入器，将所述多个第一子图像中的每个第一子图像以所述第一帧率写入在本地存储器中；以及

读出器，响应于相同的同步信号，以所述第二帧率反复读出所写入的所述每个第一子图像。

8.根据权利要求1-3中的任何一项所述的图像处理系统，其特征在于，所述一个或多个图像为8K图像，所述输出接口为四个VbyOne接口，所述图像分割电路用于对所述一个或多个图像中的每个图像进行“田”字分割以获得四个4K图像，并将四个4K图像提供给所述帧率调节电路。

9.根据权利要求7所述的图像处理系统，其特征在于，还包括同步信号产生器，产生与所述第一帧率相同的同步信号。

10.根据权利要求2所述的图像处理系统，其特征在于，所述图像播放器包括：

图像切分电路，用于对以第一帧率播放的一个或多个图像中的每个图像进行切分以获得多个第二子图像；

标记添加电路，与所述图像切分电路相连，用于向所述多个第二子图像中的每个子图像添加标记，其中所述标记包括所述图像编号、第二子图像编号和所述第二帧率的信息；以及

传送器，与所述标记添加电路相连，用于将添加了标记的每个子图像传送给所述图像输入接口，使得所述图像输入接口能够以所述第一帧率来接收所述一个或多个图像。