CN104932124A - 基于fpga的图形信号产生装置及方法 - Google Patents

基于fpga的图形信号产生装置及方法 Download PDF

Info

Publication number
CN104932124A
CN104932124A CN201510325428.8A CN201510325428A CN104932124A CN 104932124 A CN104932124 A CN 104932124A CN 201510325428 A CN201510325428 A CN 201510325428A CN 104932124 A CN104932124 A CN 104932124A
Authority
CN
China
Prior art keywords
module
image
picture
signal
bmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510325428.8A
Other languages
English (en)
Other versions
CN104932124B (zh
Inventor
彭骞
朱亚凡
欧昌东
许恩
邓标华
沈亚非
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Original Assignee
Wuhan Jingce Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Technology Co Ltd filed Critical Wuhan Jingce Electronic Technology Co Ltd
Priority to CN201510325428.8A priority Critical patent/CN104932124B/zh
Publication of CN104932124A publication Critical patent/CN104932124A/zh
Application granted granted Critical
Publication of CN104932124B publication Critical patent/CN104932124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

本发明涉及一种基于FPGA的图形信号产生装置，它包括上层接口模块、图像参数缓存模块、图像参数转换模块、外部BMP接口模块、逻辑画面产生模块、图像产生控制模块、图像存储控制模块、RGB(红、绿、蓝三色)画面输出模块、RGB画面时序产生模块和多传输链路低电压差分信号传输模块。本发明可通过FPGA实现BMP图像和不同图案的逻辑画面的显示功能。

Description

基于FPGA的图形信号产生装置及方法
技术领域
本发明涉及液晶模组的显示和测试技术领域，具体涉及一种基于FPGA(Field－Programmable Gate Array，即现场可编程门阵列)的图形信号产生装置及方法。
背景技术
随着液晶显示模组的分辨率越来越大，显示效果越来越清晰，对模组的研发、生产、检测等环节的技术要求也越来越高。因此在对模组的检测环节中，既需要对模组的每个像素的工作状态进行检测，又需要对模组对显示整体画面效果进行检测，为达到这两个目标，需要通过用不同类型的画面点屏来实现，前者需要显示逻辑画面(即由图像信号源经自身计算处理而产生的精确性和规律性的画面)，后者需要显示BMP(Bitmap，图像文件格式)图像(即由图像信号源加载并显示外部BMP图像)。
现有技术中还没有任何图形信号产生装置能同时产生用于液晶模组检测的逻辑画面和BMP图像，无法满足高分辨率液晶显示模组检测的要求。
发明内容
本发明的目的在于提供一种基于FPGA的图形信号产生装置及方法，该装置和方法可通过FPGA实现BMP图像和不同图案的逻辑画面的显示功能。
为实现上述目的，本发明所设计的基于FPGA的图形信号产生装置，它包括上层接口模块、图像参数缓存模块、图像参数转换模块、外部BMP接口模块、逻辑画面产生模块、图像产生控制模块、图像存储控制模块、RGB(红、绿、蓝三色)画面输出模块、RGB画面时序产生模块和多传输链路低电压差分信号传输模块；
其中，所述上层接口模块的逻辑画面参数输出端连接图像参数缓存模块的信号输入端，图像参数缓存模块的信号输出端连接图像参数转换模块的逻辑画面缓存参数输入端，所述图像参数转换模块的逻辑画面参数及控制命令输出端分别连接外部BMP接口模块和逻辑画面产生模块的信号输入端，外部BMP接口模块和逻辑画面产生模块的信号输出端连接图像产生控制模块的图像数据输入端，图像产生控制模块的信号输出端连接图像存储控制模块的信号输入端，图像存储控制模块的通信端连接RGB画面输出模块的通信端，RGB画面时序产生模块的RGB同步信号输出端连接RGB画面输出模块的RGB同步信号输入端，所述RGB画面输出模块的RGB图像信号输出端连接多传输链路低电压差分信号传输模块的RGB图像信号输入端，多传输链路低电压差分信号传输模块的LVDS(Low-VoltageDifferential Signaling，低电压差分信号)视频信号输出端用于连接待测液晶模组；
所述上层接口模块的LVDS传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端；
所述图像参数转换模块的液晶模组图像时序信号输出端连接RGB画面时序产生模块的液晶模组图像时序信号输入端，图像参数转换模块的图像控制信号输出端分别连接RGB画面输出模块和图像产生控制模块的图像控制信号输入端，所述图像存储控制模块的图像存储状态信号输出端连接图像参数转换模块的图像存储状态信号输入端。
一种利用上述基于FPGA的图形信号产生装置产生图形信号的方法，它包括如下步骤：
步骤1：上位机将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面的配置信息和所显示BMP图像的配置信息发送给上层接口模块，上述所显示逻辑画面的配置信息包括所显示逻辑画面的类型编号、所显示逻辑画面产生参数、所显示逻辑画面的RGB各分量颜色值、所显示逻辑画面的背景色和所显示逻辑画面填充参数，上述所显示BMP图像的配置信息包括所嵌入BMP图像的大小和所嵌入BMP图像的起始位置坐标；
步骤2：上层接口模块将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息进行解析，并将解析后的液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息保存到图像参数缓存模块中；
步骤3：图像参数转换模块读取图像参数缓存模块中缓存的所显示逻辑画面配置信息和所显示BMP图像配置信息，图像参数转换模块根据所显示逻辑画面配置信息向逻辑画面产生模块传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的配置参数传输控制命令和显示逻辑画面配置信息；
同时，图像参数转换模块根据所显示BMP图像配置信息向外部BMP接口模块传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息；
同时，图像参数转换模块将液晶模组图像显示时序发给RGB画面时序产生模块以产生液晶模组图像显示的时序；
步骤4：图像参数转换模块完成步骤3所述的操作后，图像参数转换模块向图像产生控制模块发送图像控制信号，用于启动后续图像存储控制模块、DDR(Double Data Rate双倍速率同步动态随机存储器)存储器模块、RGB画面输出模块和RGB画面时序产生模块产生画面，逻辑画面产生模块根据所显示逻辑画面的类型启动相应类型的逻辑画面子功能类型，这些逻辑画面子功能类型在工作时会根据液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面配置信息进行符合显示效果的计算处理，从而产生所显示逻辑画面特征点的像素位置和像素颜色值，在逻辑画面产生模块产生所显示逻辑画面的过程中，会因计算形成中间变量和数据，这些中间变量和数据在计算处理中会反复用到，因此逻辑画面产生模块将这些中间变量和数据缓存起来，随时存入随时调用；
步骤5，当逻辑画面产生模块产生所需图案的特征点数据后便将所需图案的特征点数据送入图像产生控制模块，图像产生控制模块根据图像参数转换模块发出的图像控制信号得到液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的背景色、所显示逻辑画面填充参数，并启动逻辑画面产生模块产生的图案数据，图像产生控制模块先形成一幅水平分辨率和垂直分辨率均满足所显示逻辑画面的基本参数要求的画面，再将逻辑图案根据逻辑图案的坐标位置放入上述画面中，之后对画面中非图案的区域填充颜色，添加背景色，从而形成所需的完整的逻辑画面；
所述BMP接口模块根据所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息生成所显示BMP图像；
步骤6：图像产生控制模块将步骤5中产生的完整的逻辑画面和所显示BMP图像送入图像存储控制模块，图像存储控制模块将上述完整的逻辑画面和所显示BMP图像中每个像素点存入DDR存储器模块，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块中；
步骤7：图像存储控制模块向图像参数转换模块发送图像存储状态信号，当图像存储状态信号显示图像存储控制模块中逻辑画面和BMP图像数据存储完毕后，图像参数转换模块向RGB画面输出模块发送图像控制信号，同时，图像参数转换模块向RGB画面时序产生模块发送液晶模组图像显示时序信号，RGB画面输出模块在图像控制信号的控制下根据RGB画面时序产生模块产生的RGB同步信号将所要得到某一行中的某一个像素的信息通过RGB画面输出模块传输给图像存储控制模块，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块则从DDR存储器模块中取出该像素对应的颜色值，图像存储控制模块将该对应的颜色值传输给RGB画面输出模块，RGB画面输出模块将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出；
步骤8，多传输链路低电压差分信号传输模块将并行的RGB图像信号根据上层接口模块输送过来的LVDS传输编码控制信号进行编码和输出颜色位宽设置，再根据上层接口模块输送过来的LVDS传输链路数控制信号进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个对应的传输链路上输出给待测液晶模组。
一种利用上述基于FPGA的图形信号产生装置单独产生BMP画面的方法，其特征在于，它包括如下步骤：
步骤101：上位机控制外部BMP接口模块将外部BMP存储设备中的所有BMP图像存入BMP图像预存储模块，在BMP图像预存储模块中每存入一幅BMP图像就进行编号，每幅BMP图像在BMP图像预存储模块的随机存取存储器中按照地址顺序依次存入；
步骤102：上位机将所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率、液晶模组显示时序发给上层接口模块，上层接口模块再将上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序缓存到图像参数缓存模块中；
步骤103：图像参数转换模块从图像参数缓存模块中取出上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序，并将液晶模组显示时序、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率发送给RGB画面时序产生模块产生液晶模组显示时序的RGB同步信号，图像参数转换模块同时将所显示BMP图像的编号送入外部BMP接口模块；
步骤104：外部BMP接口模块根据上述所显示BMP图像的编号找到存在BMP图像预存储模块中的对应BMP图像数据，将上述对应BMP图像数据输送到图像产生控制模块，图像产生控制模块根据上述液晶模组水平分辨率和液晶模组垂直分辨率将上述对应BMP图像数据转换成所显示BMP图像形式的存储格式，并将所显示BMP图像形式的存储格式数据送入图像存储控制模块；
步骤105：图像存储控制模块将上述所显示BMP图像形式的存储格式数据中每个像素点存入DDR存储器模块，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块中；
步骤106：图像存储控制模块向图像参数转换模块发送图像存储状态信号，当图像存储状态信号显示图像存储控制模块中BMP图像数据存储完毕后，图像参数转换模块向RGB画面输出模块发送图像控制信号，同时，图像参数转换模块向RGB画面时序产生模块发送液晶模组图像显示时序信号，RGB画面输出模块在图像控制信号的控制下根据RGB画面时序产生模块产生的RGB同步信号将所要得到某一行中的某一个像素的信息传输给图像存储控制模块，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块则从DDR存储器模块中取出该像素对应的颜色值，图像存储控制模块将该对应的颜色值传输给RGB画面输出模块，RGB画面输出模块将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出；
步骤107，多传输链路低电压差分信号传输模块将并行的RGB图像信号根据上层接口模块输送过来的LVDS传输编码控制信号进行编码和输出颜色位宽设置，再根据上层接口模块输送过来的LVDS传输链路数控制信号进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个传输链路上输出给待测液晶模组。
本发明的有益效果在于：
1、本发明可通过上层软件配置来实现不同的BMP图像显示和逻辑画面显示功能，可通过上层软件配置的各种画面的关键参数，来显示不同的BMP图像和各种类型的逻辑画面。很好的满足了高分辨率液晶显示模组检测的要求。
2、本发明通过上层软件配置可适应不同分辨率的模组，显示大小可最小为1个像素的图案。
3、本发明自身可实现常用的逻辑画面类型，如渐变类、放射类、矩形类、三角形类、圆形类、点和线类等逻辑画面，并可通过扩展逻辑画面接口连接到不同的扩展逻辑画面功能设备上来产生其他类型的逻辑画面图案。
4、本发明可将存储在外部设备上(如USB、SD卡等)的BMP图像根据需要显示到模组上。
5、本发明可通过用FPGA芯片来实现所述功能，技术方案实现容易，而且实现成本较低，且工作稳定。
6、本发明还可以单独生成BMP画面，工作方式灵活。现有技术显示BMP画面时没有将其缓存到高速图像缓存中，而是直接从外部设备上读取，导致在显示大分辨率时，需要很长时间将画面显示出来，并且容易受到外部干扰，硬件缺陷的影响导致显示画面不稳定，出现抖动、闪烁等现象。
本发明将BMP画面先缓存到内部的高速图像缓存模块中(DDRRAM)在内部重建要显示的画面时序和同步信号，并根据该信号对应的从高速图像缓存中逐一取出数据。因此具有工作可靠、显示稳定性好、对大分辨率的画面能快速显示和输出的优点。
附图说明
图1为本发明中的结构框图。
其中，1—上层接口模块、2—图像参数缓存模块、3—图像参数转换模块、4—外部BMP接口模块、5—BMP图像预存储模块、6—逻辑画面产生模块、7—图像产生控制模块、8—图像存储控制模块、9—DDR存储器模块、10—RGB画面输出模块、11—RGB画面时序产生模块、12—外部逻辑画面功能扩展卡、13—外部BMP存储设备、14—基本逻辑画面功能模块、15—多传输链路低电压差分信号传输模块。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细说明：
如图1所述的基于FPGA的图形信号产生装置，它包括上层接口模块1、图像参数缓存模块2、图像参数转换模块3、外部BMP接口模块4、逻辑画面产生模块6、图像产生控制模块7、图像存储控制模块8、RGB画面输出模块10、RGB画面时序产生模块11和多传输链路低电压差分信号传输模块15；
其中，所述上层接口模块1的逻辑画面参数输出端连接图像参数缓存模块2的信号输入端，图像参数缓存模块2的信号输出端连接图像参数转换模块3的逻辑画面缓存参数输入端，所述图像参数转换模块3的逻辑画面参数及控制命令输出端分别连接外部BMP接口模块4和逻辑画面产生模块6的信号输入端，外部BMP接口模块4和逻辑画面产生模块6的信号输出端连接图像产生控制模块7的图像数据输入端，图像产生控制模块7的信号输出端连接图像存储控制模块8的信号输入端，图像存储控制模块8的通信端连接RGB画面输出模块10的通信端，RGB画面时序产生模块11的RGB同步信号输出端连接RGB画面输出模块10的RGB同步信号输入端，所述RGB画面输出模块10的RGB图像信号输出端连接多传输链路低电压差分信号传输模块15的RGB图像信号输入端，多传输链路低电压差分信号传输模块15的LVDS视频信号输出端用于连接待测液晶模组；
所述上层接口模块1的LVDS传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块15对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端；
所述图像参数转换模块3的液晶模组图像时序信号输出端连接RGB画面时序产生模块11的液晶模组图像时序信号输入端，图像参数转换模块3的图像控制信号输出端分别连接RGB画面输出模块10和图像产生控制模块7的图像控制信号输入端，所述图像存储控制模块8的图像存储状态信号输出端连接图像参数转换模块3的图像存储状态信号输入端。
上述技术方案中，它还包括BMP图像预存储模块5和基本逻辑画面功能模块14，所述BMP图像预存储模块5的存储数据通信端连接外部BMP接口模块4的存储数据通信端，基本逻辑画面功能模块14的信号输出端连接逻辑画面产生模块6的信号输入端。
上述技术方案中，所述外部BMP接口模块4还能连接外部BMP存储设备13，所述逻辑画面产生模块6还能连接外部逻辑画面功能扩展卡12。
上述技术方案中，所述图像存储控制模块8还连接有DDR存储器模块9。
一种利用上述基于FPGA的图形信号产生装置产生图形信号的方法，它包括如下步骤：
步骤1：上位机将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面的配置信息和所显示BMP图像的配置信息发送给上层接口模块1，上述所显示逻辑画面的配置信息包括所显示逻辑画面的类型编号、所显示逻辑画面产生参数(不同逻辑画面类型有不同的参数，如矩形类逻辑画面有左上角顶点坐标位置、右下角顶点坐标位置等，圆形类逻辑画面有圆心坐标位置，半径长度，即长度值为多少个像素等，渐变类画面有渐变形式，即水平渐变、垂直渐变、放射渐变、渐变颜色色阶值)、所显示逻辑画面的RGB各分量颜色值、所显示逻辑画面的背景色和所显示逻辑画面填充参数，上述所显示BMP图像的配置信息包括所嵌入BMP图像的大小和所嵌入BMP图像的起始位置坐标；
步骤2：上层接口模块1去掉上位机发送过的组包或传输字符等无关信息，并将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息进行解析，并将解析后的液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息保存到图像参数缓存模块2中；
步骤3：图像参数转换模块3读取图像参数缓存模块2中缓存的所显示逻辑画面配置信息和所显示BMP图像配置信息，图像参数转换模块3根据所显示逻辑画面配置信息向逻辑画面产生模块6传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的配置参数传输控制命令和显示逻辑画面配置信息，当图像参数转换模块3检测到逻辑画面产生模块6连接到外部的逻辑画面功能的扩展设备时(外部逻辑画面功能扩展卡12)，图像参数转换模块3也会给该外部逻辑画面功能扩展卡12发出相应逻辑画面产生参数以使外部逻辑画面功能扩展卡12产生所需逻辑画面图案，同时图像参数转换模块3也将液晶模组图像显示时序信息发给RGB画面时序产生模块11以产生液晶模组显示的时序；
同时，图像参数转换模块3根据所显示BMP图像配置信息向外部BMP接口模块4传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息；
同时，图像参数转换模块3将液晶模组图像显示时序发给RGB画面时序产生模块11以产生液晶模组图像显示的时序；
步骤4：图像参数转换模块3完成步骤3所述的操作后，图像参数转换模块3向图像产生控制模块7发送图像控制信号，用于启动后续图像存储控制模块8、DDR存储器模块9、RGB画面输出模块10和RGB画面时序产生模块11产生画面，逻辑画面产生模块6根据所显示逻辑画面的类型启动相应类型的逻辑画面子功能类型(如矩形类逻辑画面子类型、渐变类逻辑画面子类型、圆形类逻辑画面子类型等)，这些逻辑画面子功能类型在工作时会根据液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面配置信息进行符合显示效果的计算处理，从而产生所显示逻辑画面特征点的像素位置和像素颜色值(如矩形图案中形成边长的点的像素位置坐标和颜色)，在逻辑画面产生模块6产生所显示逻辑画面的过程中，会因计算形成中间变量和数据，这些中间变量和数据在计算处理中会反复用到，因此逻辑画面产生模块6将这些中间变量和数据缓存起来，随时存入随时调用；
步骤5，当逻辑画面产生模块6产生所需图案的特征点数据后便将所需图案的特征点数据送入图像产生控制模块7，图像产生控制模块7根据图像参数转换模块3发出的图像控制信号得到液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的背景色、所显示逻辑画面填充参数，并启动逻辑画面产生模块6产生的图案数据，图像产生控制模块7先形成一幅水平分辨率和垂直分辨率均满足所显示逻辑画面的基本参数要求的画面，再将逻辑图案根据逻辑图案的坐标位置放入上述画面中，之后对画面中非图案的区域填充颜色，添加背景色((逻辑图案自身也可以是某种填充形式的图案(如一个矩形边长是某种颜色，内部充满不同颜色的点))，从而形成所需的完整的逻辑画面；
所述BMP接口模块4根据所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息生成所显示BMP图像；
步骤6：图像产生控制模块7将步骤5中产生的完整的逻辑画面和所显示BMP图像送入图像存储控制模块8，图像存储控制模块8将上述完整的逻辑画面和所显示BMP图像中每个像素点存入DDR存储器模块9，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块9对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块9中；
步骤7：图像存储控制模块8向图像参数转换模块3发送图像存储状态信号，告知图像参数转换模块3逻辑画面数据接收完毕，当图像存储状态信号显示图像存储控制模块8中逻辑画面和BMP图像数据存储完毕后，图像参数转换模块3向RGB画面输出模块10发送图像控制信号，同时，图像参数转换模块3向RGB画面时序产生模块11发送液晶模组图像显示时序信号，RGB画面输出模块10在图像控制信号的控制下根据RGB画面时序产生模块11产生的RGB同步信号(VSYNC(垂直同步)、HSYNC(水平同步信号)、DE(视频数据有效信号))将所要得到某一行中的某一个像素的信息通过RGB画面输出模块10传输给图像存储控制模块8，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块8则从DDR存储器模块9中取出该像素对应的颜色值，图像存储控制模块8将该对应的颜色值传输给RGB画面输出模块10，RGB画面输出模块10将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号(包括逻辑画面和BMP图像)输出；
步骤8，多传输链路低电压差分信号传输模块15将并行的RGB图像信号根据上层接口模块1输送过来的LVDS传输编码控制信号进行编码和输出颜色位宽设置，再根据上层接口模块1输送过来的LVDS传输链路数控制信号(单传输链路控制信号、双传输链路控制信号、四个传输链路控制信号、八个传输链路控制信号)进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号(逻辑画面和BMP图像)在各个对应的传输链路上输出给待测液晶模组。
上述技术方案中，所述液晶模组图像显示时序包括图像行前肩、图像行后肩、图像行脉宽、图像行显示刷新频率、图像场前肩、图像场后肩、图像场脉宽和图像场显示刷新频率。
上述技术方案中，上述所显示逻辑画面填充参数包括逻辑画面填充颜色、逻辑画面内部填充方式和逻辑画面外部填充方式。
上述技术方案的步骤4中，为节省FPGA资源，对一些基本的图案如显示点、线等，以及简单变化方式处理如单方向渐变等，由于在各种类型或复杂的逻辑画面中经常使用，通过基本逻辑画面功能模块14单独完成对基本逻辑图案以及逻辑图案变化方式的处理，而在实现逻辑画面中先进行调用基本逻辑画面功能模块14，产生所需简单或基本图形，再将其组成所需图案，如先产生直线再用直线形成矩形，或先产生点再用点形成圆形，或先产生所需图案的某个方向的渐变部分画面再将各个部分拼成完整画面。
为节省FPGA资源，由于在各种类型或复杂的逻辑画面中经常使用，故将其用基本逻辑画面功能模块14单独实现，而在实现逻辑画面中先进行调用基本逻辑画面功能模块14，产生所需简单或基本图形，再将其组成所需图案，如先产生直线再用直线形成矩形，或先产生点再用点形成圆形，或先产生所需图案的某个方向的渐变部分画面再将各个部分拼成完整画面。
上述技术方案中，所述LVDS传输编码控制信号包括LVDS图像VESA数据输出格式信号、LVDS图像JEIDA数据输出格式信号、模组显示色阶位宽(6bit、8bit、10bit、12bit)控制信号。
一种利用上述基于FPGA的图形信号产生装置单独产生BMP画面的方法，其特征在于，它包括如下步骤：
步骤101：上位机控制外部BMP接口模块4将外部BMP存储设备13中的所有BMP图像存入BMP图像预存储模块5，在BMP图像预存储模块5中每存入一幅BMP图像就进行编号，每幅BMP图像在BMP图像预存储模块5的随机存取存储器中按照地址顺序依次存入；
步骤102：上位机将所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率、液晶模组显示时序发给上层接口模块1，上层接口模块1再将上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序缓存到图像参数缓存模块(2)中；
步骤103：图像参数转换模块3从图像参数缓存模块2中取出上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序，并将液晶模组显示时序、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率发送给RGB画面时序产生模块11产生液晶模组显示时序的RGB同步信号，图像参数转换模块3同时将所显示BMP图像的编号送入外部BMP接口模块4；
步骤104：外部BMP接口模块4根据上述所显示BMP图像的编号找到存在BMP图像预存储模块5中的对应BMP图像数据，将上述对应BMP图像数据输送到图像产生控制模块7，图像产生控制模块7根据上述液晶模组水平分辨率和液晶模组垂直分辨率将上述对应BMP图像数据转换成所显示BMP图像形式的存储格式(根据液晶模组水平分辨率、垂直分辨率确定图像大小)，并将所显示BMP图像形式的存储格式数据送入图像存储控制模块8；
步骤105：图像存储控制模块8将上述所显示BMP图像形式的存储格式数据中每个像素点存入DDR存储器模块9，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块9对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块9中；
步骤106：图像存储控制模块8向图像参数转换模块3发送图像存储状态信号，告知图像参数转换模块3逻辑画面数据接收完毕，当图像存储状态信号显示图像存储控制模块8中BMP图像数据存储完毕后，图像参数转换模块3向RGB画面输出模块10发送图像控制信号，同时，图像参数转换模块3向RGB画面时序产生模块11发送液晶模组图像显示时序信号，RGB画面输出模块10在图像控制信号的控制下根据RGB画面时序产生模块11产生的RGB同步信号将所要得到某一行中的某一个像素的信息传输给图像存储控制模块8，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块8则从DDR存储器模块9中取出该像素对应的颜色值，图像存储控制模块8将该对应的颜色值传输给RGB画面输出模块10，RGB画面输出模块10将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出(该信号中只包含BMP图像信号)；
步骤107，多传输链路低电压差分信号传输模块15将并行的RGB图像信号根据上层接口模块1输送过来的LVDS传输编码控制信号(包括LVDS图像VESA数据输出格式信号、LVDS图像JEIDA数据输出格式信号、模组显示色阶位宽(6bit、8bit、10bit、12bit)控制信号)进行编码和输出颜色位宽设置，再根据上层接口模块1输送过来的LVDS传输链路数控制信号(单传输链路控制信号、双传输链路控制信号、四个传输链路控制信号、八个传输链路控制信号)进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个传输链路上输出给待测液晶模组。
本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种基于FPGA的图形信号产生装置，它包括上层接口模块(1)、图像参数缓存模块(2)、图像参数转换模块(3)、外部BMP接口模块(4)、逻辑画面产生模块(6)、图像产生控制模块(7)、图像存储控制模块(8)、RGB画面输出模块(10)、RGB画面时序产生模块(11)和多传输链路低电压差分信号传输模块(15)；
其中，所述上层接口模块(1)的逻辑画面参数输出端连接图像参数缓存模块(2)的信号输入端，图像参数缓存模块(2)的信号输出端连接图像参数转换模块(3)的逻辑画面缓存参数输入端，所述图像参数转换模块(3)的逻辑画面参数及控制命令输出端分别连接外部BMP接口模块(4)和逻辑画面产生模块(6)的信号输入端，外部BMP接口模块(4)和逻辑画面产生模块(6)的信号输出端连接图像产生控制模块(7)的图像数据输入端，图像产生控制模块(7)的信号输出端连接图像存储控制模块(8)的信号输入端，图像存储控制模块(8)的通信端连接RGB画面输出模块(10)的通信端，RGB画面时序产生模块(11)的RGB同步信号输出端连接RGB画面输出模块(10)的RGB同步信号输入端，所述RGB画面输出模块(10)的RGB图像信号输出端连接多传输链路低电压差分信号传输模块(15)的RGB图像信号输入端，多传输链路低电压差分信号传输模块(15)的LVDS视频信号输出端用于连接待测液晶模组；
所述上层接口模块(1)的LVDS传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块(15)对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端；
所述图像参数转换模块(3)的液晶模组图像时序信号输出端连接RGB画面时序产生模块(11)的液晶模组图像时序信号输入端，图像参数转换模块(3)的图像控制信号输出端分别连接RGB画面输出模块(10)和图像产生控制模块(7)的图像控制信号输入端，所述图像存储控制模块(8)的图像存储状态信号输出端连接图像参数转换模块(3)的图像存储状态信号输入端。
2.根据权利要求1所述的基于FPGA的图形信号产生装置，其特征在于：它还包括BMP图像预存储模块(5)和基本逻辑画面功能模块(14)，所述BMP图像预存储模块(5)的存储数据通信端连接外部BMP接口模块(4)的存储数据通信端，基本逻辑画面功能模块(14)的信号输出端连接逻辑画面产生模块(6)的信号输入端。
3.根据权利要求2所述的基于FPGA的图形信号产生装置，其特征在于：所述外部BMP接口模块(4)还能连接外部BMP存储设备(13)，所述逻辑画面产生模块(6)还能连接外部逻辑画面功能扩展卡(12)。
4.根据权利要求1所述的基于FPGA的图形信号产生装置，其特征在于：所述图像存储控制模块(8)还连接有DDR存储器模块(9)。
5.一种利用权利要求1所述基于FPGA的图形信号产生装置产生图形信号的方法，其特征在于，它包括如下步骤：
步骤1：上位机将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面的配置信息和所显示BMP图像的配置信息发送给上层接口模块(1)，上述所显示逻辑画面的配置信息包括所显示逻辑画面的类型编号、所显示逻辑画面产生参数、所显示逻辑画面的RGB各分量颜色值、所显示逻辑画面的背景色和所显示逻辑画面填充参数，上述所显示BMP图像的配置信息包括所嵌入BMP图像的大小和所嵌入BMP图像的起始位置坐标；
步骤2：上层接口模块(1)将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息进行解析，并将解析后的液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、所显示逻辑画面配置信息和所显示BMP图像配置信息保存到图像参数缓存模块(2)中；
步骤3：图像参数转换模块(3)读取图像参数缓存模块(2)中缓存的所显示逻辑画面配置信息和所显示BMP图像配置信息，图像参数转换模块(3)根据所显示逻辑画面配置信息向逻辑画面产生模块(6)传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的配置参数传输控制命令和显示逻辑画面配置信息；
同时，图像参数转换模块(3)根据所显示BMP图像配置信息向外部BMP接口模块(4)传输液晶模组水平分辨率、液晶模组垂直分辨率、所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息；
同时，图像参数转换模块(3)将液晶模组图像显示时序发给RGB画面时序产生模块(11)以产生液晶模组图像显示的时序；
步骤4：图像参数转换模块(3)完成步骤3所述的操作后，图像参数转换模块(3)向图像产生控制模块(7)发送图像控制信号，用于启动后续图像存储控制模块(8)、DDR存储器模块(9)、RGB画面输出模块(10)和RGB画面时序产生模块(11)产生画面，逻辑画面产生模块(6)根据所显示逻辑画面的类型启动相应类型的逻辑画面子功能类型，这些逻辑画面子功能类型在工作时会根据液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面配置信息进行符合显示效果的计算处理，从而产生所显示逻辑画面特征点的像素位置和像素颜色值，在逻辑画面产生模块(6)产生所显示逻辑画面的过程中，会因计算形成中间变量和数据，这些中间变量和数据在计算处理中会反复用到，因此逻辑画面产生模块(6)将这些中间变量和数据缓存起来，随时存入随时调用；
步骤5，当逻辑画面产生模块(6)产生所需图案的特征点数据后便将所需图案的特征点数据送入图像产生控制模块(7)，图像产生控制模块(7)根据图像参数转换模块(3)发出的图像控制信号得到液晶模组水平分辨率、液晶模组垂直分辨率、所显示逻辑画面的背景色、所显示逻辑画面填充参数，并启动逻辑画面产生模块(6)产生的图案数据，图像产生控制模块(7)先形成一幅水平分辨率和垂直分辨率均满足所显示逻辑画面的基本参数要求的画面，再将逻辑图案根据逻辑图案的坐标位置放入上述画面中，之后对画面中非图案的区域填充颜色，添加背景色，从而形成所需的完整的逻辑画面；
所述BMP接口模块(4)根据所显示BMP图像配置参数传输控制命令和所显示BMP图像配置信息生成所显示BMP图像；
步骤6：图像产生控制模块(7)将步骤5中产生的完整的逻辑画面和所显示BMP图像送入图像存储控制模块(8)，图像存储控制模块(8)将上述完整的逻辑画面和所显示BMP图像中每个像素点存入DDR存储器模块(9)，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块(9)对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块(9)中；
步骤7：图像存储控制模块(8)向图像参数转换模块(3)发送图像存储状态信号，当图像存储状态信号显示图像存储控制模块(8)中逻辑画面和BMP图像数据存储完毕后，图像参数转换模块(3)向RGB画面输出模块(10)发送图像控制信号，同时，图像参数转换模块(3)向RGB画面时序产生模块(11)发送液晶模组图像显示时序信号，RGB画面输出模块(10)在图像控制信号的控制下根据RGB画面时序产生模块(11)产生的RGB同步信号将所要得到某一行中的某一个像素的信息通过RGB画面输出模块(10)传输给图像存储控制模块(8)，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块(8)则从DDR存储器模块(9)中取出该像素对应的颜色值，图像存储控制模块(8)将该对应的颜色值传输给RGB画面输出模块(10)，RGB画面输出模块(10)将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出；
步骤8，多传输链路低电压差分信号传输模块(15)将并行的RGB图像信号根据上层接口模块(1)输送过来的LVDS传输编码控制信号进行编码和输出颜色位宽设置，再根据上层接口模块(1)输送过来的LVDS传输链路数控制信号进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个对应的传输链路上输出给待测液晶模组。
6.根据权利要求5所述的产生图形信号的方法，其特征在于：所述液晶模组图像显示时序包括图像行前肩、图像行后肩、图像行脉宽、图像行显示刷新频率、图像场前肩、图像场后肩、图像场脉宽和图像场显示刷新频率。
7.根据权利要求5所述的产生图形信号的方法，其特征在于：上述所显示逻辑画面填充参数包括逻辑画面填充颜色、逻辑画面内部填充方式和逻辑画面外部填充方式。
8.根据权利要求5所述的产生图形信号的方法，其特征在于：所述步骤4中，为节省FPGA资源，通过基本逻辑画面功能模块(14)完成对基本逻辑图案以及逻辑图案变化方式的处理。
9.根据权利要求5所述的产生图形信号的方法，其特征在于：所述LVDS传输编码控制信号包括LVDS图像VESA数据输出格式信号、LVDS图像JEIDA数据输出格式信号、模组显示色阶位宽控制信号。
10.一种利用权利要求1所述基于FPGA的图形信号产生装置单独产生BMP画面的方法，其特征在于，它包括如下步骤：
步骤101：上位机控制外部BMP接口模块(4)将外部BMP存储设备(13)中的所有BMP图像存入BMP图像预存储模块(5)，在BMP图像预存储模块(5)中每存入一幅BMP图像就进行编号，每幅BMP图像在BMP图像预存储模块(5)的随机存取存储器中按照地址顺序依次存入；
步骤102：上位机将所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率、液晶模组显示时序发给上层接口模块(1)，上层接口模块(1)再将上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序缓存到图像参数缓存模块(2)中；
步骤103：图像参数转换模块(3)从图像参数缓存模块(2)中取出上述所显示BMP图像的编号、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率和液晶模组显示时序，并将液晶模组显示时序、液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组显示刷新频率发送给RGB画面时序产生模块(11)产生液晶模组显示时序的RGB同步信号，图像参数转换模块(3)同时将所显示BMP图像的编号送入外部BMP接口模块(4)；
步骤104：外部BMP接口模块(4)根据上述所显示BMP图像的编号找到存在BMP图像预存储模块(5)中的对应BMP图像数据，将上述对应BMP图像数据输送到图像产生控制模块(7)，图像产生控制模块(7)根据上述液晶模组水平分辨率和液晶模组垂直分辨率将上述对应BMP图像数据转换成所显示BMP图像形式的存储格式，并将所显示BMP图像形式的存储格式数据送入图像存储控制模块(8)；
步骤105：图像存储控制模块(8)将上述所显示BMP图像形式的存储格式数据中每个像素点存入DDR存储器模块(9)，从第1行第1个像素点开始，依次顺序的将各个像素点的RGB颜色值存入到DDR存储器模块(9)对应的地址中，直到最后一行最后一个像素的RGB颜色值被存入DDR存储器模块(9)中；
步骤106：图像存储控制模块(8)向图像参数转换模块(3)发送图像存储状态信号，当图像存储状态信号显示图像存储控制模块(8)中BMP图像数据存储完毕后，图像参数转换模块(3)向RGB画面输出模块(10)发送图像控制信号，同时，图像参数转换模块(3)向RGB画面时序产生模块(11)发送液晶模组图像显示时序信号，RGB画面输出模块(10)在图像控制信号的控制下根据RGB画面时序产生模块(11)产生的RGB同步信号将所要得到某一行中的某一个像素的信息传输给图像存储控制模块(8)，所述RGB同步信号包括视频帧同步信号、视频行同步信号和视频数据有效信号，图像存储控制模块(8)则从DDR存储器模块(9)中取出该像素对应的颜色值，图像存储控制模块(8)将该对应的颜色值传输给RGB画面输出模块(10)，RGB画面输出模块(10)将接收到的对应颜色值和RGB同步信号中的视频数据有效信号同步到一起，从而产生并行的RGB图像信号输出；
步骤107，多传输链路低电压差分信号传输模块(15)将并行的RGB图像信号根据上层接口模块(1)输送过来的LVDS传输编码控制信号进行编码和输出颜色位宽设置，再根据上层接口模块(1)输送过来的LVDS传输链路数控制信号进行相应的LVDS传输调制串化处理，使得输出为标准的图像LVDS传输链路信号在各个传输链路上输出给待测液晶模组。
CN201510325428.8A 2015-06-12 2015-06-12 基于fpga的图形信号产生装置及方法 Active CN104932124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510325428.8A CN104932124B (zh) 2015-06-12 2015-06-12 基于fpga的图形信号产生装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510325428.8A CN104932124B (zh) 2015-06-12 2015-06-12 基于fpga的图形信号产生装置及方法

Publications (2)

Publication Number Publication Date
CN104932124A true CN104932124A (zh) 2015-09-23
CN104932124B CN104932124B (zh) 2017-08-29

Family

ID=54119357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510325428.8A Active CN104932124B (zh) 2015-06-12 2015-06-12 基于fpga的图形信号产生装置及方法

Country Status (1)

Country Link
CN (1) CN104932124B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334648A (zh) * 2015-11-30 2016-02-17 武汉精测电子技术股份有限公司 基于fpga产生移动图形信号的装置及方法
CN105405377A (zh) * 2016-01-08 2016-03-16 环鸿电子（昆山）有限公司 时序控制芯片无画面检测系统及其方法
CN105427774A (zh) * 2015-11-30 2016-03-23 武汉精测电子技术股份有限公司 基于fpga产生水平移动图形信号的装置及方法
CN105430381A (zh) * 2015-11-27 2016-03-23 武汉精测电子技术股份有限公司 一种视频信号生成装置及其生成方法
CN105469730A (zh) * 2015-11-30 2016-04-06 武汉精测电子技术股份有限公司 基于fpga产生斜线移动图形信号的装置及方法
CN105489145A (zh) * 2015-11-30 2016-04-13 武汉精测电子技术股份有限公司 基于fpga产生垂直移动图形信号的装置及方法
CN107454133A (zh) * 2017-03-31 2017-12-08 二极科技有限公司 一种控制系统及控制方法
CN108230537A (zh) * 2017-12-29 2018-06-29 深圳怡化电脑股份有限公司 一种图像数据处理的方法、装置、设备和存储介质
CN108346392A (zh) * 2017-10-25 2018-07-31 武汉精测电子集团股份有限公司 一种液晶玻璃面板检测信号发生装置和方法
CN108510921A (zh) * 2017-12-29 2018-09-07 学校法人金泉大学 Lcd模块检测系统
CN109272910A (zh) * 2018-10-31 2019-01-25 武汉精立电子技术有限公司 一种基于arm的矩形十字灰阶画面组件生成系统及方法
CN109377930A (zh) * 2018-12-07 2019-02-22 武汉精立电子技术有限公司 一种基于fpga分配图像视频信号量的方法及装置
CN109410804A (zh) * 2018-09-14 2019-03-01 武汉帆茂电子科技有限公司 一种基于FPGA的V-by-one信号产生装置及方法
CN112967352A (zh) * 2021-03-09 2021-06-15 苏州佳智彩光电科技有限公司 一种多层逻辑画面生成方法及其装置
WO2021128499A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 串扰图像侦测装置及侦测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133298A (ja) * 2005-11-14 2007-05-31 Seiko Epson Corp マルチ画面画像表示システム
JP2010166117A (ja) * 2009-01-13 2010-07-29 Seiko Epson Corp 画像処理装置、表示装置、プログラム、情報記憶媒体および画像処理方法
US20110216240A1 (en) * 2010-03-05 2011-09-08 Canon Kabushiki Kaisha Frame rate conversion processing apparatus, frame rate conversion processing method, and storage medium
CN103050073A (zh) * 2012-12-26 2013-04-17 武汉精测电子技术有限公司 Dp解码和分辨率自动调整的液晶模组测试方法及装置
CN203225088U (zh) * 2013-04-22 2013-10-02 成都凯智科技有限公司 一种基于fpga的vga图象信号发生器
CN104575342A (zh) * 2014-12-30 2015-04-29 武汉精测电子技术股份有限公司 一体式液晶模组测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133298A (ja) * 2005-11-14 2007-05-31 Seiko Epson Corp マルチ画面画像表示システム
JP2010166117A (ja) * 2009-01-13 2010-07-29 Seiko Epson Corp 画像処理装置、表示装置、プログラム、情報記憶媒体および画像処理方法
US20110216240A1 (en) * 2010-03-05 2011-09-08 Canon Kabushiki Kaisha Frame rate conversion processing apparatus, frame rate conversion processing method, and storage medium
CN103050073A (zh) * 2012-12-26 2013-04-17 武汉精测电子技术有限公司 Dp解码和分辨率自动调整的液晶模组测试方法及装置
CN203225088U (zh) * 2013-04-22 2013-10-02 成都凯智科技有限公司 一种基于fpga的vga图象信号发生器
CN104575342A (zh) * 2014-12-30 2015-04-29 武汉精测电子技术股份有限公司 一体式液晶模组测试装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105430381A (zh) * 2015-11-27 2016-03-23 武汉精测电子技术股份有限公司 一种视频信号生成装置及其生成方法
CN105489145B (zh) * 2015-11-30 2018-03-13 武汉精测电子集团股份有限公司 基于fpga产生垂直移动图形信号的装置及方法
CN105427774A (zh) * 2015-11-30 2016-03-23 武汉精测电子技术股份有限公司 基于fpga产生水平移动图形信号的装置及方法
CN105469730A (zh) * 2015-11-30 2016-04-06 武汉精测电子技术股份有限公司 基于fpga产生斜线移动图形信号的装置及方法
CN105489145A (zh) * 2015-11-30 2016-04-13 武汉精测电子技术股份有限公司 基于fpga产生垂直移动图形信号的装置及方法
CN105469730B (zh) * 2015-11-30 2018-01-30 武汉精测电子技术股份有限公司 基于fpga产生斜线移动图形信号的装置及方法
CN105427774B (zh) * 2015-11-30 2018-03-13 武汉精测电子技术股份有限公司 基于fpga产生水平移动图形信号的装置及方法
CN105334648B (zh) * 2015-11-30 2019-04-02 武汉精测电子集团股份有限公司 基于fpga产生移动图形信号的装置及方法
CN105334648A (zh) * 2015-11-30 2016-02-17 武汉精测电子技术股份有限公司 基于fpga产生移动图形信号的装置及方法
CN105405377A (zh) * 2016-01-08 2016-03-16 环鸿电子（昆山）有限公司 时序控制芯片无画面检测系统及其方法
CN107454133A (zh) * 2017-03-31 2017-12-08 二极科技有限公司 一种控制系统及控制方法
CN108346392A (zh) * 2017-10-25 2018-07-31 武汉精测电子集团股份有限公司 一种液晶玻璃面板检测信号发生装置和方法
CN108346392B (zh) * 2017-10-25 2021-08-13 武汉精测电子集团股份有限公司 一种液晶玻璃面板检测信号发生装置和方法
CN108230537A (zh) * 2017-12-29 2018-06-29 深圳怡化电脑股份有限公司 一种图像数据处理的方法、装置、设备和存储介质
CN108230537B (zh) * 2017-12-29 2020-08-18 深圳怡化电脑股份有限公司 一种图像数据处理的方法、装置、设备和存储介质
CN108510921A (zh) * 2017-12-29 2018-09-07 学校法人金泉大学 Lcd模块检测系统
CN109410804A (zh) * 2018-09-14 2019-03-01 武汉帆茂电子科技有限公司 一种基于FPGA的V-by-one信号产生装置及方法
CN109410804B (zh) * 2018-09-14 2021-09-28 武汉帆茂电子科技有限公司 一种基于FPGA的V-by-one信号产生装置及方法
CN109272910A (zh) * 2018-10-31 2019-01-25 武汉精立电子技术有限公司 一种基于arm的矩形十字灰阶画面组件生成系统及方法
CN109272910B (zh) * 2018-10-31 2022-04-29 武汉精立电子技术有限公司 一种基于arm的矩形十字灰阶画面组件生成系统及方法
CN109377930A (zh) * 2018-12-07 2019-02-22 武汉精立电子技术有限公司 一种基于fpga分配图像视频信号量的方法及装置
WO2021128499A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 串扰图像侦测装置及侦测方法
CN112967352A (zh) * 2021-03-09 2021-06-15 苏州佳智彩光电科技有限公司 一种多层逻辑画面生成方法及其装置

Also Published As

Publication number Publication date
CN104932124B (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN104932124A (zh) 基于fpga的图形信号产生装置及方法
CN104900204A (zh) 基于fpga的逻辑画面叠加装置及方法
CN100362562C (zh) 基于fpga的数字osd控制器
TWI579819B (zh) 顯示驅動器積體電路及其顯示資料處理方法
US9240165B2 (en) Display driver integrated circuit including first-in-first-out (FIFO) memories configured to receive display data from a distributor and output the display data to graphics memories a display system having the same, and a display data processing method thereof
JP2015075770A (ja) 映像処理装置、映像処理装置を含む電子装置、及び、映像処理方法
CN105426149B (zh) 一种基于fpga的图形显示卡
CN105721818A (zh) 一种信号转换方法及装置
CN105611213A (zh) 一种图像处理方法、播放方法及相关的装置和系统
CN104867470A (zh) 基于fpga的逻辑画面中嵌入图文信息的装置及方法
WO2023116320A1 (zh) 基于fpga的数据流处理方法、装置及pg设备
CN113795879B (zh) 用于确定显示面板中灰度映射相关性的方法及系统
JPS5859490A (ja) 表示制御装置
CN104143303B (zh) 基于fpga的任意阶棋盘格画面组件生成方法
CN101309377B (zh) 一种实现osd背景渐变显示的方法
TWI633789B (zh) 資料讀取方法、資料傳送方法及相關行動裝置
CN112422869A (zh) 一种图像转换用芯片、像素结构转换装置和方法
CN205265822U (zh) 一种图像处理系统
WO2022068431A1 (zh) 物联网终端及其图片更新方法
Shi et al. Design of VGA display system based on CPLD and SRAM
CN104143304A (zh) 基于fpga的任意三角形填充画面组件生成方法
CN203910232U (zh) 一种场发射平板显示器的灰度显示控制装置
CN103077679A (zh) 一种能够自动配置的组合式大型led显示屏的方法
RU188935U1 (ru) Устройство отображения информации
JP2017191207A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 430070 Hubei City, Hongshan Province, South Lake Road, No. 53, Hongshan Venture Center, building on the 4 floor, No.

Patentee after: Wuhan fine test electronics group Limited by Share Ltd

Address before: 430070 Hubei City, Hongshan Province, South Lake Road, No. 53, Hongshan Venture Center, building on the 4 floor, No.

Patentee before: Wuhan Jingce Electronic Technology Co., Ltd.