CN109410804B - 一种基于FPGA的V-by-one信号产生装置及方法 - Google Patents

Abstract

本发明提供了一种基于FPGA的V‑by‑one信号产生装置，包括AXI Lite并行图像参数接收模块，所述AXI Lite并行图像参数接收模块接收V‑by‑one模组的寄存器配置参数；AXI Stream并行图像数据接收模块，所述AXI Stream并行图像数据接收模块根据V‑by‑one模组类型的图像数据解码成RGB数据，并完成V‑by‑one模组显示图像画面测试，本发明实现了所有功能都在一片FPGA内，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，提升企业的生产效率及产品合格率。

Description

一种基于FPGA的V-by-one信号产生装置及方法

技术领域

本发明属于液晶模组的显示和测试技术领域，具体涉及一种基于FPGA(Field－Programmable GateArray，即现场可编程门阵列)的V-by-one图形信号产生装置及方法。

背景技术

LCD(Liquid Crystal Display，液晶显示器)具有轻薄、耗电低、辐射小、屏幕无闪烁、色彩丰富等优点；液晶模组是LCD的关键组件，传统液晶模组内部的互联信号通常采用LVDS(Low-Voltage Differential Signaling，低压差分信号传输)接口，但LVDS接口只能支持较低的分辨率。为了满足对显示分辨率日益增长的需求，市场上出现了V-by-one接口。V-by-one接口不仅能够支持超高的分辨率和刷新率，而且能够直接驱动面板，具有更好的电磁兼容性与抗干扰性能，目前具有V-by-one接口的液晶模组已广泛应用于现代的平板电脑，笔记本电脑，桌面显示器等中大尺寸电子设备。

但是，现有的测试装置测试液晶模组时存下以下缺陷：

(1)现有的测试装置测试V-by-one液晶模组时，一般采用V-by-one专用芯片，且市面上V-by-one专用芯片只支持2lane的V-by-one输出，只能支持1920x108060Hz的分辨率而无法支持3840x216060Hz这样的超高分辨率。

(2)由于采用FPGA和V-by-one专用芯片是分离的，FPGA和V-by-one专用芯片之间会有大量的信号连接线，特别是如果要支持3840x216060Hz这样的超高分辨率输出时会用到4颗V-by-one专用芯片，不仅大大增加了PCB(Printed Circuit Board，印制电路板)的布线难度，也增加了制造成本。

发明内容

本发明提供了一种基于FPGA的V-by-one信号产生装置及方法，本发明所有功能都在一片FPGA内实现，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，提升企业的生产效率及产品合格率，本发明采用单片FPGA方案可以实现多达16lane V-by-one同时输出。

本发明提供了一种基于FPGA的V-by-one信号产生装置，包括AXI Lite并行图像参数接收模块，所述AXI Lite并行图像参数接收模块接收V-by-one模组的寄存器配置参数；AXI Stream并行图像数据接收模块，所述AXI Stream并行图像数据接收模块根据V-by-one模组类型的图像数据解码成RGB数据，并完成V-by-one模组显示图像画面测试。

上述的装置，其中，还包括图像时序生成模块，所述图像时序生成模块接收AXILite并行图像参数接收模块接收到的对应V-by-one模组分辨率类型的寄存器配置参数生成时序控制信号。

上述的装置，其中，还包括图像数据存储管理模块，所述图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXI Lite并行图像参数接收模块接收到的切图指令，根据图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块。

上述的装置，其中，所述V-by-one信号协议层编码模块将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包。

上述的装置，其中，还包括V-by-one物理层发送模块，所述V-by-one物理层发送模块接收V-by-one信号协议层编码模块输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试，其中V-by-one物理层发送模块还包括高速串化器和串化速率配置单元。

本发明的另一面还提供了一种基于FPGA的V-by-one信号产生方法，其特征在于；包括以下步骤：

步骤(1)：提供一AXI Lite并行图像参数接收模块，AXI Stream并行图像数据接收模块，图像数据存储管理模块，图像时序生成模块，V-by-one信号协议层编码模块和V-by-one物理层发送模块；

步骤(2)：通过AXI Lite并行图像参数接收模块接收根据V-by-one模组的类型设置的寄存器配置参数；以及AXI Stream并行图像数据接收模块根据V-by-one模组类型的图像数据并解码成RGB数据；

步骤(3)：通过图像时序生成模块接收AXI Lite并行图像参数接收模块接收到的对应V-by-one模组分辨率类型的寄存器生成时序控制信号；

步骤(4)：通过图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及根据收AXI Lite并行图像参数接收模块接收到的切图指令和图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块；

步骤(5)：V-by-one信号协议层编码模块将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包；

步骤(6)：通过V-by-one物理层发送模块接收V-by-one信号协议层编码模块输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试。

本发明具有以下有益效果：1、本发明所有功能都在一片FPGA内实现，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，提升企业的生产效率及产品合格率。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1为本发明提供的一种基于FPGA的V-by-one信号产生装置的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

参照图1所示，本发明一种基于FPGA的V-by-one信号产生装置，包括AXI Lite并行图像参数接收模块1，其中AXI Lite并行图像参数接收模块1接收V-by-one模组7的寄存器配置参数；AXI Stream并行图像数据接收模块2，其中AXI Stream并行图像数据接收模块2根据V-by-one模组7类型的图像数据解码成RGB数据，并完成V-by-one模组显示图像画面测试。本发明所有功能都在一片FPGA内实现，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，提升企业的生产效率及产品合格率。

本发明一优选而非限制的实施例中，还包括图像时序生成模块4，其中图像时序生成模块4接收AXI Lite并行图像参数接收模块1接收到的对应V-by-one模组分辨率类型的寄存器配置参数生成时序控制信号。

本发明一优选而非限制的实施例中，还包括图像数据存储管理模块3，其中图像数据存储管理模块3接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXI Lite并行图像参数接收模块1接收到的切图指令，根据图像时序生成模块4输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块5。

本发明一优选而非限制的实施例中，V-by-one信号协议层编码模块5将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包，进一优选，还包括V-by-one物理层发送模块6，其中V-by-one物理层发送模块6接收V-by-one信号协议层编码模块5输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试，其中V-by-one物理层发送模块还包括高速串化器8和串化速率配置单元9，以及图1中，标记101为本发明中提到的FPGA。

本发明还提供了一种基于FPGA的V-by-one信号产生方法，包括以下步骤：

步骤(1)：提供一AXI Lite并行图像参数接收模块，AXI Stream并行图像数据接收模块，图像数据存储管理模块，图像时序生成模块，V-by-one信号协议层编码模块和V-by-one物理层发送模块；

步骤(2)：通过AXI Lite并行图像参数接收模块接收根据V-by-one模组的类型设置的寄存器配置参数；以及AXI Stream并行图像数据接收模块根据V-by-one模组类型的图像数据并解码成RGB数据；

步骤(3)：通过图像时序生成模块接收AXI Lite并行图像参数接收模块接收到的对应V-by-one模组分辨率类型的寄存器生成时序控制信号；

步骤(4)：通过图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及根据收AXI Lite并行图像参数接收模块接收到的切图指令和图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块；

步骤(5)：V-by-one信号协议层编码模块将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包；

步骤(6)：通过V-by-one物理层发送模块接收V-by-one信号协议层编码模块输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试。

本发明实现了所有功能都在一片FPGA内，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，提升企业的生产效率及产品合格率。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (2)

1.一种基于FPGA的V-by-one信号产生装置，其特征在于，包括AXI Lite并行图像参数接收模块，所述AXI Lite并行图像参数接收模块接收V-by-one模组的寄存器配置参数；AXIStream并行图像数据接收模块，所述AXI Stream并行图像数据接收模块根据V-by-one模组类型的图像数据解码成RGB数据，并完成V-by-one模组显示图像的画面测试，还包括图像时序生成模块，所述图像时序生成模块接收AXI Lite并行图像参数接收模块接收到的对应V-by-one模组分辨率类型的寄存器配置参数生成时序控制信号，还包括图像数据存储管理模块，所述图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXI Lite并行图像参数接收模块接收到的切图指令，根据图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块，所述V-by-one信号协议层编码模块将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包，还包括V-by-one物理层发送模块，所述V-by-one物理层发送模块接收V-by-one信号协议层编码模块输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试，其中V-by-one物理层发送模块还包括高速串化器和串化速率配置单元。

2.一种基于FPGA的V-by-one信号产生方法，其特征在于；包括以下步骤：

步骤(1)：提供一AXI Lite并行图像参数接收模块，AXI Stream并行图像数据接收模块，图像数据存储管理模块，图像时序生成模块，V-by-one信号协议层编码模块和V-by-one物理层发送模块；

步骤(2)：通过AXI Lite并行图像参数接收模块接收根据V-by-one模组的类型设置的寄存器配置参数；以及AXI Stream并行图像数据接收模块根据V-by-one模组类型的图像数据并解码成RGB数据；

步骤(3)：通过图像时序生成模块接收AXI Lite并行图像参数接收模块接收到的对应V-by-one模组分辨率类型的寄存器生成时序控制信号；

步骤(4)：通过图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及根据收AXI Lite并行图像参数接收模块接收到的切图指令和图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给V-by-one信号协议层编码模块；

步骤(5)：V-by-one信号协议层编码模块将接收到的RGB数据和时序控制信号编码成V-by-one协议格式的数据包；

步骤(6)：通过V-by-one物理层发送模块接收V-by-one信号协议层编码模块输出的V-by-one协议格式的数据包，并生成速率匹配的V-by-one串行信号，完成V-by-one模组显示图像画面测试。

Images