JP2015075770A - 映像処理装置、映像処理装置を含む電子装置、及び、映像処理方法 - Google Patents

Abstract

【課題】 映像処理に必要な時間を短縮し、かつ、映像処理における誤作動を防止する映像処理装置を提供する。
【解決手段】 映像処理装置１００は、判定部１２０、映像処理部１４０及びグラフィックメモリ１６０を含む。判定部１２０は、入力される入力映像が動画であるかあるいは静止映像であるかを判定する。映像処理部１４０は、判定部１２０の判定結果が入力映像は動画であるということを示す場合、入力映像の全フレームを映像処理する。また、映像処理部１４０は、判定部１２０の判定結果が入力映像は静止映像であるということを示す場合、入力映像の一部フレームを映像処理し、第１映像データとして出力する。グラフィックメモリ１６０には、静止映像に対する第１映像データのみ保存する。これにより、動画を処理するときメモリへのアクセスを行わないため、映像処理に必要な時間を短縮することができる
【選択図】 図１

Description

本発明は、映像処理装置、映像処理装置を含む電子装置及び映像処理方法に係り、特に、映像処理に必要と電力を減らしたり、映像処理に所要する時間を短縮させたり、あるいは映像処理による誤作動を防止したりすることができる映像処理装置、映像処理装置を含む電子装置及び映像処理方法に関する。

映像が生活全般にわたって使用されるにつれ、映像処理に所要する時間及び電力を最小化するための方法が論議されている。また、映像処理装置が多様な電子装置に結合されることにより、映像処理装置の動作が電子装置の他の機能に影響を及ぼす確率が高くなっている。

特開２０１３−２１３８５９号公報

本発明が解決しようとする課題は、映像処理に所要する電力を減らしたり、映像処理に所要する時間を短縮させたり、あるいは、映像処理における誤作動を防止することができる映像処理装置、映像処理装置を含む電子装置及び映像処理方法を提供するところにある。

本発明の映像処理装置は、入力される外部クロックと別個である内部クロックに同期され入力される入力映像が動画であるかあるいは静止映像であるかということを判定し該判定結果を出力する判定部と、判定結果が入力映像は静止映像であるということを示す場合、入力映像の一部フレームを映像処理し第１映像データとして出力する映像処理部と、第１映像データを保存するグラフィックメモリと、を含む。

本発明の映像処理装置は、入力される入力映像が動画であるかあるいは静止映像であるかということを判定し該判定結果を生成する判定部と、判定結果に応答し第１制御信号を出力する制御部と、第１制御信号に応答し入力映像の一部フレームを映像処理し第１映像データとして出力するかあるいは入力映像の全フレームを映像処理し第２映像データとして出力する映像処理部と、第１制御信号に応答し第１映像データ及び第２映像データのうち第１映像データを保存するグラフィックメモリと、第１制御信号に応答しグラフィックメモリに保存された第１映像データ及びグラフィックメモリに保存されていない第２映像データのうちいずれか一つを入力映像に係わる出力データとして出力する出力部と、を含む。

本明の映像処理装置は、入力される入力映像が動画であるかあるいは静止映像であるかということを判定し該判定結果を生成する判定部と、判定結果に応答し入力映像が動画である場合と入力映像が静止映像である場合とによって映像処理するフレームの個数を異ならせる映像処理部と、判定結果に応答し入力映像が動画である場合と入力映像が静止映像である場合とによって映像処理部によって映像処理された結果の保存状態を異ならせるグラフィックメモリと、を含み、入力映像が動画である場合と入力映像が静止映像である場合とによって入力映像を出力データとして出力するのに所要する電力を異ならせて使用する。

本発明の電子装置は、送信部及び受信部を制御する通信プロセッサ（communication processor）と、電子装置に含まれる機能ブロックの動作を制御するアプリケーションプロセッサと、電子装置に含まれる機能ブロックの一つとしてアプリケーションプロセッサッサの制御によって入力される入力映像を出力データとして処理するディスプレイドライバＩＣ（integrated circuit）がインターコネクタに連結されるシステムオンチップと、出力データをディスプレイするディスプレイ装置と、を含む。本発明の電子装置が備えるディスプレイドライバＩＣは、アプリケーションプロセッサの動作クロックと別個である内部クロックに同期され、入力される入力映像が動画であるかあるいは静止映像であるかということを判定し、該判定結果を出力する判定部と、判定結果に応答し、入力映像が動画である場合と、入力映像が静止映像である場合とによって映像処理するフレームの個数を異ならせる映像処理部と、判定結果に応答し入力映像が動画である場合と入力映像が静止映像である場合とによって映像処理部によって映像処理された結果の保存状態を異ならせるグラフィックメモリと、判定結果に応答しグラフィックメモリに保存されたデータ、及びグラフィックメモリに保存されていないデータのうちいずれか一つを出力データとして出力する出力部と、を具備する。

本発明の映像処理方法は、入力される入力映像を駆動してディスプレイ装置に出力する映像処理装置の映像処理方法において入力映像の連続するフレームを比較し入力映像が動画であるかあるいは静止映像であるかということを判定する段階と、判定結果に応答し入力映像が動画である場合と入力映像が静止映像である場合とによって映像処理するフレームの個数を異にして映像処理を遂行する段階と、判定結果に応答し入力映像が動画である場合と入力映像が静止映像である場合とによって映像処理された結果の保存状態を異にしてグラフィックメモリに保存する段階と、を含む。

本発明の映像処理装置、映像処理装置を含む電子装置及び映像処理方法によれば、映像処理装置が静止映像及び動画を区分し、静止映像及び動画それぞれに最適化された処理を行うことができるという長所がある。

本発明の映像処理装置、映像処理装置を含む電子装置及び映像処理方法によれば、静止映像及び動画を区分し、映像処理装置が静止映像を処理するとき、映像処理を行わないか、あるいは任意個数のフレームのみ使用することにより、または、映像処理装置が動画を処理するとき、メモリへのアクセスを行わないことにより、動画及び静止映像の区分なしに、同一の処理に必要な電力を減らすことができるという長所がある。

本発明の映像処理装置、映像処理装置を含む電子装置及び映像処理方法によれば、映像処理装置が動画と静止映像とを区分して処理し、映像処理に所要する消費電流を減らすことにより、映像処理によるＥＭＩ（electromagnetic interference）現象を防止し、映像処理装置または映像処理装置を含む電子装置の誤作動を減らすことができるという長所がある。

本発明の映像処理装置、映像処理装置を含む電子装置及び映像処理方法によれば、映像処理装置が自主的に動画と静止映像とを区分して処理することにより、映像処理装置を制御するプロセッサが動画と静止映像とによる制御を行うために所要するロードを減らし、映像処理に所要する時間を短縮させることができるという長所がある。

一実施形態による映像処理装置を示す図面である。 映像処理部の動作について説明するための図面である。 映像処理部の動作について説明するための図面である。 図１の判定部の一実施形態を示す図面である。 図４の第２比較値が保存される空間に係わる例を示す図面である。 図４の第１比較部の一例を示す図面である。 各フレームの表現値に係わる例を示す図面である。 各フレームの表現値に係わる例を示す図面である。 各フレームの表現値に係わる例を示す図面である。 各フレームの表現値に係わる例を示す図面である。 図４の第１比較値及び第２比較値による判定結果に係わる例を示す図面である。 図４の第１比較値及び第２比較値による判定結果に係わる例を示す図面である。 図４の第１比較値及び第２比較値による判定結果に係わる例を示す図面である。 図１２の臨時判定結果によって、図１の映像処理装置が動作する一実施形態を示す図面である。 図４の第２比較部の動作の一実施形態を示すタイミング図である。 図４の判定部の動作の一実施形態を示すタイミング図である。 図４のｉ−１番目フレームが動画である場合の処理に係わる一実施形態を示す図面である。 図４のｉ−１番目フレームが動画である場合の処理に係わる一実施形態を示す図面である。 図４のｉ−１番目フレームが動画である場合の処理に係わる一実施形態を示す図面である。 図１６Ａの動作を遂行する図１の映像処理装置の例を示す図面である。 図１６Ａの動作を遂行する図１の映像処理装置の例を示す図面である。 図１６Ｂまたは図１６Ｃの動作を遂行する図１の映像処理装置の例を示す図面である。 図１のグラフィックメモリが、第１映像データをリフレッシュする動作の一実施形態を示す図面である。 図１のグラフィックメモリが、第１映像データをリフレッシュする動作の一実施形態を示す図面である。 図１のグラフィックメモリの一実施形態を示す図面である。 出力部をさらに具備する図１の映像処理装置の例を示す図面である。 図１の映像処理装置を機能的に示す図面である。 図１の映像処理装置を機能的に示す図面である。 他の実施形態による映像処理装置を示す図面である。 映像処理装置の他の実施形態を示す図面である。 映像処理装置のさらに他の実施形態を示す図面である。 映像処理装置の動作の例を示すタイミング図である。 映像処理装置の動作の例を示すタイミング図である。 一実施形態による映像処理方法を示すフローチャートである。 図３０の入力映像が静止映像であるか否かということを判定する段階の例を示すフローチャートである。 図３０の入力映像が静止映像であるか否かということを判定する段階の例を示すフローチャートである。 図３０の入力映像が静止映像であるか否かということを判定する段階の例を示すフローチャートである。 図３０の入力映像が静止映像であるか否かということを判定する段階の例を示すフローチャートである。 異なる実施形態による映像処理方法を示すフローチャートである。 異なる実施形態による映像処理方法を示すフローチャートである。 一実施形態による電子装置を示す図面である。 一実施形態による電子装置を示す図面である。 一実施形態による電子装置を示す図面である。 一実施形態による電子装置を示す図面である。 一実施形態による電子装置を示す図面である。

以下、添付図面を参照し、実施形態について詳細に説明する。実施形態は、当業者に本発明についてさらに完全に説明するために提供されるものである。本開示は、多様な変更を加えることができ、さまざまな形態を有することができるが、特定実施形態を図面に例示して詳細に説明する。しかし、それは、特定の開示形態について限定するものではなく、発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むものであると理解されなければならない。各図面について説明しながら、類似した参照符号を、類似した構成要素について使用する。添付された図面において、構造物の寸法は、実施形態の明確性を期するために、実際より拡大されているか、あるいは縮小されて図示されている。

本開示で使用した用語は、ただ特定の実施形態について説明するために使用されたものに過ぎず、本発明を限定する意図ではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本開示において、「含む」または「有する」というような用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはそれらの組み合わせが存在するということを指定するものであり、一つまたはそれ以上の他の特徴、数字、段階、動作、構成要素、部分品、またはそれらの組み合わせの存在または付加の可能性をあらかじめ排除するものではないと理解されなければならない。

異なって定義されない限り、技術的または科学的な用語を含め、ここで使用される全ての用語は、本開示が属する技術分野で当業者によって一般的に理解されるところと同一の意味を有する。一般的に使用される事前に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈されなければならず、本開示において明白に定義するものではない限り、理想的な意味、あるいは過度に形式的な意味に解釈されるものではない。

（一実施形態）
図１は、一実施形態による映像処理装置を示す図面である。図１を参照すれば、一実施形態による映像処理装置１００は、判定部１２０、映像処理部１４０及びグラフィックメモリ１６０を含んでもよい。判定部１２０は、映像処理装置１００に入力される入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定し、該判定結果ＸＲＳＴを出力する。判定部１２０が、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定する具体的な方法については後述する。

判定部１２０は、入力される外部クロックＣＬＫ＿ｅｘと別個である内部クロックＣＬＫ＿ｉｎに同期され、の判定動作を遂行することができる。例えば、外部クロックＣＬＫ＿ｅｘは、映像処理装置１００が含まれる装置またはシステムの動作クロックでもある。例えば、外部クロックＣＬＫ＿ｅｘは、映像処理装置１００が含まれる装置またはシステムのアプリケーションプロセッサの動作クロックでもある。内部クロックＣＬＫ＿ｉｎは、映像処理装置１００の動作クロックでもある。例えば、内部クロックＣＬＫ＿ｉｎは、映像処理装置１００の出力がディスプレイされるディスプレイ装置において、ディスプレイ動作を遂行するのに適応的なクロックでもある。例えば、内部クロックＣＬＫ＿ｉｎは、ディスプレイ装置でディスプレイされるフレーム（ディスプレイデータ）の垂直位置を決定する垂直同期信号（Ｖｓｙｎｃ：vertical synchronization signal）、または水平位置を決定する水平同期信号（Ｈｓｙｎｃ：horizontal synchronization signal）と同一周期を有するクロックでもある。内部クロックＣＬＫ＿ｉｎは、外部クロックＣＬＫ＿ｅｘに同期されないこともある。

判定結果ＸＲＳＴは、映像処理部１４０に伝送される。映像処理部１４０は、判定結果ＸＲＳＴに応答し、静止映像ＳＩＭＧと動画ＭＩＭＧとに対する映像処理を異ならせる。
図２及び図３は、それぞれ、映像処理部の動作について説明するための図面である。図２を参照すれば、映像処理部１４０は、静止映像ＳＩＭＧについては、フレームＦＲＭ１〜ＦＲＭｎのうち一部フレームＦＲＭ＃に対する映像処理のみを行う一方、動画ＭＩＭＧについては、静止映像ＳＩＭＧに対して映像処理を行うように設定されたフレームの個数よりさらに多くのフレームに対して映像処理を行うことができる。例えば、映像処理部１４０は、動画ＭＩＭＧについては、全フレームＦＲＭ１〜ＦＲＭｍに対して映像処理を行うことができる。図３を参照すれば、映像処理部１４０は、例えば、静止映像ＳＩＭＧの最初のフレームＦＲＭ１に限って映像処理を行うことができる。

ただし、それに限定されるものではない。映像処理装置１００の動作スキーム（scheme）または動作タイミングによって、映像処理部１４０は、静止映像ＳＩＭＧの最初のフレームＦＲＭ１ではない、他のフレームに対する映像処理を行うこともできる。例えば、判定部１２０が、入力される入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定するのに所要する時間が、映像処理部１４０が、それぞれのフレームに対する映像処理を行うのに所要する時間より長ければ、映像処理部１４０は、静止映像ＳＩＭＧの２番目のフレームまたはそれ以降のフレームに対する映像処理を行うこともできる。または、映像処理部１４０は、静止映像ＳＩＭＧの１以上のフレームに対して映像処理を行うこともできる。

以下では、説明の便宜のために、別途に言及しない限り、映像処理部１４０が、静止映像ＳＩＭＧについては、最初のフレームに限って映像処理を行い、動画ＭＩＭＧについては、全フレームに対して映像処理を行うという例によって記述する。ただし、それによって、本開示の実施形態による映像処理装置が限定されるものではない。

映像処理部１４０は、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるので、静止映像ＳＩＭＧの任意フレームのみを映像処理する場合、静止映像ＳＩＭＧの残りフレームは、映像処理部１４０の入力バッファ（図示せず）で受信されるだけである。

再び図１を参照すれば、映像処理部１４０は、静止映像ＳＩＭＧについては、フレームＦＲＭ１〜ＦＲＭｎのうち一部フレームＦＲＭ＃を、動画ＭＩＭＧについては、全フレームＦＲＭ１〜ＦＲＭｍを映像処理する。例えば、映像処理部１４０は、サンライト効果（sunlight effect）、フラッシュ効果（flash effect）、フィルムモード（film mode）、パニング（panning）またはシーンチェンジ（scene change）による映像の劣化を補正することができる。例えば、サンライト効果によって、映像に含まれた文字の鮮明度が低くなることがあるが、映像処理部１４０は、文字の鮮明度を補正する映像処理を行うことができる。映像処理部１４０は、のような映像処理を行い、静止映像ＳＩＭＧを、第１映像データＩＤＴＡ１として出力し、動画ＭＩＭＧを、第２映像データＩＤＴＡ２として出力する。

図１の映像処理装置１００は、グラフィックメモリ１６０を含んでもよい。最近のディスプレイ環境では、映像処理装置１００が処理しなければならない映像の量、及び映像の質が向上し、映像処理装置１００に入力されたり、あるいは映像処理装置１００から出力されたりするデータ量も増加している。それに対応するため、映像処理装置１００について、高速の駆動能が要求される。また、電子装置のモバイル化によって、低電力が要求されている。それによって、本開示の一実施形態による映像処理装置１００は、グラフィックメモリ１６０を内蔵することができる。

グラフィックメモリ１６０には、入力映像ＩＩＭＧが静止映像ＳＩＭＧの場合と、動画ＭＩＭＧの場合とによって、映像処理部１４０によって映像処理されたデータの保存状態を異ならせる。グラフィックメモリ１６０には、静止映像ＳＩＭＧに対応する第１映像データＩＤＴＡ１だけ保存される。グラフィックメモリ１６０での動作に係わるさらに詳細な説明は後述する。

図４は、図１の判定部の一実施形態を示す図面である。図１及び図４を参照すれば、一実施形態による映像処理装置１００の判定部１２０は、第１比較部１２２及び第２比較部１２４を含んでもよい。第１比較部１２２は、入力映像ＩＩＭＧの連続したフレームそれぞれに係わる表現値を比較し、第１比較値ＣＶＡＬ１を出力する。例えば、入力映像ＩＩＭＧの連続する任意の２フレームのうち先行して入力されたフレームを、（ｉ−１）番目のフレームＦＲＭｉ−１とし、次に入力されるフレームを、ｉ番目のフレームＦＲＭｉとすれば、それぞれ（ｉ−１）番目のフレームＦＲＭｉ−１及びｉ番目のフレームＦＲＭｉに係わる表現値は、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２とすることができる。

以下では、現在、判定部１２０で判定される対象になる、すなわち、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定する対象になる入力映像ＩＩＭＧのフレームを、ｉ番目のフレームＦＲＭｉとし、ｉ番目のフレームＦＲＭｉの直前の内部クロックＣＬＫ＿ｉｎでの判定結果ＸＲＳＴの対象になったフレームを、（ｉ−１）番目のフレームＦＲＭｉ−１とする。

図５Ａは、図４の第２比較値が保存される空間に係わる例を示す図面である。図５Ａを参照すれば、ｉ番目のフレームＦＲＭｉの直前の内部クロックＣＬＫ＿ｉｎで処理された（ｉ−１）番目のフレームＦＲＭｉ−１に係わる第２表現値ＲＶＡＬ２は、第１保存手段１２６に保存される。第１保存手段１２６は、レジスタまたはラッチのような小さいサイズの情報またはデータを保存する保存手段でもある。第１保存手段１２６は、（ｉ−１）番目のフレームＦＲＭｉ−１に係わる第２表現値ＲＶＡＬ２を出力し、ｉ番目のフレームＦＲＭｉに係わる第１表現値ＲＶＡＬ１でアップデートされる。

ただし、それに限定されるものではない。第１保存手段１２６は、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２をいずれも保存することができる大きさに具備され、第２表現値ＲＶＡＬ２を出力すると共に、第１表現値ＲＶＡＬ１を保存することもできる。第１保存手段１２６は、判定部１２０に含まれるか、あるいは判定部１２０の外部に具備される。図４及び図５Ａは、第１表現値ＲＶＡＬ１が第１比較部１２２の外部から入力されるように図示されているが、それに限定されるものではない。図５Ｂに図示されているように、第１比較部１２２は、表現値算出部１２２＿２を具備し、受信されるｉ番目のフレームＦＲＭｉから、第１表現値ＲＶＡＬ１を算出することもできる。例えば、表現値算出部１２２＿２は、ｉ番目のフレームＦＲＭｉについて、後述されるチェックサム（ｃｈｅｃｋ ｓｕｍ）、データ和（ｄａｔａ ｓｕｍ）、データヒストグラム（ｄａｔａ ｈｉｓｏｔｇｒａｍ）及びランダムアドレスデータ（ｒａｎｄｏｍ ａｄｄｒｅｓｓ ｄａｔａ）のうち少なくとも一つを算出し、第１表現値ＲＶＡＬ１として処理することができる。

再び図１及び図４を参照すれば、第１比較部１２２は、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２を比較し、第１比較値ＣＶＡＬ１を生成する。例えば、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であれば、第１比較部１２２は、第１論理（例えば、論理ハイＨ）の第１比較値ＣＶＡＬ１を生成し、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが異なっていれば、第１比較部１２２は、第２論理、例えば、論理ローＬの第１比較値ＣＶＡＬ１を生成することができる。

第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるチェックサム、データ和、データヒストグラム及びランダムアドレスデータのうち少なくとも一つ以上を示す値でもある。
図６ないし図９は、それぞれ各フレームの表現値に係わる例を示す図面である。図６を参照すれば、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるチェックサムＣＳ１、ＣＳ２、…、ＣＳｘでもある。チェックサムＣＳ１、ＣＳ２、…、ＣＳｘは、データのエラー検出方式の一形態であり、入力映像ＩＩＭＧの入力が正しくなされたかということを確認するため、入力映像ＩＩＭＧのフレームの各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘ以前までの値（信号値またはデータ値）を全て合わせた和を示す。チェックサムＣＳ１、ＣＳ２、…、ＣＳｘは、入力映像ＩＩＭＧと共に入力される。または、チェックサムＣＳ１、ＣＳ２、…、ＣＳｘは、水平同期信号に応答し、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘに対する処理が行われた後で計算される。

例えば、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘに係わるチェックサムＣＳ１、ＣＳ２、…、ＣＳｘでもある。その場合、ｉ番目のフレームＦＲＭｉの２列目のラインＬＩＮ２に係わるチェックサムＣＳ２は、ｉ番目のフレームＦＲＭｉの最初のラインＬＩＮ２及び２列目のラインＬＩＮ２の各データ値を合わせた値である。例えば、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１が、それぞれ１９２０列のラインを含んでいるならば（ｘ＝１９２０）、１９２０個のチェックサムＣＳ１、ＣＳ２、…、ＣＳｘが存在することができる。例えば、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘが、それぞれ１０８０ビットの大きさを有するとすれば、チェックサムＣＳ１、ＣＳ２、…、ＣＳｘは、それぞれ３ビットまたは２４ビットの大きさを有することができる。

図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘ別に、チェックサムＣＳ１、ＣＳ２、…、ＣＳｘを比較し、任意のラインに係わるチェックサムが異なる場合、第１比較値ＣＶＡＬ１を論理ローＬに生成することができる。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘに係わるチェックサムＣＳ１、ＣＳ２、…、ＣＳｘがいずれも同一である場合、第１比較値ＣＶＡＬ１を論理ハイＨに生成することができる。チェックサムＣＳ１、ＣＳ２、…、ＣＳｘの大きさは、各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘのデータの大きさより小さいので、第１比較値ＣＶＡＬ１の生成のために割り当てられるリソースが少なくなる。従って、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるチェックサムＣＳ１、ＣＳ２、…、ＣＳｘの比較によって、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１が同一ではない場合を、小リソースと判別することができる。

図７を参照すれば、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるデータ和ＤＳｉ、ＤＳｉ−１でもある。ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるデータ和ＤＳｉ、ＤＳｉ−１は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘに係わる図６のチェックサムＣＳ１、ＣＳ２、…、ＣＳｘの計算が完了した後、各ラインＬＩＮ１、ＬＩＮ２、…、ＬＩＮｘに係わるチェックサムＣＳ１、ＣＳ２、…、ＣＳｘを合わせて算出される。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のデータ和ＤＳｉ、ＤＳｉ−１を比較し、データ和ＤＳｉ、ＤＳｉ−１が異なる場合、第１比較値ＣＶＡＬ１を論理ローＬに生成することができる。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のデータ和ＤＳｉ、ＤＳｉ−１が同一である場合、第１比較値ＣＶＡＬ１を論理ハイＨに生成することができる。

図８を参照すれば、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるデータヒストグラムＤＨｉ、ＤＨｉ−１でもある。ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるデータヒストグラムＤＨｉ、ＤＨｉ−１は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１において、各階調に該当するピクセル値を有するピクセルの個数を示す。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のデータヒストグラムＤＨｉ、ＤＨｉ−１を比較し、データヒストグラムＤＨｉ、ＤＨｉ−１が異なる場合、第１比較値ＣＶＡＬ１を論理ローＬに生成することができる。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のデータヒストグラムＤＨｉ、ＤＨｉ−１が同一である場合、第１比較値ＣＶＡＬ１を論理ハイＨに生成することができる。

図９を参照すれば、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２は、それぞれｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるランダムアドレスデータＲＤｉ、ＲＤｉ−１でもある。ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わるランダムアドレスデータＲＤｉ、ＲＤｉ−１は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１における任意の座標（ａ、ｂ）、例えば、任意のピクセルに係わる座標（ａ、ｂ）に係わるピクセル値でもある。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のデータとランダムアドレスデータＲＤｉ、ＲＤｉ−１を比較し、ランダムアドレスデータＲＤｉ、ＲＤｉ−１が異なる場合、第１比較値ＣＶＡＬ１を論理ローＬに生成することができる。図４の判定部１２０は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１のランダムアドレスデータＲＤｉ、ＲＤｉ−１が同一である場合、第１比較値ＣＶＡＬ１を論理ハイＨに生成することができる。

再び図１及び図４を参照すれば、第１比較部１２２は、第１比較値ＣＶＡＬ１を、第２比較部１２４に伝達することができる。第２比較部１２４は、第１比較値ＣＶＡＬ１が第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるということ示す場合、例えば、第１比較値ＣＶＡＬ１を論理ハイＨとして入力される場合、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１が同一であるか否かということを比較し、第２比較値ＣＶＡＬ２を出力することができる。例えば、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であれば、第２比較部１２４は、第１論理（例えば、論理ハイＨ）の第２比較値ＣＶＡＬ２を生成し、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが異なっていれば、第２比較部１２４は、第２論理（例えば、論理ローＬ）の第２比較値ＣＶＡＬ２を生成することができる。ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の比較は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１の同一の各ピクセル（座標）に係わるピクセル値が同一であるか否かということによって判定される。

図１０ないし図１２は、それぞれ図４の第１比較値及び第２比較値による判定結果に係わる例を示す図面である。図１及び図１０を参照すれば、第２比較部１２４は、前述のように、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かを判定し、第２比較値ＣＶＡＬ２を生成する。判定結果ＸＲＳＴは、第２比較値ＣＶＡＬ２でもある。第２比較値ＣＶＡＬ２が論理ローＬ、すなわち、第２比較値ＣＶＡＬ２が、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１が同一ではないということを示す場合、判定結果ＸＲＳＴは、入力映像ＩＩＭＧが、動画ＭＩＭＧであるということを示す。または、第２比較値ＣＶＡＬ２が論理ハイＨ、すなわち、第２比較値ＣＶＡＬ２が、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１が同一であるということ示す場合、判定結果ＸＲＳＴは、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるということを示す。

図１及び図１１を参照すれば、第１比較部１２２は、前述のように、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるか否かを判定し、第１比較値ＣＶＡＬ１を生成する。判定結果ＸＲＳＴは、第１比較値ＣＶＡＬ１でもある。第１比較値ＣＶＡＬ１が論理ローＬ、すなわち、第１比較値ＣＶＡＬ１が、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一ではないということを示す場合、判定結果ＸＲＳＴは、入力映像ＩＩＭＧが、動画ＭＩＭＧであるということを示す。ただし、第１比較値ＣＶＡＬ１が、論理ハイＨ、すなわち、第１比較値ＣＶＡＬ１が、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２が同一であるということ示す場合、第１比較値ＣＶＡＬ１は、判定結果ＸＲＳＴとして処理されない。

図１及び図１２を参照すれば、第１比較部１２２が第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とを比較し、第１比較値ＣＶＡＬ１が第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるとする場合、例えば、論理ハイＨの第１比較値ＣＶＡＬ１を生成することができる。前述のように、その場合、第１比較値ＣＶＡＬ１は、第１比較値ＣＶＡＬ１が判定結果ＸＲＳＴとして処理されない。ただし、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一である場合、第１比較値ＣＶＡＬ１は、臨時判定結果ＸＲＳＴ＿ｔｅｍｐとして処理される。

図１３は、図１２の臨時判定結果によって、図１の映像処理装置が動作する一実施形態を示す図面である。図１２及び図１３を参照すれば、判定部１２０は、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一である場合、第１比較値ＣＶＡＬ１を臨時判定結果ＸＲＳＴ＿ｔｅｍｐにし、映像処理部１４０に伝送することができる。映像処理部１４０は、臨時判定結果ＸＲＳＴ＿ｔｅｍｐに応答し、入力映像ＩＩＭＧがまだ動画ＭＩＭＧであるか、あるいは静止映像ＳＩＭＧであるかということが判定されていない状態で、ｉ番目のフレームＦＲＭｉを映像処理し、グラフィックメモリ１６０に保存することができる。それによれば、判定部１２０が、判定結果ＸＲＳＴを生成するのに所要する時間が、映像処理部１４０で映像処理を行う時間、映像処理部１４０によって処理された第１映像データＩＤＴＡ１が、グラフィックメモリ１６０に保存される時間、または映像処理部１４０で映像処理を行う時間と、第１映像データＩＤＴＡ１がグラフィックメモリ１６０に保存される時間との和より長い場合、動作速度を速めることができる。

図１４は、図４の第２比較部の動作の一実施形態を示すタイミング図である。図４及び図１４を参照すれば、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であると判定されれば、その後、第２比較部１２４は、第１周期ＰＥＲ１の間、たとえば、第１比較値ＣＶＡＬ１が第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるということ示しているとしても、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かを比較しない。例えば、第１周期ＰＥＲ１は、入力映像ＩＩＭＧのフレームレートに対応する。

例えば、入力映像ＩＩＭＧが秒当たりｕ個のフレームを有するとすれば、第１周期ＰＥＲ１は、（ｉ＋１）番目のフレームＦＲＭｉ＋１−１から（ｉ＋ｕ−１）番目のフレームＦＲＭｉ＋ｕまでの（ｕ−１）個のフレームに係わる垂直同期信号の活性化区間に対応する。入力映像ＩＩＭＧの各フレームは、垂直同期信号に応答して処理される。すなわち、第２比較部１２４は、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であると判定されれば、その後、第１周期ＰＥＲ１の間、比較動作を行わず、ｉ番目のフレームＦＲＭｉに係わる第２比較値ＣＶＡＬ２を維持する。

その場合、ｉ番目のフレームＦＲＭｉに係わる第２比較値ＣＶＡＬ２は、第２比較部１２４に含まれもする任意の保存手段（図示せず）に保存され、（ｉ＋１）番目のフレーム（ＦＲＭｉ＋１）から（ｉ＋ｕ）番目のフレームＦＲＭｉ＋ｕまで、反復的に出力される。任意の保存手段は、レジスタまたはラッチなどによって具現される。第２比較部１２４は、ｉ番目のフレームＦＲＭｉに係わる第２比較値ＣＶＡＬ２の出力を維持する出力手段（図示せず）を含んでもよい。上述したように、第２比較部１２４が、静止映像ＳＩＭＧの特性を反映し、第１周期ＰＥＲ１の間、比較動作を行わないことにより、第２比較部１２４の比較動作に所要する消費電流または消費電力を減らすことができる。

図１５は、図４の判定部の動作の一実施形態を示すタイミング図である。図４及び図１５を参照すれば、ｉ番目のフレームＦＲＭｉに係わる判定結果ＸＲＳＴが入力映像ＩＩＭＧは動画ＭＩＭＧであるということを示す場合、判定部１２０は、動画ＭＩＭＧについて設定された最小フレーム単位ＬＦＵに対応する第２周期ＰＥＲ２の間、入力映像ＩＩＭＧが、動画ＭＩＭＧであるか、あるいは静止映像ＳＩＭＧであるかということを判定しない。例えば、第１比較部１２２が、論理ローＬの第１比較値ＣＶＡＬ１を生成するか、あるいは第２比較部１２４が論理ローＬの第２比較値ＣＶＡＬ２を生成する場合、第１比較部１２２または第２比較部１２４は、第２周期ＰＥＲ２の間、入力映像ＩＩＭＧが動画ＭＩＭＧであるか、あるいは静止映像ＳＩＭＧであるかということを判定しない。

例えば、最小フレーム単位ＬＦＵが、ｊ個のフレームに設定されているならば、第２周期ＰＥＲ２は、（ｉ＋１）番目のフレームＦＲＭｉ＋１から（ｉ＋ｊ−１）番目のフレームＦＲＭｉ＋ｊ−１までの（ｊ−１）個のフレームに係わる垂直同期信号の活性化区間に対応する。動画ＭＩＭＧのフォーマット特性上、任意個数の連続したフレームが同一でもある。最小フレーム単位ＬＦＵは、そのような動画ＭＩＭＧの特性を反映して設定される。例えば、映像処理装置１００のフレームレートが６０ｆｐｓであるならば、最小フレーム単位ＬＦＵは、１５個のフレームまたは３０個のフレームに設定される。

第１比較部１２２または第２比較部１２４、すなわち、判定部１２０は、第２周期ＰＥＲ２の間、入力映像ＩＩＭＧが動画ＭＩＭＧであるか、あるいは静止映像ＳＩＭＧであるかということを判定せず、同一論理レベルの第１比較値ＣＶＡＬ１または第２比較値ＣＶＡＬ２、すなわち、判定結果ＸＲＳＴを出力することができる。その場合、ｉ番目のフレームＦＲＭｉに係わる判定結果ＸＲＳＴは、判定部１２０に含まれる任意の保存手段（図示せず）に保存され、（ｉ＋１）番目のフレームＦＲＭｉ＋１から（ｉ＋ｊ−１）番目のフレームＦＲＭｉ＋ｊ−１まで、反復的に出力される。任意の保存手段は、レジスタまたはラッチなどによって具現される。または、判定部１２０は、ｉ番目のフレームＦＲＭｉに係わる判定結果ＸＲＳＴの出力を維持することができる出力手段（図示せず）を含んでもよい。判定部１２０が動画ＭＩＭＧの特性を反映し、第２周期ＰＥＲ２の間、判定動作を遂行しないことにより、判定部１２０の判定動作に所要する消費電力を減らすことができる。

再び図１及び図４を参照すれば、前述のように、第２比較部１２４は、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かということを判定する。例えば、（ｉ−１）番目のフレームＦＲＭｉ−１は、グラフィックメモリ１６０に保存された第１映像データＩＤＴＡ１がスキャンされ、第２比較部１２４に入力される。

（ｉ−１）番目のフレームＦＲＭｉ−１が、静止映像ＳＩＭＧのフレームである場合、映像処理部１４０は、（ｉ−１）番目のフレームＦＲＭｉ−１を映像処理し、（ｉ−１）番目のフレームＦＲＭｉ−１に対応する第１映像データＩＤＴＡ１として出力する。（ｉ−１）番目のフレームＦＲＭｉ−１に対応する第１映像データＩＤＴＡ１は、グラフィックメモリ１６０に保存される。（ｉ−１）番目のフレームＦＲＭｉ−１が動画ＭＩＭＧのフレームである場合、映像処理部１４０は、（ｉ−１）番目のフレームＦＲＭｉ−１を映像処理し、（ｉ−１）番目のフレームＦＲＭｉ−１に対応する第２映像データＩＤＴＡ２として出力する。前述のように、第２映像データＩＤＴＡ２は、グラフィックメモリ１６０に保存されない。

図１６Ａは、図４の（ｉ−１）番目のフレームが動画である場合の処理に係わる一実施形態を示す図面である。図１、図４及び図１６Ａを参照すれば、判定結果ＸＲＳＴが、入力映像ＩＩＭＧは静止映像ＳＩＭＧであるということを示していて、動画ＭＩＭＧであるということを示すように変わる場合、例えば、判定結果ＸＲＳＴが、論理ハイＨから論理ローＬに遷移される場合、グラフィックメモリ１６０は、メモリリセット信号ＭＲＥＳの活性化に応答してリセットされる。それにより、グラフィックメモリ１６０に保存された第１映像データＩＤＴＡ１が削除される。

上述した例のように、入力映像ＩＩＭＧが動画ＭＩＭＧである区間の間、第１比較値ＣＶＡＬ１が論理ローＬに出力され、論理ローＬの第１比較値ＣＶＡＬ１に応答し、第２比較部１２４は、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かということを判定しない。ところで、グラフィックメモリ１６０がリセットされた後、ｉ番目のフレームＦＲＭｉに係わる第１比較値ＣＶＡＬ１が論理ハイＨに出力されれば、第２比較部１２４は、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かということを判定せず、論理ハイＨの第２比較値ＣＶＡＬ２を出力することができる。

それにより、ｉ番目のフレームＦＲＭｉは、静止映像ＳＩＭＧに係わるフレームとして処理される。従って、ｉ番目のフレームＦＲＭｉに係わる第１映像データＩＤＴＡ１は、グラフィックメモリ１６０に保存される。従って、たとえグラフィックメモリ１６０が、リセットによって、ｉ番目のフレームＦＲＭｉに係わる正確な判定結果ＸＲＳＴを生成することができないとしても、（ｉ＋１）番目のフレームＦＲＭｉ＋１からは、正確な判定結果ＸＲＳＴを生成することができる。

または、図１２で説明したように、第１比較値ＣＶＡＬ１が、臨時判定結果ＸＲＳＴ＿ｔｅｍｐとして映像処理部１４０に伝送されることにより、いったんｉ番目のフレームＦＲＭｉについて映像処理された第１映像データＩＤＴＡ１が、グラフィックメモリ１６０に保存される。その場合、それにより、第２比較部１２４は、ｉ番目のフレームＦＲＭｉ、及びグラフィックメモリ１６０からスキャンされたｉ番目のフレームＦＲＭｉに係わる第１映像データＩＤＴＡ１を比較することにより、論理ハイＨの第２比較値ＣＶＡＬ２を出力する。同様に、ｉ番目のフレームＦＲＭｉに係わる正確な判定結果ＸＲＳＴを生成することができないとしても、（ｉ＋１）番目のフレームＦＲＭｉ＋１からは、正確な判定結果ＸＲＳＴを生成することができる。

ただし、ｉ番目のフレームＦＲＭｉに係わる正確な判定結果ＸＲＳＴを生成することができないとしても、映像処理装置１００の信頼度または消耗する電力に影響を及ぼさない。具体的には、ｉ番目のフレームＦＲＭｉが、静止映像ＳＩＭＧに係わるフレームであるか、あるいは動画ＭＩＭＧに係わるフレームであるかということが判定されないとしても、ｉ番目のフレームＦＲＭｉが、静止映像ＳＩＭＧに係わるフレームであるならば、映像処理部１４０によって映像処理され、グラフィックメモリ１６０に保存されたので、結果的には、消費電力の増加なしに処理されるためである。また、１つのフレーム処理に係わる電力だけが増加するので、ｉ番目のフレームＦＲＭｉが、静止映像ＳＩＭＧに係わるフレームであるか、あるいは動画ＭＩＭＧに係わるフレームであるかということが判定されないとしても、ｉ番目のフレームＦＲＭｉが、静止映像ＳＩＭＧに係わるフレームであるならば、映像処理部１４０によって映像処理され、グラフィックメモリ１６０に保存されたので、結果的には、１つのフレームに係わるグラフィックメモリ１６０への保存に所要する電力だけが消費されただけである。それにより、判定部１２０は、動画ＭＩＭＧに係わるフレームが、グラフィックメモリ１６０に保存されない場合にも、判定結果ＸＲＳＴを生成することができる。

図１６Ａでは、判定結果ＸＲＳＴが、論理ハイＨから論理ローＬに遷移される場合、グラフィックメモリ１６０がリセットされる例を図示した。ただし、それに限定されるものではない。判定結果ＸＲＳＴが、論理ハイＨから論理ローＬに遷移されても、グラフィックメモリ１６０がリセットされないことがある。その代わり、図１６Ｂまたは図１６Ｃに図示されているように、判定結果ＸＲＳＴが、論理ハイＨから論理ローＬに遷移されても、第１映像データＩＤＴＡ１を維持していて、ｉ番目のフレームＦＲＭｉに係わる第１比較値ＣＶＡＬ１が論理ハイＨに出力され、第２比較部１２４への第１映像データＩＤＴＡ１の伝送が要請される場合、グラフィックメモリ１６０は、当該要請ＲＥＱ１を無視するか、あるいは当該要請ＲＥＱ１について、ヌル（null）値でもって応答ＲＳＰを行うこともできる。

図１７Ａ及び図１７Ｂは、それぞれ図１６Ａの動作を遂行する図１の映像処理装置の例を示す図面である。まず、図１、図１６Ａ及び図１７Ａを参照すれば、映像処理装置１００が、入力映像ＩＩＭＧが、静止映像ＳＩＭＧから動画ＭＩＭＧに変わる場合、例えば、判定結果ＸＲＳＴの論理レベルが、論理ハイＨから論理ローＬに遷移される場合、グラフィックメモリ１６０をリセットするので、判定結果ＸＲＳＴの保存が要求される。判定部１２０は、判定結果ＸＲＳＴを保存するための第２保存手段１２８をさらに含んでもよい。ただし、それに限定されるものではない。第２保存手段１２８は、判定部１２０の外部に具備されもする。第２保存手段１２８は、レジスタまたはラッチなどによって具現される。

判定部１２０は、第２保存手段１２８に保存された判定結果、例えば、（ｉ−１）番目のフレームＦＲＭｉ−１に係わる判定結果ＸＲＳＴと、ｉ番目のフレームＦＲＭｉに係わる判定結果とを比較し、両者が同一である場合、メモリリセット信号ＭＲＥＳを活性化することができる。前述のように、グラフィックメモリ１６０は、メモリリセット信号ＭＲＥＳの活性化に応答し、グラフィックメモリ１６０に保存された第１映像データＩＤＴＡ１を削除することができる。

次に、図１、図１６Ａ及び図１７Ｂを参照すれば、図１７Ａと異なり、判定結果ＸＲＳＴは、グラフィックメモリ１６０に保存される。判定部１２０は、判定結果ＸＲＳＴをグラフィックメモリ１６０に伝送することができる。グラフィックメモリ１６０は、第１映像データＩＤＴＡ１が保存されるメモリセルアレイ１６２、及びメモリセルアレイ１６２への保存及びスキャンを制御する制御ロジック１６４を具備することができる。図１７Ｂは、判定結果ＸＲＳＴが、グラフィックメモリ１６０のメモリセルアレイ１６２の任意領域に保存されるように図示されている。

ただし、それに限定されるものではない。判定結果ＸＲＳＴは、制御ロジック１６４の任意領域に保存されもする。制御ロジック１６４は、判定結果、例えば、（ｉ−１）番目のフレームＦＲＭｉ−１に係わる判定結果ＸＲＳＴと、ｉ番目のフレームＦＲＭｉに係わる判定結果とを比較し、両者が同一である場合、メモリリセット信号ＭＲＥＳを活性化し、メモリセルアレイ１６２に印加することにより、保存された第１映像データＩＤＴＡ１を削除することができる。

図１８は、図１６Ｂまたは図１６Ｃの動作を遂行する図１の映像処理装置の例を示す図面である。まず、図１、図４、図１６Ｂまたは図１６Ｃ、及び図１８を参照すれば、映像処理装置１００が、入力映像ＩＩＭＧが静止映像ＳＩＭＧから動画ＭＩＭＧに変わった後、例えば、判定結果ＸＲＳＴの論理レベルが、論理ハイＨから論理ローＬに遷移された後、ｉ番目のフレームＦＲＭｉに係わる第１比較値ＣＶＡＬ１が、論理ハイＨに生成される。その場合、第２比較部１２４において、第１映像データＩＤＴＡ１が要求されるので、グラフィックメモリ１６０に、第１映像データＩＤＴＡ１に係わるスキャン要請ＲＥＱ１が印加される。図１８は、スキャン要請ＲＥＱ１が、判定部１２０から、すぐにグラフィックメモリ１６０に印加されるように図示されているが、それに限定されるものではない。スキャン要請ＲＥＱ１は、映像処理装置１００の制御部１９０（図２５）のような別途の制御ロジックにより、グラフィックメモリ１６０に印加されもする。

グラフィックメモリ１６０は、上述したようなスキャン要請ＲＥＱ１を無視するか、あるいはスキャン要請ＲＥＱ１に係わる応答ＲＳＰとして、ヌル値を判定部１２０または第２比較部１２４に伝送することができる。ただし、このようなスキャン要請ＲＥＱ１は、他の状況でのグラフィックメモリ１６０に係わるノーマルスキャン要請と異なり、判定結果ＸＲＳＴの論理レベルが、論理ハイＨから論理ローＬに遷移された後、判定部１２０または第２比較部１２４への伝送が要求される、最初に印加されるスキャン要請ＲＥＱ１に限る。グラフィックメモリ１６０は、上述したようなスキャン要請ＲＥＱ１後のノーマルスキャン要請については、正常なスキャン動作を遂行することができる。スキャン要請がノーマルスキャン要請であるか否かという区別のために、スキャン要請ＲＥＱ１にタグなどを付加することもできる。

グラフィックメモリ１６０は、図１７Ｂのように、第１映像データＩＤＴＡ１が保存されるメモリセルアレイ１６２、並びにメモリセルアレイ１６２への保存及びスキャンを制御する制御ロジック１６４を具備することができる。スキャン要請ＲＥＱ１に係わる応答ＲＳＰは、制御ロジック１６４によって生成される。そして、グラフィックメモリ１６０、が前述のスキャン要請ＲＥＱ１に効率的に動作を遂行するように、図１７Ｂのように、判定結果ＸＲＳＴを、メモリセルアレイ１６２または制御ロジック１６４の任意領域に保存して参照することができる。

図１９及び図２０は、それぞれ図１のグラフィックメモリが、第１映像データをリフレッシュする動作の一実施形態を示す図面である。まず、図１、図１９及び図２０を参照すれば、前述のように、映像処理部１４０は、入力映像ＩＩＭＧが、静止映像ＳＩＭＧである場合、静止映像ＳＩＭＧに係わる任意フレームのみを映像処理する。例えば、映像処理部１４０は、静止映像ＳＩＭＧに係わる最初のフレームＦＲＭ１のみを映像処理し、第１映像データＩＤＴＡ１として出力する。第１映像データＩＤＴＡ１は、グラフィックメモリ１６０に保存される。

グラフィックメモリ１６０は、リフレッシュを介して、静止映像ＳＩＭＧの最後のフレームが処理されるまで、第１映像データＩＤＴＡ１を維持する。例えば、図１９のように、グラフィックメモリ１６０の制御ロジック１６４により、内部クロックＣＬＫ＿ｉｎに同期されてセルフリフレッシュが行われる。または、図２０のように、映像処理装置１００に、別途に具備されるリフレッシュ制御部１７０により、内部クロックＣＬＫ＿ｉｎに同期されてリフレッシュが行われる。図１９または図２０のリフレッシュは、映像処理装置１００のフレームレート、またはグラフィックメモリ１６０のリフレッシュ特性に対応する周期によって行われる。

前述のグラフィックメモリ１６０は、フレームと同一サイズを有することができる。例えば、フレームの大きさが、１９２０×１０８０であるならば、グラフィックメモリ１６０の容量も、１９２０×１０８０でもある。または、フレームの大きさが、３８４０×２１６０であるならば、グラフィックメモリ１６０の容量も、３８４０×２１６０でもある。また、グラフィックメモリ１６０は、ライン単位で書き込み及びスキャンが行われる。従って、グラフィックメモリ１６０は、フレーム１つの大きさを有する場合にも、ｉ番目のフレームＦＲＭｉ対する書き込みと同時に、（ｉ−１）番目のフレームＦＲＭｉ−１に係わるスキャンが行われる。

ただし、それに限定されるものではない。映像処理装置１００について、多数のフレームに対する同時処理が要求される場合、または映像処理装置１００による映像処理にあたり、パイプライン・スキーム使用するとき、リソース割り当ての必要により、グラフィックメモリ１６０は、２以上のフレームを保存することができる大きさに具備される。または、映像処理装置１００のレイアウト面積を縮小させるために、グラフィックメモリ１６０はフレームの大きさより小さく具備されもする。

図２１は、図１のグラフィックメモリの一実施形態を示す図面である。図２１を参照すれば、グラフィックメモリ１６０は、入力映像ＩＩＭＧの各フレームより小さいサイズに具備される。ただし、グラフィックメモリ１６０は、入力映像ＩＩＭＧの各フレームに対応する大きさを有することができる。例えば、グラフィックメモリ１６０は、入力映像ＩＩＭＧの各フレームの１／４サイズに具現される。例えば、フレームの大きさが１９２０×１０８０であるならば、グラフィックメモリ１６０の容量は、８１０×５４０でもある。または、フレームの大きさが３８４０×２１６０であるならば、グラフィックメモリ１６０の容量は、１９２０×１０８０でもある。

その場合、入力映像ＩＩＭＧの各フレームは、グラフィックメモリ１６０の大きさに合うように圧縮され、グラフィックメモリ１６０に保存される。映像処理装置１００は、入力映像ＩＩＭＧの任意フレームについて映像処理された第１映像データＩＤＴＡ１を圧縮し、圧縮された第１映像データＩＤＴＡ１＿ｃｍｐとして出力するエンコーダＥＮＤ、及びグラフィックメモリ１６０から出力された、圧縮された第１映像データＩＤＴＡ１＿ｃｍｐをデコーディングするデコーダＤＥＤをさらに含んでもよい。

図２１の映像処理装置１００のエンコーダＥＮＤ及びデコーダＤＥＤは、第１映像データＩＤＴＡ１に対応するエンコーディング及びデコーディングのみを行うので、動画ＭＩＭＧまたは静止映像ＳＩＭＧの他フレームのエンコーディング及びデコーディングの遂行に要求される消費電流または消費電力を減らすことができる。

図２２は、出力部をさらに具備する図１の映像処理装置の例を示す図面である。図１及び図２２を参照すれば、映像処理装置１００に具備される出力部１８０は、グラフィックメモリ１６０に保存された第１映像データＩＤＴＡ１、及びグラフィックメモリ１６０に保存されず、映像処理部１４０から直接出力される第２映像データＩＤＴＡ２のうち一つを、入力映像ＩＩＭＧに係わる出力データＸＤＴＡとして出力することができる。従って、映像処理装置１００の出力チャンネル（図示せず）は、第１映像データＩＤＴＡ１及び第２映像データＩＤＴＡ２について共通する。出力データＸＤＴＡは、ディスプレイ装置にディスプレイされる。

図２３及び図２４は、それぞれ図１の映像処理装置を機能的に示す図面である。まず、図１及び図２３を参照すれば、映像処理装置１００は、入力映像ＩＩＭＧについて、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを区分し、静止映像ＳＩＭＧを、第１データパスＤＰＨ１を介して、出力データＸＤＴＡとして出力することができる。例えば、静止映像ＳＩＭＧの最初のフレームＦＲＭ１に係わる第１データパスＤＰＨ１は、映像処理部１４０による映像処理、該映像処理された第１映像データＩＤＴＡ１がグラフィックメモリ１６０に保存され、かつグラフィックメモリ１６０からスキャンされ、出力部１８０によって出力されるパスを含んでもよい。例えば、静止映像ＳＩＭＧの２番目以後のフレームに係わる第１データパスＤＰＨ１は、グラフィックメモリ１６０でリフレッシュされた第１映像データＩＤＴＡ１が、出力部１８０によって出力されるパスを含んでもよい。

一方、映像処理装置１００は、動画ＭＩＭＧを、第１データパスＤＰＨ１と異なる第２データパスＤＰＨ２を介して、出力データＸＤＴＡとして出力することができる。例えば、動画ＭＩＭＧに係わる第２データパスＤＰＨ２は、映像処理部１４０による映像処理、及び、映像処理された第２映像データＩＤＴＡ２の出力部１８０による出力のためのパスを含んでもよい。そのように、一実施形態による映像処理装置１００によれば、映像処理装置１００が、静止映像ＳＩＭＧ及び動画ＭＩＭＧそれぞれに最適化された処理を行うことができる。

次に、図１及び図２４を参照すれば、映像処理装置１００は、入力映像ＩＩＭＧについて、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを区分し、第１電力消耗ＰＣＳ１に、静止映像ＳＩＭＧを出力データＸＤＴＡとして出力することができる。例えば、静止映像ＳＩＭＧの最初のフレームＦＲＭ１に係わる第１電力消耗ＰＣＳ１は、映像処理部１４０による映像処理、映像処理された第１映像データＩＤＴＡ１のグラフィックメモリ１６０への保存、及びグラフィックメモリ１６０からスキャンされ、出力部１８０によって出力されるところに所要する電力でもある。例えば、静止映像ＳＩＭＧの２番目以後のフレームに係わる第１電力消耗ＰＣＳ１は、グラフィックメモリ１６０でリフレッシュされた第１映像データＩＤＴＡ１が、出力部１８０によって出力されるのに必要な電力でもある。

一方、映像処理装置１００は、第１電力消耗ＰＣＳ１と異なる第２電力消耗ＰＣＳ２に、動画ＭＩＭＧを出力データＸＤＴＡとして出力することができる。例えば、動画ＭＩＭＧに係わる第２電力消耗ＰＣＳ２は、映像処理部１４０による映像処理、及び映像処理された第２映像データＩＤＴＡ２の出力部１８０によって出力されるのに所要する電力でもある。そのように、一実施形態による映像処理装置１００によれば、映像処理装置１００が、静止映像ＳＩＭＧ及び動画ＭＩＭＧそれぞれに最適化された処理を行うことができる。

このように、映像処理装置１００が静止映像ＳＩＭＧの２番目以後のフレームについて映像処理を行わず、静止映像ＳＩＭＧの２番目以後のフレームの保存のためのグラフィックメモリ１６０のアクセスを行わないことにより、または動画ＭＩＭＧを処理するとき、グラフィックメモリ１６０のアクセスを行わないことにより、動画ＭＩＭＧ及び静止映像ＳＩＭＧの区分なしに、同一の処理を行うのに必要な電力を減らすことができる。

または、前述の映像処理装置１００によれば、動画ＭＩＭＧ及び静止映像ＳＩＭＧを区分して処理し、映像処理に所要する消費電流を減らすことにより、映像処理によるＥＭＩ（electromagnetic interference）現象を防止し、映像処理装置、または映像処理装置を含む電子装置の誤作動を減らすことができる。または、前述の映像処理装置１００によれば、映像処理装置１００が、自主的に動画ＭＩＭＧ及び静止映像ＳＩＭＧを区分して処理することにより、映像処理装置１００を制御するプロセッサが動画ＭＩＭＧ及び静止映像ＳＩＭＧによる制御を行うために所要するロードを減らし、映像処理に所要する時間を短縮させることができる。映像処理装置１００を制御するプロセッサは、映像処理装置１００と同期されないことにより、プロセッサによって、動画ＭＩＭＧと静止映像ＳＩＭＧとを区分するとしても、映像処理装置１００が動画ＭＩＭＧと静止映像ＳＩＭＧとによって別途の処理を行うように制御するためのロードが相当する。

図２５は、他の実施形態による映像処理装置を示す図面である。図２５を参照すれば、映像処理装置１００は、インターフェース部１１０、判定部１２０、映像処理部１４０、グラフィックメモリ１６０、出力部１８０及び制御部１９０を含んでもよい。インターフェース部１１０は、外部から入力映像ＩＩＭＧを入力され、判定部１２０、映像処理部１４０及び制御部１９０などに伝送することができる。インターフェース部１１０は、例えば、ＨＳＳＩ（high speed serial interface）を介して、外部から入力映像ＩＩＭＧを受信することができる。インターフェース部１１０は、ＨＳＳＩインターフェースでインターフェーシングを行うので、伝送率を高め、低いＥＭＩを具現することができる。

映像処理装置１００がモバイル装置に含まれる場合、インターフェース部１１０は、例えば、ＨＳＳＩインターフェースのうち、ＭＩＰＩ（mobile industry processor interface）で、モバイル装置のプロセッサから、入力映像ＩＩＭＧ及び外部クロックＣＬＫ＿ｅｘを伝送される。従って、映像処理装置１００は、高速のデジタル・シリアルインターフェースでプロセッサと通信することにより、映像処理装置１００が含まれるモバイル装置のバッテリ消耗量を減らし、高速信号処理を行うことができる。

判定部１２０は、図１の判定部１２０と同様に、映像処理装置１００に入力される入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定し、該判定結果ＸＲＳＴを出力する。判定部１２０が、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを判定する具体的な方法は、前述の通りである。例えば、判定結果ＸＲＳＴは、入力映像ＩＩＭＧが静止映像ＳＩＭＧである場合、論理ハイＨに出力され、入力映像ＩＩＭＧが動画ＭＩＭＧである場合、論理ローＬに出力される。

入力映像ＩＩＭＧは、外部クロックＣＬＫ＿ｅｘに同期されて入力される。例えば、外部クロックＣＬＫ＿ｅｘは、映像処理装置１００が含まれる装置またはシステムの動作クロックでもある。例えば、外部クロックＣＬＫ＿ｅｘは、映像処理装置１００が含まれる装置またはシステムのアプリケーションプロセッサの動作クロックでもある。

映像処理部１４０は、第１制御信号ＸＣＯＮ１に応答し、静止映像ＳＩＭＧについては、フレームＦＲＭ１〜ＦＲＭｎのうち一部フレームＦＲＭ＃に対する映像処理のみを行う一方、動画ＭＩＭＧについては、全フレームＦＲＭ１〜ＦＲＭｍに対して、映像処理を行うことができる。映像処理部１４０は、例えば、静止映像ＳＩＭＧの最初のフレームＦＲＭ１に限って映像処理を行うことができる。例えば、映像処理部１４０は、静止映像ＳＩＭＧのフレームＦＲＭ１〜ＦＲＭｎのうち一部フレームＦＲＭ＃について、そして動画ＭＩＭＧの全フレームＦＲＭ１〜ＦＲＭｍに対して映像処理を行うことにより、サンライト効果、フラッシュ効果、フィルムモード、パニングまたはシーンチェンジによる映像の劣化を補正することができる。

グラフィックメモリ１６０には、第１制御信号ＸＣＯＮ１によって、入力映像ＩＩＭＧが、静止映像ＳＩＭＧである場合、及び動画ＭＩＭＧである場合、映像処理部１４０によって映像処理されたデータの保存状態を異ならせる。グラフィックメモリ１６０には、静止映像ＳＩＭＧに対応する第１映像データＩＤＴＡ１だけ保存される。

出力部１８０は、第１制御信号ＸＣＯＮ１に応答し、第１映像データＩＤＴＡ１及び第２映像データＩＤＴＡ２のうち一つを、入力映像ＩＩＭＧに係わる出力データＸＤＴＡとして出力することができる。

制御部１９０は、判定結果ＸＲＳＴに応答し、第１制御信号ＸＣＯＮ１を生成する。第１制御信号ＸＣＯＮ１は、判定部１２０、映像処理部１４０、グラフィックメモリ１６０及び出力部１８０に印加される。第１制御信号ＸＣＯＮ１に応答し、判定部１２０は、前述の図１、図４、図１２、図１４、図１５、図１７Ａ及び図１８の動作を遂行し、映像処理部１４０は、前述の静止映像ＳＩＭＧと動画ＭＩＭＧとに対して映像処理を行うフレームの個数を異にし、グラフィックメモリ１６０には、前述の図１、図１７Ｂ及び図１８ないし図２０の動作を遂行することができる。

図２６は、映像処理装置の他の実施形態を示す図面である。図２６を参照すれば、映像処理装置１００は、図２５の映像処理装置１００と同様に、インターフェース部１１０、判定部１２０、映像処理部１４０、グラフィックメモリ１６０、出力部１８０及び制御部１９０を含んでもよい。図２６のインターフェース部１１０、判定部１２０、映像処理部１４０、グラフィックメモリ１６０、出力部１８０及び制御部１９０は、それぞれ図２５のインターフェース部１１０、判定部１２０、映像処理部１４０、グラフィックメモリ１６０、出力部１８０及び制御部１９０と同一の動作を遂行することができる。すなわち、静止映像ＳＩＭＧは、映像処理部１４０によって、最初のフレームだけが映像処理され、グラフィックメモリ１６０に書き込まれた後、出力部１８０によって出力される。また、動画ＭＩＭＧは、映像処理部１４０によって、全フレームが映像処理され、グラフィックメモリ１６０への書き込みまたはスキャンのためのアクセスを伴わず、出力部１８０によって出力される。

判定部１２０は、入力映像ＩＩＭＧを、静止映像ＳＩＭＧと動画ＭＩＭＧとに区分するため、図４で説明したように、第１比較部１２２及び第２比較部１２４を含んでもよい。第１比較部１２２は、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２を比較し、第１比較値ＣＶＡＬ１を出力することができる。図２６は、第１比較部１２２が、入力映像ＩＩＭＧから、第１表現値ＲＶＡＬ１及び第２表現値ＲＶＡＬ２を算出する例を図示している。算出された第１比較部１２２によって、第１表現値ＲＶＡＬ１は、第１保存手段１２６に保存される。第１比較部１２２は、第１保存手段１２６から第２比較値ＣＶＡＬ２を受信し、の比較動作を遂行することができる。第１比較部１２２は、第１比較値ＣＶＡＬ１を、第１開始値Ｃ１＿ｆｌａｇ及び第１終了値Ｃ１＿ｄｏｎｅでもって示す。例えば、第１比較値ＣＶＡＬ１は、第１開始値Ｃ１＿ｆｌａｇで、論理ハイＨに遷移された後、第１終了値Ｃ１＿ｄｏｎｅで、論理ローＬに遷移される。

第２比較部１２４は、第１比較値ＣＶＡＬ１に応答し、現在のフレームと第１映像データＩＤＴＡ１とを比較し、第２比較値ＣＶＡＬ２を出力することができる。第２比較部１２４は、第２比較値ＣＶＡＬ２を、第２開始値Ｃ２＿ｆｌａｇ及び第２終了値Ｃ２＿ｄｏｎｅでもって示す。例えば、第２比較値ＣＶＡＬ２は、第２開始値Ｃ２＿ｆｌａｇで、論理ハイＨに遷移された後、第２終了値Ｃ２＿ｄｏｎｅで、論理ローＬに遷移される。

図２６の映像処理装置１００の制御部１９０は、外部クロックＣＬＫ＿ｅｘと別個の内部クロックＣＬＫ＿ｉｎによって、第１制御信号ＸＣＯＮ１を生成することができる。内部クロックＣＬＫ＿ｉｎは、映像処理装置１００の動作クロックでもある。例えば、内部クロックＣＬＫ＿ｉｎは、映像処理装置１００の出力がディスプレイされるディスプレイ装置において、ディスプレイ動作を遂行するのに適応的なクロックでもある。例えば、内部クロックＣＬＫ＿ｉｎは、ディスプレイ装置でディスプレイされるフレーム（ディスプレイデータ）の垂直位置を決定する垂直同期信号（Ｖｓｙｎｃ）、または水平位置を決定する水平同期信号（Ｈｓｙｎｃ）と同一周期を有するクロックでもある。内部クロックＣＬＫ＿ｉｎは、外部クロックＣＬＫ＿ｅｘに同期されない。

制御部１９０は、第１開始値Ｃ１＿ｆｌａｇ及び第１終了値Ｃ１＿ｄｏｎｅ、または第２開始値Ｃ２＿ｆｌａｇ及び第２終了値Ｃ２＿ｄｏｎｅを受信し、それに対応する第１制御信号ＸＣＯＮ１を生成することができる。例えば、制御部１９０は、第２開始値Ｃ２＿ｆｌａｇが受信されれば、第１映像データＩＤＴＡ１がグラフィックメモリ１６０に保存されるように、第１制御信号ＸＣＯＮ１を生成し、第２終了値Ｃ２＿ｄｏｎｅが受信されれば、グラフィックメモリ１６０への保存動作が完了するように、第１制御信号ＸＣＯＮ１を生成することができる。例えば、グラフィックメモリ１６０に印加される第１制御信号ＸＣＯＮ１は、書き込み開始値Ｗ＿ｆｌａｇ及び書き込み終了値Ｗ＿ｄｏｎｅで示す。グラフィックメモリ１６０は、書き込み開始値Ｗ＿ｆｌａｇに応答して書き込み動作を遂行し、書き込み終了値Ｗ＿ｄｏｎｅに応答して書き込み動作を終了する。

図２７は、映像処理装置の他の実施形態を示す図面である。図２７を参照すれば、映像処理装置１００は、図２６の映像処理装置１００と同様に、インターフェース部１１０、判定部１２０、映像処理部１４０、グラフィックメモリ１６０、出力部１８０及び制御部１９０を含んでもよい。さらに、図２７の映像処理装置１００は、ラインバッファ１３０をさらに具備することができる。

図２８及び図２９は、それぞれ映像処理装置の動作の例を示すタイミング図である。図２８を参照すれば、連続するフレームＦＲＭｉ、ＦＲＭｉ＋１、…のうち一部は、例えば、動画ＭＩＭＧ、動画ＭＩＭＧ、静止映像ＳＩＭＧ及び静止映像ＳＩＭＧの順序でもある。図２８において、動画ＭＩＭＧに係わるフレームは、Ｍでもって、静止映像ＳＩＭＧに係わるフレームは、Ｓでもって表示した。映像処理部１４０は、動画ＭＩＭＧに係わるｉ番目のフレームＦＲＭｉ、及び（ｉ＋１）番目のフレームＦＲＭｉ＋１に対する映像処理を行う。そして、映像処理部１４０は、静止映像ＳＩＭＧに係わる最初のフレームである（ｉ＋２）番目のフレームＦＲＭｉ＋２に対する映像処理も行う。ただし、映像処理部１４０は、静止映像ＳＩＭＧに係わる２番目のフレームである（ｉ＋３）番目のフレームＦＲＭｉ＋３以後に対する映像処理は行わない。

動画ＭＩＭＧに係わるｉ番目のフレームＦＲＭｉ、及び（ｉ＋１）番目のフレームＦＲＭｉ＋１は、グラフィックメモリ１６０に保存されない。グラフィックメモリ１６０には、静止映像ＳＩＭＧのうち最初のフレームである（ｉ＋２）番目のフレームＦＲＭｉ＋２だけが保存される。ただし、それに限定されるものではない。図２９に図示されているように、静止映像ＳＩＭＧの２つのフレームに対する書き込み動作が遂行されもする。例えば、映像処理装置１００について、２つのフレームに対する同時処理が要求される場合、または映像処理装置１００が映像を処理するにあたり、パイプライン・スキーム使用するとき、リソース割り当ての必要によって、グラフィックメモリ１６０が２つのフレームに対応する大きさに具備されるか、あるいは信頼性向上のために、静止映像であるか否かということをもう一度確認する場合には、２つのフレームに対する書き込み動作が遂行される。図２９は、静止映像ＳＩＭＧの連続した２フレームＦＲＭｉ＋２、ＦＲＭｉ＋３対する書き込み動作が遂行されるように図示されているが、それに限定されるものではなく、離隔する２フレームまたは２以上のフレームに対する書き込み動作が遂行されもする。

図３０は、一実施形態による映像処理方法を示すフローチャートである。図１及び図３０を参照すれば、映像処理方法は、入力映像ＩＩＭＧを受信する段階（Ｓ３０２０）、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるならば（Ｓ３０４０のはい）、静止映像ＳＩＭＧの任意フレームのみを映像処理する段階（Ｓ３０６０）、及び映像処理された静止映像ＳＩＭＧの任意フレームを、グラフィックメモリ１６０に保存する段階（Ｓ３０７０）を含む。一方、入力映像ＩＩＭＧが、動画ＭＩＭＧであるならば（Ｓ３０４０のいいえ）、静止映像ＳＩＭＧに対して処理したフレームの個数と異なる、例えば、動画ＭＩＭＧの全フレームに対して映像処理を行うことができる（Ｓ３０８０）。

図３１ないし図３４は、それぞれ図３０の入力映像が、静止映像であるか否かということを判定する段階の例を示すフローチャートである。図４及び図３１を参照すれば、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）は、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１に係わる第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とを比較する段階（Ｓ３０４１）、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるか否かということを判定する段階（Ｓ３０４２）、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一である場合（Ｓ３０４２のはい）、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１、またはｉ番目のフレームＦＲＭｉと第１映像データＩＤＴＡ１とが同一であれば、（Ｓ３０４３のはい）、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであると判定する段階（Ｓ３０４３）を含む。一方、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが異なっているか（Ｓ３０４２のいいえ）、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１、またはｉ番目のフレームＦＲＭｉと第１映像データＩＤＴＡ１とが異なっていれば、（Ｓ３０４３のいいえ）、入力映像ＩＩＭＧが動画ＭＩＭＧであると判定することができる（Ｓ３０４５）。

または、図３２に図示されているように、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）は、第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一である場合（Ｓ３０４３のはい）、ｉ番目のフレームＦＲＭｉ及び（ｉ−１）番目のフレームＦＲＭｉ−１、またはｉ番目のフレームＦＲＭｉと第１映像データＩＤＴＡ１とが同一であるか否かということを判定せず、図１２の臨時判定結果ＸＲＳＴ、すなわち、臨時にｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１、または、ｉ番目のフレームＦＲＭｉと第１映像データＩＤＴＡ１とが同一である、すなわち、ｉ番目のフレームＦＲＭｉは、静止映像ＳＩＭＧに係わるものであると判定する段階（Ｓ３０４６）がさらに含まれる。

または、図４、図１４及び図３３を参照すれば、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）は、ｉ番目のフレームＦＲＭｉが、静止映像ＳＩＭＧと判定されれば（Ｓ３０４４）、その後、たとえ第１比較値ＣＶＡＬ１が第１表現値ＲＶＡＬ１と第２表現値ＲＶＡＬ２とが同一であるということ示しているとしても、第１周期ＰＥＲ１の間、ｉ番目のフレームＦＲＭｉと（ｉ−１）番目のフレームＦＲＭｉ−１とが同一であるか否かを比較しない段階（Ｓ３０４７）がさらに含まれる。

または、図４、図１５及び図３４を参照すれば、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）は、ｉ番目のフレームＦＲＭｉが動画ＭＩＭＧと判定されれば（Ｓ３０４５）、動画ＭＩＭＧについて設定された最小フレーム単位ＬＦＵに対応する第２周期ＰＥＲ２の間、入力映像ＩＩＭＧが、動画ＭＩＭＧであるか、あるいは静止映像ＳＩＭＧであるかということを判定しない段階（Ｓ３０４８）がさらに含まれもする。

図３５及び図３６は、それぞれ異なる実施形態による映像処理方法を示すフローチャートである。図３５を参照すれば、図３５の映像処理方法は、図３０の映像処理方法と同様に、入力映像ＩＩＭＧを受信する段階（Ｓ３０２０）、入力映像ＩＩＭＧが静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）、入力映像ＩＩＭＧが静止映像ＳＩＭＧであるならば（Ｓ３０４０のはい）静止映像ＳＩＭＧの任意フレームのみを映像処理する段階（Ｓ３０６０）、映像処理された静止映像ＳＩＭＧの任意フレームをグラフィックメモリ１６０に保存する段階（Ｓ３０７０）、及び、入力映像ＩＩＭＧが動画ＭＩＭＧであるならば（Ｓ３０４０のいいえ）静止映像ＳＩＭＧに対して処理したフレームの個数と異なる、例えば、動画ＭＩＭＧの全フレームに対して映像処理を行う段階（Ｓ３０８０）を含む。図３５の映像処理方法は、さらに、グラフィックメモリ１６０に係わるリフレッシュを行い、グラフィックメモリ１６０に保存された任意フレームを、静止映像ＳＩＭＧの他のフレームに係わる出力データＸＤＴＡとして出力する段階（Ｓ３０７５）をさらに含んでもよい。

図３６を参照すれば、図３６の映像処理方法は、図３０の映像処理方法と同様に、入力映像ＩＩＭＧを受信する段階（Ｓ３０２０）、入力映像ＩＩＭＧが静止映像ＳＩＭＧであるか否かということを判定する段階（Ｓ３０４０）、入力映像ＩＩＭＧが静止映像ＳＩＭＧであるならば（Ｓ３０４０のはい）静止映像ＳＩＭＧの任意フレームのみを映像処理する段階（Ｓ３０６０）、映像処理された静止映像ＳＩＭＧの任意フレームをグラフィックメモリ１６０に保存する段階（Ｓ３０７０）、及び、入力映像ＩＩＭＧが動画ＭＩＭＧであるならば（Ｓ３０４０のいいえ）静止映像ＳＩＭＧに対して処理したフレームの個数と異なる、例えば、動画ＭＩＭＧの全フレームに対して映像処理を行う段階（Ｓ３０８０）を含む。図３６の映像処理方法は、ただし、グラフィックメモリ１６０に、静止映像ＳＩＭＧの任意フレームを保存するのに先立ち、任意フレームを圧縮する段階（Ｓ３０６５）をさらに含む。従って、図２１のように、グラフィックメモリ１６０には圧縮された第１映像データＩＤＴＡ１が保存される。任意フレームの圧縮動作は、図２１のエンコーダＥＮＤによって遂行される。

図３７ないし図４１は、それぞれ一実施形態による電子装置を示す図面である。図３７及び図３８を参照すれば、電子装置３７００は、アプリケーションプロセッサ２００、映像処理装置１００及びディスプレイ装置３００を含んでもよい。アプリケーションプロセッサ２００は、電子装置３７００の機能ブロック、例えば、映像処理装置１００のような機能ブロックの動作を制御するプロセッサであり、中央処理装置（ＣＰＵ（central processing unit））及びシステムメモリ（例えば、ＤＲＡＭ（dynamic random access memory））などが装着されたシステムオンチップ（ＳｏＣ：system on-chip）でもって具現される。または、図３８に図示されているように、映像処理装置１００も、アプリケーションプロセッサ２００と共に、システムオンチップ（ＳｏＣ）でもって具現される。また、図３８に図示されてはいないが、アプリケーションプロセッサ２００は、映像処理装置１００以外にも、他の多数の機能ブロックと共に、システムオンチップ（ＳｏＣ）でもって具現される。

アプリケーションプロセッサ２００、またはアプリケーションプロセッサ２００及び映像処理装置１００が含まれるシステムオンチップ（ＳｏＣ）において、アプリケーションプロセッサ２００は、ユーザの要請ＲＥＱによって、インターコネクタに連結されるシステムメモリから映像処理装置１００に、入力映像ＩＩＭＧを伝送することができる。そのとき、入力映像ＩＩＭＧは、図１などの外部クロックＣＬＫ＿ｅｘに同期されて映像処理装置１００に伝送される。映像処理装置１００は、外部クロックＣＬＫ＿ｅｘと別個のクロックで動作することができる。

電子装置３７００に含まれる映像処理装置１００は、前述の図１などの映像処理装置１００でもある。従って、映像処理装置１００は、入力映像ＩＩＭＧが、静止映像ＳＩＭＧであるか、あるいは動画ＭＩＭＧであるかということを区分し、消耗する電力などに最適化された別個の処理を行うことができる。従って、映像処理装置１００を含む電子装置３７００が消耗する電力を減らすことができる。また、映像処理装置１００の動作に所要する消費電流の低減によってＥＭＩ現象が防止され、映像処理装置１００のみならず、電子装置３７００の他の機能ブロックの動作の正確性を向上させることができる。それにより、電子装置３７００の信頼性が向上する。

映像処理装置１００から出力される出力データＸＤＴＡは、ディスプレイ装置３００に伝送される。ディスプレイ装置３００は、映像処理装置１００の出力データＸＤＴＡを受信し、ディスプレイパネル（図示せず）にディスプレイする。ディスプレイ装置３００は、前述の水平同期信号及び垂直同期信号に同期され、映像処理装置１００の出力データＸＤＴＡをディスプレイすることができる。

図３９を参照すれば、図３９の電子装置３７００は、図３７または図３８の電子装置３７００のように、アプリケーションプロセッサ２００、映像処理装置１００及びディスプレイ装置３００を含み、ユーザの要請ＲＥＱに対する応答として、映像をディスプレイすることができる。さらに、図３９の電子装置３７００は、フルＨＤ（high definition）または超高解像度（ＵＤ：ultra definition）で映像（出力データＸＤＴＡ）をディスプレイすることができる。フルＨＤは、１９２０×１０８０画素の解像度を有し、超高解像度方式は、３８４０×２１６０画素または７６８０×４３２０画素の解像度を有する。映像処理装置１００は、例えば、７２０×１２８０以下の解像度で入力される入力映像ＩＩＭＧを、フルＨＤまたは超高解像度の出力データＸＤＴＡとして出力するため、リサイジング（resizing）を行う解像度変換器ＤＦＣをさらに含んでもよい。例えば、解像度変換器ＤＦＣは、入力映像ＩＩＭＧの各フレームの隣接したピクセル間のモーションベクトル（motion vector）の平均値などを算出し、新たなピクセル値を生成することにより、入力映像ＩＩＭＧの解像度を変換することができる。

図４０を参照すれば、図３９の電子装置３７００は、図３７ないし図３９の電子装置３７００のように、アプリケーションプロセッサ２００、映像処理装置１００及びディスプレイ装置３００を含み、ユーザの要請ＲＥＱに対する応答として、映像（出力データＸＤＴＡ）をディスプレイすることができる。さらに、図４０の電子装置３７００は、ユーザの要請ＲＥＱによって、３Ｄ（３ dimension）の映像をディスプレイすることができる。映像処理装置１００は、例えば、二次元の入力映像ＩＩＭＧを三次元の出力データＸＤＴＡとして出力する３Ｄ変換部３ＤＣをさらに具備することができる。例えば、３Ｄ変換部３ＤＣは、入力映像ＩＩＭＧの各フレームのピクセルデータに係わる深度マップを生成し、三次元レンダリングを行い、三次元の出力データＸＤＴＡを生成することができる。

図４１を参照すれば、電子装置３７００は、モバイル装置でもある。図４０の電子装置３７００は、アプリケーションプロセッサ２００、映像処理装置１００及びディスプレイ装置３００と共に、通信プロセッサ４００、受信機Ｒｘ及び送信機Ｔｘをさらに具備することができる。アプリケーションプロセッサ２００が、ユーザの要請ＲＥＱに対する応答として、映像（出力データＸＤＴＡ）をディスプレイするように制御すると共に、通信プロセッサ４００は、通信プロトコルを介して、外部と通信することができる。例えば、通信プロセッサ４００は、受信機Ｒｘに受信されるユーザの要請ＲＥＱを処理し、アプリケーションプロセッサ２００に伝達することができる。また、通信プロセッサ４００は、ユーザの要請ＲＥＱについて、アプリケーションプロセッサ２００によって処理された応答ＲＳＰを受信し、送信機Ｔｘを介して、ユーザ、ユーザが指示した他のネットワークまたは電子装置などに伝送することができる。

以上、図面と明細書とによって最適実施形態を開示した。ここで、特定の用語が用いられたが、それらは、ただ本発明について説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された発明の範囲を制限するために使用されたものではない。従って、本開示の当業者であるならば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解するであろう。本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならないものである。

本発明の映像処理装置、映像処理装置を含む電子装置及び映像処理方法は、例えば、映像処理関連の技術分野に効果的に適用可能である。

１００ 映像処理装置
１１０ インターフェース部
１２０ 判定部
１３０ ラインバッファ
１２２ 第１比較部
１２２＿２ 表現値算出部
１２４ 第２比較部
１２６ 第１保存手段
１２８ 第２保存手段
１４０ 映像処理部
１６０ グラフィックメモリ
１６２ メモリセルアレイ
１６４ 制御ロジック
１７０ リフレッシュ制御部
１８０ 出力部
１９０ 制御部
２００ アプリケーションプロセッサ
３００ ディスプレイ装置
４００ 通信プロセッサ
３７００ 電子装置

Claims (25)

1. 入力される外部クロックと別個である内部クロックに同期され、入力される入力映像が動画であるか、あるいは静止映像であるかということを判定し、判定結果を出力する判定部と、
   前記判定結果が前記入力映像は静止映像であるということを示す場合、前記入力映像の一部フレームを映像処理し、第１映像データとして出力する映像処理部と、
   前記第１映像データを保存するグラフィックメモリと、
   を含むことを特徴とする映像処理装置。
2. 前記判定部は、
   前記入力映像の連続したフレームそれぞれに係わる表現値を比較し、第１比較値を出力する第１比較部と、
   前記第１比較値が前記入力映像の連続したフレームそれぞれに係わる表現値が同一であるということ示す場合、前記入力映像の連続したフレームが同一であるか否かということを比較し、第２比較値を出力する第２比較部と、
   を含むことを特徴とする請求項１に記載の映像処理装置。
3. 前記入力映像の連続したフレームそれぞれに係わる表現値は、
   前記入力映像の連続したフレームそれぞれ、または、前記入力映像の連続したフレームそれぞれのラインそれぞれに係わるチェックサム、データ和、データヒストグラム及びランダムアドレスデータのうち少なくとも一つ以上を示す値であることを特徴とする請求項２に記載の映像処理装置。
4. 前記入力映像の連続したフレームのうち、先に入力されたフレームに係わる表現値を保存する第１保存手段をさらに具備することを特徴とする請求項２に記載の映像処理装置。
5. 前記第２比較部は、
   前記入力映像の連続したフレームが同一であると判定される場合、
   前記入力映像のフレームレートに対応する第１周期の間、前記入力映像の連続したフレームが同一であるか否かということを比較しないことを特徴とする請求項２に記載の映像処理装置。
6. 前記判定部は、
   前記第１比較値が、前記入力映像の連続したフレームそれぞれに係わる表現値が、同一ではないということを示す場合、前記判定結果を、前記入力映像が動画であるように生成し、
   第２比較値が、前記入力映像の連続したフレームが、同一であるということ示す場合、前記判定結果を、前記入力映像が静止映像であるように生成することを特徴とする請求項２に記載の映像処理装置。
7. 前記第２比較部は、
   前記グラフィックメモリに保存された前記第１映像データと、前記判定部によって現在判定の対象になるフレームとを比較し、前記第２比較値を生成することを特徴とする請求項２に記載の映像処理装置。
8. 前記判定結果が、前記入力映像が静止映像であるということを示していて、動画であるということを示すように変わる場合、前記グラフィックメモリは、リセットされることを特徴とする請求項７に記載の映像処理装置。
9. 前記入力映像の連続したフレームのうち、先に入力されたフレームに係わる前記判定結果を保存する第２保存手段をさらに具備することを特徴とする請求項１に記載の映像処理装置。
10. 前記判定結果が、前記入力映像が静止映像であるということを示す場合、
    前記映像処理部は、前記入力映像の最初のフレームのみを映像処理し、前記グラフィックメモリに伝送することを特徴とする請求項１に記載の映像処理装置。
11. 前記判定結果が、前記入力映像が静止映像であるということを示す場合、
    前記映像処理部は、前記入力映像の任意の一つ以上のフレームのみを映像処理し、前記グラフィックメモリに伝送することを特徴とする請求項１に記載の映像処理装置。
12. 前記判定結果が、前記入力映像が動画であるということを示す場合、
    前記映像処理部は、前記入力映像の全フレームを映像処理し、第２映像データとして生成し、前記第２映像データを、前記グラフィックメモリに伝送せず、外部のディスプレイ装置に出力することを特徴とする請求項１に記載の映像処理装置。
13. 前記判定結果が、前記入力映像が動画であるということを示す場合、
    前記判定部は、動画について設定された最小フレーム単位に対応する第２周期の間、前記入力映像が動画であるか、あるいは静止映像であるかということを判定しないことを特徴とする請求項１に記載の映像処理装置。
14. 前記判定結果に応答し、前記グラフィックメモリに保存された前記第１映像データ、及び前記グラフィックメモリに保存されず、前記映像処理部から直接出力される第２映像データのうちいずれか一つを、前記入力映像に係わる出力データとして出力する出力部をさらに具備することを特徴とする請求項１に記載の映像処理装置。
15. 前記判定結果が、前記入力映像が静止映像であるということを示す場合、前記グラフィックメモリは、前記映像処理装置の出力データのフレームレートに対応してリフレッシュを行い、前記第１映像データを反復的に出力することを特徴とする請求項１に記載の映像処理装置。
16. 前記グラフィックメモリは、前記入力映像の各フレームより小さいサイズに具備され、
    前記第１映像データを圧縮するエンコーダと、
    圧縮され、前記グラフィックメモリに保存された前記第１映像データを前記入力映像に係わる出力データにデコーディングするデコーダと、
    をさらに含むことを特徴とする請求項１に記載の映像処理装置。
17. 前記外部クロック及び入力データは、
    前記映像処理装置が含まれる移動端末のアプリケーションプロセッサの制御によって、入力されることを特徴とする請求項１に記載の映像処理装置。
18. 入力される入力映像が動画であるか、あるいは静止映像であるかということを判定し、判定結果を生成する判定部と、
    前記判定結果に応答し、第１制御信号を出力する制御部と、
    前記第１制御信号に応答し、前記入力映像の一部フレームを映像処理し、第１映像データとして出力するか、あるいは前記入力映像の全フレームを映像処理し、第２映像データとして出力する映像処理部と、
    前記第１制御信号に応答し、前記第１映像データ及び前記第２映像データのうち、前記第１映像データを保存するグラフィックメモリと、
    前記第１制御信号に応答し、前記グラフィックメモリに保存された前記第１映像データ、及び前記グラフィックメモリに保存されていない前記第２映像データのうちいずれか一つを、前記入力映像に係わる出力データとして出力する出力部と、
    を含むことを特徴とする映像処理装置。
19. 前記判定部は、
    前記入力映像の現在フレームに係わる第１表現値を、第１保存手段に保存された前記入力映像の以前フレームに係わる第２表現値と比較し、第１比較値を出力する第１比較部と、
    前記第１比較値が、前記第１表現値及び前記第２表現値が同一であるということ示す場合、前記入力映像の現在フレーム及び以前フレームが同一であるか否かということを比較し、第２比較値を出力する第２比較部と、
    を含むことを特徴とする請求項１８に記載の映像処理装置。
20. 前記制御部は、
    前記第１制御信号を、入力される外部クロックと別個である内部クロックに同期させて出力することを特徴とする請求項１８に記載の映像処理装置。
21. 入力される入力映像が動画であるか、あるいは静止映像であるかということを判定し、判定結果を生成する判定部と、
    前記判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、映像処理するフレームの個数を異ならせる映像処理部と、
    前記判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、前記映像処理部によって映像処理された結果の保存状態を異ならせるグラフィックメモリと、
    を含み、
    前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、前記入力映像を出力データとして出力するのに所要する電力を異ならせて使用することを特徴とする映像処理装置。
22. 送信部及び受信部を制御する通信プロセッサと、
    機能ブロックの動作を制御するアプリケーションプロセッサと、
    機能ブロックの一つとして、前記アプリケーションプロセッサの制御によって入力される入力映像を、出力データとして処理するディスプレイドライバＩＣ（integrated circuit）がインターコネクタに連結されるシステム・オンチップと、
    前記出力データをディスプレイするディスプレイ装置と、
    を含み、
    前記ディスプレイドライバＩＣは、
    前記アプリケーションプロセッサの動作クロックと別個である内部クロックに同期され、入力される入力映像が、動画であるか、あるいは静止映像であるかということを判定し、判定結果を出力する判定部と、
    前記判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、映像処理するフレームの個数を異ならせる映像処理部と、
    前記判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、前記映像処理部によって映像処理された結果の保存状態を異ならせるグラフィックメモリと、
    前記判定結果に応答し、前記グラフィックメモリに保存されたデータ、及び前記グラフィックメモリに保存されていないデータのうちいずれか一つを、前記出力データとして出力する出力部と、を含むことを特徴とする電子装置。
23. 前記判定部は、
    前記入力映像の現在フレームに係わる第１表現値を、第１保存手段に保存された前記入力映像の以前フレームに係わる第２表現値と比較し、前記第１表現値と前記第２表現値とが異なっている場合、前記入力映像が動画であるということを示す前記判定結果を出力する第１比較部と、
    前記第１表現値及び前記第２表現値が同一である場合、前記入力映像の現在フレーム及び以前フレームが同一であるか否かということを比較し、前記入力映像の現在フレーム及び以前フレームが同一である場合、前記入力映像が、静止映像であるということを示す前記判定結果を出力する第２比較部と、を含むことを特徴とする請求項２２に記載の電子装置。
24. 前記ディスプレイドライバＩＣは、
    前記入力映像をフルＨＤまたは超高解像度（UD）の前記出力データとして出力することを特徴とする請求項２２に記載の電子装置。
25. 入力される入力映像を処理しディスプレイ装置に出力する映像処理装置の映像処理方法において、
    前記入力映像の連続するフレームを比較し、前記入力映像が動画であるか、あるいは静止映像であるかということを判定する段階と、
    前記判定する段階において出力された判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、映像処理するフレームの個数を異にして映像処理を行う段階と、
    前記判定結果に応答し、前記入力映像が動画である場合と、前記入力映像が静止映像である場合とによって、前記映像処理された結果の保存状態を異にしてグラフィックメモリに保存する段階と、
    を含むことを特徴とする映像処理方法。

Images