KR102108321B1 - 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법 - Google Patents

영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법 Download PDF

Info

Publication number
KR102108321B1
KR102108321B1 KR1020130121498A KR20130121498A KR102108321B1 KR 102108321 B1 KR102108321 B1 KR 102108321B1 KR 1020130121498 A KR1020130121498 A KR 1020130121498A KR 20130121498 A KR20130121498 A KR 20130121498A KR 102108321 B1 KR102108321 B1 KR 102108321B1
Authority
KR
South Korea
Prior art keywords
image
frame
input image
input
data
Prior art date
Application number
KR1020130121498A
Other languages
English (en)
Other versions
KR20150042621A (ko
Inventor
배종곤
강원식
김양효
우재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130121498A priority Critical patent/KR102108321B1/ko
Priority to US14/465,139 priority patent/US9959589B2/en
Priority to TW103134325A priority patent/TWI635458B/zh
Priority to JP2014208988A priority patent/JP6742685B2/ja
Publication of KR20150042621A publication Critical patent/KR20150042621A/ko
Application granted granted Critical
Publication of KR102108321B1 publication Critical patent/KR102108321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법이 개시된다. 일 실시예에 따른 영상 구동 장치는, 입력되는 외부 클럭과 별개인 내부 클럭에 동기되어, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 출력하는 판단부; 상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우, 상기 입력 영상의 일부 프레임(frame)을 영상 처리하여 제1 영상 데이터로 출력하는 영상 처리부; 및 상기 제1 영상 데이터를 저장하는 그래픽 메모리(graphic memory)를 포함한다.

Description

영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법 {Image driving device, electronic device including image driving device and image driving method}
본 개시는 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 관한 것으로, 특히 영상 구동에 소요되는 전력 소모를 줄이거나, 영상 구동에 소요되는 시간을 줄이거나, 영상 구동에 의한 오동작을 방지할 수 있는 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 관한 것이다.
영상이 생활 전반에 걸쳐 사용됨에 따라, 영상 구동에 소요되는 시간 및 전력을 최소화하기 위한 방안들이 논의되고 있다. 또한, 영상 구동 장치가 다양한 전자 장치에 결합됨에 따라, 영상 구동 장치의 동작이 전자 장치의 다른 기능에 영향을 미칠 확률이 커지고 있다.
영상 구동에 소요되는 전력 소모를 줄이거나, 영상 구동에 소요되는 시간을 줄이거나, 영상 구동에 의한 오동작을 방지할 수 있는 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법이 제공된다.
일 실시예에 따른 영상 구동 장치는, 입력되는 외부 클럭과 별개인 내부 클럭에 동기되어, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 출력하는 판단부; 상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우, 상기 입력 영상의 일부 프레임(frame)을 영상 처리하여 제1 영상 데이터로 출력하는 영상 처리부; 및 상기 제1 영상 데이터를 저장하는 그래픽 메모리(graphic memory)를 포함한다.
다른 실시예에 따른 영상 구동 장치는, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 생성하는 판단부; 상기 판단 결과에 응답하여 제1 제어 신호를 출력하는 제어부; 상기 제1 제어 신호에 응답하여, 상기 입력 영상의 일부 프레임을 영상 처리하여 제1 영상 데이터로 출력하거나, 상기 입력 영상의 모든 프레임을 영상 처리하여 제2 영상 데이터로 출력하는 영상 처리부; 상기 제1 제어 신호에 응답하여, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 상기 제1 영상 데이터를 저장하는 그래픽 메모리; 및 상기 제1 제어 신호에 응답하여, 상기 그래픽 메모리에 저장된 상기 제1 영상 데이터 및 상기 그래픽 메모리에 저장되지 아니한 상기 제2 영상 데이터 중 하나를 상기 입력 영상에 대한 출력 데이터로 출력하는 출력부를 포함한다.
다른 실시예에 따른 영상 구동 장치는, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 생성하는 판단부; 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 영상 처리하는 프레임의 개수를 달리하는 영상 처리부; 및 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 상기 영상 처리부에 의해 영상 처리된 결과의 저장 여부를 달리하는 그래픽 메모리를 포함하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 상기 입력 영상을 출력 데이터로 출력하는데 소요되는 전력을 달리 사용한다.
일 실시예에 따른 전자 장치는, 송신부 및 수신부를 제어하는 커뮤니케이션 프로세서(communication processor); 상기 전자 장치에 포함되는 기능 블록의 동작을 제어하는 어플리케이션 프로세서(application processor); 및 상기 전자 장치에 포함되는 기능 블록의 하나로 상기 어플리케이션 프로세서의 제어에 의해 입력되는 입력 영상을 출력 데이터로 처리하는 디스플레이 드라이버 IC(display driver IC)가 인터커넥터(interconnector)로 연결되는 시스템 온-칩; 및 상기 출력 데이터를 디스플레이하는 디스플레이 장치를 포함하고, 상기 디스플레이 드라이버 IC는, 상기 어플리케이션 프로세서의 동작 클럭과 별개인 내부 클럭에 동기되어, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 출력하는 판단부; 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 영상 처리하는 프레임의 개수를 달리하는 영상 처리부; 및 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 상기 영상 처리부에 의해 영상 처리된 결과의 저장 여부를 달리하는 그래픽 메모리; 및 상기 판단 결과에 응답하여, 상기 그래픽 메모리에 저장된 데이터 및 상기 그래픽 메모리에 저장되지 아니하는 데이터 중 하나를 상기 출력 데이터로 출력하는 출력부를 구비한다.
일 실시예에 따른, 입력되는 입력 영상을 구동하여 디스플레이 장치로 출력하는 영상 구동 장치의 영상 구동 방법에 있어서, 상기 입력 영상의 연속되는 프레임을 비교하여 상기 입력 영상이 동영상인지 정지 영상인지를 판단하는 단계; 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 영상 처리하는 프레임의 개수를 달리하여 영상 처리를 수행하는 단계; 및 상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 상기 영상 처리된 결과의 저장 여부를 달리하여 그래픽 메모리에 저장하는 단계를 포함한다.
일 실시예에 따른 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 의하면, 영상 구동 장치가 정지 영상 및 동영상을 구분하여, 정지 영상 및 동영상 각각에 최적화된 처리를 수행할 수 있는 장점이 있다.
일 실시예에 따른 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 의하면, 정지 영상 및 동영상을 구분하여, 영상 구동 장치가 정지 영상을 처리하는 때에 영상 처리를 수행하지 아니하거나 임의의 개수의 프레임만을 사용함으로써, 또는 동영상을 처리하는 때에 메모리 액세스를 수행하지 아니함으로써, 동영상 및 정지 영상의 구분 없이 동일한 처리를 수행함에 따른 전력 소모를 줄일 수 있는 장점이 있다.
일 실시예에 따른 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 의하면, 영상 구동 장치가 동영상과 정지 영상을 구분하여 처리하여, 영상 구동에 소요되는 소비 전류를 줄임으로써, 영상 구동에 의한 EMI(Electro Magnetic Interference) 현상을 방지하여 영상 구동 장치 또는 영상 구동 장치를 포함하는 전자 장치의 오동작을 줄일 수 있는 장점이 있다.
일 실시예에 따른 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법에 의하면, 영상 구동 장치가 자체적으로 동영상과 정지 영상을 구분하여 처리함으로써, 영상 구동 장치를 제어하는 프로세서가 동영상과 정지 영상에 따른 제어를 수행하기 위해 소요되는 로드(load)를 줄여, 영상 구동에 소요되는 시간을 줄일 수 있는 장점이 있다.
인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일 실시예에 따른 영상 구동 장치를 나타내는 도면이다.
도 2 및 도 3은 각각, 영상 처리부의 동작을 설명하기 위한 도면이다.
도 4는 도 1의 판단부의 일 실시예를 나타내는 도면이다.
도 5a는 도 4의 제2 비교 값이 저장되는 공간에 대한 예를 나타내는 도면이다.
도 5b는 도 4의 제1 비교부의 일 예를 나타내는 도면이다.
도 6 내지 도 9는 각각, 각 프레임의 표현 값에 대한 예를 나타내는 도면이다.
도 10 내지 도 12는 각각, 도 4의 제1 비교 값 및 제2 비교 값에 따른 판단 결과에 대한 예를 나타내는 도면이다.
도 13은 도 12의 임시 판단 결과에 따라, 도 1의 영상 구동 장치가 동작하는 일 실시예를 나타내는 도면이다.
도 14는 도 4의 제2 비교부의 동작의 일 실시예를 나타내는 타이밍도이다.
도 15는 도 4의 판단부의 동작의 일 실시예를 나타내는 타이밍도이다.
도 16a 내지 도 16c는 도 4의 i-1 번째 프레임이 동영상인 경우의 처리에 대한 일 실시예를 나타내는 도면이다.
도 17a 및 도 17b는 각각, 도 16a의 동작을 수행하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다.
도 18은 도 16b 또는 도 16c의 동작을 수행하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다.
도 19 및 도 20은 각각, 도 1의 그래픽 메모리가 제1 영상 데이터를 리프레쉬(refresh) 하는 동작의 일 실시예를 나타내는 도면이다.
도 21은 도 1의 그래픽 메모리의 일 실시예를 나타내는 도면이다.
도 22는 출력부를 더 구비하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다.
도 23 및 도 24는 각각, 도 1의 영상 구동 장치를 기능적으로 나타내는 도면이다.
도 25는 다른 실시예에 따른 영상 구동 장치를 나타내는 도면이다.
도 26은 영상 구동 장치의 다른 실시예를 나타내는 도면이다.
도 27은 영상 구동 장치의 또 다른 실시예를 나타내는 도면이다.
도 28 및 도 29는 각각, 영상 구동 장치의 동작의 예를 나타내는 타이밍도이다.
도 30은 일 실시예에 따른 영상 구동 방법을 나타내는 순서도이다.
도 31 내지 도 34는 각각, 도 30의 입력 영상이 정지 영상인지를 판단하는 단계의 예를 나타내는 순서도이다.
도 35 및 도 36은 각각, 다른 실시예에 따른 영상 구동 방법을 나타내는 순서도이다.
도 37내지 도 41은 각각, 일 실시예에 따른 전자 장치를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 실시예에 대해 상세히 설명한다. 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 개시는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 특정한 개시 형태에 대해 한정하려는 것이 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 실시예의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 일 실시예에 따른 영상 구동 장치를 나타내는 도면이다. 도 1을 참조하면, 일 실시예에 따른 영상 구동 장치(100)는 판단부(120), 영상 처리부(140) 및 그래픽 메모리(160)를 포함할 수 있다. 판단부(120)는 영상 구동 장치(100)로 입력되는 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하여 판단 결과(XRST)를 출력한다. 판단부(120)가 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하는 구체적인 방법은 후술된다.
판단부(120)는 입력되는 외부 클럭(CLK_ex)과 별개인 내부 클럭(CLK_in)에 동기되어 상기의 판단 동작을 수행할 수 있다. 예를 들어, 외부 클럭(CLK_ex)은 영상 구동 장치(100)가 포함되는 장치 또는 시스템의 동작 클럭일 수 있다. 예를 들어, 외부 클럭(CLK_ex)은 영상 구동 장치(100)가 포함되는 장치 또는 시스템의 어플리케이션 프로세서(application processor)의 동작 클럭일 수 있다. 내부 클럭(CLK_in)은 영상 구동 장치(100)의 동작 클럭일 수 있다. 예를 들어, 내부 클럭(CLK_in)은 영상 구동 장치(100)의 출력이 디스플레이 되는 디스플레이 장치에서 디스플레이 동작을 수행하는데 적응적인 클럭일 수 있다. 예를 들어, 내부 클럭(CLK_in)은 디스플레이 장치에서 디스플레이 되는 프레임(디스플레이 데이터)의 수직 위치를 결정하는 수직 동기 신호(Vsync: Vertical Synchronization Signal) 또는 수평 위치를 결정하는 수평 동기 신호(Hsync: Horizontal Synchronization Signal)와 동일한 주기를 갖는 클럭일 수 있다. 내부 클럭(CLK_in)은 외부 클럭(CLK_ex)에 동기되지 아니할 수 있다.
판단 결과(XRST)는 영상 처리부(140)로 전송된다. 영상 처리부(140)는 판단 결과(XRST)에 응답하여, 정지 영상(SIMG)과 동영상(MIMG)에 대한 영상 처리를 달리한다.
도 2 및 도 3은 각각, 영상 처리부의 동작을 설명하기 위한 도면이다. 도 2를 참조하면, 영상 처리부(140)는 정지 영상(SIMG)에 대하여는 프레임들(FRM1~FRMn) 중 일부의 프레임(FRM#)에 대한 영상 처리만을 수행하는 반면, 동영상(MIMG)에 대하여는 정지 영상(SIMG)에 대하여 영상 처리하도록 설정된 프레임의 개수보다 많은 개수의 프레임에 대해 영상 처리를 수행할 수 있다. 예를 들어, 영상 처리부(140)는 동영상(MIMG)에 대하여는 모든 프레임(FRM1~FRMm)에 대해 영상 처리를 수행할 수 있다. 도 3을 참조하면, 영상 처리부(140)는, 예를 들어, 정지 영상(SIMG)의 첫 번째 프레임(FRM1)에 한하여 영상 처리를 수행할 수 있다.
다만, 이에 한정되는 것은 아니다. 영상 구동 장치(100)의 동작 스킴(scheme) 또는 동작 타이밍(timing)에 따라, 영상 처리부(140)는 정지 영상(SIMG)의 첫 번째 프레임(FRM1)이 아닌, 다른 프레임에 대한 영상 처리를 수행할 수도 있다. 예를 들어, 판단부(120)가 입력되는 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하는데 소요되는 시간이 영상 처리부(140)가 각각의 프레임에 대한 영상 처리를 수행하는데 소요되는 시간보다 길다면, 영상 처리부(140)는 정지 영상(SIMG)의 두 번째 프레임 또는 그 이후 프레임에 대한 영상 처리를 수행할 수도 있다. 또는, 영상 처리부(140)는 정지 영상(SIMG)의 하나 이상의 프레임에 대하여 영상 처리를 수행할 수도 있다.
이하에서는 설명의 편의를 위해, 별도로 언급하지 아니하는 한, 영상 처리부(140)가 정지 영상(SIMG)에 대하여는 첫 번째 프레임에 한하여 영상 처리를 수행하고, 동영상(MIMG)에 대하여는 모든 프레임에 대하여 영상 처리를 수행하는 예로 기술된다. 다만, 이에 의해, 본 개시의 실시예에 따른 영상 구동 장치가 한정되는 것은 아니다.
영상 처리부(140)는 입력 영상(IIMG)이 정지 영상(SIMG)이어서 정지 영상(SIMG)의 임의의 프레임만을 영상 처리하는 경우, 정지 영상(SIMG)의 나머지 프레임은 영상 처리부(140)의 입력 버퍼(미도시)로 수신만 할 수 있다.
다시 도 1을 참조하면, 영상 처리부(140)는 정지 영상(SIMG)에 대하여는 프레임들(FRM1~FRMn) 중 일부의 프레임(FRM#)을, 동영상(MIMG)에 대하여는 모든 프레임(FRM1~FRMm)을, 영상 처리한다. 예를 들어, 영상 처리부(140)는 썬 라이트 효과(sun light effect), 플래시 효과(flash effect), 필름 모드(film mode), 패닝(panning) 또는 씬 체인지(scene change)에 의한 영상의 열화를 보정할 수 있다. 예를 들어, 썬 라이트 효과에 의해 영상에 포함된 글자의 선명도가 낮아질 수 있는데, 영상 처리부(140)는 글자의 선명도를 보정하는 영상 처리를 수행할 수 있다. 영상 처리부(140)는 상기와 같은 영상 처리를 수행하여, 정지 영상(SIMG)을 제1 영상 데이터(IDTA1)로 출력하고, 동영상(MIMG)을 제2 영상 데이터(IDTA2)로 출력한다.
도 1의 영상 구동 장치(100)는 그래픽 메모리(160)를 포함할 수 있다. 최근 디스플레이 환경에서는 영상 구동 장치(100)가 처리해야 하는 영상의 양 및 영상의 퀄리티(quality)가 급증하여, 영상 구동 장치(100)로 입력 또는 영상 구동 장치(100)로부터 출력되는 데이터 양 또한 증가하고 있다. 이에 대응하기 위해, 영상 구동 장치(100)에 대해 고속의 구동 능력이 요구된다. 또한, 전자 장치의 모바일화에 의해, 저전력이 요구되고 있다. 이에 따라, 본 개시의 일 실시예에 따른 영상 구동 장치(100)는 그래픽 메모리(160)를 내장할 수 있다.
그래픽 메모리(160)에는, 입력 영상(IIMG)이 정지 영상(SIMG)인 경우와 동영상(MIMG)인 경우에 따라, 영상 처리부(140)에 의해 영상 처리된 데이터의 저장 여부를 달리한다. 그래픽 메모리(160)에는 정지 영상(SIMG)에 대응되는 제1 영상 데이터(IDTA1)만 저장될 수 있다. 그래픽 메모리(160)에서의 동작에 대한 좀더 자세한 설명은 후술된다.
도 4는 도 1의 판단부의 일 실시예를 나타내는 도면이다. 도 1 및 도 4를 참조하면, 일 실시예에 따른 영상 구동 장치(100)의 판단부(120)는 제1 비교부(122) 및 제2 비교부(124)를 포함할 수 있다. 제1 비교부(122)는 입력 영상(IIMG)의 연속된 프레임 각각에 대한 표현 값을 비교하여 제1 비교 값(CVAL1)을 출력한다. 예를 들어, 입력 영상(IIMG)의 연속하는 임의의 두 개의 프레임 중 선행하여 입력된 프레임을 i-1 번째 프레임(FRMi-1)이라 하고 다음으로 입력되는 프레임을 i 번째 프레임(FRMi)이라 하면, 각각, i-1 번째 프레임(FRMi-1) 및 i 번째 프레임(FRMi)에 대한 표현 값은 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이라 할 수 있다.
이하에서는 현재, 판단부(120)에서 판단되는 대상이 되는, 즉, 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하는 대상이 되는 입력 영상(IIMG)의 프레임을 i 번째 프레임(FRMi)이라 하고, i 번째 프레임(FRMi)의 바로 이전의 내부 클럭(CLK_in)에서 판단 결과(XRST)의 대상이 되었던 프레임을 i-1 번째 프레임(FRMi-1)이라 한다.
도 5a는 도 4의 제2 비교 값이 저장되는 공간에 대한 예를 나타내는 도면이다. 도 5a를 참조하면, i 번째 프레임(FRMi)의 바로 이전의 내부 클럭(CLK_in)에서 처리된 i-1 번째 프레임(FRMi-1)에 대한 제2 표현 값(RVAL2)은 제1 저장 수단(126)에 저장될 수 있다. 제1 저장 수단(126)은 레지스터(register) 또는 래치(latch) 등과 같은 적은 크기의 정보 또는 데이터를 저장하는 저장 수단일 수 있다. 제1 저장 수단(126)은 i-1 번째 프레임(FRMi-1)에 대한 제2 표현 값(RVAL2)을 출력하고, i 번째 프레임(FRMi)에 대한 제1 표현 값(RVAL1)으로 업데이트(update) 될 수 있다.
다만, 이에 한정되는 것은 아니다. 제1 저장 수단(126)은 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)을 모두 저장할 수 있는 크기로 구비되어, 제2 표현 값(RVAL2)을 출력과 동시에 제1 표현 값(RVAL1)을 저장할 수도 있다. 제1 저장 수단(126)은 판단부(120)에 포함되거나, 판단부(120)의 외부에 구비될 수 있다. 도 4 및 도 5a는 제1 표현 값(RVAL1)이 제1 비교부(122)의 외부로부터 입력되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 도 5b에 도시되는 바와 같이, 제1 비교부(122)는 표현 값 산출부(122_2)를 구비하여, 수신되는 i 번째 프레임(FRMi)으로부터 제1 표현 값(RVAL1)을 산출할 수도 있다. 예를 들어, 표현 값 산출부(122_2)는 i 번째 프레임(FRMi)에 대해, 후술되는 체크 섬(check sum), 데이터 합(data sum), 데이터 히스토그램(data histogram) 및 랜덤 어드레스 데이터(random address data) 중 적어도 하나를 산출하여, 제1 표현 값(RVAL1)으로 처리할 수 있다.
다시 도 1 및 도 4를 참조하면, 제1 비교부(122)는 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)을 비교하여, 제1 비교 값(CVAL1)을 생성한다. 예를 들어, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일하면 제1 비교부(122)는 제1 논리(예를 들어, 논리 하이(H))의 제1 비교 값(CVAL1)을 생성하고, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 상이하면 제1 비교부(122)는 제2 논리(예를 들어, 논리 로우(L))의 제1 비교 값(CVAL1)을 생성할 수 있다.
제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 체크 섬(check sum), 데이터 합(data sum), 데이터 히스토그램(data histogram) 및 랜덤 어드레스 데이터(random address data) 중 적어도 하나 이상을 나타내는 값일 수 있다.
도 6 내지 도 9는 각각, 각 프레임의 표현 값에 대한 예를 나타내는 도면이다. 도 6을 참조하면, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 체크 섬(CS1. CS2, … CSx)일 수 있다. 체크 섬(CS1. CS2, … CSx)은 데이터의 오류 검출 방식의 한 형태로, 입력 영상(IIMG)의 입력이 제대로 되었는지를 확인하기 위해, 입력 영상(IIMG)의 프레임의 각 라인(LIN1. LIN2, … LINx) 이전까지의 값(신호 값 또는 데이터 값)을 다 합한 합계를 나타낸다. 체크 섬(CS1. CS2, … CSx)은 입력 영상(IIMG)과 함께 입력될 수 있다. 또는, 체크 섬(CS1. CS2, … CSx)은 수평 동기 신호에 응답하여 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)에 대한 처리가 수행된 후, 계산되어 질 수 있다.
예를 들어, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)에 대한 체크 섬(CS1. CS2, … CSx)일 수 있다. 이 경우, i 번째 프레임(FRMi)의 두 번째 라인(LIN2)에 대한 체크 섬(CS2)은 i 번째 프레임(FRMi)의 첫 번째 라인(LIN2) 및 두 번째 라인(LIN2)의 각 데이터 값을 합한 값이다. 예를 들어, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 각각, 1920개의 라인의 포함한다면(x=1920), 1920개의 체크 섬(CS1. CS2, … CSx)이 존재할 수 있다. 예를 들어, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)이 각각, 1080 비트(bit)의 크기를 갖는다면, 체크 섬(CS1. CS2, … CSx)은 각각, 3 또는 24 비트의 크기를 가질 수 있다.
도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)별로 체크 섬(CS1. CS2, … CSx)을 비교하여, 임의의 라인에 대한 체크 섬이 다른 경우 제1 비교 값(CVAL1)을 논리 로우(L)로 생성할 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)에 대한 체크 섬(CS1. CS2, … CSx)이 모두 동일한 경우, 제1 비교 값(CVAL1)을 논리 하이(H)로 생성할 수 있다. 체크 섬(CS1. CS2, … CSx)의 크기는 각 라인(LIN1. LIN2, … LINx)의 데이터의 크기보다 작으므로, 제1 비교 값(CVAL1)의 생성을 위해 할당되는 리소스(resource)가 적을 수 있다. 따라서, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 체크 섬(CS1. CS2, … CSx)의 비교에 의해, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일하지 아니한 경우를 적은 리소스로 판별할 수 있다.
도 7을 참조하면, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 데이터 합(DSi, DSi-1)일 수 있다. i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 데이터 합(DSi, DSi-1)은 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 각 라인(LIN1. LIN2, … LINx)에 대한 도 6의 체크 섬(CS1. CS2, … CSx)의 계산이 완료된 후에, 각 라인(LIN1. LIN2, … LINx)에 대한 체크 섬(CS1. CS2, … CSx)을 합하여 산출될 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 데이터 합(DSi, DSi-1)을 비교하여, 데이터 합(DSi, DSi-1)이 다른 경우 제1 비교 값(CVAL1)을 논리 로우(L)로 생성할 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 데이터 합(DSi, DSi-1)이 동일한 경우, 제1 비교 값(CVAL1)을 논리 하이(H)로 생성할 수 있다.
도 8을 참조하면, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 데이터 히스토그램(DHi, DHi-1)일 수 있다. i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 데이터 히스토그램(DHi, DHi-1)은 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에서 각 계조에 해당하는 픽셀 값을 갖는 픽셀의 개수를 나타낸다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 데이터 히스토그램(DHi, DHi-1)을 비교하여, 데이터 히스토그램(DHi, DHi-1)이 다른 경우 제1 비교 값(CVAL1)을 논리 로우(L)로 생성할 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 데이터 히스토그램(DHi, DHi-1)이 동일한 경우, 제1 비교 값(CVAL1)을 논리 하이(H)로 생성할 수 있다.
도 9를 참조하면, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)은 각각, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 랜덤 어드레스 데이터(RDi, RDi-1)일 수 있다. i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 랜덤 어드레스 데이터(RDi, RDi-1)은 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에서 임의의 좌표(a, b), 예를 들어 임의의 픽셀에 대한 좌표(a, b)에 대한 픽셀 값일 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 데이터 랜덤 어드레스 데이터(RDi, RDi-1)을 비교하여, 랜덤 어드레스 데이터(RDi, RDi-1)이 다른 경우 제1 비교 값(CVAL1)을 논리 로우(L)로 생성할 수 있다. 도 4의 판단부(120)는, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 랜덤 어드레스 데이터(RDi, RDi-1)이 동일한 경우, 제1 비교 값(CVAL1)을 논리 하이(H)로 생성할 수 있다.
다시 도 1 및 도 4를 참조하면, 제1 비교부(122)는 제1 비교 값(CVAL1)을 제2 비교부(124)에 전달할 수 있다. 제2 비교부(124)는 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일함을 나타내는 경우, 예를 들어, 제1 비교 값(CVAL1)을 논리 하이(H)로 입력되는 경우, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일한지를 비교하여 제2 비교 값(CVAL2)을 출력할 수 있다. 예를 들어, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일하면 제2 비교부(124)는 제1 논리(예를 들어, 논리 하이(H))의 제2 비교 값(CVAL2)을 생성하고, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 상이하면 제2 비교부(124)는 제2 논리(예를 들어, 논리 로우(L))의 제2 비교 값(CVAL2)을 생성할 수 있다. i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 비교는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 동일한 각 픽셀(좌표)에 대한 픽셀 값이 동일한지 여부로 판단될 수 있다.
도 10 내지 도 12는 각각, 도 4의 제1 비교 값 및 제2 비교 값에 따른 판단 결과에 대한 예를 나타내는 도면이다. 도 1 및 도 10을 참조하면, 제2 비교부(124)는 전술한 바와 같이, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 동일 여부를 판단하여 제2 비교 값(CVAL2)을 생성한다. 판단 결과(XRST)는 제2 비교 값(CVAL2)일 수 있다. 제2 비교 값(CVAL2)이 논리 로우(L), 즉 제2 비교 값(CVAL2)이 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일하지 아니함을 나타내는 경우, 판단 결과(XRST)는 입력 영상(IIMG)이 동영상(MIMG)임을 나타낼 수 있다. 또는, 제2 비교 값(CVAL2)이 논리 하이(H), 즉 제2 비교 값(CVAL2)이 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일함을 나타내는 경우, 판단 결과(XRST)는 입력 영상(IIMG)이 정지 영상(SIMG)임을 나타낼 수 있다.
도 1 및 도 11을 참조하면, 제1 비교부(122)는 전술한 바와 같이, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)의 동일 여부를 판단하여 제1 비교 값(CVAL1)을 생성한다. 판단 결과(XRST)는 제1 비교 값(CVAL1)일 수 있다. 제1 비교 값(CVAL1)이 논리 로우(L), 즉 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일하지 아니함을 나타내는 경우, 판단 결과(XRST)는 입력 영상(IIMG)이 동영상(MIMG)임을 나타낼 수 있다. 다만, 제1 비교 값(CVAL1)이 논리 하이(H), 즉 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일함을 나타내는 경우, 제1 비교 값(CVAL1)은 제1 비교 값(CVAL1)이 판단 결과(XRST)로 처리되지 아니한다.
도 1 및 도 12를 참조하면, 제1 비교부(122)가 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)을 비교하여, 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일한 경우, 예를 들어, 논리 하이(H)의 제1 비교 값(CVAL1)을 생성할 수 있다. 전술한 바와 같이, 이 경우 제1 비교 값(CVAL1)은 제1 비교 값(CVAL1)이 판단 결과(XRST)로 처리되지 아니한다. 다만, 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일한 경우, 제1 비교 값(CVAL1)은 임시 판단 결과(XRST_temp)로 처리될 수 있다.
도 13은 도 12의 임시 판단 결과에 따라, 도 1의 영상 구동 장치가 동작하는 일 실시예를 나타내는 도면이다. 도 12 및 도 13은 참조하면, 판단부(120)는 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일한 경우, 제1 비교 값(CVAL1)을 임시 판단 결과(XRST_temp)로 하여, 영상 처리부(140)에 전송할 수 있다. 영상 처리부(140)는 임시 판단 결과(XRST_temp)에 응답하여, 입력 영상(IIMG)이 아직 동영상(MIMG)인지 정지 영상(SIMG)인지 판단되지 아니한 상태에서, i 번째 프레임(FRMi)을 영상 처리하여 그래픽 메모리(160)에 저장할 수 있다. 이에 의하면, 판단부(120)가 판단 결과(XRST)를 생성하는데 소요되는 시간이, 영상 처리부(140)에서 영상 처리를 수행하는 시간, 또는 영상 처리부(140)에 의해 처리된 제1 영상 데이터(IDTA1)가 그래픽 메모리(160)에 저장되는 시간, 또는 영상 처리부(140)에서 영상 처리를 수행하는 시간 및 제1 영상 데이터(IDTA1)가 그래픽 메모리(160)에 저장되는 시간의 합보다 긴 경우, 동작 속도를 향상시킬 수 있다.
도 14는 도 4의 제2 비교부의 동작의 일 실시예를 나타내는 타이밍도이다. 도 4 및 도 14를 참조하면, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일한 것으로 판단되면, 그 후 제2 비교부(124)는, 제1 주기(PER1) 동안, 비록 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일함을 나타내더라도, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 동일 여부를 비교하지 아니할 수 있다. 예를 들어, 제1 주기(PER1)는 입력 영상(IIMG)의 프레임 레이트(frame rate)에 대응될 수 있다.
예를 들어, 입력 영상(IIMG)이 초당 u개의 프레임을 갖는다면, 제1 주기(PER1)는 i+1 번째 프레임(FRMi+1-1)으로부터 i+u-1 번째 프레임(FRMi+u)까지의 u-1개의 프레임에 대한 수직 동기 신호의 활성화 구간에 대응될 수 있다. 입력 영상(IIMG)의 각 프레임은 수직 동기 신호에 응답하여 처리된다. 즉, 제2 비교부(124)는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일한 것으로 판단되면, 그 후 제1 주기(PER1) 동안 비교 동작을 수행하지 아니하고, i 번째 프레임(FRMi)에 대한 제2 비교 값(CVAL2)을 유지할 수 있다.
이 경우, i 번째 프레임(FRMi)에 대한 제2 비교 값(CVAL2)은, 제2 비교부(124)에 포함될 수 있는 임의의 저장 수단(미도시)에 저장되어, i+1 번째 프레임(FRMi+1)으로부터 i+u 번째 프레임(FRMi+u)까지, 반복적으로 출력될 수 있다. 임의의 저장 수단은 레지스터 또는 래치 등으로 구현될 수 있다. 제2 비교부(124)는 i 번째 프레임(FRMi)에 대한 제2 비교 값(CVAL2)의 출력을 유지할 수 있는 출력 수단(미도시)을 포함할 수도 있다. 상기와 같이, 제2 비교부(124)가 정지 영상(SIMG)의 특성을 반영하여, 제1 주기(PER1) 동안 비교 동작을 수행하지 아니함으로써, 제2 비교부(124)의 비교 동작에 소요되는 소비 전류 또는 소비 전력을 줄일 수 있다.
도 15는 도 4의 판단부의 동작의 일 실시예를 나타내는 타이밍도이다. 도 4 및 도 15를 참조하면, i 번째 프레임(FRMi)에 대한 판단 결과(XRST)가 입력 영상(IIMG)이 동영상(MIMG)임을 나타내는 경우, 판단부(120)는, 동영상(MIMG)에 대해 설정된 최소 프레임 단위(LFU)에 대응되는 제2 주기(PER2) 동안, 입력 영상(IIMG)이 동영상(MIMG)인지 정지 영상(SIMG)인지를 판단하지 아니할 수 있다. 예를 들어, 제1 비교부(122)가 논리 로우(L)의 제1 비교 값(CVAL1)을 생성하거나 제2 비교부(124)가 논리 로우(L)의 제2 비교 값(CVAL2)을 생성하는 경우, 제1 비교부(122) 또는 제2 비교부(124)는 제2 주기(PER2) 동안, 입력 영상(IIMG)이 동영상(MIMG)인지 정지 영상(SIMG)인지를 판단하지 아니할 수 있다.
예를 들어, 최소 프레임 단위(LFU)가 j개의 프레임으로 설정된다면, 제2 주기(PER2)는 i+1 번째 프레임(FRMi+1)으로부터 i+j-1 번째 프레임(FRMi+j-1)까지의 j-1개의 프레임에 대한 수직 동기 신호의 활성화 구간에 대응될 수 있다. 동영상(MIMG)의 포맷(format) 특성 상, 임의의 개수의 연속된 프레임이 동일할 수 있다. 최소 프레임 단위(LFU)는, 이러한 동영상(MIMG)의 특성을 반영하여, 설정될 수 있다. 예를 들어, 영상 구동 장치(100)의 프레임 레이트가 60 fps라면, 최소 프레임 단위(LFU)는 15개의 프레임 또는 30개의 프레임으로 설정될 수 있다.
제1 비교부(122) 또는 제2 비교부(124)는, 즉 판단부(120)는, 제2 주기(PER2) 동안, 입력 영상(IIMG)이 동영상(MIMG)인지 정지 영상(SIMG)인지를 판단하지 아니하고, 동일한 논리 레벨의 제1 비교 값(CVAL1) 또는 제2 비교 값(CVAL2), 즉 판단 결과(XRST)를 출력할 수 있다. 이 경우, i 번째 프레임(FRMi)에 대한 판단 결과(XRST)는, 판단부(120)에 포함될 수 있는 임의의 저장 수단(미도시)에 저장되어, i+1 번째 프레임(FRMi+1)으로부터 i+j-1 번째 프레임(FRMi+j-1)까지, 반복적으로 출력될 수 있다. 임의의 저장 수단은 레지스터 또는 래치 등으로 구현될 수 있다. 또는, 판단부(120)는 i 번째 프레임(FRMi)에 대한 판단 결과(XRST)의 출력을 유지할 수 있는 출력 수단(미도시)을 포함할 수도 있다. 판단부(120)가 동영상(MIMG)의 특성을 반영하여, 제2 주기(PER2) 동안 판단 동작을 수행하지 아니함으로써, 판단부(120)의 판단 동작에 소요되는 소비 전류 또는 소비 전력을 줄일 수 있다.
다시 도 1 및 도 4를 참조하면, 전술한 바와 같이, 제2 비교부(124)는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일 여부를 판단한다. 예를 들어, i-1 번째 프레임(FRMi-1)은 그래픽 메모리(160)에 저장된 제1 영상 데이터(IDTA1)가 스캔(scan)되어 제2 비교부(124)로 입력될 수 있다.
i-1 번째 프레임(FRMi-1)이 정지 영상(SIMG)의 프레임인 경우, 영상 처리부(140)는 i-1 번째 프레임(FRMi-1)을 영상 처리하여, i-1 번째 프레임(FRMi-1)에 대응되는 제1 영상 데이터(IDTA1)로 출력한다. i-1 번째 프레임(FRMi-1)에 대응되는 제1 영상 데이터(IDTA1)는 그래픽 메모리(160)에 저장된다. i-1 번째 프레임(FRMi-1)이 동영상(MIMG)의 프레임인 경우, 영상 처리부(140)는 i-1 번째 프레임(FRMi-1)을 영상 처리하여, i-1 번째 프레임(FRMi-1)에 대응되는 제2 영상 데이터(IDTA2)로 출력한다. 전술한 바와 같이, 제2 영상 데이터(IDTA2)는 그래픽 메모리(160)에 저장되지 아니한다.
도 16a는 도 4의 i-1 번째 프레임이 동영상인 경우의 처리에 대한 일 실시예를 나타내는 도면이다. 도 1, 도 4 및 도 16a를 참조하면, 판단 결과(XRST)가 입력 영상(IIMG)이 정지 영상(SIMG)임을 나타내다가 동영상(MIMG)임을 나타내는 것으로 바뀌는 경우, 예를 들어, 판단 결과(XRST)가 논리 하이(H)에서 논리 로우(L)로 천이되는 경우, 그래픽 메모리(160)는 메모리 리셋 신호(MRES)의 활성화에 응답하여 리셋(reset) 될 수 있다. 이에 따라, 그래픽 메모리(160)에 저장된 제1 영상 데이터(IDTA1)가 삭제된다.
전술된 예와 같이 입력 영상(IIMG)이 동영상(MIMG)인 구간 동안, 제1 비교 값(CVAL1)이 논리 로우(L)로 출력되고, 논리 로우(L)의 제1 비교 값(CVAL1)에 응답하여, 제2 비교부(124)는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일 여부를 판단하지 아니한다. 그런데, 그래픽 메모리(160)가 리셋 된 후, i 번째 프레임(FRMi)에 대한 제1 비교 값(CVAL1)이 논리 하이(H)로 출력되면, 제2 비교부(124)는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)이 동일 여부를 판단하지 아니하고, 논리 하이(H)의 제2 비교 값(CVAL2)을 출력할 수 있다.
그러면, i 번째 프레임(FRMi)은 정지 영상(SIMG)에 대한 프레임으로 처리된다. 따라서, i 번째 프레임(FRMi)에 대한 제1 영상 데이터(IDTA1)는 그래픽 메모리(160)에 저장될 수 있다. 따라서, 비록, 그래픽 메모리(160)가 리셋에 의해 i 번째 프레임(FRMi)에 대한 정확한 판단 결과(XRST)를 생성하지 못하더라도, i+1 번째 프레임(FRMi+1)부터는 정확한 판단 결과(XRST)를 생성할 수 있다.
또는, 도 12에서 전술한 바와 같이, 제1 비교 값(CVAL1)이 임시 판단 결과(XRST_temp)로 영상 처리부(140)에 전송됨으로써, 일단 i 번째 프레임(FRMi)에 대해 영상 처리된 제1 영상 데이터(IDTA1)가 그래픽 메모리(160)에 저장될 수 있다. 이 경우, 이에 의해, 제2 비교부(124)는 i 번째 프레임(FRMi) 및 그래픽 메모리(160)로부터 스캔된 i 번째 프레임(FRMi)에 대한 제1 영상 데이터(IDTA1)를 비교함으로써, 논리 하이(H)의 제2 비교 값(CVAL2)을 출력하게 된다. 마찬가지로 i 번째 프레임(FRMi)에 대한 정확한 판단 결과(XRST)를 생성하지 못하더라도, i+1 번째 프레임(FRMi+1)부터는 정확한 판단 결과(XRST)를 생성할 수 있다.
다만, i 번째 프레임(FRMi)에 대한 정확한 판단 결과(XRST)를 생성하지 못하더라도, 영상 구동 장치(100)의 신뢰도 또는 전력 소모에 영향을 미치지 아니한다. 구체적으로, i 번째 프레임(FRMi)이 정지 영상(SIMG)에 대한 프레인지 동영상(MIMG)에 대한 프레임인지가 판단되지 못하였더라도, i 번째 프레임(FRMi)이 정지 영상(SIMG)에 대한 프레임이면, 영상 처리부(140)에 의해 영상 처리되어 그래픽 메모리(160)에 저장되었으므로, 결과적으로는 소비 전력의 증가 없이 처리되었기 때문이다. 또한, 하나의 프레임 처리에 대한 전력 소모만이 증가된 것이므로, i 번째 프레임(FRMi)이 정지 영상(SIMG)에 대한 프레인지 동영상(MIMG)에 대한 프레임인지가 판단되지 못하였더라도, i 번째 프레임(FRMi)이 정지 영상(SIMG)에 대한 프레임이면, 영상 처리부(140)에 의해 영상 처리되어 그래픽 메모리(160)에 저장되었으므로, 결과적으로는 하나의 프레임에 대한 그래픽 메모리(160)로의 저장에 소요되는 전력만이 소비되었기 때문이다. 이에 따라, 판단부(120)는 동영상(MIMG)에 대한 프레임이 그래픽 메모리(160)에 저장되지 아니하는 경우에도, 판단 결과(XRST)를 생성할 수 있다.
도 16a에서는 판단 결과(XRST)가 논리 하이(H)에서 논리 로우(L)로 천이되는 경우, 그래픽 메모리(160)가 리셋 되는 예를 도시하였다. 다만, 이에 한정되는 것은 아니다. 판단 결과(XRST)가 논리 하이(H)에서 논리 로우(L)로 천이되더라도 그래픽 메모리(160)가 리셋 되지 아니할 수 있다. 대신, 도 16b 또는 도 16c에 도시되는 바와 같이, 판단 결과(XRST)가 논리 하이(H)에서 논리 로우(L)로 천이되더라도 제1 영상 데이터(IDTA1)를 유지하다가, i 번째 프레임(FRMi)에 대한 제1 비교 값(CVAL1)이 논리 하이(H)로 출력되어, 제2 비교부(124)로의 제1 영상 데이터(IDTA1)의 전송이 요청되는 경우, 그래픽 메모리(160)는 해당 요청(REQ1)을 무시하거나 해당 요청(REQ1)에 대해 널(null) 값으로 응답(RSP)할 수도 있다.
도 17a 및 도 17b는 각각, 도 16a의 동작을 수행하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다. 먼저 도 1, 도 16a 및 도 17a를 참조하면, 영상 구동 장치(100)가 입력 영상(IIMG)이 정지 영상(SIMG)에서 동영상(MIMG)으로 바뀌는 경우, 예를 들어, 판단 결과(XRST)의 논리 레벨이 논리 하이(H)에서 논리 로우(L)로 천이되는 경우, 그래픽 메모리(160)를 리셋하므로, 판단 결과(XRST)의 저장이 요구된다. 판단부(120)는 판단 결과(XRST)를 저장하기 위한 제2 저장 수단(128)을 더 포함할 수 있다. 다만, 이에 한정되는 것은 아니다. 제2 저장 수단(128)은 판단부(120)의 외부에 구비될 수도 있다. 제2 저장 수단(128)은 레지스터 또는 래치 등으로 구현될 수 있다.
판단부(120)는 제2 저장 수단(128)에 저장된 판단 결과(예를 들어, i-1 번째 프레임(FRMi-1)에 대한 판단 결과(XRST)와 i 번째 프레임(FRMi)에 대한 판단 결과를 비교하여, 양자가 동일한 경우 메모리 리셋 신호(MRES)를 활성화할 수 있다. 전술한 바와 같이, 그래픽 메모리(160)는 메모리 리셋 신호(MRES)의 활성화에 응답하여, 그래픽 메모리(160)에 저장된 제1 영상 데이터(IDTA1)를 삭제할 수 있다.
다음으로 도 1, 도 16a 및 도 17b를 참조하면, 도 17a와 달리, 판단 결과(XRST)는 그래픽 메모리(160)에 저장될 수 있다. 판단부(120)는 판단 결과(XRST)를 그래픽 메모리(160)로 전송할 수 있다. 그래픽 메모리(160)는 제1 영상 데이터(IDTA1)가 저장되는 메모리 셀 어레이(162), 및 메모리 셀 어레이(162)로의 저장 및 스캔을 제어하는 제어 로직(164)을 구비할 수 있다. 도 17b는 판단 결과(XRST)가 그래픽 메모리(160)의 메모리 셀 어레이(162)의 임의의 영역에 저장되는 것으로 도시하고 있다.
다만, 이에 한정되는 것은 아니다. 판단 결과(XRST)는 제어 로직(164)의 임의의 영역에 저장될 수도 있다. 제어 로직(164)은 판단 결과(예를 들어, i-1 번째 프레임(FRMi-1)에 대한 판단 결과(XRST)와 i 번째 프레임(FRMi)에 대한 판단 결과를 비교하여, 양자가 동일한 경우 메모리 리셋 신호(MRES)를 활성화하여 메모리 셀 어레이(162)에 인가함으로써, 저장된 제1 영상 데이터(IDTA1)를 삭제할 수 있다.
도 18은 도 16b 또는 도 16c의 동작을 수행하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다. 먼저 도 1, 도 4, 도 16b 또는 도 16및 도 18을 참조하면, 영상 구동 장치(100)가 입력 영상(IIMG)이 정지 영상(SIMG)에서 동영상(MIMG)으로 바뀐 후, 예를 들어, 판단 결과(XRST)의 논리 레벨이 논리 하이(H)에서 논리 로우(L)로 천이된 후, i 번째 프레임(FRMi)에 대한 제1 비교 값(CVAL1)이 논리 하이(H)로 생성될 수 있다. 이 경우, 제2 비교부(124)에서 제1 영상 데이터(IDTA1)가 요구됨으로, 그래픽 메모리(160)로, 제1 영상 데이터(IDTA1)에 대한 스캔 요청(REQ1)이 인가될 수 있다. 도 18은 스캔 요청(REQ1)이 판단부(120)로부터 바로, 그래픽 메모리(160)로 스캔 요청(REQ1)이 인가되는 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 스캔 요청(REQ1)은 영상 구동 장치(100)의 제어부(도 25의 190) 등과 같은 별도의 제어 로직에 의해, 그래픽 메모리(160)로 인가될 수 있다.
그래픽 메모리(160)은 상기와 같은 스캔 요청(REQ1)을 무시하거나, 스캔 요청(REQ1)에 대한 응답(RSP)으로 널(Null) 값을 판단부(120) 또는 제2 비교부(124)로 전송할 수 있다. 다만, 상기와 같은 스캔 요청(REQ1)은, 다른 상황에서의 그래픽 메모리(160)에 대한 노말 스캔 요청과 달리, 판단 결과(XRST)의 논리 레벨이 논리 하이(H)에서 논리 로우(L)로 천이된 후, 판단부(120) 또는 제2 비교부(124)로의 전송이 요구되는, 첫 번째로 인가되는 스캔 요청(REQ1)에 한한다. 그래픽 메모리(160)는, 상기와 같은 스캔 요청(REQ1) 이후의 노말 스캔 요청에 대하여는 정상적인 스캔 동작을 수행할 수 있다. 스캔 요청이 노말 스캔 요청인지 여부의 구분을 위해, 스캔 요청(REQ1)에 태그(tag) 등을 부가할 수도 있다.
그래픽 메모리(160)는 도 17b와 같이, 제1 영상 데이터(IDTA1)가 저장되는 메모리 셀 어레이(162), 및 메모리 셀 어레이(162)로의 저장 및 스캔을 제어하는 제어 로직(164)을 구비할 수 있다. 스캔 요청(REQ1)에 대한 응답(RSP)은 제어 로직(164)에 의해 생성될 수 있다. 그리고, 그래픽 메모리(160)가 전술된 스캔 요청(REQ1)에 효율적으로 동작을 수행하기 위해, 도 17b와 같이 판단 결과(XRST)를 메모리 셀 어레이(162) 또는 제어 로직(164)의 임의의 영역에 저장하여 참조할 수 있다.
도 19 및 도 20은 각각, 도 1의 그래픽 메모리가 제1 영상 데이터를 리프레쉬(refresh) 하는 동작의 일 실시예를 나타내는 도면이다. 먼저, 도 1, 도 19 및 도 20을 참조하면, 전술한 바와 같이, 영상 처리부(140)는 입력 영상(IIMG)이 정지 영상(SIMG)인 경우, 정지 영상(SIMG)에 대한 임의의 프레임만을 영상 처리한다. 예를 들어, 영상 처리부(140)는 정지 영상(SIMG)에 대한 첫 번째 프레임(FRM1)만을 영상 처리하여, 제1 영상 데이터(IDTA1)로 출력한다. 제1 영상 데이터(IDTA1)는 그래픽 메모리(160)에 저장된다.
그래픽 메모리(160)는 리프레쉬를 통해, 정지 영상(SIMG)의 마지막 프레임이 처리될 때까지, 제1 영상 데이터(IDTA1)를 유지할 수 있다. 예를 들어, 도 19와 같이, 그래픽 메모리(160)의 제어 로직(164)에 의해, 내부 클럭(CLK_in)에 동기되어 셀프 리프레쉬(self refresh)가 수행될 수 있다. 또는, 도 20과 같이, 영상 구동 장치(100)에 별도로 구비되는 리프레쉬 제어부(170)에 의해, 내부 클럭(CLK_in)에 동기되어 리프레쉬가 수행될 수 있다. 도 19 또는 도 20의 리프레쉬는 영상 구동 장치(100)의 프레임 레이트 또는 그래픽 메모리(160)의 리프레쉬 특성에 대응되는 주기로 수행될 수 있다.
이상에서 설명된 그래픽 메모리(160)는 프레임과 동일한 크기를 가질 수 있다. 예를 들어, 프레임의 크기가 1920*1080라면, 그래픽 메모리(160)의 용량도 1920*1080일 수 있다. 또는 프레임의 크기가 3840*2160이라면, 그래픽 메모리(160)의 용량도 3840*2160일 수 있다. 또한, 그래픽 메모리(160)는 라인 단위로 기입 및 스캔이 수행될 수 있다. 따라서, 그래픽 메모리(160)는 프레임 하나의 크기를 갖는 경우에도, i 번째 프레임(FRMi)에 대한 기입과 동시에, i-1 번째 프레임(FRMi-1)에 대한 스캔이 수행될 수 있다.
다만, 이에 한정되는 것은 아니다. 영상 구동 장치(100)에 대해 다수의 프레임에 대한 동시 처리가 요구되는 경우, 또는 영상 구동 장치(100)가 영상을 처리함에 있어 파이프라인(pipeline) 스킴을 사용하는 때에 리소스 할당의 필요에 의해, 그래픽 메모리(160)는 두 개 이상의 프레임을 저장할 수 있는 크기로 구비될 수 있다. 또는, 영상 구동 장치(100)의 레이아웃 면적을 줄이기 위해, 그래픽 메모리(160)가 프레밈의 크기보다 작게 구비될 수도 있다.
도 21은 도 1의 그래픽 메모리의 일 실시예를 나타내는 도면이다. 도 21을 참조하면, 그래픽 메모리(160)는 입력 영상(IIMG)의 각 프레임보다 작은 크기로 구비될 수 있다. 다만, 그래픽 메모리(160)는 입력 영상(IIMG)의 각 프레임에 대응되는 크기를 가질 수 있다. 예를 들어, 그래픽 메모리(160)는 입력 영상(IIMG)의 각 프레임의 1/4 크기로 구현될 수 있다. 예를 들어, 프레임의 크기가 1920*1080라면, 그래픽 메모리(160)의 용량은 810*540일 수 있다. 또는 프레임의 크기가 3840*2160이라면, 그래픽 메모리(160)의 용량은 1920*1080일 수 있다.
이 경우, 입력 영상(IIMG)의 각 프레임은 그래픽 메모리(160)의 크기에 맞게 압축되어, 그래픽 메모리(160)에 저장될 수 있다. 영상 구동 장치(100)는 입력 영상(IIMG)의 임의의 프레임에 대해 영상 처리된 제1 영상 데이터(IDTA1)를 압축하여 압축된 제1 영상 데이터(IDTA1_cmp)로 출력하는 인코더(END), 및 그래픽 메모리(160)로부터 출력된, 압축된 제1 영상 데이터(IDTA1_cmp)를 디코딩(decoding)하는 디코더(DED)를 더 포함할 수 있다. (압축 알고리즘의 예 필요)
도 21의 영상 구동 장치(100)의 인코더(END) 및 디코더(DED)는 제1 영상 데이터(IDTA1)에 대응되는 인코딩 및 디코딩만을 수행하므로, 동영상(MIMG) 또는 정지 영상(SIMG)의 다른 프레임의 인코딩 및 디코딩 수행에 요구되는 소비 전류 또는 소비 전력을 줄일 수 있다.
도 22는 출력부를 더 구비하는 도 1의 영상 구동 장치의 예를 나타내는 도면이다. 도 1 및 도 22를 참조하면, 영상 구동 장치(100)에 구비되는 출력부(180)는, 그래픽 메모리(160)에 저장된 제1 영상 데이터(IDTA1) 및 그래픽 메모리(160)에 저장되지 아니하고 영상 처리부(140)로부터 직접 출력되는 제2 영상 데이터(IDTA2) 중 하나를 입력 영상(IIMG)에 대한 출력 데이터(XDTA)로 출력할 수 있다. 따라서, 영상 구동 장치(100)의 출력 채널(미도시)는 제1 영상 데이터(IDTA1) 및 제2 영상 데이터(IDTA2)에 대해 공통될 수 있다. 출력 데이터(XDTA)는 디스플레이 장치에서 디스플레이 될 수 있다.
도 23 및 도 24는 각각, 도 1의 영상 구동 장치를 기능적으로 나타내는 도면이다. 먼저 도 1 및 도 23을 참조하면, 영상 구동 장치(100)는 입력 영상(IIMG)을 정지 영상(SIMG) 및 동영상(MIMG)을 구분하여, 정지 영상(SIMG)을 제1 데이터 패스(DPH1)를 통해 출력 데이터(XDTA)로 출력할 수 있다. 예를 들어, 정지 영상(SIMG)의 첫 번째 프레임(FRM1)에 대한 제1 데이터 패스(DPH1)는 영상 처리부(140)에 의한 영상 처리, 영상 처리된 제1 영상 데이터(IDTA1)의 그래픽 메모리(160)로의 저장 및 그래픽 메모리(160)로부터 스캔되어 출력부(180)에 의해 출력되는 패스를 포함할 수 있다. 예를 들어, 정지 영상(SIMG)의 두 번째 이후의 프레임에 대한 제1 데이터 패스(DPH1)는 그래픽 메모리(160)에서 리프레쉬 된 제1 영상 데이터(IDTA1)가 출력부(180)에 의해 출력되는 패스를 포함할 수 있다.
반면, 영상 구동 장치(100)는 동영상(MIMG)을 제1 데이터 패스(DPH1)와 다른, 제2 데이터 패스(DPH2)를 통해 출력 데이터(XDTA)로 출력할 수 있다. 예를 들어, 동영상(MIMG)에 대한 제2 데이터 패스(DPH2)는 영상 처리부(140)에 의한 영상 처리 및 영상 처리된 제2 영상 데이터(IDTA2)의 출력부(180)에 의해 출력되는 패스를 포함할 수 있다. 이렇듯, 일 실시예에 따른 영상 구동 장치(100)에 의하면, 영상 구동 장치(100)가 정지 영상(SIMG) 및 동영상(MIMG) 각각에 최적화된 처리를 수행할 수 있다.
다음으로 도 1 및 도 24를 참조하면, 영상 구동 장치(100)는 입력 영상(IIMG)을 정지 영상(SIMG) 및 동영상(MIMG)을 구분하여, 제1 전력 소모(PCS1)로 정지 영상(SIMG)을 출력 데이터(XDTA)로 출력할 수 있다. 예를 들어, 정지 영상(SIMG)의 첫 번째 프레임(FRM1)에 대한 제1 전력 소모(PCS1)는 영상 처리부(140)에 의한 영상 처리, 영상 처리된 제1 영상 데이터(IDTA1)의 그래픽 메모리(160)로의 저장 및 그래픽 메모리(160)로부터 스캔되어 출력부(180)에 의해 출력되는데 소요되는 전력일 수 있다. 예를 들어, 정지 영상(SIMG)의 두 번째 이후의 프레임에 대한 제1 전력 소모(PCS1)는 그래픽 메모리(160)에서 리프레쉬 된 제1 영상 데이터(IDTA1)가 출력부(180)에 의해 출력되는데 소요되는 전력일 수 있다.
반면, 영상 구동 장치(100)는 제1 전력 소모(PCS1)와 다른 제2 전력 소모(PCS2)로, 동영상(MIMG)을 출력 데이터(XDTA)로 출력할 수 있다. 예를 들어, 동영상(MIMG)에 대한 제2 전력 소모(PCS2)는 영상 처리부(140)에 의한 영상 처리 및 영상 처리된 제2 영상 데이터(IDTA2)의 출력부(180)에 의해 출력되는데 소요되는 전력일 수 있다. 이렇듯, 일 실시예에 따른 영상 구동 장치(100)에 의하면, 영상 구동 장치(100)가 정지 영상(SIMG) 및 동영상(MIMG) 각각에 최적화된 처리를 수행할 수 있다.
이렇듯, 영상 구동 장치(100)가 정지 영상(SIMG)의 두 번째 이후의 프레임에 대해 영상 처리를 수행하지 아니하고 정지 영상(SIMG)의 두 번째 이후의 프레임의 저장을 위한 그래픽 메모리(160)의 액세스를 수행하지 아니함으로써, 또는 동영상(MIMG)을 처리하는 때에 그래픽 메모리(160)의 액세스를 수행하지 아니함으로써, 동영상(MIMG) 및 정지 영상(SIMG)의 구분 없이 동일한 처리를 수행함에 따른 전력 소모를 줄일 수 있다.
또는, 이상에서 설명된 영상 구동 장치(100)에 의하면, 동영상(MIMG)과 정지 영상(SIMG)을 구분하여 처리하여, 영상 구동에 소요되는 소비 전류를 줄임으로써, 영상 구동에 의한 EMI(Electro Magnetic Interference) 현상을 방지하여 영상 구동 장치 또는 영상 구동 장치를 포함하는 전자 장치의 오동작을 줄일 수 있다. 또는 이상에서 설명된 영상 구동 장치(100)에 의하면, 영상 구동 장치(100)가 자체적으로 동영상(MIMG)과 정지 영상(SIMG)을 구분하여 처리함으로써, 영상 구동 장치(100)를 제어하는 프로세서가 동영상(MIMG)과 정지 영상(SIMG)에 따른 제어를 수행하기 위해 소요되는 로드(load)를 줄여, 영상 구동에 소요되는 시간을 줄일 수 있다. 영상 구동 장치(100)를 제어하는 프로세서는 영상 구동 장치(100)와 동기 되지 아니함에 따라, 프로세서에 의해 동영상(MIMG)과 정지 영상(SIMG)을 구분한다 하더라도, 영상 구동 장치(100)가 동영상(MIMG)과 정지 영상(SIMG)에 따라 별도의 처리를 수행하도록 제어하기 위한 로드가 상당할 수 있다.
도 25는 다른 실시예에 따른 영상 구동 장치를 나타내는 도면이다. 도 25를 참조하면, 영상 구동 장치(100)는 인터페이스부(110), 판단부(120), 영상 처리부(140), 그래픽 메모리(160), 출력부(180) 및 제어부(190)를 포함할 수 있다. 인터페이스부(110)는 외부로부터 입력 영상(IIMG)을 입력 받아 판단부(120), 영상 처리부(140) 및 제어부(190) 등에 전송할 수 있다. 인터페이스부(110)는 예를 들어, HSSI(High Speed Serial Interface)를 통해, 외부로부터 입력 영상(IIMG)을 수신할 수 있다. 인터페이스부(110)는 HSSI 인터페이스로 인터페이싱을 수행하므로, 전송율을 높이며, 낮은 EMI를 구현할 수 있다.
영상 구동 장치(100)가 모바일 장치에 포함되는 경우, 인터페이스부(110)는 예를 들어, HSSI 인터페이스 중 MIPI(Mobile Industry Processor Interface)로 모바일 장치의 프로세서로부터 입력 영상(IIMG) 및 외부 클럭(CLK_ex)을 전송 받을 수 있다. 따라서, 영상 구동 장치(100)는 고속의 디지털 시리얼 인터페이스로 프로세서와 통신함으로써, 영상 구동 장치(100)가 포함되는 모바일 장치의 배터리 소모량을 줄이고, 고속 신호 처리를 수행할 수 있다.
판단부(120)는 도 1의 판단부(120)와 마찬가지로, 영상 구동 장치(100)로 입력되는 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하여 판단 결과(XRST)를 출력한다. 판단부(120)가 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 판단하는 구체적인 방법은 전술된 바와 같을 수 있다. 예를 들어, 판단 결과(XRST)는 입력 영상(IIMG)이 정지 영상(SIMG)인 경우 논리 하이(H)로 출력될 수 있고, 입력 영상(IIMG)이 동영상(MIMG)인 경우 논리 로우(L)로 출력될 수 있다.
입력 영상(IIMG)은 외부 클럭(CLK_ex)에 동기 되어 입력될 수 있다. 예를 들어, 외부 클럭(CLK_ex)은 영상 구동 장치(100)가 포함되는 장치 또는 시스템의 동작 클럭일 수 있다. 예를 들어, 외부 클럭(CLK_ex)은 영상 구동 장치(100)가 포함되는 장치 또는 시스템의 어플리케이션 프로세서(application processor)의 동작 클럭일 수 있다.
영상 처리부(140)는 제1 제어 신호(XCON1)에 응답하여, 정지 영상(SIMG)에 대하여는 프레임들(FRM1~FRMn) 중 일부의 프레임(FRM#)에 대한 영상 처리만을 수행하는 반면, 동영상(MIMG)에 대하여는 모든 프레임(FRM1~FRMm)에 대해 영상 처리를 수행할 수 있다. 영상 처리부(140)는, 예를 들어, 정지 영상(SIMG)의 첫 번째 프레임(FRM1)에 한하여 영상 처리를 수행할 수 있다. 예를 들어, 영상 처리부(140)는 정지 영상(SIMG)의 프레임들(FRM1~FRMn) 중 일부의 프레임(FRM#)에 대하여, 그리고 동영상(MIMG)의 모든 프레임(FRM1~FRMm)에 대하여 영상 처리를 수행함으로써, 썬 라이트 효과(sun light effect), 플래시 효과(flash effect), 필름 모드(film mode), 패닝(panning) 또는 씬 체인지(scene change)에 의한 영상의 열화를 보정할 수 있다.
그래픽 메모리(160)에는, 제1 제어 신호(XCON1)에 따라, 입력 영상(IIMG)이 정지 영상(SIMG)인 경우와 동영상(MIMG)인 경우 영상 처리부(140)에 의해 영상 처리된 데이터의 저장 여부를 달리한다. 그래픽 메모리(160)에는 정지 영상(SIMG)에 대응되는 제1 영상 데이터(IDTA1)만 저장될 수 있다.
출력부(180)는 제1 제어 신호(XCON1)에 응답하여, 제1 영상 데이터(IDTA1) 및 제2 영상 데이터(IDTA2) 중 하나를, 입력 영상(IIMG)에 대한 출력 데이터(XDTA)로 출력할 수 있다.
제어부(190)는 판단 결과(XRST)에 응답하여 제1 제어 신호(XCON1)를 생성한다. 제1 제어 신호(XCON1)는 판단부(120), 영상 처리부(140), 그래픽 메모리(160) 및 출력부(180)로 인가될 수 있다. 제1 제어 신호(XCON1)에 응답하여, 판단부(120)는 전술된 도 1, 도 4, 도 12, 도 14, 도 15, 도 17a 및 도 18 등의 동작을 수행하고, 영상 처리부(140)는 전술된 정지 영상(SIMG)과 동영상(MIMG)에 대해 영상 처리하는 프레임의 개수를 달리하며, 그래픽 메모리(160)에는 전술된 도 1, 도 17b 및 도 18 내지 도 20 등의 동작을 수행할 수 있다.
도 26은 영상 구동 장치의 다른 실시예를 나타내는 도면이다. 도 26을 참조하면, 영상 구동 장치(100)는 도 25의 영상 구동 장치(100)와 마찬가지로, 인터페이스부(110), 판단부(120), 영상 처리부(140), 그래픽 메모리(160), 출력부(180) 및 제어부(190)를 포함할 수 있다. 도 26의 인터페이스부(110), 판단부(120), 영상 처리부(140), 그래픽 메모리(160), 출력부(180) 및 제어부(190)는 각각, 도 25의 인터페이스부(110), 판단부(120), 영상 처리부(140), 그래픽 메모리(160), 출력부(180) 및 제어부(190)와 동일한 동작을 수행할 수 있다. 즉, 정지 영상(SIMG)은 영상 처리부(140)에 의해 첫 번째 프레임만이 영상 처리되어 그래픽 메모리(160)에 대한 기입된 후 출력부(180)에 의해 출력될 수 있다. 또한, 동영상(MIMG)은 영상 처리부(140)에 의해 모든 프레임이 영상 처리되어 그래픽 메모리(160)에 대한 기입 또는 스캔을 위한 액세스를 수반하지 아니하고 출력부(180)에 의해 출력될 수 있다.
그리고, 판단부(120)는 입력 영상(IIMG)을 정지 영상(SIMG)과 동영상(MIMG)으로 구분하기 위해, 도 4에서 설명한 바와 같이, 제1 비교부(122) 및 제2 비교부(124)를 포함할 수 있다. 제1 비교부(122)는 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)을 비교하여 제1 비교 값(CVAL1)을 출력할 수 있다. 도 26은 제1 비교부(122)가 입력 영상(IIMG)으로부터 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)을 산출하는 예를 도시한다. 산출된 제1 비교부(122)에 의해 제1 표현 값(RVAL1)은 제1 저장 수단(126)에 저장될 수 있다. 제1 비교부(122)는 제1 저장 수단(126)으로부터 제2 비교 값(CVAL2)을 수신하여 상기의 비교 동작을 수행할 수 있다. 제1 비교부(122)는 제1 비교 값(CVAL1)을 제1 시작 값(C1_flag)과 제1 끝 값(C1_done)으로 나타낼 수 있다. 예를 들어, 제1 비교 값(CVAL1)은 제1 시작 값(C1_flag)에서 논리 하이(H)로 천이된 후, 제1 끝 값(C1_done)에서 논리 로우(L)로 천이될 수 있다.
제2 비교부(124)는 제1 비교 값(CVAL1)에 응답하여, 현재의 프레임과 제1 영상 데이터(IDTA1)를 비교하여 제2 비교 값(CVAL2)을 출력할 수 있다. 제2 비교부(124)는 제2 비교 값(CVAL2)을 제2 시작 값(C2_flag)과 제2 끝 값(C2_done)으로 나타낼 수 있다. 예를 들어, 제2 비교 값(CVAL2)은 제2 시작 값(C2_flag)에서 논리 하이(H)로 천이된 후, 제2 끝 값(C2_done)에서 논리 로우(L)로 천이될 수 있다.
도 26의 영상 구동 장치(100)의 제어부(190)는 외부 클럭(CLK_ex)과 별개의 내부 클럭(CLK_in)에 의해 제1 제어 신호(XCON1)를 생성할 수 있다. 내부 클럭(CLK_in)은 영상 구동 장치(100)의 동작 클럭일 수 있다. 예를 들어, 내부 클럭(CLK_in)은 영상 구동 장치(100)의 출력이 디스플레이 되는 디스플레이 장치에서 디스플레이 동작을 수행하는데 적응적인 클럭일 수 있다. 예를 들어, 내부 클럭(CLK_in)은 디스플레이 장치에서 디스플레이 되는 프레임(디스플레이 데이터)의 수직 위치를 결정하는 수직 동기 신호(Vsync: Vertical Synchronization Signal) 또는 수평 위치를 결정하는 수평 동기 신호(Hsync: Horizontal Synchronization Signal)와 동일한 주기를 갖는 클럭일 수 있다. 내부 클럭(CLK_in)은 외부 클럭(CLK_ex)에 동기되지 아니할 수 있다.
제어부(190)는 제1 시작 값(C1_flag)과 제1 끝 값(C1_done) 또는 제2 시작 값(C2_flag)과 제2 끝 값(C2_done)을 수신하여, 이에 대응되는 제1 제어 신호(XCON1)를 생성할 수 있다. 예를 들어, 제어부(190)는 제2 시작 값(C2_flag)이 수신되면 제1 영상 데이터(IDTA1)가 그래픽 메모리(160)에 저장되도록 제1 제어 신호(XCON1)를 생성하고, 제2 끝 값(C2_done)이 수신되면 그래픽 메모리(160)로의 저장 동작이 완료되도록 제1 제어 신호(XCON1)를 생성할 수 있다. 예를 들어, 그래픽 메모리(160)로 인가되는 제1 제어 신호(XCON1)는 기입 시작 값(W_flag)과 기입 끝 값(W_done)으로 나타낼 수 있다. 그래픽 메모리(160)는 기입 시작 값(W_flag)에 응답하여 기입 동작을 수행하고 기입 끝 값(W_done)에 응답하여 기입 동작을 종료할 수 있다.
도 27은 영상 구동 장치의 다른 실시예를 나타내는 도면이다. 도 27을 참조하면, 영상 구동 장치(100)는 도 26의 영상 구동 장치(100)와 마찬가지로, 인터페이스부(110), 판단부(120), 영상 처리부(140), 그래픽 메모리(160), 출력부(180) 및 제어부(190)를 포함할 수 있다. 나아가, 도 27의 영상 구동 장치(100)는 라인 버퍼(130)를 더 구비할 수 있다. (라인 버퍼에 대한 간략한 설명 필요)
도 28 및 도 29는 각각, 영상 구동 장치의 동작의 예를 나타내는 타이밍도이다. 도 28을 참조하면, 연속하는 프레임(FRMi, FRMi+1, …) 중 일부는 예를 들어, 동영상(MIMG), 동영상(MIMG), 정지 영상(SIMG) 및 정지 영상(SIMG)을 순서일 수 있다. 도 28에서 동영상(MIMG)에 대한 프레임은 M으로, 정지 영상(SIMG)에 대한 프레임은 S로 표시하였다. 영상 처리부(140)는 동영상(MIMG)에 대한 i 번째 프레임(FRMi) 및 i+1 번째 프레임(FRMi+1)에 대한 영상 처리를 수행한다. 그리고, 영상 처리부(140)는 정지 영상(SIMG)에 대한 첫 번째 프레임인 i+2 번째 프레임(FRMi+2)에 대한 영상 처리도 수행한다. 다만, 영상 처리부(140)는 정지 영상(SIMG)에 대한 두 번째 프레임인 i+3 번째 프레임(FRMi+3) 이후에 대한 영상 처리는 수행하지 아니한다.
동영상(MIMG)에 대한 i 번째 프레임(FRMi) 및 i+1 번째 프레임(FRMi+1)은 그래픽 메모리(160)에 저장되지 아니한다. 그래픽 메모리(160)에는 정지 영상(SIMG) 중 첫 번째 프레임인 i+2 번째 프레임(FRMi+2)만이 저장될 수 있다. 다만 이에 한정되는 것은 아니다. 도 29에 도시되는 바와 같이, 정지 영상(SIMG)의 두 개의 프레임에 대한 기입 동작이 수행될 수도 있다. 예를 들어, 영상 구동 장치(100)에 대해 두 개의 프레임에 대한 동시 처리가 요구되는 경우 또는 영상 구동 장치(100)가 영상을 처리함에 있어 파이프라인(pipeline) 스킴을 사용하는 때에 리소스 할당의 필요에 의해 그래픽 메모리(160)가 두 개의 프레임에 대응되는 크기로 구비되거나, 신뢰성 향상을 위해 정지 영상인지를 한 번 더 확인하는 경우에는 두 개의 프레임에 대한 기입 동작이 수행될 수 있다. 도 29는 정지 영상(SIMG)의 연속된 두 개의 연속된 두 개의 프레임(FRMi+2, FRMi+3)에 대한 기입 동작이 수행되는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 이격하는 두 개의 프레임 또는 두 개 이상의 프레임에 대한 기입 동작이 수행될 수도 있다.
도 30은 일 실시예에 따른 영상 구동 방법을 나타내는 순서도이다. 도 1 및 도 30을 참조하면, 영상 구동 방법은 입력 영상(IIMG)을 수신하여 단계(S3020), 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040), 입력 영상(IIMG)이 정지 영상(SIMG)이면(S3040의 YES), 정지 영상(SIMG)의 임의의 프레임만을 영상 처리하는 단계(S3060) 및 영상 처리된 정지 영상(SIMG)의 임의의 프레임을 그래픽 메모리(160)에 저장하는 단계(S3070)를 포함한다. 반면, 입력 영상(IIMG)이 동영상(MIMG)이면(S3040의 NO), 정지 영상(SIMG)에 대해 처리한 프레임의 개수와 다른, 예를 들어, 동영상(MIMG)의 모든 프레임에 대해 영상 처리를 수행할 수 있다(S3080).
도 31 내지 도 34는 각각, 도 30의 입력 영상이 정지 영상인지를 판단하는 단계의 예를 나타내는 순서도이다. 도 4 및 도 31을 참조하면, 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040)는 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)에 대한 제1 표현 값(RVAL1)과 제2 표현 값(RVAL2)을 비교하는 단계(S3041), 제1 표현 값(RVAL1)과 제2 표현 값(RVAL2)이 동일한지를 판단하는 단계(S3042), 제1 표현 값(RVAL1)과 제2 표현 값(RVAL2)이 동일한 경우(S3042의 YES), i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1) 또는 i 번째 프레임(FRMi) 및 제1 영상 데이터(IDTA1)가 동일하면(S3043의 YES), 입력 영상(IIMG)이 정지 영상(SIMG)인 것으로 판단하는 단계(S3043)를 포함한다. 반면, 제1 표현 값(RVAL1)과 제2 표현 값(RVAL2)이 상이하거나(S3042의 NO), i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1) 또는 i 번째 프레임(FRMi) 및 제1 영상 데이터(IDTA1)가 상이하면(S3043의 NO), 입력 영상(IIMG)이 동영상(MIMG)인 것으로 판단할 수 있다(S3045).
또는, 도 32에 도시되는 바와 같이, 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040)는, 제1 표현 값(RVAL1)과 제2 표현 값(RVAL2)이 동일한 경우(S3043의 YES), i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1) 또는 i 번째 프레임(FRMi) 및 제1 영상 데이터(IDTA1)가 동일한지 여부를 판단하지 아니하고, 도 12의 임시 판단 결과(XRST), 즉 임시로 i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1) 또는 i 번째 프레임(FRMi) 및 제1 영상 데이터(IDTA1)가 동일한 것으로, 즉i 번째 프레임(FRMi)이 정지 영상(SIMG)에 대한 것으로 판단하는 단계(S3046)가 더 포함될 수 있다.
또는, 도 4, 도 14 및 도 33을 참조하면, 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040)는 i 번째 프레임(FRMi)이 정지 영상(SIMG)으로 판단되면(S3044), 그 후 비록 제1 비교 값(CVAL1)이 제1 표현 값(RVAL1) 및 제2 표현 값(RVAL2)이 동일함을 나타내더라도, 제1 주기(PER1) 동안, i 번째 프레임(FRMi) 및 i-1 번째 프레임(FRMi-1)의 동일 여부를 비교하지 아니하는 단계(S3047)가 더 포함될 수 있다.
또는, 도 4, 도 15 및 도 34를 참조하면, 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040)는, i 번째 프레임(FRMi)이 동영상(MIMG)으로 판단되면(S3045), 동영상(MIMG)에 대해 설정된 최소 프레임 단위(LFU)에 대응되는 제2 주기(PER2) 동안, 입력 영상(IIMG)이 동영상(MIMG)인지 정지 영상(SIMG)인지를 판단하지 아니하는 단계(S3048)가 더 포함될 수 있다.
도 35 및 도 36은 각각, 다른 실시예에 따른 영상 구동 방법을 나타내는 순서도이다. 도 35를 참조하면, 도 35의 영상 구동 방법은, 도 30의 영상 구동 방법과 마찬가지로, 영상 구동 방법은 입력 영상(IIMG)을 수신하는 단계(S3020), 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040), 입력 영상(IIMG)이 정지 영상(SIMG)이면(S3040의 YES), 정지 영상(SIMG)의 임의의 프레임만을 영상 처리하는 단계(S3060), 영상 처리된 정지 영상(SIMG)의 임의의 프레임을 그래픽 메모리(160)에 저장하는 단계(S3070), 및 입력 영상(IIMG)이 동영상(MIMG)이면(S3040의 NO), 정지 영상(SIMG)에 대해 처리한 프레임의 개수와 다른, 예를 들어, 동영상(MIMG)의 모든 프레임에 대해 영상 처리를 수행하는 단계(S3080)를 포함한다. 도 35의 영상 구동 방법은 나아가, 그래픽 메모리(160)에 대한 리프레쉬를 수행하여 그래픽 메모리(160)에 저장된 임의의 프레임을 정지 영상(SIMG)의 다른 프레임에 대한 출력 데이터(XDTA)로 출력하는 단계(S3075)를 더 포함할 수 있다.
도 36을 참조하면, 도 36의 영상 구동 방법은, 도 30의 영상 구동 방법과 마찬가지로, 영상 구동 방법은 입력 영상(IIMG)을 수신하는 단계(S3020), 입력 영상(IIMG)이 정지 영상(SIMG)인지를 판단하는 단계(S3040), 입력 영상(IIMG)이 정지 영상(SIMG)이면(S3040의 YES), 정지 영상(SIMG)의 임의의 프레임만을 영상 처리하는 단계(S3060), 영상 처리된 정지 영상(SIMG)의 임의의 프레임을 그래픽 메모리(160)에 저장하는 단계(S3070), 및 입력 영상(IIMG)이 동영상(MIMG)이면(S3040의 NO), 정지 영상(SIMG)에 대해 처리한 프레임의 개수와 다른, 예를 들어, 동영상(MIMG)의 모든 프레임에 대해 영상 처리를 수행하는 단계(S3080)를 포함한다. 도 36의 영상 구동 방법은 다만, 그래픽 메모리(160)에 정지 영상(SIMG)의 임의의 프레임을 저장하기에 앞서, 임의의 프레임을 압축하는 단계(S3065)를 더 포함한다. 따라서, 도 21과 같이, 그래픽 메모리(160)에는 압축된 제1 영상 데이터(IDTA1)가 저장될 수 있다. 상기의 압축 동작은 도 21의 인코더(END)에 의해 수행될 수 있다.
도 37내지 도 41은 각각, 일 실시예에 따른 전자 장치를 나타내는 도면이다. 도 37및 도 38을 참조하면, 전자 장치(3700)는 어플리케이션 프로세서(200), 영상 구동 장치(100) 및 디스플레이 장치(300)를 포함할 수 있다. 어플리케이션 프로세서(200)는 전자 장치(3700)의 기능 블록들, 예를 들어 영상 구동 장치(100)와 같은 기능 블록들의 동작을 제어하는 프로세서로 중앙 처리 장치(CPU) 및 시스템 메모리(예를 들어, DRAM) 등이 장착된 시스템 온-칩(System On-Chip)으로 구현될 수 있다. 또는, 도 38에 도시되는 바와 같이, 영상 구동 장치(100)도 어플리케이션 프로세서(200)와 함께, 시스템 온-칩(SoC)으로 구현될 수 있다. 또한, 도 38에 도시되지는 아니하였으나, 어플리케이션 프로세서(200)는 영상 구동 장치(100) 이외에도 다른 다수의 기능 블록들과 함께 시스템 온-칩(SoC)으로 구현될 수 있다.
어플리케이션 프로세서(200) 또는 어플리케이션 프로세서(200) 및 영상 구동 장치(100)가 포함되는 시스템 온-칩(SoC)에서, 어플리케이션 프로세서(200)는 유저의 요청(REQ)에 따라, 인터커넥터로(interconnector)로 연결된 시스템 메모리로부터 영상 구동 장치(100)로 입력 영상(IIMG)을 전송할 수 있다. 이때, 입력 영상(IIMG)은 도 1 등의 외부 클럭(CLK_ex)에 동기되어 영상 구동 장치(100)로 전송될 수 있다. 영상 구동 장치(100)는 외부 클럭(CLK_ex)과 별개의 클럭으로 동작할 수 있다.
전자 장치(3700)에 포함되는 영상 구동 장치(100)는 전술된 도 1 등의 영상 구동 장치(100)일 수 있다. 따라서, 영상 구동 장치(100)는 입력 영상(IIMG)이 정지 영상(SIMG)인지 동영상(MIMG)인지를 구분하여, 전력 소모 등에 최적화된 별개의 처리를 수행할 수 있다. 따라서, 영상 구동 장치(100)를 포함하는 전자 장치(3700)의 전력 소모를 줄일 수 있다. 또한, 영상 구동 장치(100)의 동작에 소요되는 소비 전류의 감소에 따라 EMI 현상이 방지되어, 영상 구동 장치(100)뿐 아니라, 전자 장치(3700)의 다른 기능 블록의 동작의 정확성을 향상시킬 수 있다. 이에 따라, 전자 장치(3700)의 신뢰성이 향상될 수 있다.
영상 구동 장치(100)로부터 출력되는 출력 데이터(XDTA)는 디스플레이 장치(300)로 전송된다. 디스플레이 장치(300)는 영상 구동 장치(100)의 출력 데이터(XDTA)를 수신하여, 디스플레이 패널(미도시)에 디스플레이 한다. 디스플레이 장치(300)는 전술된 수평 동기 신호 및 수직 동기 신호에 동기되어, 영상 구동 장치(100)의 출력 데이터(XDTA)를 디스플레이 할 수 있다.
도 39를 참조하면, 도 39의 전자 장치(3700)는 도 37 또는 도 38의 전자 장치(3700)와 같이, 어플리케이션 프로세서(200), 영상 구동 장치(100) 및 디스플레이 장치(300)를 포함하여, 유저의 요청(REQ)에 대한 응답으로 영상을 디스플레이할 수 있다. 나아가, 도 39의 전자 장치(3700)는 풀 HD(Full HD(High Definition)) 또는 초고해상도(UD: Ultra Definition)로 영상(출력 데이터(XDTA))을 디스플레이 할 수 있다. 풀 HD는 1920*1080의 화소의 해상도를 갖고, 초고해상도 방식은 3840*2160의 화소 또는 7680*4320 화소의 해상도를 갖는다. 영상 구동 장치(100)는 예를 들어, 720*1280 이하의 해상도로 입력되는 입력 영상(IIMG)을 풀 HD 또는 초고해상도의 출력 데이터(XDTA)로 출력하기 위해, 리사이징(resizing)을 수행하는 해상도 변환기(DFC)를 더 포함할 수 있다. 예를 들어, 해상도 변환기(DFC)는 입력 영상(IIMG)의 각 프레임의 인접한 픽셀들 사이의 모션 벡터(motion vector)의 평균값 등을 산출하여, 새로운 픽셀 값을 생성함으로써, 입력 영상(IIMG)의 해상도를 변환할 수 있다.
도 40을 참조하면, 도 39의 전자 장치(3700)는 도 37 내지 도 39의 전자 장치(3700)와 같이, 어플리케이션 프로세서(200), 영상 구동 장치(100) 및 디스플레이 장치(300)를 포함하여, 유저의 요청(REQ)에 대한 응답으로 영상(출력 데이터(XDTA))을 디스플레이 할 수 있다. 나아가, 도 40의 전자 장치(3700)는 유저의 요청(REQ)에 따라, 3D(3 Dimension)의 영상을 디스플레이 할 수 있다. 영상 구동 장치(100)는 예를 들어, 2차원의 입력 영상(IIMG)을 3차원의 출력 데이터(XDTA)로 출력하는 3D 변환부(3DC)를 더 구비할 수 있다. 예를 들어, 3D 변환부(3DC)는 입력 영상(IIMG)의 각 프레임의 픽셀 데이터에 대한 깊이 맵(depth map)을 생성하고, 3차원 랜더링(randering)하여 3차원의 출력 데이터(XDTA)를 생성할 수 있다.
도 41을 참조하면, 전자 장치(3700)는 모바일 장치일 수 있다. 도 40의 전자 장치(3700)는 어플리케이션 프로세서(200), 영상 구동 장치(100) 및 디스플레이 장치(300)와 더불어, 통신 프로세서(400), 수신기(Rx) 및 송신기(Tx)를 더 구비할 수 있다. 어플리케이션 프로세서(200)가 유저의 요청(REQ)에 대한 응답으로 영상(출력 데이터(XDTA))을 디스플레이 하도록 제어함과 동시에, 통신 프로세서(400)는 통신 프로토콜을 통해 외부와 통신할 수 있다. 예를 들어, 통신 프로세서(400)는 수신기(Rx)로 수신되는 유저의 요청(REQ)을 처리하여, 어플리케이션 프로세서(200)로 전달할 수 있다. 또한, 통신 프로세서(400)는 유저의 요청(REQ)에 대해 어플리케이션 프로세서(200)에 의해 처리된 응답(RSP)을 수신하여 송신기(Tx)를 통해 유저 또는 유저가 지시한 다른 네트워크 또는 전자 장치 등으로 전송할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 개시의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 영상 구동 장치
120: 판단부
140: 영상 처리부
160: 그래픽 메모리
IIMG: 입력 영상
SIMG: 정지 영상
XRST: 판단 결과
CLK_ex: 외부 클럭
CLK_in: 내부 클럭

Claims (20)

  1. 입력되는 외부 클럭과 별개인 내부 클럭에 동기되어, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 출력하는 판단부;
    상기 입력 영상에 대하여 화질 보상을 위한 영상 처리를 수행하되, 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우, 상기 입력 영상의 일부 프레임(frame)에 대하여 상기 화질 보상을 위한 상기 영상 처리를 수행하여 제1 영상 데이터로서 출력하고, 상기 판단 결과가 상기 입력 영상이 동영상임을 나타내는 경우, 상기 입력 영상의 모든 프레임에 대하여 상기 화질 보상을 위한 상기 영상 처리를 수행하여 제2 영상 데이터로서 출력하는 영상 처리부; 및
    상기 제1 영상 데이터를 저장하는 그래픽 메모리(graphic memory)를 포함하는 것을 특징으로 하는 영상 구동 장치.
  2. 제1 항에 있어서, 상기 판단부는,
    상기 입력 영상의 연속된 프레임 각각에 대한 표현 값을 비교하여 제1 비교 값을 출력하는 제1 비교부; 및
    상기 제1 비교 값이 상기 입력 영상의 연속된 프레임 각각에 대한 표현 값이 동일함을 나타내는 경우, 상기 입력 영상의 연속된 프레임이 동일한지를 비교하여 제2 비교 값을 출력하는 제2 비교부를 포함하는 것을 특징으로 하는 영상 구동 장치.
  3. 제2 항에 있어서, 상기 입력 영상의 연속된 프레임 각각에 대한 표현 값은,
    상기 입력 영상의 연속된 프레임 각각, 또는 상기 입력 영상의 연속된 프레임 각각의 라인(line) 각각에 대한 체크 섬(check sum), 데이터 합(data sum), 데이터 히스토그램(data histogram) 및 랜덤 어드레스 데이터(random address data) 중 적어도 하나 이상을 나타내는 값인 것을 특징으로 하는 영상 구동 장치.
  4. 제2 항에 있어서,
    상기 입력 영상의 연속된 프레임 중 먼저 입력된 프레임에 대한 표현 값을 저장하는 제1 저장 수단을 더 구비하는 것을 특징으로 하는 영상 구동 장치.
  5. 제2 항에 있어서,
    상기 입력 영상의 연속된 프레임이 동일한 것으로 판단되면,
    상기 제2 비교부는,
    상기 입력 영상의 프레임 레이트(frame rate)에 대응되는 제1 주기 동안, 상기 입력 영상의 연속된 프레임이 동일한지를 비교하지 아니하는 것을 특징으로 하는 영상 구동 장치.
  6. 제2 항에 있어서, 상기 판단부는,
    상기 제1 비교 값이 상기 입력 영상의 연속된 프레임 각각에 대한 표현 값이 동일하지 아니함을 나타내는 경우, 상기 판단 결과를 상기 입력 영상이 동영상인 것으로 생성하고,
    제2 비교 값이 상기 입력 영상의 연속된 프레임이 동일함을 나타내는 경우, 상기 판단 결과를 상기 입력 영상이 정지 영상인 것으로 생성하는 것을 특징으로 하는 영상 구동 장치.
  7. 제2 항에 있어서, 상기 제2 비교부는,
    상기 그래픽 메모리에 저장된 상기 제1 영상 데이터와 현재, 상기 판단부에 의해 판단의 대상이 되는 프레임을 비교하여 상기 제2 비교 값을 생성하는 것을 특징으로 하는 영상 구동 장치.
  8. 제7 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내다가 동영상임을 나타내는 것으로 바뀌는 경우, 상기 그래픽 메모리는 리셋(reset) 되는 것을 특징으로 하는 영상 구동 장치.
  9. 제1 항에 있어서,
    상기 입력 영상의 연속된 프레임 중 먼저 입력된 프레임에 대한 상기 판단 결과를 저장하는 제2 저장 수단을 더 구비하는 것을 특징으로 하는 영상 구동 장치.
  10. 제1 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우,
    상기 영상 처리부는, 상기 입력 영상의 첫 번째 프레임에 대하여 상기 영상 처리를 수행하여 상기 그래픽 메모리로 전송하는 것을 특징으로 하는 영상 구동 장치.
  11. 제1 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우,
    상기 영상 처리부는, 상기 입력 영상의 임의의 하나 이상의 일부 프레임에 대하여 상기 영상 처리를 수행하여 상기 그래픽 메모리로 전송하는 것을 특징으로 하는 영상 구동 장치.
  12. 제1 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 동영상임을 나타내는 경우,
    상기 영상 처리부는, 상기 입력 영상의 모든 프레임에 대하여 상기 영상 처리를 수행하여 상기 제2 영상 데이터로 생성하여, 상기 제2 영상 데이터를 상기 그래픽 메모리에 전송하지 아니하고 외부의 디스플레이 장치로 출력하는 것을 특징으로 하는 영상 구동 장치.
  13. 제1 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 동영상임을 나타내는 경우,
    상기 판단부는, 동영상에 대해 설정된 최소 프레임 단위에 대응되는 제2 주기 동안, 상기 입력 영상이 동영상인지 정지 영상인지를 판단하지 아니하는 것을 특징으로 하는 영상 구동 장치.
  14. 제1 항에 있어서,
    상기 판단 결과에 응답하여, 상기 그래픽 메모리에 저장된 상기 제1 영상 데이터 및 상기 그래픽 메모리에 저장되지 아니하고 상기 영상 처리부로부터 직접 출력되는 상기 제2 영상 데이터 중 하나를 상기 입력 영상에 대한 출력 데이터로 출력하는 출력부를 더 구비하는 것을 특징으로 하는 영상 구동 장치.
  15. 제1 항에 있어서,
    상기 판단 결과가 상기 입력 영상이 정지 영상임을 나타내는 경우, 상기 그래픽 메모리는, 상기 영상 구동 장치의 출력 데이터의 프레임 레이트(frame rate)에 대응되어 리프레쉬(refresh)를 수행하고, 상기 제1 영상 데이터를 반복적으로 출력하는 것을 특징으로 하는 영상 구동 장치.
  16. 제1 항에 있어서,
    상기 그래픽 메모리는 상기 입력 영상의 각 프레임보다 작은 크기로 구비되고,
    상기 영상 구동 장치는,
    상기 제1 영상 데이터를 압축하는 인코더; 및
    상기 압축되어 상기 그래픽 메모리에 저장된 상기 제1 영상 데이터를 상기 입력 영상에 대한 출력 데이터로 디코딩(decoding)하는 디코더를 더 포함하는 것을 특징으로 하는 영상 구동 장치.
  17. 제1 항에 있어서, 상기 외부 클럭 및 상기 입력 영상은,
    상기 영상 구동 장치가 포함되는 이동 단말의 어플리케이션 프로세서(application processor)의 제어에 의해, 입력되는 것을 특징으로 하는 영상 구동 장치.
  18. 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 생성하는 판단부;
    상기 판단 결과에 응답하여 제1 제어 신호를 출력하는 제어부;
    상기 제1 제어 신호가 상기 입력 영상이 정지 영상임을 나타내면, 상기 입력 영상의 일부 프레임에 대하여 화질 보상을 위한 영상 처리를 수행하여 제1 영상 데이터로서 출력하고, 상기 제1 제어 신호가 상기 입력 영상이 동영상임을 나타내면, 상기 입력 영상의 모든 프레임에 대하여 상기 화질 보상을 위한 상기 영상 처리를 수행하여 제2 영상 데이터로서 출력하는 영상 처리부;
    상기 제1 제어 신호에 응답하여, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 상기 제1 영상 데이터를 저장하는 그래픽 메모리; 및
    상기 제1 제어 신호에 응답하여, 상기 그래픽 메모리에 저장된 상기 제1 영상 데이터 및 상기 그래픽 메모리에 저장되지 아니한 상기 제2 영상 데이터 중 하나를 상기 입력 영상에 대한 출력 데이터로 출력하는 출력부를 포함하는 것을 특징으로 하는 영상 구동 장치.
  19. 제18 항에 있어서, 상기 판단부는,
    상기 입력 영상의 현재 프레임에 대한 제1 표현 값을 제1 저장 수단에 저장된 상기 입력 영상의 이전 프레임에 대한 제2 표현 값과 비교하여 제1 비교 값을 출력하는 제1 비교부; 및
    상기 제1 비교 값이 상기 제1 표현 값 및 상기 제2 표현 값이 동일함을 나타내는 경우, 상기 입력 영상의 현재 프레임 및 이전 프레임이 동일한지를 비교하여 제2 비교 값을 출력하는 제2 비교부를 포함하는 것을 특징으로 하는 영상 구동 장치.
  20. 전자 장치에 있어서,
    송신부 및 수신부를 제어하는 커뮤니케이션 프로세서(communication processor);
    상기 전자 장치에 포함되는 기능 블록의 동작을 제어하는 어플리케이션 프로세서(application processor); 및
    상기 전자 장치에 포함되는 기능 블록의 하나로 상기 어플리케이션 프로세서의 제어에 의해 입력되는 입력 영상을 출력 데이터로 처리하는 디스플레이 드라이버 IC(display driver IC)가 인터커넥터(interconnector)로 연결되는 시스템 온-칩; 및
    상기 출력 데이터를 디스플레이하는 디스플레이 장치를 포함하고,
    상기 디스플레이 드라이버 IC는,
    상기 어플리케이션 프로세서의 동작 클럭과 별개인 내부 클럭에 동기되어, 입력되는 입력 영상이 동영상인지 정지 영상인지를 판단하여 판단 결과를 출력하는 판단부;
    상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우 상기 입력 영상의 한 프레임에 대하여 화질 보상을 위한 영상 처리를 수행하고, 상기 입력 영상이 동영상인 경우 상기 입력 영상의 모든 프레임에 대하여 화질 보상을 위한 영상 처리를 수행하는 영상 처리부;
    상기 판단 결과에 응답하여, 상기 입력 영상이 동영상인 경우와 상기 입력 영상이 정지 영상인 경우에 따라, 상기 영상 처리부에 의해 영상 처리된 결과의 저장 여부를 달리하는 그래픽 메모리; 및
    상기 판단 결과에 응답하여, 상기 그래픽 메모리에 저장된 데이터 및 상기 그래픽 메모리에 저장되지 아니하는 데이터 중 하나를 상기 출력 데이터로 출력하는 출력부를 포함하는 것을 특징으로 하는 전자 장치.
KR1020130121498A 2013-10-11 2013-10-11 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법 KR102108321B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130121498A KR102108321B1 (ko) 2013-10-11 2013-10-11 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법
US14/465,139 US9959589B2 (en) 2013-10-11 2014-08-21 Image driving device, electronic device including image driving device, and image driving method
TW103134325A TWI635458B (zh) 2013-10-11 2014-10-02 影像驅動裝置、包含該影像驅動裝置的電子裝置以及影像驅動方法
JP2014208988A JP6742685B2 (ja) 2013-10-11 2014-10-10 映像処理装置、及び、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130121498A KR102108321B1 (ko) 2013-10-11 2013-10-11 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법

Publications (2)

Publication Number Publication Date
KR20150042621A KR20150042621A (ko) 2015-04-21
KR102108321B1 true KR102108321B1 (ko) 2020-05-08

Family

ID=52809284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121498A KR102108321B1 (ko) 2013-10-11 2013-10-11 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법

Country Status (4)

Country Link
US (1) US9959589B2 (ko)
JP (1) JP6742685B2 (ko)
KR (1) KR102108321B1 (ko)
TW (1) TWI635458B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053562B1 (en) 2010-06-24 2015-06-09 Gregory S. Rabin Two dimensional to three dimensional moving image converter
US9992021B1 (en) 2013-03-14 2018-06-05 GoTenna, Inc. System and method for private and point-to-point communication between computing devices
KR102486797B1 (ko) * 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
KR102388981B1 (ko) 2017-03-24 2022-04-22 삼성전자주식회사 디스플레이 및 디스플레이를 포함하는 전자 장치
KR102374710B1 (ko) * 2017-03-28 2022-03-15 삼성전자주식회사 디스플레이의 저전력 구동 방법 및 이를 수행하는 전자 장치
KR102435614B1 (ko) 2017-11-17 2022-08-24 삼성전자주식회사 카메라 모듈 내에서 이미지 센서를 위한 클럭 신호를 생성하기 위한 전자 장치 및 방법
CN110415264B (zh) * 2018-04-25 2023-10-24 奇景光电股份有限公司 动作检测电路与方法
TWI752260B (zh) 2018-08-31 2022-01-11 元太科技工業股份有限公司 顯示裝置以及顯示驅動方法
TWI684976B (zh) * 2018-11-30 2020-02-11 大陸商北京集創北方科技股份有限公司 可增進圖像緩存架構處理效率的裝置、處理方法及顯示裝置
US11302240B2 (en) * 2019-01-31 2022-04-12 Kunshan yunyinggu Electronic Technology Co., Ltd Pixel block-based display data processing and transmission
KR102617390B1 (ko) * 2019-02-15 2023-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210005373A (ko) 2019-07-03 2021-01-14 삼성디스플레이 주식회사 압축 영상 비트스트림을 복호화하여 영상을 표시하는 표시 장치, 및 표시 장치의 구동 방법
KR20210016205A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 스캔 펄스를 조절하는 표시 장치
JP2021047827A (ja) * 2019-09-20 2021-03-25 キヤノン株式会社 デバイス、システム、制御方法、及びプログラム
US11087434B1 (en) * 2020-03-26 2021-08-10 Novatek Microelectronics Corp. Image processing apparatus and image processing method
KR20220083421A (ko) * 2020-12-11 2022-06-20 삼성전자주식회사 디스플레이 장치의 디스플레이 구동 집적 회로 및 이의 동작 방법
TWI783708B (zh) * 2021-10-04 2022-11-11 瑞昱半導體股份有限公司 可應用於在顯示裝置中進行視頻輸出產生器重設控制之顯示控制積體電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130021352A1 (en) * 2011-07-18 2013-01-24 David Wyatt Method and apparatus for performing burst refresh of a self-refreshing display device
US20130235014A1 (en) * 2012-03-12 2013-09-12 Samsung Electronics Co., Ltd. Method of operating display driver and display control system

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950028516U (ko) 1994-03-07 1995-10-20 카오디오의 외체부 분리구조
JPH0876718A (ja) * 1994-09-01 1996-03-22 Sanyo Electric Co Ltd 表示装置
JP2002318577A (ja) * 2001-01-15 2002-10-31 Matsushita Electric Ind Co Ltd 画像表示装置
JP4306980B2 (ja) * 2001-07-27 2009-08-05 三洋電機株式会社 アクティブマトリクス型表示装置及びその制御装置
KR100444992B1 (ko) 2002-01-05 2004-08-21 삼성전자주식회사 의사 윤곽 보정 장치
KR100498634B1 (ko) 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
KR100945577B1 (ko) * 2003-03-11 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
JP2005062485A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置およびその駆動方法
KR100588013B1 (ko) 2003-11-17 2006-06-09 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 구동장치
KR100965591B1 (ko) 2003-12-22 2010-06-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
KR100989314B1 (ko) 2004-04-09 2010-10-25 삼성전자주식회사 디스플레이장치
KR100625270B1 (ko) 2004-09-13 2006-09-20 주식회사 아이비기술 엘씨디패턴 검사장치 및 그 방법
KR100558948B1 (ko) * 2004-11-06 2006-03-14 삼성전자주식회사 디스플레이장치 및 그 잔상제거방법
JP5086524B2 (ja) 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いた液晶表示装置
KR20070049022A (ko) 2005-11-07 2007-05-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR101201317B1 (ko) 2005-12-08 2012-11-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
JP2007240741A (ja) * 2006-03-07 2007-09-20 Canon Inc 画像制御装置及び画像制御方法
JP2009128603A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 表示駆動回路
US8289306B2 (en) * 2008-06-27 2012-10-16 Sony Corporation Static retention mode for display panels
KR20100036052A (ko) 2008-09-29 2010-04-07 서울대학교산학협력단 월계수 잎의 단일성분 추출물을 함유한 파킨슨병과 퇴행성 신경계 뇌질환의 예방 및 치료용 조성물
KR20100073457A (ko) 2008-12-23 2010-07-01 김정호 정지영상을 자동감지하는 화상 처리시스템
WO2010109643A1 (ja) * 2009-03-27 2010-09-30 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置および映像補正方法
JP5580629B2 (ja) * 2010-03-17 2014-08-27 パナソニックヘルスケア株式会社 映像表示装置
US20120133659A1 (en) * 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
MX2013013029A (es) 2011-06-30 2013-12-02 Panasonic Corp Metodo de decodificacion de imagenes, metodo de codificacion de imagenes, dispositivo de decodificacion de imagenes, dispositivo de codificacion de imagenes y dispositivo de codificacion/decodifi cacion de imagenes.
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
KR101307557B1 (ko) * 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130021352A1 (en) * 2011-07-18 2013-01-24 David Wyatt Method and apparatus for performing burst refresh of a self-refreshing display device
US20130235014A1 (en) * 2012-03-12 2013-09-12 Samsung Electronics Co., Ltd. Method of operating display driver and display control system

Also Published As

Publication number Publication date
US20150103081A1 (en) 2015-04-16
TW201528205A (zh) 2015-07-16
TWI635458B (zh) 2018-09-11
JP2015075770A (ja) 2015-04-20
KR20150042621A (ko) 2015-04-21
US9959589B2 (en) 2018-05-01
JP6742685B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
KR102108321B1 (ko) 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법
KR102120865B1 (ko) 디스플레이 장치, 디스플레이 장치의 드라이버, 이를 포함하는 전자 장치 및 디스플레이 시스템
US9619866B2 (en) Image transformation
US9177534B2 (en) Data transmission for display partial update
US8106895B2 (en) Image display system, image display method, information processing apparatus, image display device, control program, and recording medium
KR20130127468A (ko) 정적 프레임 제공 방법 및 장치
KR20130040251A (ko) 디스플레이 활동을 제어하기 위한 기법들
US20140285505A1 (en) Image processing apparatus and image display system
CN110958362A (zh) 基于分块查表的图像校正系统及其方法
US10304212B2 (en) Graphic data compression device and graphic data compression method
US20200175644A1 (en) Method and apparatus for generating a series of frames with aid of synthesizer to offload graphics processing unit rendering in electronic device
CN115209145A (zh) 一种视频压缩方法、系统、装置及可读存储介质
US11721272B2 (en) Display driving integrated circuit, display device and method of operating same
US9135672B2 (en) Display system and data transmission method thereof
US20110010472A1 (en) Graphic accelerator and graphic accelerating method
CN101127847A (zh) 一种在屏显示的合成方法及合成装置
US20150228088A1 (en) Display device and method for image update of the same
CN104268098A (zh) 一种用于超高清视频帧率上变换的片上缓存系统
CN114760529B (zh) 多通道视频数据的传输方法、装置、计算机设备
US9691355B2 (en) Method of reading data, method of transmitting data and mobile device thereof
KR102247741B1 (ko) 이미지 프로세서, 상기 이미지 프로세서의 동작 방법, 및 상기 이미지 프로세서를 포함하는 애플리케이션 프로세서
US20090289947A1 (en) System and method for processing data sent from a graphic engine
CN102340638B (zh) 一种视频处理装置中并行处理数据的方法和装置
US8081257B2 (en) Method and system for processing image data in LCD by integrating de-interlace and overdrive operations
CN104776919A (zh) 基于fpga的红外焦平面阵列条带状非均匀性校正系统和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right