JP4306980B2 - アクティブマトリクス型表示装置及びその制御装置 - Google Patents
アクティブマトリクス型表示装置及びその制御装置 Download PDFInfo
- Publication number
- JP4306980B2 JP4306980B2 JP2001228044A JP2001228044A JP4306980B2 JP 4306980 B2 JP4306980 B2 JP 4306980B2 JP 2001228044 A JP2001228044 A JP 2001228044A JP 2001228044 A JP2001228044 A JP 2001228044A JP 4306980 B2 JP4306980 B2 JP 4306980B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- image mode
- signal
- data
- still image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は随時入力される映像信号を随時表示する動画モードと、フレームメモリに保存された映像信号を表示する静止画モードを切り換えて表示する表示装置に関する。
【0002】
【従来の技術】
近年の携帯電話やノートパソコンを初めとする携帯情報端末(PDA)の普及に伴い、消費電力の小さい表示装置として液晶表示装置(LCD)やエレクトロルミネッセンス(EL)表示装置などの表示装置が用いられている。
【0003】
図4に従来の表示装置の一例としてアクティブマトリクス型LCDを示す。アクティブマトリクス型表示装置は、液晶パネル100に制御回路200が接続されて構成される。
【0004】
液晶パネル100は、複数の画素電極1が形成された第1の基板と複数の画素電極に対向する一つの共通電極10が形成された第2の基板との間に液晶を封入してなる。第1の基板には、複数の画素電極1と、画素電極1それぞれに対応して例えば薄膜トランジスタ(TFT)よりなるスイッチング素子2が行列状に配置される。画素電極1の行列に対応して行方向にゲート線3、列方向にデータ線4が配置される。各画素TFT2のゲートにゲート線3が、ドレインにデータ線4が接続されている。ゲート線3は表示領域の周囲に配置されるゲート線シフトレジスタ5に接続されている。データ線4はデータ線選択TFT6を介してデータバス線7に接続され、データ線選択TFT6のゲートはデータ線シフトレジスタ8の出力に接続されている。データ線選択TFT6とデータ線シフトレジスタ8が、順次データ線4を選択してデータ信号を供給するデータ線ドライバを構成している。各画素には画素電圧を保持するために液晶容量と並列に補助容量9が配置されている。
【0005】
制御回路200は、データ処理部21、CPUインターフェイス22、タイミングコントローラ23、デジタルアナログコンバータ(DAC)24を有する。データ処理部21は、外部から入力される映像信号に対し、映像信号がアナログ信号の場合はまず適切なタイミングでサンプリングするとともにデジタル信号に変換し、ブライトやコントラストを調整し、ガンマ補正をかけたりして、液晶パネル100に最適な信号を作成する。CPUインターフェイス22は、PDAや携帯電話などのLCDが搭載されている機器を制御する図示しないCPUの命令(コマンド)を受信し、コマンドに応じて各部に制御信号を送信する。タイミングコントローラ23は、映像信号から抽出された垂直スタート信号や水平同期信号を基に液晶パネル100に対し、各種タイミング信号を出力する。DAC24はデータ処理部が出力するRGBデジタルデータを液晶パネル100の画素電圧に最適な電圧に変換して出力する。
【0006】
次にアクティブマトリクス型LCDの動作について、駆動制御信号とともに説明する。図5及び図6はいくつかのタイミング信号を示すタイミングチャートである。垂直同期信号Vsyncは垂直同期期間の開始時毎に1度ハイが出力されるクロックで、フレーム期間の開始を示す。垂直スタート信号STVは、ゲート線シフトレジスタ5に入力される。ゲート線シフトレジスタ5はシフトレジスタで、垂直スタート信号STVを受けて動作を開始する。ゲート線クロックCKGはゲート線シフトレジスタ5に入力され、ゲート線クロックCKG毎にシフトレジスタが次に切り替わり、ゲート線3に順次ゲート信号を供給する。ゲート線クロックCKG半周期が水平同期期間に相当する。ゲート信号が供給されているゲート線3に接続された画素TFT2は、全てオンする。水平スタート信号STHはゲート線クロックCKGの倍周期でやや遅延したクロックで、データ線ドライバのデータ線シフトレジスタ8に入力される。データ線シフトレジスタ8は水平スタート信号STHを受けて動作を開始する。データ線クロックCKDはデータ線シフトレジスタ8に入力され、データ線クロックCKD毎にシフトレジスタが次に切り替わり、データ線選択TFT6に順次データ線選択信号を供給する。データ線選択信号が供給されているデータ線選択TFT6はオンし、データバス線7よりデータ線4、画素TFT2を介してデータ信号DATAが画素電極1に供給される。図示したように、データバス線7を複数とし、それぞれに対応するデータ線選択TFT6に同じゲート信号を入力することによって、複数の画素電極1に同時に画素電圧を印加する場合もある。データ線シフトレジスタ8が全てのデータ線4を選択し終えると、再びゲート線クロックCKGが入力され、次のゲート線3が選択される。同様にして、ゲート線シフトレジスタ5が全てのゲート線3を選択し終えると、1つの画面が表示し終わる。1行分のデータ、例えば176画素分のデータを書き込み終わるたびに、一定期間データが入力されない水平ブランキング期間がある。また、全画素、例えば220行分のデータを書き込み終わるたびに、一定期間(数水平期間程度)データが入力されない垂直ブランク期間がある。垂直ブランキング期間中に次の垂直同期信号Vsyncが入力され、次のフレームが開始され上記動作を最初から繰り返す。
【0007】
ところで、携帯電話などのPDAにおいては、動作時間を確保するために、消費電力の削減が重要である。そこで、携帯電話などでは、1画面分の映像データを保存できる容量を有したフレームメモリを搭載し、フレームメモリに保存されたデータを表示する表示装置が用いられることが多い。図7にフレームメモリを搭載した表示装置を示す。図4に示した表示装置と同じ構成については同じ番号を与え、詳しい説明を省略する。フレームメモリ25は液晶パネル100の全画素のデジタル映像データがCPUインターフェイス22を介して入力され、これを保持するSRAMである。フレームメモリ25が保持している映像データは、DAC24によって画素電圧に変換され、各画素電極に供給される。
【0008】
フレームメモリ25に保存されている映像データを表示する場合、外部から垂直同期信号Vsync等のタイミング信号が供給されないので、タイミング信号を作成する必要がある。発振器26は基本クロックを作成し、タイミングコントローラ23に供給する。タイミングコントローラ23は基本クロックを逓倍してデータ線クロックCKDを作成する。基本クロックをタイミングコントローラ内のカウンタで計数することによって、データ線クロックCKD所定数に1度の割合でパルスを作成し、水平スタート信号STHやゲート線クロックCKG等を作成する。そして、基本クロックを別のカウンタで計数して垂直スタート信号STV等を作成する。
【0009】
【発明が解決しようとする課題】
フレームメモリ25を有する表示装置は、外部から表示データを入力する必要がないため、消費電力が少ない点で利点がある。しかし、映像データを一旦フレームメモリ25に保存する必要があり、この保存に時間を要するため、動画を表示するに充分な描画速度がない。
【0010】
そこで本発明は、動画を表示でき、しかも消費電力が少ない表示装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は上記課題を解決するためになされたものであり、複数のゲート線と、ゲート線に交差する複数のデータ線と、ゲート線及びデータ線の交点に配置されるスイッチング素子と、スイッチング素子それぞれに接続された複数の画素電極と、を有し、複数のゲート線から1本のゲート線を選択し、ゲート線クロックに従って順次切り換えて選択し、複数のデータ線から所定のデータ線を選択し、データ線クロックに従って順次切り換えて選択し、1フレーム期間毎に全てのゲート線及びデータ線を選択して、全ての画素電極にデータ線から映像信号を供給し、画素電極と共通電極との間に生じる画素電圧に応じた表示を行うアクティブマトリクス型表示装置において、随時入力される映像信号に対し所定の処理を施すデータ処理部の出力に応じて随時表示を行う動画モードと、複数画素の映像信号を保持するメモリの出力に応じて表示を行う静止画モードと、を切り換えて表示し、
あるフレーム期間に動画モードから静止画モードへ切り換える動静切換信号を受けた時、その時点で画素電圧を供給している画素に応じたメモリのアドレスより映像信号を読み出し、直ちに静止画モードに切り換えるアクティブマトリクス型表示装置もしくはその制御装置である。
【0012】
さらに、ゲート線クロックを計数する垂直カウンタもしくは/及びデータ線クロックを計数する水平カウンタとを有し、動画モードから静止画モードへ切り換える動静切換信号を受けた時、垂直カウンタもしくは/及び水平カウンタの計数値に応じたメモリのアドレスより映像信号を読み出す。
【0013】
さらに、静止画モードから動画モードへの切り換えタイミングは、動画モードから静止画モードへの切り換えタイミングと異なる。
【0014】
【発明の実施の形態】
図1に本発明の実施形態にかかる表示装置を示す。従来と同様の構成については同じ番号を与え、説明を省略する。本実施形態の液晶パネル100は従来と全く同様である。本実施形態の制御回路200においては、データ処理部21とフレームメモリ25が両方配置され、これらの出力を選択して切り換えるセレクタ27を備え、動画モードと静止画モードとを切り換えて表示する点が従来と異なる。動画モードでは、随時入力される映像信号に対し、データ処理部21がブライトやコントラストを調整し、ガンマ補正をかけたりして、随時液晶パネル100に最適な信号を作成して出力し、これに応じて随時表示を行う。静止画モードでは、フレームメモリに保存されている映像信号に応じて表示を行う。
【0015】
本実施形態においては、動画を表示するときは、描画速度の早い動画モード、通常は、描画速度が遅いが消費電力の少ない静止画モードと、切り換えて表示することによって、使用者の利便性を損なうことなくより消費電力の少ない表示装置とすることができる。例えば通常は静止画モードで表示を行い、動画信号を受信したときや、使用者がキー操作を行ったときに、表示装置が搭載されるPDAや携帯電話などを制御するCPUが静止画モードから動画モードへ切り換える切換信号を出力するように設定しておき、動画モードで動画表示が終了してから、またはユーザがキー操作を終了してから一定期間経過後に再びCPUから静止画モードに切り換える切換信号を出力するように設定しておく。CPUからの切換信号はCPUインターフェイス22を介してタイミングコントローラ23に出力され、タイミングコントローラ23はこれに基づいてセレクタ27を切り換える。これによって、データ処理部21からの出力とフレームメモリ25からの出力とが切り替わり、動画モードと静止画モードが切り替わる。
【0016】
いずれのモードにおいても、その動作モードの間は、図5、図6に示したタイミング信号によって、従来と全く同様に表示動作を行う。ただし、動画モードでは、各タイミング信号は、外部から入力される映像信号から抽出したクロックを用いて作成される外部タイミング信号であり、静止画モードではタイミングコントローラ23に接続された発振器26の出力する基本クロックに基づいて作成される内部タイミング信号を用いる。これらのタイミング信号は、本質的に同様な信号であるが、本明細書では、外部信号から抽出されるタイミング信号を外部タイミング信号、内蔵される発振器26の出力から作成されるタイミング信号を内部タイミング信号として区別して表記する場合がある。例えば、垂直同期信号Vsyncにおいても、外部信号から抽出したものを外部垂直同期信号、発振器26の出力に基づくものを内部垂直同期信号と区別して表記する場合がある。
【0017】
本実施形態の表示装置は、基本的には従来と同様に動作させることができるが、動作モードを切り換える時に更なる工夫を要する。なぜならば、外部タイミング信号と内部タイミング信号は、互いに全く無関係に作成されるため、例えば外部垂直同期信号と内部垂直同期信号とは全く同期していない。また、モード切り換えを行う切換信号は、機器のCPUよりCPUインターフェイスを介して入力されるが、このコマンドも両タイミング信号とは全く無関係に発せられる。
【0018】
まず、モード切り換えに係る第1の実施形態について説明する。第1の実施形態では、モード切換信号が入力された時点でタイミングコントローラの水平カウンタと垂直カウンタを強制的にリセットし、即座に切り換えたモードで1行1列めから表示を開始する。具体的には、モード切換信号が入力された時点でタイミングコントローラ23が垂直スタート信号STVと水平スタート信号STHとを出力し、シフトレジスタを最初から動作させる。この場合、タイミングコントローラ23は、ゲート線クロックCKGとデータ線クロックCKDとを計数するカウンタを内蔵しており、何行目何列目の画素に画素電圧を供給しているかを把握しているが、このカウンタをリセットする必要がある。
【0019】
しかし、この第1の実施形態は、以下に述べる問題点を有する。モード切換信号は垂直同期信号Vsyncに同期していないので、たいていの場合、フレーム期間中に入力される。ところが、フレーム期間中では、既にゲート線シフトレジスタ5、データ線シフトレジスタ8は動作を開始している。いま、n行m列の画素電極に画素電圧が供給されているとする。そこでモード切換信号が入力されると、強制的にリセットされ、1行1列目から再び画素電圧が供給されるが、シフトレジスタは1行1列とn行m+1列を同時に選択してしまうこととなる。この結果、モード切り換えが行われたフレームでは、2行目とn+1行目、3行目とn+2行目が同時に選択され、画面の上部と下部に同じ画像が表示されてしまい、見苦しいものとなる。
【0020】
次に、モード切り換えにかかる、より優れた第2の実施形態について説明する。まず、動画モードから静止画モードへの切り換えについて述べる。図2は動画モードから静止画モードへ切り換える時のタイミングチャートである。上述したように、動画モードで表示をしているときは、外部から入力される外部タイミング信号に基づいて動作している。外部タイミング信号は、映像信号がデジタルである場合は、タイミング信号そのものとして入力されるし、映像信号がNTSCやPALといったアナログ信号である場合は、その映像信号から抽出して作り出されて入力される。制御回路200内部で抽出する場合もあるが、ここでは、総称して外部タイミング信号と呼ぶ。さて、あるフレーム期間に動画モードから静止画モードへ切り換える切換信号、(特に動画モードから静止画モードへの切り換えなので動静切換信号と区別して表記する場合がある)を受けたとする。タイミングコントローラに内蔵されている垂直カウンタは、垂直スタート信号STVでリセットされ、ゲートクロックを計数しており、水平カウンタは、水平スタート信号STHでリセットされデータ線クロックを計数しているため、それぞれの計数値(n,m)となっている。従って、この計数値がその時点で画素電圧を供給している画素の座標を示している。そこで、この計数値に応じたフレームメモリ25のアドレスより映像信号を読み出せば、その次の画素電極に応じた映像信号をフレームメモリ25から読み出すことができる。そこで、動静切換信号がCPUインターフェイス22を介してタイミングコントローラ23に入力されると、タイミングコントローラ23は、垂直カウンタ及び水平カウンタの計数値をリセットすることなく、発振器26の出力する基本クロックに基づいて内部タイミング信号を出力し始め、セレクタ27を切り換えてフレームメモリ25を選択し、直ちに静止画モードに切り換える。次の画素電極には、フレームメモリ25の対応するアドレスからの映像信号が供給される。このように切り換えれば、ゲート線を2本同時に選択することがないので、モード切り換えに際して見苦しい表示となることがない。
【0021】
ここで、外部タイミング信号のデータクロック(基本クロック)と、発振器26の出力する基本クロックとは、同期していないが、問題は生じない。タイミングコントローラに内蔵されたカウンタがリセットされないので、モード切り換えに際しては、基本クロックの1周期程度、動作を停止するに過ぎないからである。本実施形態においては、タイミングコントローラ23は、基本クロック1周期未満のクロックは、誤動作の原因となるので出力しないようになっており、従って、モード切り換えに際しては、図示した△tの期間、基本クロックの1周期以上動作を停止することになる。
【0022】
次に静止画モードから動画モードへの切り換えについて述べる。図3は静止画モードから動画モードへ切り換える時のタイミングチャートである。あるフレーム期間に静止画モードから動画モードへの切換信号(特に静動切換信号と表記する場合がある)を受けた時、特に動作の切り換えは行わず、そのフレーム期間が終了するまでは発振器26の出力に基づく内部タイミング信号による動作、静止画モードを継続する。そして、次の内部垂直同期信号は出力しない。その後、期間△t2経過すると、外部垂直同期信号が入力されるので、外部垂直同期信号以後の次のフレーム期間からは、外部タイミング信号に基づく動画モードに切り換える。このように切り換えれば、1フレーム期間が完了するまでそのモードを継続するので、ゲート線を2本同時に選択することがなく、モード切り換えに際して見苦しい表示となることがない。
【0023】
静止画モードと動画モードとの間の期間△t2は、特にクロックを供給する必要はない。しかし、外部垂直同期信号が入力されるのと全く同時に各外部タイミング信号を安定して供給することは困難であるので、外部垂直同期信号が入力されるよりも数基本クロック先行して外部タイミング信号を出力し始めるようにすると良い。期間△t2は、タイミング信号が供給されても、垂直スタート信号STVも水平スタート信号STHも供給されないので、シフトレジスタ5、8が動作を開始することはない。もちろん、静止画モードのフレーム期間が終了した直後に外部タイミング信号に切り換えても良い。
【0024】
静止画モードの時は映像信号の供給、タイミング信号の供給が制御回路200で閉じているのに対し、動画モードでは、外部から映像信号が供給され、これに同期して表示動作を行わざるを得ない。そこで、上述したように、第2の実施形態では、静止画モードから動画モードへの切り換えタイミングと、動画モードから静止画モードへの切り換えタイミングとが異なり、それぞれの切り換えに最適化した手順でモード切り換えを行い、より表示品質を向上することができる。
【0025】
なお、上記実施形態において、アクティブマトリクス型表示装置として液晶表示装置を例示して説明したがこの限りではなく、EL表示装置や、LED表示装置、真空蛍光表示装置等でも同様に実施することができる。
【0026】
【発明の効果】
以上に詳述したように、本発明によれば、データ処理部の出力に応じて随時表示を行う動画モードと、複数画素の映像信号を保持するメモリの出力に応じて表示を行う静止画モードとを切り換えて表示するので、消費電力が少なく、かつ表示品質の高い表示装置とすることができる。
【0027】
さらに、あるフレーム期間に動画モードから静止画モードへ切り換える動静切換信号を受けた時、その時点で画素電圧を供給している画素に応じたメモリのアドレスより映像信号を読み出し、直ちに静止画モードに切り換えることによって、動画モードから静止画モードに切り換える時に、見苦しい表示を行うことなくモードを切り換えることができる。
【0028】
さらに、動静切換信号を受けた時、垂直カウンタもしくは/及び水平カウンタの計数値に応じたメモリのアドレスより映像信号を読み出すようにすることによって、本願発明を比較的簡単な構成で実施することができる。
【0029】
さらに、静止画モードから動画モードへの切り換えタイミングは、動画モードから静止画モードへの切り換えタイミングと異なるので、それぞれの切り換えに最適化した手順でモード切り換えを行い、より表示品質を向上することができる。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるアクティブマトリクス型表示装置を示す図である。
【図2】本発明の動画モードから静止画モードへの切り換えを説明するためのタイミングチャートである。
【図3】本発明の静止画モードから動画モードへの切り換えを説明するためのタイミングチャートである。
【図4】従来のアクティブマトリクス型表示装置を示す図である。
【図5】アクティブマトリクス型表示装置の動作を説明するためのタイミングチャートである。
【図6】アクティブマトリクス型表示装置の動作を説明するためのタイミングチャートである。
【図7】従来のアクティブマトリクス型表示装置を示す図である。
【符号の説明】
1:画素電極 2:画素スイッチング素子(TFT)
3:ゲート線 4:データ線
5:シフトレジスタ 6:データ線選択スイッチング素子(TFT)
7:データバス線 8:シフトレジスタ
9:補助容量 10:共通電極
21:データ処理部 22:CPUインターフェイス
23:タイミングコントローラ 24:デジタルアナログ変換器
25:フレームメモリ 26:発振器
27:切り換え手段(セレクタ)
Claims (4)
- 複数のゲート線と、
前記ゲート線に交差する複数のデータ線と、
前記ゲート線及びデータ線の交点に配置されるスイッチング素子と、
前記スイッチング素子それぞれに接続された複数の画素電極と、を有し、
前記複数のゲート線から1本のゲート線を選択し、ゲート線クロックに従って順次切り換えて選択し、
前記複数のデータ線から所定のデータ線を選択し、データ線クロックに従って順次切り換えて選択し、
1フレーム期間毎に全ての前記ゲート線及び前記データ線を選択して、全ての前記画素電極に前記データ線から映像信号を供給し、前記画素電極と前記共通電極との間に生じる画素電圧に応じた表示を行うアクティブマトリクス型表示装置において、
随時入力される映像信号に対し所定の処理を施すデータ処理部の出力に応じて随時表示を行う動画モードと、
複数画素の映像信号を保持するメモリの出力に応じて表示を行う静止画モードと、を切り換えて表示し、
前記ゲート線クロックを計数する垂直カウンタ及び前記データ線クロックを計数する水平カウンタを有し、
あるフレーム期間に動画モードから静止画モードへ切り換える動静切換信号を受けた時、前記垂直カウンタ及び前記水平カウンタの計数値に応じた前記メモリのアドレスより映像信号を読み出して、その時点で画素電圧を供給している画素に応じた前記メモリのアドレスより映像信号を読み出し、直ちに静止画モードに切り換えることを特徴とするアクティブマトリクス型表示装置。 - あるフレーム期間に静止画モードから動画モードへ切り換える静動切換信号を受けた時、当該フレーム期間が終了するまでは静止画モードを継続することを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
- 複数のゲート線と、
前記ゲート線に交差する複数のデータ線と、
前記ゲート線及びデータ線の交点に配置されるスイッチング素子と、
前記スイッチング素子それぞれに接続された複数の画素電極と、を有し、
前記ゲート線を順次選択するとともに前記データ線を順次選択し、対応する前記画素電極に映像信号を供給して表示を行うアクティブマトリクス型表示装置を制御する制御装置であって、
随時入力される映像信号に対し所定の処理を施すデータ処理部と、
複数画素の映像信号を保持して出力するメモリと、
前記データ処理部の出力と前記メモリの出力とを選択して切り換える切換手段と、
1フレーム期間毎にパルス出力する垂直同期信号、前記ゲート線の選択を切り換えるゲート線クロック、前記データ線の選択を切り換えるデータ線クロックを含むタイミング信号を出力するタイミングコントローラと、
前記ゲート線クロックを計数する垂直カウンタ及び前記データ線クロックを計数する水平カウンタを有し、
あるフレーム期間に前記データ処理部の出力から前記メモリの出力へ切り換える動静切換信号を受けた時、前記垂直カウンタ及び前記水平カウンタの計数値に応じた前記メモリのアドレスより映像信号を読み出して、その時点で選択しているゲート線及びデータ線に応じた前記メモリのアドレスより映像信号を読み出し、直ちに前記メモリの出力に切り換えることを特徴とするアクティブマトリクス型表示装置の制御装置。 - あるフレーム期間に静止画モードから動画モードへ切り換える静動切換信号を受けた時、当該フレーム期間が終了するまでは静止画モードを継続することを特徴とする請求項3に記載のアクティブマトリクス型表示装置の制御装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228044A JP4306980B2 (ja) | 2001-07-27 | 2001-07-27 | アクティブマトリクス型表示装置及びその制御装置 |
TW091115986A TWI237142B (en) | 2001-07-27 | 2002-07-18 | Active matrix type display device |
KR10-2002-0044137A KR100499845B1 (ko) | 2001-07-27 | 2002-07-26 | 액티브 매트릭스형 표시 장치 및 그 제어 장치 |
CNB021269211A CN1243334C (zh) | 2001-07-27 | 2002-07-26 | 主动矩阵型显示装置及其控制装置 |
EP02017077A EP1280127A3 (en) | 2001-07-27 | 2002-07-29 | Active matrix display device |
US10/206,800 US7030871B2 (en) | 2001-07-27 | 2002-07-29 | Active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228044A JP4306980B2 (ja) | 2001-07-27 | 2001-07-27 | アクティブマトリクス型表示装置及びその制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003044008A JP2003044008A (ja) | 2003-02-14 |
JP4306980B2 true JP4306980B2 (ja) | 2009-08-05 |
Family
ID=19060608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001228044A Expired - Fee Related JP4306980B2 (ja) | 2001-07-27 | 2001-07-27 | アクティブマトリクス型表示装置及びその制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4306980B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006030566A (ja) * | 2004-07-15 | 2006-02-02 | Tohoku Pioneer Corp | 表示パネルを備えた電子機器 |
JP2010122401A (ja) * | 2008-11-18 | 2010-06-03 | Sharp Corp | 映像表示装置 |
US9165518B2 (en) | 2011-08-08 | 2015-10-20 | Samsung Display Co., Ltd. | Display device and driving method thereof |
KR101885331B1 (ko) * | 2011-10-04 | 2018-08-07 | 삼성전자 주식회사 | 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템 |
DE102012107954A1 (de) * | 2011-09-02 | 2013-03-07 | Samsung Electronics Co. Ltd. | Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host |
KR102108321B1 (ko) * | 2013-10-11 | 2020-05-08 | 삼성전자주식회사 | 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법 |
JP6347627B2 (ja) * | 2014-03-03 | 2018-06-27 | 株式会社メガチップス | デューティ比制御回路およびバックライト調整回路 |
-
2001
- 2001-07-27 JP JP2001228044A patent/JP4306980B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003044008A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100499845B1 (ko) | 액티브 매트릭스형 표시 장치 및 그 제어 장치 | |
US6970163B2 (en) | Frame rate controller | |
US8907962B2 (en) | Display system with display panel and display controller and driver having moving picture interface | |
JP5058434B2 (ja) | Lcd動作電流を減少させるタイミングコントローラとlcdドライバとディスプレイデータ出力方法 | |
JP2005326859A (ja) | デュアルパネルの駆動システム及び駆動方法 | |
JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
JP2009229961A (ja) | 液晶表示制御装置及び電子機器 | |
JP2002169499A (ja) | 表示パネルの駆動方法及び表示パネルの駆動制御装置 | |
EP0918278A1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
US11257440B2 (en) | Driving method including a partial screen display mode, driving circuit and display device | |
JP4306980B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
US8508542B2 (en) | Systems and methods for operating a display | |
JP2000194305A (ja) | 画像表示システム | |
JP4243035B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
JP2008197349A (ja) | 電気光学装置、処理回路、処理方法および電子機器 | |
JP4424872B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
JP4259776B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
JP4259775B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
JP2003131630A (ja) | 液晶表示装置 | |
JP2003015610A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
JP2008015401A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP3882844B2 (ja) | 表示制御回路、電気光学装置、表示装置及び表示制御方法 | |
JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2002244611A (ja) | 駆動回路、表示パネル、表示装置、および電子機器 | |
JP2007316380A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |