JP2000194305A

JP2000194305A - 画像表示システム

Info

Publication number: JP2000194305A
Application number: JP10370076A
Authority: JP
Inventors: Hiroshi Murakami; 浩村上
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-12-25
Filing date: 1998-12-25
Publication date: 2000-07-14

Abstract

(57)【要約】【課題】コンピュータの画像表示システム等のように
複数の画素を有する表示システムにおいて、従来に比し
て低い消費電力で動作する省電力制御機能を備えた画像
表示システムを提供する。【解決手段】記憶部２１で１水平同期期間分の表示デ
ータＤ_DATAを記憶し、判断部２２においてｎ行目の表示
データとｎ＋１行目の表示データを比較して、両者が同
じ場合は比較信号ＮＥを“Ｌ”、異なる場合は比較信号
ＮＥを“Ｈ”とする。比較信号ＮＥが“Ｈ”のときはＤ
／Ａコンバータ２５でアナログに変換された表示データ
Ａ_DATAを表示部１４に伝達し、比較信号ＮＥが“Ｌ”の
ときは表示データＡ_DATAを表示部１４に伝達しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の画素を有す
る表示装置を使用し、その表示装置の各画素に個別に表
示データを供給して画像を表示する画像表示システムに
関し、特に省電力制御機能を備えた画像表示システムに
関する。

【０００２】

【従来の技術】図８は、コンピュータにより生成された
画像を液晶表示装置に表示する従来の画像表示システム
を示すブロック図である。

【０００３】コンピュータ７５は、プログラムにしたが
って処理を実行するマイクロプロセッサ７６と、少なく
とも１画面分の表示データＤ_DATAを記憶するビデオメモ
リ７７と、ビデオメモリ７７から表示データＤ_DATAを読
み出して、該表示データＤ_DA _TAを所定のタイミングで出
力する表示コントローラ７８とを有している。

【０００４】例えば、マイクロプロセッサ７６により表
示データＤ_DATAが生成され、その表示データＤ_DATAがア
ドレスデータaddress とともにビデオメモリ７７に送ら
れる。ビデオメモリ７７は、マイクロプロセッサ７６か
ら入力した表示データＤ_DATAをアドレスデータaddress
により示されるアドレスの記憶領域に格納する。表示コ
ントローラ７８は各種タイミング信号（データスタート
信号ＸＳＩ及びクロックXCLK等）を生成し、一定の時間
毎にビデオメモリ７７から表示データＤ_DATAを読み出し
て、その表示データＤ_DATAをクロックXCLKに同期したタ
イミングで１画素分、又は複数画素分づつ出力する。

【０００５】また、表示コントローラ７８は、所定のタ
イミングでビデオメモリ７７にリフレッシュ信号refres
h を送信する。ビデオメモリ７７では、このリフレッシ
ュ信号refresh に応じてリフレッシュ動作を行い、記憶
している表示データＤ_DATAの消失を防止する。

【０００６】一方、液晶表示装置７０は、複数の画素Ｐ
（図では１個のみ図示）をマトリクス状に配列してなる
表示部７４と、表示部７４の各画素Ｐに表示データを伝
達するデータドライバ７２及び走査ドライバ７３とによ
り構成されている。

【０００７】図９は液晶表示装置７０の表示部７４にお
ける断面図、図１０は同じくその表示部７４における平
面図である。

【０００８】液晶表示装置７０は、対向して配置された
ＴＦＴ基板８０及び対向基板９０と、これらのＴＦＴ基
板８０と対向基板９０との間に封入された液晶９９とに
より構成されている。

【０００９】ＴＦＴ基板８０は、ガラス基板８１とこの
ガラス基板８１上に形成されたデータバスライン８２、
ゲートバスライン８３、画素電極８４及びＴＦＴ（Tin
FilmTransistor ：薄膜トランジスタ）８５等により構
成される。データバスライン８２及びゲートバスライン
８３は相互に直交して配置されており、両者の間に形成
された絶縁膜（図示せず）により電気的に絶縁されてい
る。データバスライン８２及びゲートバスライン８３に
囲まれた矩形の領域が画素であり、各画素にはそれぞれ
インジウム酸化スズ（indium-tin oxide：以下、ＩＴＯ
という）からなる透明の画素電極８４とＴＦＴ８５とが
配置されている。ＴＦＴ８５は、ゲートバスライン８３
の突出部分（ゲート）と、その上に絶縁膜を挟んで選択
的に形成されたシリコン膜８６とにより構成される。Ｔ
ＦＴ８５のソースはコンタクトホール（図示せず）を介
して画素電極８４に接続されており、ＴＦＴ８５のドレ
インはコンタクトホール（図示せず）を介してデータバ
スライン８２に接続されている。

【００１０】ガラス基板８１の上側には、図９に示すよ
うに、画素電極８４を覆うようにして配向膜８７が形成
されている。この配向膜８７は例えばポリイミドからな
り、その表面には電圧を印加していないときの液晶分子
の配向方向を決定するために、配向処理が施されてい
る。配向処理の代表的な方法としては、布製のローラー
により配向膜の表面を一方向に擦るラビング法が知られ
ている。

【００１１】一方、対向基板９０は、ガラス基板９１
と、このガラス基板９１の下面側に形成されたカラーフ
ィルタ９２、ブラックマトリクス９３、対向電極９４及
び配向膜９５等により構成されている。カラーフィルタ
９２には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３
種類あり、１つの画素電極８４に１つのカラーフィルタ
９２が対向している。これらのカラーフィルタ９２の間
にはブラックマトリクス９３が配置されている。このブ
ラックマトリクス９３は、例えばクロム（Ｃｒ）のよう
に光が透過しない金属箔膜からなる。

【００１２】カラーフィルタ９２及びブラックマトリク
ス９３の下には、ＩＴＯからなる透明の対向電極９４が
形成されている。この対向電極９４の下には配向膜９５
が形成されている。この配向膜９５の表面にも配向処理
が施されている。

【００１３】ＴＦＴ基板８０と対向基板９０との間に
は、球形のスペーサ（図示せず）が配置され、これによ
りＴＦＴ基板８０と対向基板９０との間隔が一定に維持
される。また、ＴＦＴ基板８０の下、及び対向基板９０
の上にはそれぞれ偏光板（図示せず）が配置される。こ
れらの偏光板は、例えば偏光軸が相互に直交するように
配置される。

【００１４】図８に示すデータドライバ７２はデジタル
の表示データＤ_DATAをアナログに変換して、データバス
ライン８２に供給する回路であり、走査ドライバ７３は
ゲートバスライン８３に走査信号を供給する回路であ
る。これらのデータドライバ７２及びゲートドライバ７
３からデータバスライン８２及びゲートバスライン８３
に所定のタイミングでデータ信号及び走査信号を供給す
ることにより、各画素Ｐの光透過率を個別に制御するこ
とができて、液晶表示装置７０の表示部７４に所望の画
像を表示することができる。なお、図８において、Ｃは
データバスライン８２が有する容量成分を示す。

【００１５】

【発明が解決しようとする課題】しかしながら、従来、
液晶表示装置に代表される多くの表示装置では、表示画
像の変更の有無に拘わらず、画像全体を一定の周波数
（例えば、６０Ｈｚ）で書換えるように動作しており、
消費電力が大きいという問題点がある。

【００１６】すなわち、データドライバ７２は、表示部
７４の全画素に対し一定の時間毎にデータ信号を書き込
むため、データドライバ７２を構成するトランジスタに
流れる電流や配線（バスライン等）を充放電するための
電流が消費される。また、コンピュータ７５において
も、表示画像の書換えの有無に拘わらず、表示コントロ
ーラ７８は一定の周期でビデオメモリ７７の全記憶領域
から表示データを読み出して出力する。このため、ビデ
オメモリ７７や表示コントローラ７８の動作周波数が高
くなり、必然的に消費電力が大きくなるという問題点が
ある。

【００１７】なお、特開平５−２０３９２０号公報に
は、Ｎフレーム目の表示データとＮ＋１フレーム目の表
示データとを比較し、表示データが変化する場合は画素
に消去用電圧を印加した後に表示データを書き込み、表
示データが変化しない場合は画素に保持電圧のみを印加
して消費電力の削減を図った強誘電性液晶表示装置の表
示方法が開示されている。しかし、この方法は、メモリ
特性を有する強誘電性液晶を使用した液晶表示装置の表
示方法であり、一般的な表示装置に適用できるものでは
ない。

【００１８】本発明は、コンピュータの画像表示システ
ム等のように複数の画素を有する表示システムにおい
て、従来に比して低い消費電力で動作する省電力制御機
能を備えた画像表示システムを提供することを目的とす
る。

【００１９】

【課題を解決するための手段】上記した課題は、複数の
画素が配列されてなる表示部に表示データを供給して画
像を表示する画像表示システムにおいて、表示データを
出力する表示データ出力手段と、前記表示データ出力手
段から出力される表示データを監視して、表示データの
変更の有無を示す信号を出力する表示データ変更検出手
段と、前記表示データ変更検出手段から表示データの変
更有りを示す信号が出力されると前記表示部に変更後の
表示データを伝達する表示データ伝達手段とを有するこ
とを特徴とする画像表示システムにより解決する。

【００２０】上記した課題は、複数の画素が配列されて
なる表示部に表示データを供給して画像を表示する画像
表示システムにおいて、前記表示データを記憶するビデ
オメモリと、前記ビデオメモリにアクセスして前記表示
データを書換える制御部と、前記ビデオメモリから前記
表示データを１画素分、又は複数画素分づつ読み出して
出力する表示コントローラと、前記制御部による前記ビ
デオメモリへの表示データの書換えを監視し、表示デー
タが書換えられると書換え位置を示す信号を出力する書
換え位置検出部と、前記書換え位置検出部の出力に応じ
て前記ビデオメモリから書換えられた表示データを読み
出して出力する表示コントローラと、前記表示コントロ
ーラから出力された前記表示データを前記表示部に伝達
する表示データ供給手段とを有することを特徴とする画
像表示システムにより解決する。

【００２１】以下、本発明の作用について説明する。

【００２２】本発明においては、表示データ出力手段か
ら出力される表示データを監視して表示データの変更を
検出する表示データ変更検出手段を有している。そし
て、表示データの変更を検出すると、表示データ伝達手
段により、変更後の表示データが表示部に伝達され、画
像が変更される。

【００２３】このように、本発明においては、変更され
たデータを優先して表示部に伝達し、表示データに変更
がないときは表示部に新たに表示データを書き込まな
い、又は書き込む頻度を少なくするので、消費電力を少
なくすることができる。例えば、液晶表示装置の場合、
各画素が有する容量成分及び配線が有する容量成分によ
り表示データが比較的長時間にわたって保持されるた
め、上述したように変更された表示データのみを表示部
に伝達するようにしても、画像を比較的長時間にわたっ
て表示することができる。但し、液晶表示装置の場合、
表示部に長時間同じ極性の表示データを供給すると、リ
ークにより前記容量成分に蓄積された電荷が低減して画
像が劣化するだけでなく、液晶の性能が劣化するおそれ
がある。このため、表示データに変更がなくても一定の
周期（例えば数フレーム毎）で表示データを表示部に供
給することが好ましい。液晶表示装置以外の表示装置に
おいても、同様に、表示データに変更がなくても一定の
周期（例えば数フレーム毎）で表示データを表示部に供
給することが好ましい。

【００２４】前記表示データ変更手段は、例えば、表示
データを少なくとも１水平同期期間分記憶して次の１水
平同期期間に記憶した表示データを出力する記憶部と、
該記憶部から出力された表示データ（ｎ行目の表示デー
タ）と表示データ出力手段から出力された表示データ
（ｎ＋１行目の表示データ）とを比較する比較部とによ
り構成される。この場合、表示部の列方向（縦方向）に
並ぶ画素に同一の表示データを書き込むときに、表示デ
ータ伝達手段の動作が少なくなり、消費電力が削減され
る。

【００２５】また、前記表示データ変更手段は、例えば
複数画素分の表示データを入力して、これらの表示デー
タのビット数の総計よりも少ない検証コードに変換して
出力する検証コード出力部と、該検証コード出力部から
出力される検証コードを記憶し一定の時間後（例えば、
１フレーム分の時間経過後）に出力する記憶部と、該記
憶部から出力される検証コード（ｆフレーム目の検証コ
ード）と検証コード出力部から出力される検証コード
（ｆ＋１）とを比較する比較部とにより構成することも
できる。この場合、前のフレームと表示データが同じ場
合は、書込み動作を行わない、又は書込み動作の頻度を
下げるため、消費電力が削減される。

【００２６】検証コードとしては、例えば、表示デー
タの上位又は下位の数ビット分を抜き出したもの、表
示データの任意のビット同士を加算又は論理操作（ＸＯ
Ｒ演算等）したもの、表示データを順次加算し、加算
結果の下位の数ビットを取出したもの、などを使用する
ことができる。また、検証コードは、例えば、表示デ
ータ出力手段から１画素分の表示データを入力する毎に
検証コードを演算して記憶し、次の１画素分の表示デー
タを入力すると記憶している検証コードを出力する、
表示データ出力手段から１水平同期期間分（１行分）の
表示データを入力する毎に検証コードを演算して記憶
し、次の１水平同期期間分の表示データを入力すると記
憶している検証コードを出力する、１水平同期期間分
の表示データを入力する毎に検証コードを演算して記憶
し、次のフレームで記憶している検証コードを出力す
る、などの方法がある。

【００２７】また、液晶表示装置の場合、データドライ
バに、データバスラインへ表示データを供給するか否か
を前記表示データ変更検出手段の出力に基づいて制御す
る制御手段を設けることが好ましい。これにより、デー
タドライバの動作が低減されて、消費電力が削減され
る。更に、走査ドライバに、ゲートバスラインに操作信
号を供給するか否かを前記表示データ検出手段の出力に
基づいて制御する制御手段を設けることが好ましい。こ
れにより、走査ドライバの動作が低減され、消費電力が
削減される。

【００２８】また、本願の他の画像表示システムにおい
ては、制御部によるビデオメモリの書換えを監視する書
換え位置検出部を有している。そして、この書換え位置
検出部によりビデオメモリの書換えが検出されると、表
示コントローラに書換え位置を示す信号が出力される。
そして、表示コントローラは書換えられた表示データを
ビデオメモリから読み出し、表示データ供給手段を介し
て表示部に書換えられた表示データを供給する。これに
より、書換えのない部分への表示データの書込みが不要
になり、消費電力が削減される。但し、この場合も、表
示データの書換えの有無に拘わらず、一定の周期（例え
ば数フレーム毎）で表示データを表示部に供給すること
が好ましい。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。

【００３０】（第１の実施の形態）図１は本発明の第１
の実施の形態の画像表示システムを示すブロック図であ
る。なお、本実施の形態は、本発明を液晶表示装置の点
順次ドライバに適用した例を示す。点順次ドライバは主
にポリシリコンＴＦＴを用いて駆動回路（ドライバ）を
一体化した構造の液晶表示装置に多く使われ、回路構成
が比較的シンプルなため歩留まりが高い。

【００３１】本実施の形態の画像表示システムは、液晶
表示装置１０とコンピュータ１５とにより構成されてい
る。コンピュータ１５は、従来と同様にマイクロプロセ
ッサ、ビデオメモリ及び表示コントローラを有し、表示
データＤ_DATA及び各種のタイミング信号を生成して出力
する（図８参照）。コンピュータ１５から出力されるタ
イミング信号には、１水平同期期間の始まりを示すデー
タスタート信号ＸＳＩ、１垂直同期期間の始まりを示す
ゲートスタートＹＳＩ信号及び表示データＤ_DA _TAの送信
タイミングを示すクロックXCLK等が含まれている。但
し、これらのタイミング信号は、コンピュータ１５から
水平同期信号及び垂直同期信号を入力し、液晶表示装置
１０側で生成することもできる。

【００３２】一方、液晶表示装置１０は、比較部１１、
データドライバ１２、走査ドライバ１３及び表示部１４
により構成されている。走査ドライバ１３の構成は基本
的に従来と同様であり、デコーダ型ドライバ又はシフト
レジスタを用いたドライバ等を使用することができる。
また、表示部１４の構成も基本的に従来と同様であるの
で、その詳細な説明は省略する（図９，１０参照）。

【００３３】図２は、比較部１１及びデータドライバ１
２の構成を示すブロック部である。比較部１１は、ＤＲ
ＡＭ等のメモリ素子により構成された記憶部２１と、論
理回路により構成された判断部２２とを有している。比
較部１１には、コンピュータ１５から表示データＤ_DATA
及びクロックXCLKが入力される。

【００３４】記憶部２１は、１水平同期期間分（１行
分）の表示データＤ_DATAをクロック信号XCLKに同期した
タイミングで順次記憶するとともに、その前の１水平同
期期間内に記憶した表示データＤ_DATAを先入れ先出し法
（First-in First-out：ＦＩＦＯ）にしたがって、すな
わち先に記憶したデータから順番に出力する。

【００３５】判断部２２は、記憶部２１から出力された
表示データＤ_DATA（ｎ行目の表示データ）と、コンピュ
ータ１５から出力された表示データＤ_DATA（ｎ＋１行目
の表示データ）とを１クロック分毎に比較して、両者が
一致しているときは比較信号ＮＥを“Ｌ”とし、一致し
ていないときは比較信号ＮＥを“Ｈ”とする。

【００３６】データドライバ１２は、シフトレジスタ部
２３、駆動部２４及びＤ／Ａ（デジタル／アナログ）コ
ンバータ２５により構成されている。Ｄ／Ａコンバータ
２５は、コンピュータ１５から出力された表示データＤ
_DATAをアナログの表示データＡ_DATAに変換して出力す
る。

【００３７】シフトレジスタ部２３は、直列接続された
ｍ（ｍは表示部１４の水平方向の画素数）個のＤフリッ
プフロップ（ＤＦＦ1 〜ＤＦＦm ）と、これらのＤＦＦ
1 〜ＤＦＦm の出力にそれぞれ接続されたアンドゲート
Ａ1 〜Ａm とにより構成されている。コンピュータ１５
から出力されたデータスタート信号ＸＳＩはＤＦＦ1に
入力され、ＤＦＦ1 が“Ｈ”となる。その後、クロック
XCLKに同期したタイミングでＤＦＦ2 からＤＦＦm にデ
ータ“Ｈ”が順次シフトされる。

【００３８】アンドゲートＡ1 〜Ａm は、比較部１１か
ら出力された比較信号ＮＥが“Ｈ”のときはそれぞれＤ
ＦＦ1 〜ＤＦＦm から出力された信号Ｓ1 〜Ｓm を次段
に伝達し、比較信号ＮＥが“Ｌ”のときはＤＦＦ1 〜Ｄ
ＦＦm の出力に拘わらず次段に“Ｌ”を出力する。

【００３９】駆動部２４は、ｍ個のバッファ回路Ｂ1 〜
Ｂm とｍ個のアナログスイッチＳＷ1 〜ＳＷm とにより
構成されている。各バッファ回路Ｂ1 〜Ｂm は対応する
アンドゲートＡ1 〜Ａm から出力された信号ＳＲ1 〜Ｓ
Ｒm を一時的に保持する。アナログスイッチＳＷ1 〜Ｓ
Ｗm は、Ｄ／Ａコンバータ２５と表示部１４の各データ
バスラインＸ1 〜Ｘm との間にそれぞれ配置されてい
る。そして、対応するバッファ回路Ｂ1 〜Ｂm から与え
られる信号ＳＸ1 〜ＳＸm が“Ｈ”のときはＤ／Ａコン
バータ３１から出力された表示データＡ_DATAを対応する
データバスラインＸ1 〜Ｘm に伝達し、“Ｌ”のときは
Ｄ／Ａコンバータ３１と対応するデータバスラインＸ1
〜Ｘm との間を電気的に遮断する。すなわち、これらの
アナログスイッチＳＷ1 〜ＳＷm はオフ状態ではハイイ
ンピーダンスの状態となる。

【００４０】図３は本実施の形態の表示システムの動作
を示すタイミングチャートである。この図を参照して、
本実施の形態の画像表示システムの動作について説明す
る。但し、ここでは、説明を簡単にするために、表示部
１４には３×３個の画素、すなわち、図３の下部の表示
パターン例に示すように、３行３列に並んだ９個の画素
を有するものとする。また、データバスラインＸi （ｉ
＝１，２，３）及びゲートバスラインＹj （ｊ＝１，
２，３）に接続された画素に供給される表示データをＤ
ijと記す。更に、一般的に、１画素当りの表示データの
ビット数を８ビット（２５６階調）とすることが多い
が、ここでは、１画素当りの表示データが１ビットの場
合、すなわち、明と暗との表示を行う場合について説明
する。

【００４１】この図３に示すように、データスタート信
号ＸＳＩは水平同期信号に同期した信号であり、１水平
同期期間の始まりを示す。クロックXCLKは１水平同期期
間にｍ個（この例では３個）のパルスを有する周期的信
号である。表示データＤ_DATAは、コンピュータ１５から
クロックXCLKに同期したタイミングで順次送られてく
る。図３において、白抜きの四角形（□）は明表示、黒
塗りの四角形（■）は暗表示を示すものとする。

【００４２】１フレーム期間の最初の１水平同期期間
は、走査ドライバ１３により１行目のゲートバスライン
Ｙ1 にのみ走査信号“Ｈ”が供給される。記憶部２１
は、コンピュータ１５から送られてくる表示データＤ11
〜Ｄ13をクロックXCLKに同期したタイミングで順次取り
込んで記憶する。そして、シフトレジスタ部２３ではク
ロックXCLKに同期してデータ“Ｈ”がシフトされ、ＤＦ
Ｆ1 〜ＤＦＦ3 の出力Ｓ1、Ｓ2 、Ｓ3 が順番に“Ｈ”
になる。このとき、初期状態では判断部１２から比較信
号ＮＥとして“Ｈ”が出力される。従って、各アンドゲ
ートＡ1 〜Ａ3 はいずれもＤＦＦ1 〜ＤＦＦ3 から入力
された信号をそのまま次段に伝達する。バッファ回路Ｂ
1 〜Ｂm はアンドゲートＡ1 〜Ａ3 の出力ＳＲ1 〜ＳＲ
3 をそれぞれアナログスイッチＡ1 〜Ａ3 に伝達する。

【００４３】これにより、アナログスイッチＡ1 〜Ａ3
が順番にオンになり、ゲートバスラインＸ1 にはデータ
Ｄ11（□）、ゲートバスラインＸ2 にはデータＤ12
（□）、ゲートバスラインＸ3 にはデータＤ13（■）が
供給される。

【００４４】次の１水平同期期間では、走査ドライバ１
３により２行目のゲートバスラインＹ2 にのみ走査信号
“Ｈ”が供給される。記憶部２１は、クロックXCLKに同
期したタイミングで表示データＤ21〜Ｄ23を順次記憶す
るとともに、前の１水平同期期間ｔ1 〜ｔ5 までの間に
記憶した表示データＤ11〜Ｄ13を順次出力する。判断部
２２は、記憶部２１から出力されるデータＤ11〜Ｄ13と
コンピュータ１５から出力されたデータＤ21〜Ｄ23とを
順次比較し、その結果に応じて比較信号ＮＥを変化させ
る。例えば、時刻ｔ5 では、記憶部２１から出力された
表示データＤ11（□）とコンピュータ１５から出力され
た表示データＤ21（□）とが同じであるので、比較信号
ＮＥを“Ｌ”とする。また、時刻ｔ6 ，ｔ7 では記憶部
２１から出力された表示データＤ12（□），Ｄ13（■）
とコンピュータ１５から出力されたデータＤ22（■），
Ｄ23（□）とが異なるので、この間は比較信号ＮＥを
“Ｈ”とする。

【００４５】時刻ｔ5 において、比較信号ＮＥが“Ｌ”
であるのでアンドゲートＡ1 の出力は“Ｌ”となる。こ
のため、アナログスイッチＳＷ1 はオフのままとなり、
表示データＤ21（□）はデータバスラインＸ1 に伝達さ
れない。しかし、データバスラインＸ1 には表示データ
Ｄ11（□）が保持されており、この表示データＤ11は表
示データＤ21と同じ値であるので、結果的にはデータバ
スラインＸ1 に表示データＤ21が書き込まれたことと同
じになる。時刻ｔ6 ，ｔ7 においては、いずれも比較信
号ＮＥが“Ｈ”であるので、アンドゲートＡ2 ，Ａ3 の
出力が“Ｈ”になり、アナログスイッチＳＷ2 ，ＳＷ3
がオンになって、表示データＤ22（■），Ｄ23（□）が
データバスラインＸ2 ，Ｘ3 に供給される。

【００４６】次の水平同期期間においては、走査ドライ
バ１３により３番目のゲートバスラインＹ3 にのみ走査
信号“Ｈ”が供給される。そして、上記と同様に、時刻
ｔ9，ｔ10では比較信号ＮＥが“Ｌ”になり、データバ
スラインＸ1 ，Ｘ2 には表示データＤ31（□），Ｄ32
（■）が供給されない。しかし、データバスラインＸ
1，Ｘ2 には表示データＤ31，Ｄ32と同じ値の表示デー
タＤ21（□），Ｄ22（■）が保持されているので、結果
的にはデータバスラインＸ1 ，Ｘ2 に表示データＤ31，
Ｄ32が書き込まれたことと同じになる。一方、時刻ｔ11
では比較信号ＮＥが“Ｈ”になり、データバスラインＸ
3 に表示データＤ33（■）が供給される。

【００４７】上述のように、本実施の形態においては、
１水平同期期間毎に各データバスラインＸ1 〜Ｘm に供
給する表示データＤ_DATAと前の１水平同期期間の表示デ
ータＤ_DATAとを比較し、表示データＤ_DATAが異なる場合
のみ対応するデータバスラインに新しい表示データＤ
_DATAを供給する。すなわち、縦方向に同じ表示データＤ
_DATAを書き込む場合は、上書き動作を行わない。従っ
て、データバスラインＸ1〜Ｘm の容量成分を充放電す
るための電力やバッファ回路Ｂ1 〜Ｂm 、及びアナログ
スイッチＳＷ1 〜ＳＷm を動作させるための電力が軽減
され、液晶表示システムの消費電力を抑えることができ
る。

【００４８】本実施の形態は、画像の殆どの部分が変化
しない場合、例えばワードプロセッサの編集画面を表示
している場合や、操作を一時停止している場合などに効
果的である。特に、ポリシリコンＴＦＴを使用する液晶
表示装置ではロジックの電源電圧が１０〜２０Ｖ程度と
高いため、消費電力を抑える効果が高いので、表示電力
を低減する効果が大きい。

【００４９】なお、通常、液晶表示装置では、表示性能
の劣化を防止するために画素に交流電圧を供給する。ま
た、データバスラインからの電流のリークにより、長時
間バスラインに表示電圧を供給しないと、電圧が低下し
て表示性能が低下する。このため、書き換えがない場合
も液晶のリフレッシュのために、一定の時間毎（例え
ば、数フレーム毎）に比較信号ＮＥを強制的に“Ｈ”と
し、全面書き換えを行うことが好ましい。これは、例え
ば判断部２２に上述した機能を付加することにより容易
に実現することができる。

【００５０】（第２の実施の形態）以下、本発明の第２
の実施の形態について説明する。第２の実施の形態は本
発明を線順次ドライバを有する液晶表示装置に適用した
例であり、第１の実施の形態と重複する部分の説明は省
略する。なお、線順次ドライバは、一般的にＬＳＩチッ
プで実現され、該チップを液晶表示パネルに接続して使
用される。

【００５１】図４は本発明の第２の実施の形態の表示シ
ステムにおける液晶表示装置のデータドライバの構成を
示すブロック図である。

【００５２】本実施の形態においては、データドライバ
１２がシフトレジスタ部２６、データレジスタ部２７、
データラッチ部２８及びＤ／Ａコンバータ部２９により
構成されている。シフトレジスタ部２６は、ｍ個（ｍは
表示部の水平方向の画素数）の直列接続されたＤＦＦ 1
〜ＤＦＦm と、ｍ個のアンドゲートＡ1 〜Ａm とにより
構成されている。

【００５３】コンピュータ等の表示データ出力装置から
出力されたデータスタート信号ＸＳＩがＤＦＦ1 に入力
されると、ＤＦＦ1 は“Ｈ”を出力する。その後、クロ
ックXCLKに同期してデータ“Ｈ”がＤＦＦ2 からＤＦＦ
m に順次シフトされる。

【００５４】アンドゲートＡ1 〜Ａm は、比較部１１か
ら出力される比較信号ＮＥが“Ｈ”のときはそれぞれ対
応するＤＦＦ1 〜ＤＦＦm の出力Ｓ1 〜Ｓm を次段に伝
達し、比較信号ＮＥが“Ｌ”のときはＤＦＦ1 〜ＤＦＦ
m の値に拘わらず“Ｌ”を出力する。

【００５５】データレジスタ部２７は、ｍ個のデータレ
ジスタＲ11〜Ｒ1mにより構成されている。データレジス
タＲ11〜Ｒ1mは、それぞれ対応するアンドゲートＡ1 〜
Ａmの出力ＳＲ1 〜ＳＲm が“Ｈ”のときにデータＤ
_DATAを取り込んで保持する。

【００５６】データラッチ部２８も、ｍ個のデータレジ
スタＲ21〜Ｒ2mにより構成されている。これらのデータ
レジスタＲ21〜Ｒ2mは、コンピュータから出力されたラ
ッチパルスＬＰに同期してそれぞれ対応するデータレジ
スタＲ11〜Ｒ1mに保持されている表示データを取り込
み、保持していたデータを更新して次段に伝達する。ま
た、ラッチパルスＬＰが“Ｌ”のときは保持しているデ
ータを更新することなく次段に伝達する。なお、ラッチ
パルスＬＰは水平同期信号に同期した信号であり、液晶
表示装置側で水平同期信号を基に生成してもよい。

【００５７】Ｄ／Ａコンバータ部２９は、ｍ個のＤ／Ａ
コンバータバッファＣ1 〜Ｃm により構成されている。
これらのＤ／ＡコンバータバッファＣ1 〜Ｃm は、それ
ぞれデータレジスタＲ₂₁〜Ｒ_2mから入力されたデジタル
の表示データをＤ／Ａ変換してアナログの表示データと
し、データバスラインＸ1 〜Ｘm に出力する。

【００５８】このように構成された本実施の形態の画像
表示システムにおいて、第１の実施の形態と同様に、比
較部１１はｎ行目の表示データとｎ＋１行目の表示デー
タとを１画素分づつ比較し、両者が一致しているときは
比較信号ＮＥを“Ｌ”、異なるときは“Ｈ”を出力す
る。比較データＮＥが“Ｌ”のときは、該当する部分の
表示データＤ_DATAがデータレジスタ部２７に取り込まれ
ない。このため、データレジスタ部２７の表示データの
書き換えに必要な電力や、データラッチ部２８及びＤ／
Ａコンバータ部２９を動作させるための電力が削減さ
れ、第１の実施の形態と同様に消費電力が低減されると
いう効果が得られる。

【００５９】（第３の実施の形態）図５は本発明の第３
の実施の形態の画像表示システムの液晶表示装置を示す
ブロック図である。

【００６０】この液晶表示装置は、比較部１１、データ
ドライバ１２、走査ドライバ１３、表示部１４、アンド
ゲート１６及びアドレスカウンタ１７により構成されて
いる。なお、表示部１４については従来と基本的に同様
の構成であり、その詳しい説明は省略する（図９，図１
０参照）。

【００６１】比較部１１は、検証コード出力部３１、記
憶部３２及び判断部３３により構成されている。検証コ
ード出力部３１は、クロックXCLKに同期したタイミング
で表示データＤ_DATAを読み込んで、１水平同期期間毎に
検証コードを出力する。

【００６２】ここで、検証コードとは、行の表示パター
ンを概ね表現できるコードであり、例えば、１行分の
表示データを順次加算（１画素分の表示データ（例えば
８ビットのデータ）を１行分（ｍ個）積算）し、加算結
果の下位数ビット（例えば８ビット）を取り出したもの
や、１行分の表示データを順次論理操作（例えばＸＯ
Ｒ演算）したものや、１行分の表示データの特定のビ
ットを取り出して加算、又は論理操作したものなどを使
用することができる。要するに検証コードとは、対象と
する範囲の表示データを反映していてその変化が概ね表
現されるものであればよく、前記〜以外のものであ
ってもよい。また、検証コードとして例えばの順次加
算した値を使用する場合、加算結果から取り出すビット
数が多いほどパターンの変化を正確に判別できる可能性
が高くなるが、反面、記憶部３２の容量や判別部３３の
回路規模が大きくなるため、双方の要求仕様から決める
のがよい。

【００６３】記憶部３２はＤＲＡＭ等のメモリ素子によ
り構成されており、検証コード出力部３１から出力され
た検証コードを１フレーム分記憶する。また、記憶部３
２は、検証コード出力部３１から検証コードを入力する
と、前のフレームの同一行の検証コードを読み出して出
力する。

【００６４】判断部３３は、記憶部３２から出力された
ｆ（ｆは任意の整数）フレーム目の検証コードと、検証
コード出力部３１から直接入力されるｆ＋１フレーム目
の検証コードとを比較し、両者が一致する場合は比較信
号ＮＥを“Ｌ”とし、一致していない場合は比較信号Ｎ
Ｅを“Ｈ”とする。但し、判断部３３は、表示性能の低
下を防止するために、検証コードの比較結果に拘わら
ず、数フレーム毎に比較信号ＮＥを強制的に“Ｈ”とす
る。

【００６５】データドライバ１２はシフトレジスタ部３
４、データレジスタ部３５、データラッチ部３６及びＤ
／Ａコンバータ部３７により構成されている。シフトレ
ジスタ部３４はｍ個（ｍは液晶表示部１４の水平方向の
画素数）のＤＦＦ1 〜ＤＦＦm により構成されている。
ＤＦＦ1 はデータスタート信号ＸＳＩが入力されると
“Ｈ”を出力し、クロックXCLKに同期したタイミングで
ＤＦＦ2 からＤＦＦm にデータ“Ｈ”を順次シフトす
る。

【００６６】データレジスタ部３５はｍ個のデータレジ
スタＲ31〜Ｒ3mにより構成されている。データレジスタ
Ｒ31は、ＤＦＦ1 の出力Ｓ1 が“Ｈ”のときに表示デー
タＤ _DATAを取り込んで保持する。ＤＦＦ1 の出力Ｓ1 が
“Ｌ”のときは、データレジスタＲ31に保持されたデー
タは変化しない。これと同様に、データレジスタＲ32〜
Ｒ3mは、対応するＤＦＦ2 〜ＤＦＦm の出力Ｓ2 〜Ｓm
が“Ｈ”のときに表示データＤ_DATAを取り込んで保持す
る。

【００６７】データラッチ部３６もｍ個のデータレジス
タＲ41〜Ｒ4mにより構成されている。データレジスタＲ
41は、アンドゲート１６の出力が“Ｈ”のときにデータ
レジスタＲ31の出力ＤＲ1 を取り込んで保持する。アン
ドゲート１６の出力が“Ｌ”のときは、データレジスタ
Ｒ41に保持されたデータは変化しない。これと同様に、
データレジスタＲ42〜Ｒ4mもアンドゲート１６の出力が
“Ｈ”のときに対応するデータレジスタＲ32〜Ｒ3mの出
力ＤＲ2 〜ＤＲm を取り込んで保持する。

【００６８】アンドゲート１６は比較信号ＮＥが“Ｈ”
のときはラッチパルスＬＰを次段に伝達し、比較信号Ｎ
Ｅが“Ｌ”のときはラッチパルスＬＰの値に拘わらず
“Ｌ”を出力する。ラッチパルスＬＰはコンピュータか
ら出力されるタイミング信号の１つであり、水平同期信
号に同期した信号である。なお、液晶表示装置側で水平
同期信号を基にラッチパルスＬＰを生成するようにして
もよい。

【００６９】Ｄ／Ａコンバータ部３７は、ｍ個のＤ／Ａ
コンバータバッファＣ11〜Ｃ1mにより構成されている。
Ｄ／ＡコンバータバッファＣ11は、データレジスタＲ41
の出力ＤＬ1 をＤ／Ａ変換してアナログの表示データと
し、表示部１４のデータバスラインＸ1 に出力する。こ
れと同様に、Ｄ／ＡコンバータバッファＣ12〜Ｃ1mは、
データレジスタＲ42〜Ｒ4mの出力ＤＬ2 〜ＤＬm をＤ／
Ａ変換してアナログの表示データとし、表示部１４のデ
ータバスラインＸ2 〜Ｘm に出力する。

【００７０】走査ドライバ１３はデコーダ型のドライバ
であり、ｎ個（ｎは表示部１４の垂直方向の画素数）の
デコーダＤＢ1 〜ＤＢn により構成されている。これら
のデコーダＤＢ1 〜ＤＢn はそれぞれ個別のアドレスを
有しており、アドレスカウンタ１７から対応するアドレ
スが出力されると、対応するゲートバスラインＹ1 〜Ｙ
n に走査信号を出力する。

【００７１】アドレスカウンタ１７は、比較部１１から
出力される比較信号ＮＥが“Ｈ”のときは表示部１４に
存在しないアドレスを出力し、比較信号ＮＥが“Ｌ”の
ときは垂直同期信号Ｖsyncに同期したタイミングで出力
されるゲートスタート信号ＹＳＩによりリセットし、そ
の後は水平同期信号に同期したタイミングでアドレスを
インクリメントする。これにより、ゲートバスラインＹ
1 〜Ｙn に順番に走査信号“Ｈ”が供給される。なお、
データスタート信号ＸＳＩ、ゲートスタート信号ＹＳ
Ｉ、クロックXCLK，YCLK等は、液晶表示装置側において
水平同期信号及び垂直同期信号を基に生成してもよい。

【００７２】このように構成された本実施の形態の画像
表示システムにおいて、比較部１１によりｆフレーム目
の検証コードとｆ＋１フレーム目の検証コードとが一致
したと判定されると、比較信号ＮＥが“Ｌ”になる。こ
れにより、アンドゲート１６の出力が“Ｌ”になり、デ
ータラッチ部３６の各データレジスタＲ41〜Ｒ4mはデー
タレジスタ部３４からのデータ信号（ＤＲ1 〜ＤＲm ）
の取り込みを中止する。また、アドレスカウンタ１７
は、比較信号ＮＥが“Ｌ”のときは走査ドライバ１３に
存在しないアドレスを出力する。これらにより、表示部
１４の各画素には表示データが書き込まれず、その前の
フレームの表示データによる表示が継続される。この場
合、検証コードが同一であるので、ｆフレーム目の表示
データとｆ＋１フレーム目の表示データとは同一のデー
タである可能性が極めて高く、問題となる可能性は極め
て少ない。

【００７３】本実施の形態では、表示画面の変更をフレ
ーム毎に行単位で監視し、変更のあった行に対して書き
込み動作を行うため、消費電力を大幅に削減できる。ま
た、検証コードを用いて前のフレームの表示と同じか否
かを判定しているので、記憶部３２の記憶容量が少なく
て済むという利点がある。表示データが変化しても検証
コードが同じになる可能性は極めて少ないが、仮に、検
証コードで表示データの変化を検出できなかったとして
も、本実施においては判断部３３により数フレーム毎に
比較信号ＮＥが強制的に“Ｈ”になるので、表示不良が
問題になる可能性は実質的に無視できる。

【００７４】本実施の形態では、検証コードを使って表
示画像の変化を判断するようにしたため、１フレーム分
の表示データを全て記憶する方法に比べて記憶部の規模
を大幅に小さくできる。表示データが８ビット（２５６
階調）でＸＧＡ（１０２４×７６８ドット：但し、１ド
ットはＲＧＢの３画素により構成される）を表示する場
合、検証コードを用いないで１フレーム分の表示データ
を全て記憶するとすると、８（１画素分の表示データの
ビット数）×１０２４（水平方向のドット）×７６８
（垂直方向のドット）×３（ＲＧＢ）＝約２．３ＭＢの
記憶容量が必要であるのに対し、本実施の形態で検証コ
ードを８ビットとすると、８×７６８ビット＝約０．７
５ｋＢとなり、必要な記憶容量を約１／３０００に縮小
できる。

【００７５】なお、本実施の形態では、１行当り１個の
検証コードを求める例を示したが、これに限定するもの
ではない。例えば、１行分の表示データに対して２つの
検証コード（前半の検証コードと後半の検証コード）を
求めるようにしてもよく、２行分の表示データに対して
１つの検証コードを求めるようにしてもよい。

【００７６】また、本実施の形態では、データドライバ
のデータラッチ部３６以降の動作を制御するように構成
したが、例えば１行分以上の表示データを記憶できる表
示データ記憶手段をデータドライバ１２の入力前に設
け、比較信号ＮＥが“Ｈ”のときはデータドライバ１２
への信号の入力を停止させるなどして、データドライバ
１２の動作を全て停止させるようにしてもよい。

【００７７】また、本実施の形態では、線順次デジタル
ドライバの例を示したが、これに限定するものではな
く、点順次ドライバであってもよいし、またアナログデ
ータを扱うアナログドライバであってもよい。更に、本
実施の形態においては、デコーダ型ドライバを用いた例
を示したが、これに限定するものではなく、シフトレジ
スタを使ったドライバであってもよい。

【００７８】更に、本実施の形態は、その一部又は全部
をポリシリコンＴＦＴ等を使って基板上に一体化した液
晶表示装置に適用することも可能であるし、また、性能
やコストに応じてその一部、又は全部をＬＳＩチップに
集積して液晶表示パネルの上に実装する構造の液晶表示
装置に適用することも可能である。

【００７９】（第４の実施の形態）図６, 図７は本発明
の第４の実施の形態の画像表示システムを示す図であ
り、図６はコンピュータの構成を示すブロック図、図７
は液晶表示装置の構成を示すブロック図である。

【００８０】コンピュータ４０は、マイクロプロセッサ
４１、ビデオメモリ４２、書換え位置検出部４３及び表
示コントローラ４４により構成されている。ビデオメモ
リ４２は、少なくとも１画面分の表示データを記憶する
記憶領域を有している。表示データＤ_DATAは、例えばマ
イクロプロセッサ４１により生成され、アドレスデータ
address とともにビデオメモリ４２に送られる。ビデオ
メモリ４２は、マイクロプロセッサ４１から入力された
表示データＤ_DATAをアドレスデータaddress により指定
された記憶領域に格納する。マイクロプロセッサ４１
は、ビデオメモリ４２に記憶された表示データＤ_DATAを
読み出すことも可能である。マイクロプロセッサ４１
は、表示データＤ_DATAをビデオメモリ４２に書き込むと
きは書き込み信号/WRITEをアクティブ（“Ｌ”）とし、
ビデオメモリ４２から表示データＤ_DA _TAを読み出すとき
は読み出し信号/READ をアクティブ（“Ｌ”）とする。

【００８１】表示コントローラ４４は各種タイミング信
号（データスタート信号ＸＳＩ、ゲートスタート信号Ｙ
ＳＩ、クロックXCLK，YCLK等）を生成して液晶表示装置
５０に出力するとともに、一定の周期でビデオメモリ４
２に格納された表示データを順番に読み出し、クロック
XCLKに同期したタイミングで１画素分づつ出力する。こ
の場合、表示コントローラ４４はアドレスデータaddres
ssと読み出し信号/READ とをビデオメモリ４２に出力す
る。ビデオメモリ４２は、表示コントコーラ４４から出
力されたアドレスデータaddress に指定される記憶領域
から表示データＤ_DATAを読み出して表示コントローラ４
４に出力する。また、表示コントローラ４４は、一定の
周期でリフレッシュ信号/REFRESHをビデオメモリ４２に
出力する。ビデオメモリ４２はリフレッシュ信号/REFRE
SHが入力されるとリフレッシュ動作を行い、保持してい
る表示データの消失を防止する。

【００８２】書換え位置検出部４３は、マイクロプロセ
ッサ４１がビデオメモリ４２に表示データＤ_DATAを送る
ときに出力されるアドレスデータaddress 及び書き込み
信号/WRITEを監視して、ビデオメモリ４２の表示データ
が書換えられると、書換えられた位置を示す書換え位置
情報ＷＰを出力する。表示コントローラ４４は、書換え
位置検出部４３から書換え位置情報ＷＰを入力すると、
ビデオメモリ４２にアドレスデータaddress を出力して
書換えられた表示データを読み出す。そして、所定のタ
イミングで変更位置情報ＣＰをアクティブ（“Ｈ”）と
するとともに、書換えられた表示データを出力する。

【００８３】一方、液晶表示装置５０は、図７に示すよ
うに、Ｄ／Ａコンバータ５１、データドライバ１２、走
査ドライバ１３及び表示部１４とにより構成されてい
る。このうち、表示部１４については基本的に従来と同
様であるので、その詳しい説明は省略する。

【００８４】Ｄ／Ａコンバータ５１は、表示コントロー
ラ４４から出力されるデジタルの表示データＤ_DATAをア
ナログの表示データＡ_DATAに変換する。

【００８５】データドライバ１２は第１の実施の形態と
同様に、シフトレジスタ部５２及び駆動部５３により構
成されている。シフトレジスタ部５２は、直列接続され
たｍ（ｍは表示部１４の水平方向の画素数）個のＤＦＦ
1 〜ＤＦＦm と、ｍ個のアンドゲートＡ1 〜Ａm とによ
り構成されている。そして、ＤＦＦ1 にデータスタート
信号XSI が入力されると、ＤＦＦ1 はデータとして
“Ｈ”を出力する。このデータ“Ｈ”は、クロックXCLK
に同期したタイミングでＤＦＦ2 からＤＦＦm に順次シ
フトされる。

【００８６】アンドゲートＡ1 〜Ａm は位置変更情報Ｃ
Ｐが“Ｈ”のときはそれぞれ対応するＤＦＦ1 〜ＤＦＦ
m の出力を次段に伝達し、位置変更情報ＣＰが“Ｌ”の
ときはＤＦＦ1 〜ＤＦＦm の出力に拘わらず、“Ｌ”を
出力する。

【００８７】駆動部５３も、第１の実施の形態と同様
に、ｍ個のバッファ回路Ｂ1 〜Ｂm とｍ個のアナログス
イッチＳＷ1 〜ＳＷm により構成されている。バッファ
回路Ｂ1 〜Ｂm はアンドゲートＡ1 〜Ａm の出力をそれ
ぞれ一時的に保持し、対応するアナログスイッチＳＷ1
〜ＳＷm に伝達する。アナログスイッチＳＷ1 〜ＳＷm
は、対応するバッファ回路Ｂ1 〜Ｂm から“Ｈ”が出力
されているときにＤ／Ａコンバータ５１から出力される
表示データＡ_DATAを、対応するデータバスラインＸ1 〜
Ｘm に伝達する。

【００８８】走査ドライバ１３は、シフトレジスタ部５
４及びバッファ部５５により構成される。シフトドライ
バ部５４は、直列接続されたｎ個（ｎは表示部１４の垂
直方向の画素数）のＤＦＦY1〜ＤＦＦYnと、ｎ個のアン
ドゲートＡY1〜ＡYnとにより構成されている。ＤＦＦY1
は、ゲートスタート信号ＹS1を入力すると“Ｈ”を出力
し、その後クロックYCLKに同期したタイミングでＤＦＦ
Y2からＤＦＦYnに順次データ“Ｈ”をシフトする。

【００８９】アンドゲートＡY1〜ＡYnは、変更位置情報
ＣＰが“Ｈ”のときは対応するＤＦＦY1〜Ynの出力ＹS1
〜ＹSnを次段に伝達し、変更位置情報ＣＰが“Ｌ”のと
きはＤＦＦY1〜Ｙn の出力に拘わらず“Ｌ”を出力す
る。

【００９０】バッファ部５５はｎ個のバッファＢY1〜Ｂ
Ynにより構成されており、それぞれ対応するアンドゲー
トＡY1〜ＡYnの出力ＹＲ1 〜ＹＲn を対応するゲートバ
スラインＹ1 〜Ｙn に伝達する。

【００９１】このように構成された画像表示システムに
おいて、表示コントローラ４４は最初にビデオメモリ４
２から１画面分の表示データＤ_DATAを順次読み出し、ク
ロックXCLKに同期したタイミングで１画素分づつ順次出
力する。また、表示コントコーラ４４は、１水平同期期
間の始まりを示すデータスタート信号ＸＳＩ、１垂直同
期期間の始まりを示すゲートスタート信号ＹＳＩ、表示
データの送信タイミングを示すクロックXCLK、水平同期
信号に同期したクロックYCLK等の各種タイミング信号を
出力する。更に、表示コントローラ４４は、最初の１フ
レーム分の表示データＤ_DATAの出力が完了するまでの間
は、変更位置情報ＣＰとして“Ｈ”を出力する。

【００９２】表示コントコーラ４４から出力された表示
データＤ_DATAはＤ／Ａコンバータ５１によりアナログの
表示データＡ_DATAに変換されて、データドライバ１２に
供給される。データドライバ１２のシフトレジスタ部５
２は、データスタート信号ＸＳＩを入力した後、クロッ
クXCLKに同期したタイミングでデータ“Ｈ”をシフトし
た信号ＸＲ1 〜ＸＲm を出力する。

【００９３】駆動部５３のバッファ回路Ｂ1 〜Ｂm は、
シフトレジスタ部５２から出力された信号ＸＲ1 〜ＸＲ
m をアナログスイッチＳＷ1 〜ＳＷm に伝達する。この
場合、最初は変更位置情報ＣＰが“Ｈ”であるので、ア
ナログスイッチＳＷ1 〜ＳＷm は表示データＡ_DATAをデ
ータバスラインＸ₁〜Ｘ_mに順次供給する。

【００９４】一方、走査ドライバ１３のシフトレジスタ
部５４では、ゲートスタート信号ＹＳＩが入力されると
ＤＦＦY1から“Ｈ”が出力される。その後、クロックYC
LKに同期したタイミングでデータ“Ｈ”がＤＦＦY2から
ＤＦＦYnに順次シフトされる。アンドゲートＡY1〜ＡYn
は、変更位置情報ＣＰが“Ｈ”であるので、ＤＦＦY1〜
ＤＦＦYnから出力された信号YS1 〜YSn をそれぞれ次段
に伝達する。すなわち、シフトレジスタ部５４は、水平
同期信号に同期したタイミングで出力ＹR1〜ＹRnのいず
れか１つが“Ｈ”となる信号（走査信号）を出力する。

【００９５】バッファ部５５のバッファＢY1〜ＢYnは、
シフトレジスタ部５４から出力された走査信号“Ｈ”を
表示部１４のゲートバスラインＹ1 〜Ｙn に順次伝達す
る。このようにして、１フレーム分の表示データが表示
部１４の各画素に伝達され、表示部１４に画像が表示さ
れる。

【００９６】その後、ビデオメモリ４２に記憶された表
示データに変更がない場合、すなわち、マイクロプロセ
ッサ４１から出力される書き込み信号/WRITEが非アクテ
ィブ（“Ｈ”）のときは、表示コントローラ変更位置情
報ＣＰを“Ｌ”とする。これにより、シフトレジスタ５
２の出力ＸＲ1 〜ＸＲm はいずれも“Ｌ”となり、アナ
ログスイッチＳＷ1 〜ＳＷn はいずれもオフとなる。ま
た、走査ドライバ１３においても、変更位置情報ＣＰが
“Ｌ”であるので、シフトレジスタ部５４の出力ＹＲ1
〜ＹＲn はいずれも“Ｌ”となる。従って、表示部１４
の各画素のＴＦＴ（図１０参照）がオフとなる。これに
より、各画素は、その前のフレームの表示データを保持
する。

【００９７】一方、マイクロプロセッサ４１によりビデ
オメモリ４２の表示データが書換えらると、書換え位置
検出部４３から書換え位置情報ＷＰが出力され、表示コ
ントローラ４４に書換えられたデータのアドレスが通知
される。これにより、表示コントローラ４４はアドレス
データAddress 及び読み出し信号/READ をビデオメモリ
４２に送り、ビデオメモリ４２から書換えられた表示デ
ータＤ_DATAを入力する。そして、表示コントローラ４４
は、書換えられたアドレスに対応する所定のタイミング
で、変更位置情報ＣＰを“Ｈ”にするとともに、書換え
られた表示データＤ_DATAを出力する。

【００９８】変更位置情報ＣＰが前記所定のタイミング
で“Ｈ”になることにより、データドライバ１２のシフ
トレジスタ部５２の出力Ａ1 〜Ａn のうち所定のものが
“Ｈ”になり、対応するアナログスイッチＳＷ1 〜ＳＷ
n を介してデータバスラインＸ1 〜Ｘm のうちの所定の
ものに変更された表示データＡ_DATAが供給される。ま
た、走査ドライバ１３から表示部１４のゲートバスライ
ンＸ1 〜Ｘn のうちの所定のものに走査信号“Ｈ”が供
給される。これにより、書換えられたアドレスの表示デ
ータが表示部１４の所定の画素に供給され、画像が変更
される。

【００９９】このように、本実施の形態では、書換え位
置検出部４３によりマイクロプロセッサ４１の動作を監
視して表示データの書換えがあった部分の表示データを
表示コントローラ４４により読み出し、表示部１４の対
応する画素に書き込む。これにより、データドライバ１
２の駆動部５３の消費電力及びデータバスラインＸ1〜
Ｘm の容量成分を充放電するための電力、走査ドライバ
１３のバッファ部５５の消費電力及びゲートバスライン
Ｙ1 〜Ｙn の容量成分を充放電する電力が削減される。

【０１００】更に、本実施の形態においては、表示コン
トローラ４４が必要のない（書換えのない）記憶領域へ
のアクセスを行わないため、表示コントローラ４４で消
費する電力及びビデオメモリ４２で消費する電力も削減
される。

【０１０１】例えば、従来の表示システムでは、表示デ
ータの書換えの有無に拘わらず、表示コントローラはビ
デオメモリに対して数十ＭＨｚの動作速度でアクセスし
続け、数十〜百数十ＭＨｚの動作速度で表示データを出
力し続ける必要があった。しかし、本実施の形態におい
ては、画像の一部しか変化しなければ殆どの時間動作し
なくてよいことになるため、表示コントローラ４４及び
ビデオメモリ４２で消費される電力を削減する効果が極
めて大きい。

【０１０２】更に、本実施の形態では、マイクロプロセ
ッサ４１からビデオメモリ４２への表示データの書換え
を監視して書き換え位置を検出するため、第１〜第３の
実施の形態と異なり、表示データを監視する比較手段
（記憶部、判断部及び検証コード出力部等）が不要とな
る。これにより、回路規模を小さくすることが可能であ
るという利点を有する。

【０１０３】なお、本実施の形態では、データドライバ
１２が点順次アナログドライバの例を示したが、これに
限定されるものではなく、データドライバ１２を線順次
ドライバで構成してもよいし、また第２の実施の形態の
ようにデジタルデータを扱うデジタルドライバであって
もよい。走査ドライバ１３についても、本実施の形態に
おいてはシフトレジスタ型ドライバを用いた例を示した
が、これに限定するものではなく、デコーダ等を使った
ドライバであってもよい。

【０１０４】更に、本実施の形態の構成はその一部、又
は全部をポリシリコン等を使って基板上に一体化しても
よいし、また、性能やコストに応じてその一部、又は全
部をＬＳＩチップに集積して実装するようにしてもよ
い。

【０１０５】また、本実施の形態においては、データバ
スラインＸ1 〜Ｘn や走査バスラインＹ1 〜Ｙn へのデ
ータの書込みについて説明してきたが、例えば第２の実
施の形態に示したように、デジタルデータドライバの８
ビットの表示データの入力動作についても同様の制御を
行ってよい。例えば、８ビットの表示データをクロック
XCLKに同期したタイミングで比較し、変化のあった表示
データだけを入力端子に入力するようにしてもよい。こ
の場合、表示データをデータドライバに与える回路の消
費電力を抑えることができる。特に、ロジックの電源電
圧の高いポリシリコン液晶表示装置ではその効果が大き
い。

【０１０６】また、本実施の形態において、例えば表示
性能の劣化を防止するために、表示データが変化しない
部分について、一定の周期で同じ振幅かつ極性が逆の表
示データを書き込み、液晶をリフレッシュすることが好
ましい。リフレッシュの周期は液晶や構成部材の特性に
依存するが、２フレーム毎に行えば多くの液晶や構成部
材でも問題となることはなく、それだけでも消費電力を
抑える効果は得られる。特性を改善してその周期を伸ば
すことで、より一層消費電力を抑えることができるのは
言うまでもない。必要に応じてリフレッシュのタイミン
グを部分的に（例えば、奇数行と遇数行で）ずらしても
よい。

【０１０７】また、上記の第１〜第４の実施の形態にお
いては、いずれも液晶表示装置を用いた画像表示システ
ムについて説明したが、本発明はこれに限定されるもの
ではなく、液晶表示装置以外の表示装置、例えばプラズ
マディスプレイやＥＬ型ディスプレイ（Electro Lumine
scent Display ）、又はストレージ性のあるＣＲＴ（Ca
thode-Ray Tube）に適用することもできる。

【０１０８】

【発明の効果】以上説明したように、本発明によれば、
表示画像の変更のない行又は列へのデータの書込み動作
を行わないために、データドライバや走査ドライバ、及
びバスラインへの充放電の電力が大幅に削減され、低消
費電力の表示システムを実現することができる。

【０１０９】また、コンピュータの表示システムにおけ
る表示コントローラの動作についても、必要のない領域
へのアクセスを行わないため、表示コントローラ全体の
消費電極、及びビデオメモリの消費電力を削減すること
ができ、コンピュータ全体としても消費電力を抑えるこ
とが可能となる。

【０１１０】従って、本発明によれば、表示装置やコン
ピュータの表示システムに関する部分を従来よりも低い
消費電力で動作させる手段を実現でき、低消費電力の表
示システム、及びコンピュータを提供することが可能と
なる。

【図面の簡単な説明】

【図１】図１は本発明の第１の実施の形態の画像表示シ
ステムを示すブロック図である

【図２】図２は第１の実施の形態の画像表示システムの
比較部及びデータドライバの構成を示すブロック部であ
る。

【図３】図３は第１の実施の形態の表示システムの動作
を示すタイミングチャートである。

【図４】図４は本発明の第２の実施の形態の表示システ
ムにおける液晶表示装置のデータドライバの構成を示す
ブロック図である。

【図５】図５は本発明の第３の実施の形態の画像表示シ
ステムの液晶表示装置を示すブロック図である。

【図６】図６は本発明の第４の実施の形態の画像表示シ
ステムのコンピュータの構成を示すブロック図である。

【図７】図７は同じくその第４の実施の形態の画像表示
システムの液晶表示装置の構成を示すブロック図であ
る。

【図８】図８は、コンピュータにより生成された画像を
液晶表示装置に表示する従来の画像表示システムを示す
ブロック図である。

【図９】図９は液晶表示装置の表示部における断面図で
ある。

【図１０】図１０は同じくその表示部における平面図で
ある。

【符号の説明】

１０，７０液晶表示装置、１１比較部、１２，７２データドライバ、１３，７２走査ドライバ１４，７４表示部、１５，７５コンピュータ、１６アンドゲート、１７アドレスカウンタ、２１，３２記憶部、２２，３３判断部、２３，２６，３４，５２，５４シフトレジスタ部、２４，５３駆動部、２５Ｄ／Ａコンバータ、２７，３５データレジスタ部、２８，３６データラッチ部、２９，３７Ｄ／Ａコンバータ部、３１検証コード出力部、４１，７６マイクロプロセッサ、４２，７７ビデオメモリ、４３書換え位置検出部、４４，７８表示コントローラ、５５バッファ部。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5C006 AA02 AA03 AC11 AC21 AF42 AF53 AF82 BB16 BC12 BF03 BF05 BF26 FA47 5C080 AA10 BB05 DD26 EE01 EE17 EE26 FF11 GG02 GG09 GG12 JJ02 JJ04 JJ06 KK02

Claims

【特許請求の範囲】

【請求項１】複数の画素が配列されてなる表示部に表
示データを供給して画像を表示する画像表示システムに
おいて、表示データを出力する表示データ出力手段と、前記表示データ出力手段から出力される表示データを監
視して、表示データの変更の有無を示す信号を出力する
表示データ変更検出手段と、前記表示データ変更検出手段から表示データの変更有り
を示す信号が出力されると前記表示部に変更後の表示デ
ータを伝達する表示データ伝達手段とを有することを特
徴とする画像表示システム。
【請求項２】前記表示データ変更検出手段は、前記表示データ出力手段から出力された表示データを少
なくとも１水平同期期間分記憶し、その記憶した表示デ
ータを次の１水平同期期間に出力する記憶部と、前記表示データ出力手段から出力された表示データと前
記記憶部から出力された表示データとを比較して両者の
異同を検出し、その結果を前記表示データの変更の有無
を示す信号として出力する比較部とにより構成されるこ
とを特徴とする請求項１に記載の画像表示システム。
【請求項３】前記表示データ変更手段は、複数画素分
の表示データを入力し、これらの表示データのビット数
の総計よりも少ないビット数の検証コードに変換して出
力する検証コード出力部と、前記検証コード出力部から出力される検証コードを記憶
し、その記憶した検証コードを一定の時間後に出力する
記憶部と、前記検証コード出力部から出力される検証コードと前記
記憶部から出力される検証コードとを比較して両者の異
同を検出し、その結果を前記表示データの変更の有無を
示す信号として出力する比較部とにより構成されること
を特徴とする請求項１に記載の画像表示システム。
【請求項４】前記表示部は、複数の画素電極と該画素
電極の間に配置された複数本のデータバスライン及び複
数本のゲートバスラインとを有する第１の基板と、該第
１の基板に対向して配置された第２の基板との間に液晶
を封入した構造を有し、前記表示データ伝達手段は、前記データバスラインに前
記表示データを伝達するデータドライバと、前記ゲート
バスラインに走査信号を供給する走査ドライバとにより
構成されることを特徴とする請求項１に記載の画像表示
システム。
【請求項５】複数の画素が配列されてなる表示部に表
示データを供給して画像を表示する画像表示システムに
おいて、前記表示データを記憶するビデオメモリと、前記ビデオメモリにアクセスして前記表示データを書換
える制御部と、前記ビデオメモリから前記表示データを１画素分、又は
複数画素分づつ読み出して出力する表示コントローラ
と、前記制御部による前記ビデオメモリへの表示データの書
換えを監視し、表示データが書換えられると書換え位置
を示す信号を出力する書換え位置検出部と、前記書換え位置検出部の出力に応じて前記ビデオメモリ
から書換えられた表示データを読み出して出力する表示
コントローラと、前記表示コントローラから出力された前記表示データを
前記表示部に伝達する表示データ供給手段とを有するこ
とを特徴とする画像表示システム。