JP2000322018A

JP2000322018A - 表示装置

Info

Publication number: JP2000322018A
Application number: JP11128090A
Authority: JP
Inventors: Yasukuni Yamane; 康邦山根; Hisao Okada; 久夫岡田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】従来のマトリクス型表示装置では、全画面を
表示するのに必要なバンド幅のインタフェースを用いな
いと、全表示画素を有効に生かした表示が行えなかっ
た。【解決手段】表示画面の複数の領域が独立に駆動され
るように信号線駆動回路及び走査線駆動回路が配置され
たマトリクス型表示装置において、外部から入力される
表示信号を蓄積する表示メモリと、前記表示メモリへ前
記表示信号の書込みを行うか否かをフレーム単位で指定
する手段と、前記表示信号と前記表示メモリから読み出
される信号によって前記複数の領域への表示を行う表示
タイミング制御回路を備えることにより、従来必要であ
ったバンド幅より狭いバンド幅でインタフェース可能な
表示装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に関し、さ
らに詳しくは、従来必要であったバンド幅よりも低いバ
ンド幅でインタフェースされるマトリクス型表示装置に
関する。

【０００２】

【従来の技術】コンピュータ技術の進展とともに、ヒュ
ーマンインタフェースのキーデバイスとして表示装置の
重要性が高まっており、パーソナルコンピュータやワー
ドプロセッサを初めとして様々な分野で幅広く使用され
ている。特に、文章の確認や編集を伴うアプリケーショ
ンにおいては、画面の一覧性が重要な要素であり、例え
ばパーソナルコンピュータ用表示装置では、６４０×４
８０画素、８００×６００画素、１０２４×７６８画
素、１６００×１２００画素と、高精細化ないしは表示
画素数の増加が進みつつある。

【０００３】一般のリフレッシュ型の表示装置では、静
止画表示の場合であっても、フリッカ（ちらつき）を避
けるため、６０Ｈｚ以上のフレーム周波数でフレーム毎
に表示データを更新している。したがって、表示装置の
画素数が増加するとインタフェースに必要なバンド幅
（単位時間当たりの情報量）は増加する。例えば、フレ
ーム周波数が６０ＨｚでＲＧＢ各８ビットの階調を持つ
表示装置の場合、６４０×４８０画素では約４３０Ｍｂ
ｐｓのバンド幅が必要であり、１２８０×１０２４画素
では１８００Ｍｂｐｓ程度のバンド幅が必要となる。

【０００４】一方、近年、ＣＲＴ（ＣａｔｈｏｄｅＲ
ａｙＴｕｂｅ）の置換えや新しい応用分野の拡大に向
けて、フラットパネル構造のマトリクス型表示装置の開
発が活発化し、急速に普及が進みつつある。液晶表示装
置はその代表格であり、軽量、薄型、低消費電力等の携
帯性に関わる性能に優れているばかりでなく、高精細化
の点でもＣＲＴに比べて有利である。例えば、最近、２
０型前後の画面サイズで、２５６０×２０４８画素や３
２００×２４００画素のカラー液晶表示装置の試作が行
われている。

【０００５】マトリクス型表示装置の代表例として、表
示用画素を選択するためのスイッチング素子としてＴＦ
Ｔ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を用
いたアクティブマトリクス型液晶表示装置について以下
に説明する。

【０００６】図７に従来の表示装置の構成を示す。ここ
で、電源回路や透過型の表示方式の場合に必要なバック
ライト系は省略されており、図示されていない。この表
示装置は、液晶パネル１０１と各画素に電位を与えるた
めの信号線駆動回路１０２及び走査線駆動回路１０３を
備えている。また、信号線駆動回路及び走査線駆動回路
は、それぞれタイミング制御回路１０４に接続されてい
る。外部から、画像信号ＤＡＴＡ、同期信号ＳＹＮＣ、
クロック信号ＣＬＫ等が入力され、毎秒６０枚〜１００
枚程度のフレーム周期で画像が書込まれる。

【０００７】画像信号ＤＡＴＡとしてはデジタル信号と
アナログ信号とがあり、前者はコンピュータ機器に、後
者は映像機器に使用されるのが一般的である。デジタル
信号の場合には表示色数やインタフェース形式に応じて
信号線数が変わる。図７はデジタル信号の場合を示して
いる。クロック信号ＣＬＫは画素単位の転送タイミング
を示す高速なクロック信号である。尚、雑音対策や信号
線数の低減のために、機器間の信号形態としてＬＶＤＳ
（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌ
Ｓｉｇｎａｌｉｎｇ）等の信号技術が用いられる場合
もあるが、レシーバ回路を通した後は画像信号ＤＡＴＡ
が一般的なデジタル信号である場合と同様に扱える。

【０００８】タイミング制御回路１０４においては、入
力された同期信号ＳＹＮＣ及びクロック信号ＣＬＫに基
づいて各回路部１０２、１０３に必要なタイミング信号
が生成される。

【０００９】上記液晶パネル１０１は、基本的に、ガラ
ス基板等からなる２枚の基板で液晶層を挟み込んだ構造
を有しており、一方の基板上に画素アレイが形成されて
いる。この画素アレイは、信号線駆動回路１０２及び走
査線駆動回路１０３により駆動される。

【００１０】液晶パネル１０１の表示は、各画素への電
圧印加により液晶分子の配向状態を変化させ、入射光に
対して旋光、干渉、散乱、吸収等の光学的変調を加える
ことによって行われる。一般には、ガラス基板の両側に
偏光軸を直交させた一対の偏光板を貼り合わせ、ネマテ
ィック液晶を一対の基板間で９０°捩れて配列させたＴ
Ｎ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードが広く用
いられている。

【００１１】図８は、上記液晶表示装置における画素ア
レイ部と信号線駆動回路及び走査線駆動回路をより詳し
く表した図である。

【００１２】この液晶パネル１０１は多数の走査線（又
はゲートライン）ＳＬ１〜ＳＬｍ及び多数の信号線（又
はソースライン）ＤＬ１〜ＤＬｎが互いに交差するよう
に設けられ、隣接する２本の走査線と隣接する２本の信
号線とで区切られた領域に画素（画素電極）がマトリク
ス状に設けられている。

【００１３】信号線駆動回路には、画像信号ＤＡＴＡ、
クロック信号ＣＬＯＣＫ１、スタート信号ＳＴＡＲＴ１
等が入力され、走査線駆動回路にはクロック信号ＣＬＯ
Ｋ２、スタート信号ＳＴＡＲＴ２等が入力されて画素ア
レイを駆動するようになっている。

【００１４】図９は各画素の構成を示した図である。

【００１５】各画素にはスイッチング素子としての薄膜
トランジスタＳＷと、液晶容量ＣＬ及び補助容量ＣＳが
設けられている。ここで、補助容量ＣＳは液晶誘電率の
異方性、画素ＴＦＴのリーク電流、画素ＴＦＴのゲート
・ソース間の寄生容量等に起因する画素電位の変動の影
響を抑制するために設けられている。この補助容量ＣＳ
の一方の電極及び液晶容量ＣＬの一方の電極は、画素Ｔ
ＦＴ（ＳＷ）を介して信号線ＤＬｊに接続され、画素Ｔ
ＦＴ（ＳＷ）のゲートは走査線ＳＬｉに接続されてい
る。液晶容量ＣＬの一方の電極に対向する他方の電極
（対向共通電極）は液晶層を挟む他方の基板に形成さ
れ、補助容量ＣＳの他方の電極は全画素に共通の共通電
極又は隣接する走査線に接続されている。さらに、信号
線ＤＬｊは上述の信号線駆動回路１０２に接続され、走
査線ＳＬｉは走査線駆動回路１０３に接続されている。

【００１６】走査線駆動回路１０３は、走査線を順次走
査して各走査線に接続されている画素ＴＦＴのゲートに
２０〜３０Ｖ程度の電圧を必要期間だけ印加する機能を
有している。

【００１７】信号線駆動回路１０２は入力されたデータ
信号を１水平期間に渡って順次サンプリング・保持し、
さらにＤ／Ａ変換を行って必要なタイミングで信号線上
にアナログ信号として出力する。そして、走査線駆動回
路１０３により走査線がアクティブ状態になると画素Ｔ
ＦＴが導通状態になって、信号線上に出力された信号が
画素に書込まれる。画素に書込まれた電荷は１フレーム
期間保持されて表示状態が維持される。尚、ここでの説
明は省略するが、液晶表示装置の場合、液晶層に直流電
圧を印加すると電気化学反応によって素子が劣化するの
で、長寿命化を図るために印加電圧の極性を周期的に反
転させる交流駆動（反転駆動）を行う必要がある。

【００１８】以上、アクティブマトリクス型液晶表示装
置を例にとって説明したが、マトリクス型表示装置の場
合、ＣＲＴの場合と異なり、表示画面を構成する各画素
の位置は固定されている。したがって、マトリクス型表
示装置において画素数とフレーム周波数が与えられる
と、全画面の表示を行うのに必要なバンド幅は必然的に
決まる。したがって、通常のインタフェースでは、同じ
バンド幅の画像信号を外部から入力するのが一般的であ
る。例外的には、液晶モニタ等において、全画面の表示
を行うのに必要なバンド幅より狭いバンド幅の画像信号
が入力された場合の対応として、画面の一部の領域にの
み表示する方法や、画面全体に拡大表示する方法が実施
されている。

【００１９】

【発明が解決しようとする課題】ニーズとシーズがうま
くマッチして表示装置の高精細化や表示画素数の増加が
進んでいるが、上記従来例では、これに伴って表示装置
とのインタフェースに必要なバンド幅は広くなる。その
結果、コンピュータ側のフレームメモリやインタフェー
ス回路の負担が重くなってしまう。したがって、特殊な
高精細の表示フォーマット全てにホスト側で対応する事
は、大きなコストアップ要因となる。また、逆に、特定
の表示フォーマット出力機能しか持たないコンピュータ
機器を用いて、より高精細な表示を行うことは、従来は
考慮されていなかった。

【００２０】本発明は、上記の問題を解決するためにな
されたものであり、その目的は、従来必要であったバン
ド幅より狭いバンド幅でインタフェース可能なマトリク
ス型表示装置を提供することにある。

【００２１】

【課題を解決するための手段】本発明の請求項１に記載
の表示装置は、表示画面の複数の領域が独立に駆動され
るように配置された信号線駆動回路及び走査線駆動回路
を備えたマトリクス型表示装置であって、外部から入力
される画像信号を蓄積する表示メモリと、前記表示メモ
リに前記表示信号の書込みを行うか否かをフレーム単位
で指定する書込み指示手段と、前記画像信号と前記表示
メモリから読み出される信号によって前記複数の領域へ
の表示を行うタイミング制御を行う表示タイミング制御
回路を備えることを特徴とする。

【００２２】本発明の請求項２に記載の表示装置は、前
記書込み指示手段への制御信号として、外部から入力さ
れる画像信号の非表示期間部分を用いて供給されること
を特徴とする。

【００２３】本発明の請求項３に記載の表示装置は、さ
らに前記画像信号及び前記表示メモリから読み出される
信号によって表示される領域をフレーム単位で切替える
切替え手段を備えることを特徴とする。

【００２４】本発明の請求項４に記載の表示装置は、前
記切替え手段への制御信号として、外部から入力される
画像信号の非表示期間部分を用いて供給されることを特
徴とする。

【００２５】本発明の請求項５に記載の表示装置は、前
記複数の領域がそれぞれ表示画面の略１／２であること
を特徴とする。

【００２６】本発明の請求項６に記載の表示装置は、前
記表示メモリへ前記画像信号の書込みが行われるフレー
ムにおいて、前記画像信号を表示するための走査が行わ
れないことを特徴とする。

【００２７】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。

【００２８】（実施形態１）図１は本実施形態のマトリ
クス型液晶表示装置の構成を示す概略図である。

【００２９】この表示装置は、表示用画素を選択するた
めのスイッチング素子としてＴＦＴを用いたアクティブ
マトリクス型の液晶パネル１、信号線駆動回路２、３、
走査線駆動回路４、５、表示タイミング制御回路６、表
示メモリ７、書込み指示回路８、電源回路（図示せず）
等を備え、外部から画像信号、同期信号、クロック信号
等の表示に関わる信号が入力されるようになっている。
透過型の表示方式の場合は、バックライトやバックライ
ト用電源等がさらに付加される。

【００３０】液晶パネル１の表示画面は、信号線駆動回
路２及び走査線駆動回路４によって駆動される表示領域
Ａと、信号線駆動回路３及び走査線駆動回路５によって
駆動される表示領域Ｂとで構成される。液晶パネル１の
表示領域Ａは、従来の液晶表示装置と同様に、外部から
入力される画像信号に基づいて表示が行われる。また、
液晶パネル１の表示領域Ｂは、表示メモリ７から読み出
された信号に基づいて表示が行われる。

【００３１】以下に、この液晶表示装置の構成と動作に
ついて、さらに詳しく説明する。

【００３２】この液晶表示装置において、外部から入力
される画像信号は、例えば１８ビットのデジタル信号で
あり、ＲＧＢの各色が６ビットで構成される。この場
合、信号駆動回路２及び３として、６ビットのデジタル
ドライバＬＳＩが用いられ、液晶パネル１には各色６４
階調の表示が行われる。

【００３３】入力された１８ビットの画像信号Ｒ０〜Ｒ
５、Ｇ０〜Ｇ５、Ｂ０〜Ｂ５は、信号駆動回路２及び表
示メモリ７に送られる。

【００３４】表示メモリ７に送られた１８ビットの画像
信号は、書込み指示回路８からの制御信号に応じて、書
込み指示のあるフレームでは表示メモリ７に書込まれ、
書込み指示のないフレームでは表示メモリ７に書込まれ
ない。

【００３５】液晶パネル１の基本構成は、図８及び図９
に示した従来の液晶表示装置と同様な構成である。画素
構成は、例えば６４０×９６０画素構成（各画素はＲＧ
Ｂの３ドット構成）で、いわゆるＶＧＡフォーマットを
縦に並べた構成となっている。上部の表示領域Ａは６４
０×４８０画素構成であり、信号線駆動回路２及び走査
線駆動回路４によって駆動される。一方、下部の表示領
域Ｂも６４０×４８０画素構成であり、信号線駆動回路
３及び走査線駆動回路５によって駆動される。

【００３６】信号駆動回路２及び３は、先に述べたよう
に６ビットのデジタルドライバＬＳＩであり、従来の液
晶表示装置と同様のものを用いることができる。例え
ば、３２０出力のドライバＬＳＩであれば、それぞれ６
個で構成される。

【００３７】また、走査線駆動回路４及び５も、従来の
液晶表示装置と同様に、一般的なゲートドライバＬＳＩ
を用いることができる。例えば、２４０出力のドライバ
ＬＳＩであれば、それぞれ２個で構成される。

【００３８】表示タイミング制御回路６は、表示領域Ａ
に対しては図７で説明した従来のタイミング制御回路１
０４とほぼ同様の働きをする。すなわち、入力される同
期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ及びクロック信号ＣＬＫ
を基に、信号線駆動回路２へのスタート信号、クロック
信号、極性反転信号等を生成する。また、走査線駆動回
路４へのスタート信号、クロック信号等を生成する。

【００３９】一方、表示タイミング制御回路６の表示領
域Ｂに対する働きは、表示メモリ７から読み出された信
号に基づいて表示を行う以外は、表示領域Ａの場合と同
様である。すなわち、入力される同期信号Ｖｓｙｎｃ、
Ｈｓｙｎｃ及びクロック信号ＣＬＫを基に、信号線駆動
回路３へのスタート信号、クロック信号、極性反転信号
等と、走査線駆動回路５へのスタート信号、クロック信
号等を生成する。また、表示タイミング制御回路６に
は、表示メモリ７から順次信号を読み出すためのアドレ
ス生成回路が組み込まれている。尚、画像信号と比べて
表示メモリ７から読み出される信号はアクセス時間分の
遅れを生ずるため、信号線駆動回路３へ送るスタート信
号は、信号線駆動回路２へ送るスタート信号より１〜２
クロック分だけ遅らせる必要がある。走査線駆動回路５
は、走査線駆動回路４と同じタイミングで駆動すればよ
い。

【００４０】図２は、表示タイミング制御回路６に組み
込まれたアドレス生成回路の基本的な回路構成と表示メ
モリ７との接続関係を示す図である。このアドレス生成
回路の主要部はカウンタ回路で構成されており、カウン
タ２１によって有効表示期間中のクロック信号ＣＬＫが
カウントされ、表示メモリ７をアクセスするためのアド
レス信号が生成される。このアドレス信号はカウンタ２
１の出力端子Ｑ１〜Ｑ１９から出力され、表示メモリ７
のアドレス入力端子Ａ０〜Ａ１８に入力される。このア
ドレス信号の数は、本実施形態の場合１９ビット（６４
０×４８０ワード分）であり、表示メモリ７へ画像信号
が書込まれる際にも用いられる。

【００４１】表示メモリ７は、通常のＤＲＡＭやＳＲＡ
ＭのメモリＬＳＩを使用することができる。使用するメ
モリＬＳＩのアクセス速度が、１画素の表示レートに比
べて十分早い場合、１画素当りの転送期間にリード／ラ
イトが可能となる。したがって、必要な表示メモリの容
量は、６４０×４８０×６×３ビットあればよい。一
方、使用するメモリＬＳＩのアクセス速度が、１画素の
表示レートと同等レベルの場合、読み出し用メモリと書
込み用メモリを交互に入れ替える２重バッファ法等の手
法が必要となり、必要な表示メモリの容量は２倍にな
る。

【００４２】書込み指示回路８は、各フレームにおい
て、表示メモリ７への書込みを行うか否かを設定するた
めのものである。図３は、書込み指示回路８の構成例を
示した図である。図３において、垂直同期信号Ｖｓｙｎ
ｃの立ち上がり時の表示データの特定ビットの状態を検
出し、そのフレームに書込みを行うか否かを指示でき
る。図３では、画像信号の中のＢ０信号を用いる例を示
している。書込み指示回路８の実現方法としては他にも
様々な方法が考えられる。例えば、ＵＳＢやＲＳ−２３
２Ｃ等の別のインタフェースを用いる方法であっても、
垂直同期信号を利用してフレーム毎の同期が取れるよう
になっていれば何ら差し支えない。

【００４３】表示メモリ７へ画像信号が書込まれるフレ
ームにおいては、画像信号に基づいて表示される領域に
もこの情報が書込まれることになるが、そのフレームだ
け走査を止めることによって、表示への悪影響を抑える
ことができる。この走査を止めるタイミングは、書込み
指示回路８の内部状態から検出可能であり、表示タイミ
ング制御回路６を通して容易に実現できる。アクティブ
マトリクス型液晶表示装置の場合、各画素に前フレーム
の情報が保持されるので、１フレーム分だけ走査が行わ
れなかったことによる表示への影響は極めて小さい。

【００４４】以上、表示装置の表示画素数が６４０×９
６０画素の場合を例にとって実施形態１について説明し
たが、本発明が表示画素数の多少によって制約されるこ
とはない。例えば、表示装置の表示画素数が８００×１
２００画素や１０２４×１５３６画素の場合であって
も、独立に駆動できる表示領域をそれぞれ８００×６０
０画素及び１０２４×７６８画素として、全く同様に適
用できる。

【００４５】また、独立に駆動できる表示領域であるＡ
領域とＢ領域の位置関係は、本実施形態の場合と逆であ
ってもよい。

【００４６】さらに、本実施形態では、独立に駆動でき
る表示領域である表示領域Ａと表示領域Ｂの画素数が等
しい場合について説明したが、表示領域Ｂの画素数が表
示領域Ａの画素数と必ずしも一致する必要はなく、表示
メモリから読み出される信号に基づいて表示される領域
の画素数が、外部からの表示信号に基づいて表示される
領域の画素数を越えなければよい。例えば、本実施形態
の場合、全画面の表示画素数が６４０×７２０画素で表
示領域Ｂの画素数が６４０×２４０画素、あるいは、全
画面の表示画素数が６４０×６４０画素で表示領域Ｂの
画素数が６４０×１６０画素等であってもよい。

【００４７】尚、本実施形態ではアクティブマトリクス
型液晶表示装置を例にとって説明を行ったが、ＰＤＰ等
の他のマトリクス型表示装置にも同様に適用できること
は勿論のことである。

【００４８】（実施形態２）本実施形態２における基本
的な回路構成は上記実施形態１と同様であるが、実施形
態１では液晶パネルの表示領域が縦方向に拡張されるの
に対し、実施形態２では液晶パネルの表示領域が横方向
に拡張される。

【００４９】図４は、実施形態２のマトリクス型液晶表
示装置の構成を示す概略図である。基本的な回路構成や
動作は、実施形態１の場合と全く同じであるので説明を
省略する。本実施形態２においては、液晶パネル４１は
横長となっており、走査線は表示領域Ａと表示領域Ｂの
境界で分断されている。したがって、表示領域Ａは信号
線駆動回路４２及び走査線駆動回路４４によって、また
表示領域Ｂは信号線駆動回路４３及び走査線駆動回路４
５によってそれぞれ独立に駆動される。

【００５０】液晶パネル４１の画素構成は、例えば１２
８０×４８０画素構成で、ＶＧＡフォーマットを横に並
べた構成となっている。表示領域Ａ及びＢは、ともに６
４０×４８０画素の構成である。

【００５１】本実施形態２においても、先に説明した実
施形態１の場合と同様に表示画素数の多少に制約される
ことはない。例えば、表示装置の表示画素数が１６００
×６００画素や２０４８×７６８画素の場合であって
も、独立に駆動できる表示領域をそれぞれ８００×６０
０画素及び１０２４×７６８画素として、全く同様に適
用できる。

【００５２】また、独立に駆動できる表示領域である表
示領域Ａと表示領域Ｂの位置関係は、本実施形態と逆で
あってもよい。

【００５３】さらに、表示領域Ａの画素数と表示領域Ｂ
の画素数が必ずしも一致する必要はなく、表示メモリか
ら読み出される信号に基づいて表示される領域の画素数
が、外部からの画像信号に基づいて表示される領域の画
素数を越えなければよい。

【００５４】また、ＰＤＰ等の他のマトリクス型表示装
置にも同様に適用できる。

【００５５】（実施形態３）本実施形態３では、表示領
域を切替えるための回路が実施形態２に付加された構成
となっており、外部から入力される画像信号に基づいて
表示される領域と、表示メモリから読み出される信号に
基づいて表示される領域とを切替えることができる。表
示領域Ａと表示領域Ｂは同じ画素数であり、例えば、６
４０×４８０画素構成である。。

【００５６】図５は、実施形態３のマトリクス型液晶表
示装置の構成を示す概略図である。表示領域切替えに関
係する回路（マルチプレクサ６０、６１及び切替え指示
回路５９）以外の回路構成や動作は、実施形態２の場合
と同じであるので説明を省略する。

【００５７】図６は表示領域切替えのためのマルチプレ
クサ６０の信号の接続関係を示した図である。マルチプ
レクサ６０の選択信号として、切替え指示回路５９の出
力信号Ｓ１が入力される。マルチプレクサ６０は、この
選択信号Ｓ１に基づき、入力される画像信号Ｒ０〜Ｒ
５、Ｇ０〜Ｇ５、Ｂ０〜Ｂ５と表示メモリから読み出さ
れた信号ＲＭ０〜ＲＭ５、ＧＭ０〜ＧＭ５、ＢＭ０〜Ｂ
Ｍ５を選択して、いずれか一方を出力する働きをする。
この実施形態では、Ｓ１＝０で前者が、Ｓ１＝１で後者
が選択される。マルチプレクサ６０の出力端子Ｙ０〜Ｙ
１７からの出力は、信号線駆動回路５２に送られる。マ
ルチプレクサ６１の動作も同様であるが、選択信号とし
てＳ２が入力され、出力は信号線駆動回路５３に送られ
る。

【００５８】切替え指示回路５９には、書込み指示回路
５８と同様の回路が用いられる。すなわち、先に図３を
用いて説明したように、垂直同期信号の立ち上がり時の
表示データの特定ビットの状態を検出する回路を適用す
ることができる。例えば、画像信号のＢ１を選択信号Ｓ
１の設定に、Ｂ２を選択信号Ｓ２の設定に用いればよ
い。これにより、切替え指示を、フレーム単位で設定す
ることができる。勿論、ＵＳＢやＲＳ−２３２Ｃ等の他
のインタフェースを用いる方法であってもよい。

【００５９】尚、選択信号Ｓ１及びＳ２の状態に対応し
て、表示タイミング制御回路５６からそれぞれ信号線駆
動回路５２及び５３へ送るタイミング信号も切替える必
要がある。

【００６０】尚、本実施形態３においても、アクティブ
マトリクス型液晶表示装置だけでなく、ＰＤＰ等の他の
マトリクス型表示装置にも同様に適用できることは勿論
のことである。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
画素数の多いマトリクス型表示装置に対して、従来必要
であったバンド幅より狭いバンド幅の表示インタフェー
スを用いて表示を行うことが可能となる。したがって、
本発明の表示装置が特殊な画素構成であっても、接続可
能な機器があまり制限されることはない。

【００６２】また、本発明の表示装置では、全画面を動
画表示することはできないが、全画面を１秒間に数回書
換えることは支障なく行えるため、多くの用途で問題な
く使用できる。すなわち、表示画素数の多い表示装置を
用いた一般のアプリケーションでは全画面を頻繁に書換
える必要がほとんどないため、実用上支障のない表示を
得ることができる。

【図面の簡単な説明】

【図１】実施形態１の液晶表示装置の概略構成を示す図
である。

【図２】実施形態１の液晶表示装置における表示タイミ
ング制御回路のアドレス生成回路部の基本構成と表示メ
モリとの接続関係を示す図である。

【図３】実施形態１の液晶表示装置における書込み指示
回路の一部の構成を抜粋した図である。

【図４】実施形態２の液晶表示装置の概略構成を示す図
である。

【図５】実施形態３の液晶表示装置の概略構成を示す図
である。

【図６】実施形態３の液晶表示装置におけるマルチプレ
クサの信号接続の関係を示す図である。

【図７】従来の液晶表示装置の概略構成を示す図であ
る。

【図８】液晶表示装置の画素アレイ部と駆動回路の構成
を示す図である。

【図９】液晶パネルの画素の構成を示す図である。

【符号の説明】

１、４１、５１、１０１液晶パネル２、３、４２、４３、５２、５３、１０２信号線駆動
回路４、５、４４、４５、５４、５５、１０３走査線駆動
回路６、４６、５６表示タイミング制御回路７、４７、５７表示メモリ８、４８、５８書込み指示回路５９切替え指示回路６０、６１マルチプレクサ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA06 NA44 NB16 NB23 NC15 NC16 ND47 ND49 ND52 NF05 5C006 AF01 BB14 BC16 BF02 BF16 FA48 5C080 AA05 AA10 BB06 DD22 FF13 JJ02 JJ03

Claims

【特許請求の範囲】

【請求項１】表示画面の複数の領域が独立に駆動され
るように配置された信号線駆動回路及び走査線駆動回路
を備えたマトリクス型表示装置において、外部から入力される画像信号を蓄積する表示メモリと、
前記表示メモリへ前記画像信号の書込みを行うか否かを
フレーム単位で指定する書込み指示手段と、前記画像信
号と前記表示メモリから読み出される信号に基づいて前
記複数の領域への表示を行う表示タイミング制御回路を
備えることを特徴とする表示装置。
【請求項２】前記書込み指示手段の制御信号が、前記
外部から入力される画像信号の非表示期間部分を用いて
供給されることを特徴とする請求項１に記載の表示装
置。
【請求項３】前記画像信号及び前記表示メモリから読
み出される信号に基づいて表示される領域をフレーム単
位で切替える切替え手段を備えることを特徴とする請求
項１又は請求項２に記載の表示装置。
【請求項４】前記切替え手段の制御信号が、前記外部
から入力される画像信号の非表示期間部分を用いて供給
されることを特徴とする請求項３に記載の表示装置。
【請求項５】前記複数の領域はそれぞれ表示画面の略
１／２であることを特徴とする請求項１から請求項４の
いずれかに記載の表示装置。
【請求項６】前記表示メモリへ前記表示信号の書込み
が行われるフレームにおいて、前記画像信号を表示する
ための走査が行われないことを特徴とする請求項１から
請求項５のいずれかに記載の表示装置。