JP2001166749A - 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 表示ムラを抑えた上で、１サブフィールドに
おけるデータの転送レートを低減する。 【解決手段】 １フィールドを、階調データのビット
ａ、ｂ、ｃ、ｄや、オフセットのためのビットｈなどの
重みに対応した期間を有するサブフィールドｓｆ０〜ｓ
ｆ５に分割するが、ＬＳＢたるビットａに対応するサブ
フィールドｓｆ２、および、３ＳＢたるサブフィールド
ｓｆ３については、期間を拡大して、例えば、２ＳＢた
るビットｃに対応するサブフィールドｓｆ４と同じ期間
に設定する。そして、サブフィールドｓｆ２において
は、ビットａに対応する書き込みを、そのビットａの重
みに対応する期間だけ保持し、同様に、サブフィールド
ｓｆ３においては、ビットｂに対応する書き込みを、ビ
ットｂの重みに対応する期間だけ保持する一方、他のサ
ブフィールドにおいては、そのサブフィールド全域にわ
たって、対応するビットの書き込みを保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、時間軸における変
調により階調表示を行う電気光学装置の駆動方法、その
駆動回路、電気光学装置および電子機器に関する。

【０００２】

【従来の技術】電気光学装置、例えば、電気光学材料と
して液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）
に代わるディスプレイデバイスとして、各種情報処理機
器や液晶テレビなどの表示部に広く用いられている。こ
こで、従来の電気光学装置は、例えば、マトリクス状に
配列した画素電極や、この画素電極に接続されたスイッ
チング素子などが設けられた素子基板と、画素電極に対
向する対向電極が形成された対向基板と、これら両基板
の間に充填された電気光学材料たる液晶とから構成され
る。そして、このような構成において、ある１本の走査
線を選択すると、当該スイッチング素子が導通状態とな
る。この導通状態の際に、データ線を介し画素電極に対
して、階調に応じた電圧の画像信号を印加すると、当該
画素電極および対向電極の間の液晶層に画像信号の電圧
に応じた電荷が蓄積される。電荷蓄積後、当該スイッチ
ング素子をオフ状態としても、当該液晶層における電荷
の蓄積は、液晶層自身の容量性や蓄積容量などによって
維持される。このように、各スイッチング素子を駆動さ
せ、蓄積させる電荷量を階調に応じて制御すると、画素
毎に液晶の配向状態が変化する。このため、画素毎に濃
度が変化するので、階調表示することが可能となる。

【０００３】この際、各画素の液晶層に電荷を蓄積させ
るのは一部の期間で良いため、第１に、各走査線を順次
選択するとともに、第２に、選択された走査線と交差す
る画素に、当該画素の階調に応じた電圧を有する画像信
号を、対応するデータ線に印加する構成により、走査線
およびデータ線を複数の画素について共通化した時分割
マルチプレックス駆動が可能となる。

【０００４】

【発明が解決しようとする課題】しかしながら、データ
線に印加される画像信号は、画素の階調に対応する電
圧、すなわちアナログ信号である。このため、電気光学
装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなど
が必要となるので、装置全体のコスト高を招致してしま
う。さらに、これらのＤ／Ａ変換回路・オペアンプなど
の特性や、各種の配線抵抗などの不均一性に起因して、
表示ムラが発生するので、高品質な表示が極めて困難と
なり、特に高精細な表示を行う場合に顕著となるという
問題がある。また、Ｄ／Ａ変換回路やオペアンプ等によ
る消費電力の増加等の問題もある。

【０００５】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、高品質・高精細
な階調表示や低消費電力化が可能な電気光学装置、その
駆動方法、その駆動回路、さらには、この電気光学装置
を用いた電子機器を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本件第１の発明は、複数の走査線と複数のデータ線
との各交差に対応して配設された画素の階調を制御する
電気光学装置の駆動方法であって、１フィールドを複数
のサブフィールドに分割し、前記画素の階調を指示する
階調データの各ビットに、互いに異なるサブフィールド
を対応させ、そのうち、特定のビットに対応するサブフ
ィールドについては所定の期間に設定する一方、前記特
定のビットに対応しないサブフィールドについては、そ
れに対応するビットの重みにしたがった期間に設定し、
各サブフィールドにあっては、当該サブフィールドに対
応するビットが前記特定のビットであれば、第１のモー
ドを選択して、画素の各々を、当該サブフィールドのう
ち、当該ビットの重みに対応する期間だけ、当該ビット
の値にしたがってオン状態（またはオフ状態）とする一
方、当該サブフィールドに対応するビットが特定のビッ
トでなければ、第２のモードを選択して、画素の各々
を、当該サブフィールドにわたって、当該ビットの対応
値にしたがってオン状態（またはオフ状態）とすること
を特徴としている。

【０００７】この第１の発明によれば、１フィールドに
おいて、画素のオン（またはオフ）の期間が、当該画素
の階調を示す階調データの各ビットの値に応じてパルス
幅変調される結果、実効値制御による階調表示が行われ
ることになる。この際、各サブフィールドにおいては、
画素のオン（またはオフ）を指示するだけであるので、
そのオンオフを指示する信号は、ＬレベルまたはＨレベ
ルしか取り得ないビットデータで済む結果、アナログ信
号の処理回路が不要となる。したがって、第１の発明に
よれば、Ｄ／Ａ変換回路やオペアンプなどが不要となる
上に、これらの回路特性や、各種の配線抵抗などの不均
一性に起因する表示ムラを抑えることが可能となる。ま
た、低消費電力化も可能となる。

【０００８】さらに、第１の発明にあって、第１のモー
ドの場合には、当該サブフィールドに対応するビットが
前記特定のビットであれば、第１のモードが選択され
て、画素の各々が、当該サブフィールドのうち、当該ビ
ットの重みに対応する期間だけ、当該ビットの対応値に
したがってオン状態（またはオフ状態）となるので、当
該サブフィールドでの書き込み回数は２回になるが、そ
の書き込みについては短時間で行う必要がなくなる。こ
のため、書き込みに伴うビットデータの転送レートを低
く抑えることが可能となる。

【０００９】なお、本発明において、１フィールドと
は、水平走査信号および垂直走査信号に同期して水平走
査および垂直走査することにより、１枚のラスタ画像を
形成するのに要する期間という意味である。したがっ
て、ノンインターレース方式などにおける１フレーム
も、本発明にいう１フィールドに相当する。

【００１０】さて、第１の発明では、階調データにおけ
る各ビットの重みに応じた期間だけ、対応する画素がオ
ン状態（またはオフ状態）となるので、最上位ビットの
重みに応じた期間が非常に長くなる一方、最下位ビット
の重みに応じた期間が非常に短くなる。そこで、第１の
発明における特定のビットには、少なくとも、前記階調
データの最下位ビットが含まれることとして、最下位ビ
ットに対応するサブフィールドでは、第１のモードを選
択する方法が望ましい。

【００１１】また、第１の発明において第１のモードで
は、１サブフィールドにおいて、画素に対するオン（ま
たはオフ）の指示を、当該ビットの重みに応じた期間を
挟んで２回行う必要がある。この際、すべての走査線を
選択する前に、当該ビットの重みに応じた期間が経過し
てしまう場合がある。そこで、このような場合、前記第
１のモードが選択されるサブフィールドでは、前記走査
線を所定本数毎にブロック化し、当該サブフィールド内
において、前記各ブロックを所定の順番で選択するとと
もに、選択ブロック内において、当該ブロックに属する
走査線を順次選択して、選択した走査線に係る画素を、
当該ビットの重みに応じた期間、当該ビットの値にした
がってオン状態（またはオフ状態）とした後、当該ブロ
ックに属する走査線を再び順次選択して、選択した走査
線に係る画素をオフ状態（またはオン状態）とする方法
が望ましい。この方法によれば、第１のモードが選択さ
れるサブフィールドにおいて、画素に対するオン（また
はオフ）の指示を、１当該ビットの重みに応じた期間を
挟んで２回行う際に、すべての走査線を選択する前に、
当該ビットの重みに応じた期間が経過してしまう場合で
あっても、画素に対するオン（またはオフ）の指示を、
当該走査線の重複を避けて、なおかつ、データの転送レ
ートを高めることなく行うことが可能となる。

【００１２】次に、上記目的を達成するために、本件第
２の発明は、複数の走査線と複数のデータ線との各交差
に対応して配設された画素の階調を制御するために、１
フィールドを複数のサブフィールドに分割し、前記画素
の階調を指示する階調データの各ビットに、互いに異な
るサブフィールドを対応させ、そのうち、特定のビット
に対応するサブフィールドについては所定の期間に設定
する一方、前記特定のビットに対応しないサブフィール
ドについては、それに対応するビットの重みにしたがっ
た期間に設定し、各サブフィールドについて、当該サブ
フィールドに対応するビットが前記特定のビットであれ
ば、第１のモードで駆動を行う一方、当該サブフィール
ドに対応するビットが特定のビットでなければ、第２の
モードで駆動を行う電気光学装置の駆動回路であって、
前記第１のモードの場合、前記走査線の各々を、当該サ
ブフィールドに対応するビットの重みに対応する期間を
置いて２回、所定の順番で選択する一方、前記第２のモ
ードの場合、前記走査線の各々を順次選択する走査線駆
動回路と、前記第１のモードの場合に、前記走査線駆動
回路によって走査線が選択されたとき、当該走査線に係
る画素に対して、当該ビットの値に応じたビットデータ
を、対応するデータ線を介して供給するとともに、再び
同じ走査線が選択されたとき、当該画素をオフ状態とす
るビットデータを供給する一方、前記第２のモードの場
合に、前記走査線駆動回路によって走査線が選択された
とき、当該走査線に係る画素に対して、当該ビットの値
に応じたビットデータを、対応するデータ線を介して供
給するデータ線駆動回路とを具備することを特徴として
いる。

【００１３】この第２の発明においても、上記第１の発
明と同様な理由により、不均一性に起因する表示ムラを
抑えて高品質かつ高精細な階調表示が可能になるととも
に、第２のモードを選択することによって、１サブフィ
ールドにおけるデータの転送レートを低減することも可
能となる。

【００１４】くわえて、上記目的を達成するために、本
件第３の発明は、複数の走査線と複数のデータ線との各
交差に対応して配設されるスイッチング素子と、前記ス
イッチング素子により印加電圧が制御される画素電極と
を有する画素を備え、１フィールドを複数のサブフィー
ルドに分割し、前記画素の階調を指示する階調データの
各ビットに、互いに異なるサブフィールドを対応させ、
そのうち、特定のビットに対応するサブフィールドにつ
いては所定の期間に設定する一方、前記特定のビットに
対応しないサブフィールドについては、それに対応する
ビットの重みにしたがった期間に設定し、各サブフィー
ルドについて、当該サブフィールドに対応するビットが
前記特定のビットであれば、第１のモードで駆動を行う
一方、当該サブフィールドに対応するビットが特定のビ
ットでなければ、第２のモードで駆動を行う電気光学装
置であって、前記第１のモードの場合、前記走査線の各
々を、当該サブフィールドに対応するビットの重みに対
応する期間を置いて２回、所定の順番で選択する一方、
前記第２のモードの場合、前記走査線の各々を順次選択
する走査線駆動回路と、前記第１のモードの場合に、前
記走査線駆動回路によって走査線が選択されたとき、当
該走査線に係る画素に対して、当該ビットの値に応じた
ビットデータを、対応するデータ線を介して供給すると
ともに、再び同じ走査線が選択されたとき、当該画素を
オフ状態とするビットデータを供給する一方、前記第２
のモードの場合に、前記走査線駆動回路によって走査線
が選択されたとき、当該走査線に係る画素に対して、当
該ビットの値に応じたビットデータを、対応するデータ
線を介して供給するデータ線駆動回路とを具備すること
を特徴としている。この第３の発明においても、上記第
１および第２の発明と同様な理由により、不均一性に起
因する表示ムラを抑えて高品質かつ高精細な階調表示が
可能になるとともに、第２のモードを選択することによ
って、１サブフィールドにおけるデータの転送レートを
低減することも可能となる。

【００１５】ここで、第３の発明において、画素電極と
対向電極の間に介在される電気光学材料に直流成分が印
加されると、当該電気光学材料が劣化する場合があるの
で、画素電極と電気光学材料を介在して対向する対向電
極に印加される電圧レベルを所定の期間毎に反転させる
とともに、この反転に応じて、前記ビットデータの電圧
を、前記対向電極に印加される電圧レベルを基準として
反転させる構成や、前記画素電極と電気光学材料を介在
して対向する対向電極に印加される電圧レベルを一定と
するとともに、前記ビットデータの電圧を、前記対向電
極に印加される電圧レベルを基準として、所定の期間毎
に反転させる構成などが望ましい。

【００１６】さらに、上記目的を達成するために、本件
第４の発明は、上記電気光学装置を備えているので、不
均一性に起因する表示ムラを抑えて高品質かつ高精細な
階調表示が可能になるとともに、第２のモードを選択す
ることによって、１サブフィールドにおけるデータの転
送レートを低減することも可能となる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。この実施形態に係る電気光
学装置は、電気光学材料として液晶を用いた液晶装置で
あり、後述するように素子基板と対向基板とが、互いに
一定の間隙を保って貼付され、この間隙に電気光学材料
たる液晶が挟持される構成となっている。また、本実施
形態に係る電気光学装置では、素子基板において画素を
駆動するＴＦＴ（Thin Film Transistor：薄膜トランジ
スタ）とともに、周辺駆動回路などが形成されたもので
ある。

【００１８】＜電気的な構成＞図１は、この電気光学装
置１００の電気的な構成を示すブロック図である。図に
おいて、（ｄｃｂａ）は、画素の濃度を４ビットで指示
する階調データであって、ＬＳＢを“ａ”とし、３ＳＢ
を“ｂ”とし、２ＳＢを“ｃ”とし、ＭＳＢを“ｄ”と
して、一般的に表記したものである。すなわち、本実施
形態に係る電気光学装置１００は、１６階調表示を行う
ものである。なお、この階調データ（ｄｃｂａ）は、図
示せぬ上位装置から、垂直走査信号Ｖｓ、水平走査信号
Ｈｓおよびドットクロック信号ＤＣＬＫに同期して、画
素毎に対応して供給される。

【００１９】次に、制御回路２００は、垂直走査信号Ｖ
ｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬ
Ｋ、階調データ（ｄｃｂａ）にしたがって、次に説明す
る各種の信号を生成するものである。

【００２０】まず、第１に、信号Ｌｃｏｍは、本実施形
態では図１０に示されるように１フィールド１ｆ（１フ
レーム）毎にレベル反転する信号であり、後述するよう
に対向基板の対向電極に印加される。なお、スタートパ
ルスＳｆｐは、１フィールドを６分割したサブフィール
ドｓｆ０〜ｓｆ５の開始を規定するパルス信号である
が、制御回路２００の内部処理、例えばサブフィールド
番号（現時点におけるサブフォールドがどのサブフィー
ルドを示す番号）の認識処理等に用いられるため、外部
からは見えない。

【００２１】第２に、ラッチパルスＬＰは、図１０に示
されるように、サブフィールドｓｆ０〜ｓｆ５の各水平
走査期間の最初に、それぞれ出力されるパルス信号であ
る。なお、説明の便宜上、ラッチパルスＬＰの出力周期
を１Ｈ（すなわち１水平走査期間）と表記し、また、第
ｎ番目の１水平走査期間をＨｎと表記する。例えば、
「２４０Ｈ」とは、ラッチパルスＬＰの出力周期の２４
０倍に相当する２４０水平走査期間を意味する一方、Ｈ
２４０とは、第２４０番目の１水平走査期間を意味す
る。

【００２２】第３に、クロック信号ＣＬＹは、後述する
走査線駆動回路１３０においてデータ転送に用いられる
信号である。第４に、データＤｙは、サブフィールドｓ
ｆ０〜ｓｆ５の各水平走査期間において選択すべき走査
線を、クロック信号ＣＬＹに同期して示すシリアルデー
タである。なお、その詳細については後述する。第５
に、クロック信号ＣＬＸは、いわゆるドットクロックを
規定する信号であり、後述するデータ駆動回路１４０に
おいてデータ転送に用いられる信号である。第６に、ビ
ットデータＤｓは、各サブフィールドにおいて各画素に
印加される２値的なデータ信号であり、選択された走査
線に位置する画素への階調データの各ビットａ、ｂ、
ｃ、ｄおよびビットｈ（後述する）のうち、現状のサブ
フィールドに対応するものが、その１水平走査期間前
に、クロック信号ＣＬＸに同期して供給される。すなわ
ち、ビットデータＤｓは、シリアルデータとして供給さ
れる。なお、その詳細については後述する。

【００２３】一方、素子基板上における表示領域１０１
ａには、複数本の走査線１１２が、図１においてＸ
（行）方向に延在して形成され、また、複数本のデータ
線１１４が、Ｙ（列）方向に沿って延在して形成されて
いる。そして、走査線１１２とデータ線１１４との各交
差には、後述する画素１１０が設けられて、マトリクス
状に配列している。ここで、説明の便宜上、本実施形態
では、走査線１１２の総本数を２４０本とし、データ線
１１４の総本数３２０本として、２４０行×３２０列の
マトリクス型表示装置として説明するが、本発明をこれ
に限定する趣旨ではない。

【００２４】次に、走査線駆動回路１３０は、２４０本
の走査線１１２の各々に、それぞれ走査信号Ｇ１、Ｇ
２、Ｇ３、…、Ｇ２４０を供給して、１Ｈの期間におい
ていずれか１本の走査線１１２を選択するものであり、
また、データ線駆動回路１４０は、選択された走査線１
１２に係る１行分の画素１１０に対し、３２０本のデー
タ線１１４を介して、それぞれデータ信号ｄ１、ｄ２、
ｄ３、…、ｄ３２０を供給するものである。なお、走査
線駆動回路１３０およびデータ線駆動回路１４０の詳細
については後述するものとする。

【００２５】ところで、走査線駆動回路１３０や、デー
タ線駆動回路１４０、制御回路２００などは、図示しな
い単一の電源回路を電源として動作する。したがって、
これらの回路各部から出力される信号のＨレベルおよび
Ｌレベルは、この電源回路の高位側電圧Ｖｄｄおよび低
位側電圧Ｖｓｓ（＝ＧＮＤ）と一致している。

【００２６】なお、ＴＦＴ１１６のゲート電圧振幅は、
すなわち、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０の
電圧振幅は、例えば後述する図２（ａ）に示すような画
素構成の場合、データ線１１４に印加されるデータ信号
の電圧振幅（Ｖｄｄ−Ｖｓｓ）よりも高める必要が生じ
るときがでてくるので、そのときには、走査線駆動回路
１３０の最終段（図３において第２のラッチ回路１３３
０の後段）に電圧振幅を大きくするためのレベルシフタ
が、各走査線１１２に対応して設けられる（図示省
略）。ただし、図２（ｂ）に示すような画素構成を用い
て、各画素を電源電圧ＶｄｄまたはＶｓｓの２値によっ
てデジタル駆動する場合には、このようなレベルシフタ
は不要となり、バッファを介して走査信号を出力すれば
済む。

【００２７】＜画素の構成＞次に、画素１１０の詳細構
成について説明する。図２（ａ）は、この電気光学装置
における１個分の画素１１０の一例を示す回路図であ
る。なお、この図では、一般化して説明するために、図
１において上から数えてｉ（ｉは、１≦ｉ≦２４０を満
たす整数）番目の走査線１１２と、左から数えてｊ（ｊ
は、１≦ｊ≦３２０を満たす整数）番目のデータ線１１
４との交差に対応する画素１１０を示している。

【００２８】この図に示されるように、スイッチング素
子の一例たるＴＦＴ１１６のゲートが走査線１１２に、
そのソースがデータ線１１４に、そのドレインが画素電
極１１８に、それぞれ接続されるとともに、画素電極１
１８と対向電極１０８との間に電気光学材料たる液晶１
０５が挟持されて液晶層が形成された構成となってい
る。ここで、対向電極１０８は、後述するように、実際
にはすべての画素電極１１８と対向するように対向基板
の一面に形成された共通電極である。なお、対向電極１
０８には、本実施形態に係る電気光学装置においては、
前述したように信号Ｌｃｏｍが印加されて、１フィール
ド毎にレベル反転する構成となっている。また、ＴＦＴ
１１６のドレイン（画素電極１１８）と容量電極との間
には、蓄積容量１１９が液晶層とは並列に形成されて、
液晶層に蓄積される電荷が急激にリークするのを防止し
ている。ここで、容量電極としては専用の容量線を用い
ることが好ましく、そこには対向電極１０８と同じく信
号Ｌｃｏｍが印加される。

【００２９】さて、図２（ａ）に示される構成では、Ｔ
ＦＴ１１６として一方のＮチャネル型のみが用いられて
いるために、ＴＦＴの寄生容量による液晶への印加電圧
降下を防ぐためのオフセット電圧が必要となるが、図２
（ｂ）に示されるように、Ｐチャネル型ＴＦＴとＮチャ
ネル型ＴＦＴとを相補的に組み合わせた構成とすれば、
オフセット電圧の影響をキャンセルすることができる。
ただし、この相補型構成では、走査信号として互いに排
他的レベルを供給する必要が生じるため、１行分の画素
１１０に対して走査線１１２ａ、１１２ｂの２本が必要
となり、構成的には若干不利である。

【００３０】＜理論的前提＞ここで、走査線駆動回路１
３０およびデータ線駆動回路１４０について詳述する前
に、本実施形態に係る電気光学装置による階調表示の理
論的前提について簡単に説明することとする。

【００３１】一般に、電気光学材料として液晶を用いた
液晶装置において、画素を構成する液晶層に印加される
電圧実効値（印加する電圧を一定として、オン電圧のパ
ルス幅を変化させた場合）と相対透過率（または反射
率）との関係は、電圧無印加状態において黒表示を行う
ノーマリーブラックモードを例にとれば、図５に示され
るような関係にある。すなわち、液晶層に印加される電
圧実効値がＡ（Ｖ）からＢ（Ｖ）までの範囲内におい
て、透過率が変化する関係となっている。なお、相対透
過率とは、透過光量（または反射光量）の最低値および
最高値を、それぞれ０％および１００％として正規化し
たものである。

【００３２】ここで、説明の便宜上、透過率０％を指示
する階調データを（００００）とし、以降、透過率が高
くなる方向に、順番に階調データを（０００１）、（０
０１０）、（００１１）、……、（１１１１）とする
と、従来では、これらの階調データに対応するアナログ
電圧が、データ線１１４を介して液晶層に印加される構
成となっていた。このため、「従来の技術」の欄で説明
したように、アナログ電圧は、Ｄ／Ａ変換回路やオペア
ンプなどのアナログ回路の特性や、各種の配線抵抗など
のばらつきによる影響を受けやすく、さらに、この影響
が画素同士でみて不均一となり易いので、高品質かつ高
精細な階調表示が困難であった。

【００３３】そこでまず、次のような第１の構成を想定
する。詳細には、データ線に印加する信号を２値的なビ
ットデータＤｓとするとともに、このビットデータＤｓ
を用いて、１フィールドの期間において液晶層に印加さ
れる電圧実効値をパルス幅制御するという第１の構成を
想定する。すなわち、この第１の構成では、液晶層に印
加される瞬間的な電圧が、ビットデータＤｓにしたがっ
て２値化されるとともに、１フィールドの期間にわたっ
て液晶層に印加される電圧実効値が、階調データにした
がって制御される。

【００３４】ここで、図６（ａ）に示されるように、１
フィールドを６つのサブフィールドｓｆ０〜ｓｆ５に分
割し、このうち、サブフィールドｓｆ２、ｓｆ３、ｓｆ
４、ｓｆ５の各期間を、それぞれ階調データの各ビット
ａ、ｂ、ｃ、ｄの重みに対応させて、１：２：４：８の
比に設定する。

【００３５】この際、サブフィールドｓｆ２、ｓｆ３、
ｓｆ４、ｓｆ５においては、各画素に対し、当該画素に
対応する階調データの各ビットａ、ｂ、ｃ、ｄの値に応
じたビットデータＤｓをデータ信号として供給して、書
き込みを行うものとする。

【００３６】一方、ビットｈは、階調データが（０００
０）のときのみ「０」であり、それ以外のときでは
「１」となるものである。そして、サブフィールドｓｆ
０にあっては、ビットｈの値に応じたビットデータＤｓ
をデータ信号として供給するものとする。さらに、サブ
フィールドｓｆ１にあっては、階調データにかかわら
ず、液晶層に電圧を印加しないことを指示するビットデ
ータＤｓを、データ信号として供給するものとする。こ
こで、サブフィールドｓｆ０、ｓｆ１の各期間は、この
期間に印加される電圧実効値が、図５におけるＡ（Ｖ）
に相当する電圧となるようにそれぞれ設定される。

【００３７】そして、対向電極１０８に印加される信号
ＬｃｏｍがＬレベルである場合において、ある画素の階
調データに対応するビットａ、ｂ、ｃ、ｄまたはｈが
「１」のとき、それに対応するビットデータＤｓをＨレ
ベルとする一方、ビットａ、ｂ、ｃ、ｄまたはｈが
「０」のとき、それに対応するビットデータＤｓをＬレ
ベルとする。反対に、信号ＬｃｏｍがＨレベルである場
合において、ある画素の階調データに対応するビット
ａ、ｂ、ｃ、ｄまたはｈが「１」のとき、それに対応す
るビットデータＤｓをＬレベルとする一方、ビットａ、
ｂ、ｃ、ｄまたはｈが「０」のとき、それに対応するビ
ットデータＤｓをＬレベルとする。

【００３８】このような第１の構成において、ある画素
の液晶層に印加される電圧Ｄｏｔは、図６（ａ）に示さ
れるようなものとなる。すなわち、階調データが（００
００）以外であれば、ビットｈの重みに応じた電圧の印
加によって、図５においてＡ（Ｖ）に相当する電圧がオ
フセットされるとともに、このオフセットされた電圧Ａ
（Ｖ）に、階調データの重みに対応した電圧が加算され
ることになる。このため、（００００）の階調データに
対しては、実質的にゼロの電圧実効値が対応するととも
に、（００００）を除く１５個の階調データに対して
は、Ａ（Ｖ）からＢ（Ｖ）までの範囲で、それぞれ異な
る電圧実効値を１対１に対応するので、各階調データに
対応した階調表示を行うことが可能となる。

【００３９】なお、Ａ（Ｖ）に相当する電圧は、液晶材
料や、基板間隙、温度などのパラメータによって変化す
るので、実際には、サブフィールドｓｆ０、ｓｆ１の各
期間は、これらのパラメータを考慮して設定される。ま
た、ビットｈについては、例えば各ビットａ、ｂ、ｃ、
ｄの論理和を求めることで容易に生成可能である。

【００４０】ところで、各サブフィールドにおいては、
すべての画素の液晶層に対し、データ信号としてのビッ
トデータＤｓを書き込む必要がある。このためには、各
サブフィールドにおいて、走査線を１本ずつ順次選択す
るとともに、選択した走査線に位置する画素に対し、デ
ータ線を介してデータ信号（ビットデータＤｓ）を供給
しなければならない。

【００４１】しかしながら、第１の構成において、サブ
フィールドｓｆ２〜ｓｆ５は、ビットａ、ｂ、ｃ、ｄの
重みに対応した期間に設定されるため、特にＬＳＢたる
ビットａに対応するサブフィールドｓｆ２、および、３
ＳＢたるビットｂに対応するサブフィールドｓｆ３の各
期間は非常に短い。具体的には、サブフィールドｓｆ２
の期間は、ＭＳＢに対応するサブフィールドｓｆ５に比
べて１／８しかなく、同様に、サブフィールドｓｆ３の
期間は、サブフィールドｓｆ５に比べて１／４しかな
い。このため、第１の構成では、期間の短いサブフィー
ルドｓｆ２、ｓｆ３においても、書き込みを完了しなけ
ればならないので、データの転送レートが極めて高くな
ってしまう、という問題が想定される。

【００４２】そこで、本実施形態に係る電気光学装置で
は、図６（ｂ）に示されるように、第１に、比較的短い
期間のサブフィールドｓｆ２、ｓｆ３については、第１
のモードで駆動する構成する一方、比較的長い期間のサ
ブフィールドｓｆ０、ｓｆ４、ｓｆ５については、従来
の駆動方式に相当する第２のモードで駆動する構成とな
っている。詳細には、サブフィールドｓｆ２、ｓｆ３に
ついては、同図に示されるように期間を拡大するととも
に、拡大した期間内において、対応するビットの重みに
対応する期間だけオンさせる構成となっている。

【００４３】ここで、説明の便宜上、サブフィールドｓ
ｆ０、ｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４、ｓｆ５の期間
を、それぞれ２４０Ｈ、２４０Ｈ、４８０Ｈ、４８０
Ｈ、２４０Ｈ、４８０Ｈに相当する期間に設定し、さら
に、サブフィールドｓｆ２においてオンさせる期間をビ
ットａの重みに対応して６０Ｈに相当する期間とし、同
様に、サブフィールドｓｆ３においてオンさせる期間
を、ビットｂの重みに対応して１２０Ｈに相当する期間
とする。

【００４４】また、本実施形態にあっては、サブフィー
ルドｓｆ２、ｓｆ３において、ビットａ、ｂの値に応じ
たビットデータＤｓをデータ信号として供給して液晶層
に印加し、そのビットの重みに対応する期間が経過した
後、当該液晶層に印加する電圧をゼロとして、当該画素
をオフさせる必要がある。すなわち、サブフィールドｓ
ｆ２、ｓｆ３では、１本の走査線について着目した場
合、２回選択する必要がある。

【００４５】しかしながら、走査線１１２の本数は「２
４０」であるので、サブフィールドｓｆ２にあっては、
すべての走査線１１２を選択する前に、ビットａの重み
に対応する６０Ｈの期間が経過してしまう。同様に、サ
ブフィールドｓｆ３にあっては、すべての走査線１１２
を選択する前に、ビットｂの重みに対応する１２０Ｈの
期間が経過してしまう。そこで、本実施形態に係る電気
光学装置にあっては、第２に、サブフィールドｓｆ２で
は、図７に示されるように、また、サブフィールドｓｆ
３では図８に示されるように、それぞれ走査線を選択す
る構成となっている。

【００４６】すなわち、サブフィールドｓｆ２では、図
７に示されるような走査信号Ｇ１〜Ｇ２４０を供給し
て、第１に、走査線１１２を上から数えて１本目から６
０本目まで順番に選択して、ビットａに対応する書き込
みを行った後、再び、１本目から６０本目まで順番に選
択して、オフの書き込みを行い、第２に、走査線１１２
を上から数えて６１本目から１２０本目まで順番に選択
して、ビットａに対応する書き込みを行った後、再び、
６１本目から１２０本目まで順番に選択して、オフの書
き込みを行い、第３に、走査線１１２を上から数え１２
１本目から１８０本目まで順番に選択して、ビットａに
対応する書き込みを行った後、再び、１２１本目から１
８０本目まで順番に選択して、オフの書き込みを行い、
第４に、走査線１１２を上から数え１８１本目から２４
０本目まで順番に選択して、ビットａに対応する書き込
みを行った後、再び、１８１本目から２４０本目まで順
番に選択して、オフの書き込みを行う構成となってい
る。

【００４７】また、サブフィールドｓｆ３では、図８に
示されるような走査信号Ｇ１〜Ｇ２４０を供給して、第
１に、走査線１１２を上から数えて１本目から１２０本
目まで順番に選択して、ビットａに対応する書き込みを
行った後、再び、１本目から１２０本目まで順番に選択
して、オフの書き込みを行い、第２に、走査線１１２を
上から数えて１２１本目から２４０本目まで順番に選択
して、ビットａに対応する書き込みを行った後、再び、
１２１本目から２４０本目まで順番に選択して、オフの
書き込みを行う構成となっている。

【００４８】また、サブフィールドｓｆ０、ｓｆ１、ｓ
ｆ４またはｓｆ５では、図９に示されるような走査信号
Ｇ１〜Ｇ２４０を供給して、走査線１１２を上から数え
て１本目から２４０本目まで順番に選択して、それぞ
れ、ビットｈ、オフに相当するビット、ビットｃ、また
は、ビットｄに対応する書き込みを行う構成となってい
る。

【００４９】なお、図７、図８および図９において、Ｄ
ｏｔ１〜Ｄｏｔ２４０とは、上から数えて１本目〜２４
０本目に位置する画素において書き込まれる電圧を一般
的に示したものである。

【００５０】このように本実施形態にあって、サブフィ
ールドｓｆ２、ｓｆ３の第１のモードと、サブフィール
ドｓｆ０、ｓｆ１、ｓｆ４、ｓｆ５の第２のモードとで
は、１サブフィールドにおける駆動方式が相違している
ので、さらに、第１のモードにおけるサブフィールドｓ
ｆ２と、ｓｆ３とでは、走査線１１２を選択する順番が
相違しているので、走査線駆動回路１３０は、次のよう
な構成を採用して、任意の水平走査期間において任意の
走査線を１本選択することが可能な構成となっている。

【００５１】＜走査線駆動回路＞そこで、本実施形態で
採用される走査線駆動回路１３０について説明する。図
３は、走査線駆動回路の構成を示すブロック図である。

【００５２】この図に示されるように、走査線駆動回路
１３０は、Ｙシフトレジスタ１３１０と、第１のラッチ
回路１３２０と、第２のラッチ回路１３３０とから構成
されている。このうち、Ｙシフトレジスタ１３１０は、
各水平走査期間の最初に供給されるラッチパルスＬＰを
クロック信号ＣＬＹにしたがって転送し、ラッチ信号Ｔ
１、Ｔ２、Ｔ３、…、Ｔ２４０として順次供給するもの
である。次に、第１のラッチ回路１３２０は、データＤ
ｙを、ラッチ信号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０の立
ち下がりにおいて順次ラッチするものである。そして、
第２のラッチ回路１３３０は、第１のラッチ回路１３２
０によりラッチされた２４０個のデータＤｙの各々を、
次の水平走査期間に対応するラッチパルスＬＰの立ち下
がりにおいて一斉にラッチするとともに、走査線１１２
の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０とし
て供給するものである。図では、データＤｙは一系列で
伝送されるようになっているが、データＤｙを複数系列
並列に伝送し、Ｙシフトレジスタ１３１０からのラッチ
信号によって、複数系列のデータＤｙを複数の第１のラ
ッチ回路１３２０に同時にラッチさせて、Ｙシフトレジ
スタ１３１０の段数を少なく構成してもよい。

【００５３】すなわち、この走査線駆動回路１３０は、
ある１水平走査期間において、データＤｙを走査線１１
２の本数に相当する２４０個順次ラッチした後、ラッチ
した２４０個のデータＤｙの各々を、次の水平走査期間
において、それぞれ対応する走査線１１２に走査信号Ｇ
１、Ｇ２、Ｇ３、…、Ｇ２４０として一斉に供給する構
成となっている。

【００５４】このため、制御回路２００は、ある１水平
走査期間において、ある走査線１１２を選択する場合、
その前の水平走査期間においては、その走査線１１２を
選択するデータＤｙであって、他の走査線１１２につい
ては非選択とするデータＤｙを、クロック信号ＣＬＹに
同期してシリアルに供給する構成となっている。ここ
で、データＤｙのＨレベルは、走査線１１２の選択に対
応し、Ｌレベルが非選択に対応しているとすると、例え
ば図７に示されるように、サブフィールドｓｆ２の水平
走査期間Ｈ３６１においては、上から数えて１８１本目
の走査線を選択する必要があるため、制御回路２００
は、その１水平走査期間だけ前の水平走査期間Ｈ３６０
においては、その１８１本目の走査線１１２に対応する
データＤｙのみをＨレベルとし、他の走査線１１２に対
応するデータＤｙについてはＬレベルとする。

【００５５】＜データ線駆動回路＞次に、データ線駆動
回路１４０の詳細構成について図４を参照して説明す
る。この図に示されるように、データ線駆動回路１４０
は、供給される信号が相違する以外、走査線駆動回路１
３０と同一構成である。すなわち、データ線駆動回路１
４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回
路１４２０と、第２のラッチ回路１４３０とから構成さ
れる点において走査線駆動回路１３０と共通している。
このうち、Ｘシフトレジスタ１４１０は、各水平走査期
間の最初に供給されるラッチパルスＬＰをクロック信号
ＣＬＸにしたがって転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ
３、…、Ｓ３２０として順次供給するものである。次
に、第１のラッチ回路１４２０は、ビットデータＤｓを
ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０の立ち下が
りにおいて順次ラッチするものである。そして、第２の
ラッチ回路１４３０は、第１のラッチ回路１４２０によ
りラッチされたビットデータＤｓの各々をラッチパルス
ＬＰの立ち下がりにおいて一斉にラッチするとともに、
データ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、
…、ｄ３２０として供給するものである。図では、ビッ
トデータＤｓは一系列で伝送されるようになっている
が、ビットデータＤｓを複数系列並列に伝送し、Ｘシフ
トレジスタ１４１０からのラッチ信号によって、複数系
列のビットデータＤｓを複数の第１のラッチ回路１４２
０に同時にラッチさせて、Ｘシフトレジスタ１４１０の
段数を少なく構成してもよい。

【００５６】すなわち、このデータ線駆動回路１４０
は、ある１水平走査期間において、ビットデータＤｓを
データ線１１４の本数に相当する３２０個順次ラッチし
た後、ラッチした３２０個のビットデータＤｓの各々
を、次の水平走査期間において、それぞれ対応するデー
タ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２
０として一斉に供給する構成となっている。

【００５７】このため、制御回路２００は、ある１水平
走査期間において、ある走査線１１２を選択する場合、
その前の水平走査期間においては、その走査線１１２に
係る１行分の画素１１０に対応するビットデータＤｓ
を、クロック信号ＣＬＸに対応してシリアルに供給する
構成となっている。

【００５８】さらに、制御回路２００は、ビットデータ
Ｄｓを、サブフィールドｓｆ０ではビットｈに対応さ
せ、サブフィールドｓｆ１では画素をオフさせるビット
に対応させ、サブフィールドｓｆ２ではビットａに対応
させ、サブフィールドｓｆ３ではビットｂに対応させ、
サブフィールドｓｆ４ではビットｃに対応させ、サブフ
ィールドｓｆ５ではビットｄに対応させて出力する。

【００５９】ここで、対向電極１０８に印加される信号
Ｌｃｏｍは、１フィールド毎にレベル反転されるので、
この電位を考慮して、ビットデータＤｓのレベルを設定
する必要がある。すなわち、制御回路２００は、信号Ｌ
ｃｏｍをＬレベルとするフィールドでは、画素の階調デ
ータ（ｄｃｂａ）のうち、サブフィールドおよび選択走
査線に対応するビット（またはビットｈ）を、そのまま
正転してＨレベルをビットデータＤｓとして出力する一
方、信号ＬｃｏｍをＨレベルとするフィールドでは、画
素の階調データ（ｄｃｂａ）のうち、対応するビット
（またはビットｈ）をレベル反転してビットデータＤｓ
として出力することとなる。なお、ここでいう正転と
は、ビットの値が「１」であればＨレベルを出力する一
方、ビットの値が「０」であればＬレベルを出力するこ
とを言う。また、反転とは、ビットの値が「１」であれ
ばＬレベルを出力する一方、ビットの値が「０」であれ
ばＨレベルを出力することを言う。

【００６０】なお、制御回路２００は、データＤｙおよ
びビットデータＤｓを出力するために、１フィールドに
おいて、いずれのサブフィールドであるか、さらに、１
サブフィールドにおいて、いずれの水平走査期間である
か、をそれぞれ認識する必要がある。これらについて
は、スタートパルスＳｆｐ、または、ラッチパルスＬＰ
をカウントして、これらのカウント結果を参照すること
で認識可能である。

【００６１】＜動作＞次に、本実施形態に係る電気光学
装置の動作について説明する。図１０および図１１は、
この電気光学装置の動作を説明するためのタイミングチ
ャートである。信号Ｌｃｏｍは、図１０に示されるよう
に、１フィールド（１ｆ）毎にレベル反転して、対向電
極１０８に印加される。ここで、信号ＬｃｏｍがＬレベ
ルである１フィールド（１ｆ）について、サブフィール
ドｓｆ０〜ｓｆ５の順番で説明する。

【００６２】＜サブフィールドｓｆ０＞まず、サブフィ
ールドｓｆ０の最初にラッチパルス信号ＬＰが供給され
ると、走査線駆動回路１３０（図１および図３参照）で
は、クロック信号ＣＬＹにしたがった転送によって、ラ
ッチ信号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０が、図１１に
示されるように、第０番目の水平走査期間Ｈ０にわたっ
て順次出力される。なお、ラッチ号Ｔ１、Ｔ２、Ｔ３、
…、Ｔ２４０は、それぞれクロック信号ＣＬＹの半周期
に相当するパルス幅を有している。

【００６３】ここで、サブフィールドｓｆ０において、
１番目の１水平走査期間Ｈ１で選択すべきは、上から数
えて１本目の走査線１１２である。このため、制御回路
２００は、ラッチ信号Ｔ１の立ち下がりにおいてだけＨ
レベルとなるデータＤｙを出力する一方、図３における
第１のラッチ回路１３２０は、ラッチ信号Ｔ１の立ち下
がりにおいて、ＨレベルのデータＤｙをラッチし、以
降、ラッチ信号Ｔ２、Ｔ３、…、Ｔ２４０の各立ち下が
りにおいて、ＬレベルのデータＤｙをラッチする。

【００６４】これにより、第１のラッチ回路１３２０
は、上から数えて１本目の走査線１１２のみを選択し、
他の走査線１１２については選択しない旨を示すデータ
Ｄｙを、０番目の水平走査期間において順次ラッチする
ことになる。なお、制御回路２００は、第１のラッチ回
路１３２０によるラッチのタイミングに合わせて、デー
タＤｙを出力することはいうまでもない。

【００６５】一方、データ線駆動回路１４０（図１およ
び図４参照）において、サブフィールドｓｆ０の最初に
ラッチパルス信号ＬＰが供給されると、クロック信号Ｃ
ＬＸにしたがった転送によって、ラッチ信号Ｓ１、Ｓ
２、Ｓ３、…、Ｓ３２０が、図１１に示されるように、
０番目の１水平走査期間Ｈ０にわたって順次出力され
る。なお、ラッチ号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０
は、それぞれクロック信号ＣＬＸの半周期に相当するパ
ルス幅を有している。

【００６６】この際、図４における第１のラッチ回路１
４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上か
ら数えて１本目の走査線１１２と、左から数えて１本目
のデータ線１１４との交差に対応する画素１１０へのビ
ットデータＤｓをラッチし、次に、ラッチ信号Ｓ２の立
ち下がりにおいて、上から数えて１本目の走査線１１２
と、左から数えて２本目のデータ線１１４との交差に対
応する画素１１０へのビットデータＤｓをラッチし、以
下、同様に、上から数えて１本目の走査線１１２と、左
から数えて３２０本目のデータ線１１４との交差に対応
する画素１１０へのビットデータＤｓをラッチする。な
お、このサブフィールドｓｆ０において出力されるビッ
トデータＤｓは、ビットｈの値に対応したものである。

【００６７】これにより、データ線駆動回路１４０にお
いては、第１のラッチ回路１４２０が、上から数えて１
本目の走査線１１２に係る画素１行分のビットデータＤ
ｓを順次ラッチすることになる。なお、制御回路２００
は、各画素の階調データ（ｄｃｂａ）を判断してビット
ｈを生成するとともに、第１のラッチ回路１４２０によ
るラッチのタイミングに合わせて出力することはいうま
でもない。また、ここでは、信号ＬｃｏｍがＬレベルの
場合を想定しているので、ビットｈとビットデータＤｓ
とは正転の関係にある。

【００６８】次に、ラッチパルスＬＰが再度出力された
後、立ち下がって１番目の水平走査期間Ｈ１に至ると、
走査線駆動回路１３０の第２のラッチ回路１３３０は、
順次ラッチされたデータＤｙを、当該立ち下がりタイミ
ングにおいて、対応する走査線１１２に、それぞれ走査
信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０として一斉に印加
する。この際、走査信号Ｇ１のみがＨレベルとなるの
で、上から数えて１本目の走査線１１２のみが選択され
て、当該走査線１１２に係る画素１１０のＴＦＴ１１６
がすべてオンとなる。

【００６９】さらに、これらの走査信号の出力と並行し
て、走査線駆動回路１３０では、第１のラッチ回路１３
２０が、上から数えて２本目の走査線１１２のみを選択
するためのデータＤｙを、同様に順次ラッチする。

【００７０】一方、データ線駆動回路１４０において、
再出力に係るラッチパルスＬＰが立ち下がると、第２の
ラッチ回路１４３０が、当該立ち下がりタイミングに
て、順次ラッチされたビットデータＤｓを、対応するデ
ータ線１１４に、それぞれデータ信号ｄ１、ｄ２、ｄ
３、…、ｄ３２０として一斉に供給する。このため、上
から数えて１行目の画素１１０においては、データ信号
ｄ１、ｄ２、ｄ３、…、ｄｎの書き込みが一斉に行われ
ることとなる。

【００７１】また、この書き込みと並行して、データ線
駆動回路１４０においては、第１のラッチ回路１４２０
が、上から数えて２本目の走査線１１２に係る画素１行
分のビットデータであって、階調データ（ｄｃｂａ）か
ら生成されたビットｈの値に対応するビットデータＤｓ
を順次ラッチする。

【００７２】そして、サブフィールドｓｆ０において
は、以降同様な動作が、第２４０番目の水平走査期間Ｈ
２４０において、上から数えて２４０本目の走査線１１
２にＨレベルとなる走査信号Ｇ２４０が出力されるまで
繰り返される。すなわち、ある走査線１１２に係る画素
１行分にデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２０の
書き込みが行われる水平走査期間では、走査線駆動回路
１３０にあっては、その次の水平走査期間で選択すべき
走査線１１２を示すデータＤｙが順次ラッチされる一
方、データ線駆動回路１４０にあっては、当該走査線に
係る画素１１０の１行分のビットデータＤｓが順次ラッ
チされることとなる。

【００７３】＜サブフィールドｓｆ１＞続いて、サブフ
ィールドｓｆ１は、サブフィールドｓｆ０と同様な書き
込みが行われる。ただし、このサブフィールドｓｆ１に
おけるビットデータＤｓは、階調データ（ｄｃｂａ）に
かかわらず、画素の液晶層に印加される電圧をゼロ（オ
フ）とするビットである。ここで、対向電極１０８に印
加される信号ＬｃｏｍはＬレベルであるから、制御回路
２００は、ＬレベルのビットデータＤｓを出力する。

【００７４】したがって、サブフィールドｓｆ１にあっ
ては、図９に示されるように、水平走査期間Ｈ１にて、
上から数えて１番目の走査線１１２が選択されて、当該
選択走査線１１２に係る全画素１１０にＬレベルのデー
タ信号（ビットデータＤｓ）が書き込まれ、次に、水平
走査期間Ｈ２にて、２番目の走査線１１２が選択され
て、当該選択走査線１１２に係る全画素１１０に対して
Ｌレベルのデータ信号が書き込まれる。そして、以降、
水平走査期間Ｈ２４０にて、２４０番目の走査線１１２
が選択されて、当該選択走査線１１２に係る全画素１１
０にＬレベルのデータ信号が書き込まれるまで、同様な
動作が１水平走査期間毎に繰り返し行われることにな
る。

【００７５】＜サブフィールドｓｆ２＞次に、第１のモ
ードのうち、サブフィールドｓｆ２の動作について説明
する。上述したように、サブフィールドｓｆ２における
ビットデータＤｓは、階調データ（ｄｃｂａ）のうち、
ビットａの値に対応したものである。ここで、対向電極
１０８に印加される信号ＬｃｏｍはＬレベルであるた
め、サブフィールドｓｆ２において、制御回路２００
は、１回目の選択では、ビットａの値が「１」であれば
Ｈレベルとなり、ビットａの値が「０」であればＬレベ
ルとなるビットデータＤｓを出力し、２回目の選択で
は、ビットａの値にかかわらずＬレベルのビットデータ
Ｄｓを出力する。

【００７６】したがって、サブフィールドｓｆ２にあっ
ては、図７に示されるような書き込みが行われることに
なる。すなわち、第１に、上から数えて１本目〜６０本
目の走査線１１２に係る画素１１０に対し、ビットａに
したがったビットデータＤｓが書き込まれた後、ビット
ａの重みに対応する６０Ｈの期間が経過すればオフにさ
れ、第２に、６１本目〜１２０本目の走査線１１２に係
る画素１１０に対し、ビットａにしたがったビットデー
タＤｓが書き込まれた後、ビットａの重みに対応する６
０Ｈの期間が経過すればオフにされ、第３に、１２１本
目〜１８０本目の走査線１１２に係る画素１１０に対
し、ビットａにしたがったビットデータＤｓが書き込ま
れた後、ビットａの重みに対応する６０Ｈの期間が経過
すればオフにされ、第４に、１８１本目〜２４０本目の
走査線１１２に係る画素１１０に対し、ビットａにした
がったビットデータＤｓが書き込まれた後、ビットａの
重みに対応する６０Ｈの期間が経過すればオフにされ
る。

【００７７】詳細には、水平走査期間Ｈ１にて、１番目
の走査線１１２が選択され、当該選択走査線１１２に係
る画素１１０に、ビットａの値にしたがったビットデー
タＤｓが、対応するデータ線１１４を介しデータ信号と
して書き込まれ、次に、水平走査期間Ｈ２にて、２番目
の走査線１１２が選択され、当該選択走査線１１２にに
係る画素１１０に対し同様にビットデータＤｓがデータ
信号として書き込まれる。以降、水平走査期間Ｈ６０に
て、上から数えて６０番目の走査線１１２が選択され
て、当該選択走査線１１２に係る画素１１０に対し、ビ
ットａの値にしたがったビットデータＤｓが書き込まれ
るまで、同様な動作が１水平走査期間毎に繰り返し行わ
れる。

【００７８】そして、次の水平走査期間Ｈ６１にて、１
番目の走査線１１２が再び選択され、当該選択走査線１
１２に位置する１行分の画素１１０にＬレベルのビット
データＤｓが書き込まれて、当該１行分の画素がオフに
され、次に、水平走査期間Ｈ６２にて、上から数えて２
番目の走査線１１２が再び選択され、当該選択走査線１
１２に係る１行分の画素１１０に対し同様にＬレベルの
ビットデータＤｓが書き込まれて、当該１行分の画素が
オフにされる。以降、水平走査期間Ｈ１２０にて、６０
番目の走査線１１２が再び選択されて、当該選択走査線
１１２に係る１行分の画素１１０に対し、Ｌレベルのビ
ットデータＤｓが書き込まれて、当該１行分の画素がオ
フにされるまで、同様な動作が１水平走査期間毎に繰り
返し行われる。

【００７９】これにより、上から数えて１本目〜６０本
目の走査線に対応する各画素について、ビットａにした
がったビットデータＤｓが書き込まれた後、ビットａの
重みに対応する６０Ｈの期間が経過すればオフにされる
こととなる。

【００８０】そして、同様な動作が、上から数えて６１
本目〜１２０本目、１２１本目〜１８０本目、１８１本
目〜２４０本目の各走査線に対応する各画素について、
それぞれ水平走査期間Ｈ１２１〜Ｈ２４０、Ｈ２４１〜
Ｈ３６０、Ｈ３６１〜Ｈ４８０にわたって行われて、ビ
ットａにしたがったビットデータＤｓが書き込まれた
後、ビットａの重みに対応する６０Ｈの期間が経過して
オフにされることとなる。

【００８１】このようなサブフィールドｓｆ２における
選択は、見方を変えれば、まず、上から数えて１本目〜
６０本目の走査線１１２からなる第１ブロックを選択し
て、このブロックに属する１本目〜６０本目の走査線１
１２を順次選択し、選択走査線に係る画素を、ビットａ
の重みに応じた期間、当該ビットａの値にしたがった書
き込みを行った後、これらの走査線１１２を再び順次選
択して、画素をオフさせ、次に、上から数えて６１本目
〜１２０本目の走査線１１２からなる第２ブロックを選
択して、このブロックに属する６１本目〜１２０本目の
走査線１１２を順次選択し、選択走査線に係る画素に対
して、ビットａの重みに応じた期間、当該ビットａの値
にしたがった書き込みを行った後、これらの走査線を再
び順次選択して、画素をオフさせ、続いて、上から数え
て１２１本目〜１８０本目の走査線１１２からなる第３
ブロックを選択して、このブロックに属する１２１本目
〜１８０本目の走査線１１２を順次選択し、選択走査線
に係る画素を、ビットａの重みに応じた期間、当該ビッ
トａの値にしたがった書き込みを行った後、これらの走
査線１１２を再び順次選択して、画素をオフさせ、そし
て、上から数えて１８１本目〜２４０本目の走査線１１
２からなる第４ブロックを選択して、このブロックに属
する１８１本目〜２４０本目の走査線１１２を順次選択
し、選択走査線に係る画素に対して、ビットａの重みに
応じた期間、当該ビットａの値にしたがった書き込みを
行った後、これらの走査線を再び順次選択して、画素を
オフさせたもの、ということができる。

【００８２】＜サブフィールドｓｆ３＞続いて、第１の
モードのうち、サブフィールドｓｆ３の動作について説
明する。上述したように、サブフィールドｓｆ３におけ
るビットデータＤｓは、階調データ（ｄｃｂａ）のう
ち、ビットｂの値に対応したものである。ここで、対向
電極１０８に印加される信号ＬｃｏｍはＬレベルである
ため、サブフィールドｓｆ３において、制御回路２００
は、１回目の選択では、ビットｂの値が「１」であれば
Ｈレベルとなり、ビットｂの値が「０」であればＬレベ
ルとなるビットデータＤｓを出力し、２回目の選択で
は、ＬレベルのビットデータＤｓを出力する。

【００８３】したがって、サブフィールドｓｆ３にあっ
ては、図８に示されるような書き込みが行われることに
なる。すなわち、まず、上から数えて１本目〜１２０本
目の走査線１１２に係る画素１１０に対し、ビットｂに
したがったビットデータＤｓが書き込まれた後、ビット
ｂの重みに対応する１２０Ｈの期間が経過すればオフに
され、次に、１２１本目〜２４０本目の走査線１１２に
係る画素１１０に対し、ビットｂにしたがったビットデ
ータＤｓが書き込まれた後、ビットｂの重みに対応する
１２０Ｈの期間が経過すればオフにされる。

【００８４】詳細には、水平走査期間Ｈ１にて、１番目
の走査線１１２が選択され、当該選択走査線１１２に係
る画素１１０に、ビットｂの値にしたがったビットデー
タＤｓが、対応するデータ線１１４を介しデータ信号と
して書き込まれ、次に、水平走査期間Ｈ２にて、２番目
の走査線１１２が選択され、当該選択走査線１１２にに
係る画素１１０に対し同様にビットデータＤｓがデータ
信号として書き込まれる。以降、水平走査期間Ｈ１２０
にて、上から数えて１２０番目の走査線１１２が選択さ
れて、当該選択走査線１１２に係る画素１１０に対し、
ビットｂの値にしたがったビットデータＤｓが書き込ま
れるまで、同様な動作が１水平走査期間毎に繰り返し行
われる。

【００８５】そして、次の水平走査期間Ｈ１２１にて、
１番目の走査線１１２が再び選択され、当該選択走査線
１１２に位置する１行分の画素１１０にＬレベルのビッ
トデータＤｓが書き込まれて、当該１行分の画素がオフ
にされ、次に、水平走査期間Ｈ１２２にて、上から数え
て２番目の走査線１１２が再び選択され、当該選択走査
線１１２に係る１行分の画素１１０に対し同様にＬレベ
ルのビットデータＤｓが書き込まれて、当該１行分の画
素がオフにされる。以降、水平走査期間Ｈ２４０にて、
１２０番目の走査線１１２が再び選択されて、当該選択
走査線１１２に係る１行分の画素１１０に対し、Ｌレベ
ルのビットデータＤｓが書き込まれて、当該１行分の画
素がオフにされるまで、同様な動作が１水平走査期間毎
に繰り返し行われる。

【００８６】これにより、上から数えて１本目〜１２０
本目の走査線に対応する各画素について、ビットｂにし
たがったビットデータＤｓが書き込まれた後、ビットｂ
の重みに対応する１２０Ｈの期間が経過すればオフにさ
れることとなる。

【００８７】そして、同様な動作が、上から数えて１２
１本目〜２４０本目の各走査線に対応する各画素につい
て、水平走査期間Ｈ２４１〜Ｈ４８０にわたって行われ
て、ビットｂにしたがったビットデータＤｓが書き込ま
れた後、ビットｂの重みに対応する１２０Ｈの期間が経
過してオフにされることとなる。

【００８８】このようなサブフィールドｓｆ３における
選択は、見方を変えれば、まず、上から数えて１本目〜
１２０本目の走査線１１２からなるブロックを選択し
て、このブロックに属する１本目〜１２０本目の走査線
１１２を順次選択し、選択走査線に係る画素を、ビット
ｂの重みに応じた期間、当該ビットｂの値にしたがった
書き込みを行った後、これらの走査線１１２を再び順次
選択して、画素をオフさせ、次に、上から数えて１２１
本目〜２４０本目の走査線１１２からなるブロックを選
択して、このブロックに属する１２１本目〜２４０本目
の走査線１１２を順次選択し、選択走査線に係る画素に
対して、ビットｂの重みに応じた期間、当該ビットｂの
値にしたがった書き込みを行った後、これらの走査線を
再び順次選択して、画素をオフさせたもの、ということ
ができる。

【００８９】＜サブフィールドｓｆ４、ｓｆ５＞そし
て、サブフィールドｓｆ４に至ると、再びサブフィール
ドｓｆ１と同様な書き込みが行われる。ただし、サブフ
ィールドｓｆ４、ｓｆ５におけるビットデータＤｓは、
階調データ（ｄｃｂａ）のうち、それぞれビットｃ、ｄ
の値に対応したものである。ここで、対向電極１０８に
印加される信号ＬｃｏｍはＬレベルである。このため、
サブフィールドｓｆ４において、制御回路２００は、ビ
ットｃの値が「１」であればＨレベルとなり、ビットｃ
の値が「０」であればＬレベルとなるビットデータＤｓ
を出力する。同様に、サブフィールドｓｆ５において、
制御回路２００は、ビットｄの値が「１」であればＨレ
ベルとなり、ビットｄの値が「０」であればＬレベルと
なるビットデータＤｓを出力する。

【００９０】したがって、サブフィールドｓｆ４、ｓｆ
５にあっては、図９に示されるような書き込みが行われ
ることになる。このような書き込みは、サブフィールド
ｓｆ０、ｓｆ１と同様なので、詳細についての説明は別
段要しないであろう。なお、必要に応じて走査信号とデ
ータ信号の電位の切り替りタイミングを少しずらす場合
もある。

【００９１】＜信号ＬｃｏｍがＨレベルであるフィール
ド＞このようにサブフィールドｓｆ０〜ｓｆ５において
書き込みが終了すると、今度は、信号ＬｃｏｍがＨレベ
ルとなるフィールドとなっても、各サブフィールドにお
いて同様な動作が繰り返される。ただし、階調データの
各ビットａ、ｂ、ｃ、ｄおよびビットｈと、それに対応
するビットデータＤｓとは互いに反転の関係となる。

【００９２】＜画素電極への印加波形＞次に、このよう
な動作が行われることによって、画素１１０における液
晶層への印加電圧について検討する。図１２は、対向電
極１０８に印加される信号Ｌｃｏｍの波形と、画素１１
０における画素電極１１８への印加波形とを、階調デー
タ毎にサブフィールド単位で示すタイミングチャートで
ある。

【００９３】まず、信号ＬｃｏｍがＬレベルである１フ
ィールド（１ｆ）の場合について説明する。

【００９４】この場合に、例えば、ある画素１１０への
階調データ（ｄｃｂａ）が（００００）であるとき、当
該画素の画素電極１１８には、対向電極１０８に印加さ
れる信号Ｌｃｏｍと同一電位のＬレベルが１フィールド
（１ｆ）にわたって印加される。したがって、当該液晶
層に印加される電圧実効値は実質的にゼロとなるので、
当該画素における透過率は、階調データ（００００）に
対応して０％となる。

【００９５】次に、ある画素１１０への階調データ（ｄ
ｃｂａ）が例えば（０１０１）であるとき、当該画素の
画素電極１１８には、サブフィールドｓｆ０においてビ
ットｈの「１」に対応してＨレベルが印加され、サブフ
ィールドｓｆ１において信号Ｌｃｏｍと同電位のＬレベ
ルが印加され、サブフィールドｓｆ２のうち、６０Ｈに
相当する期間においてビットａの「１」に対応してＨレ
ベルが印加される一方、他の期間においてはＬレベルが
印加され、サブフィールドｓｆ３のうち、１２０Ｈに相
当する期間においてビットｂの「０」に対応してＬレベ
ルが印加され、他の期間においてもＬレベルが印加さ
れ、サブフィールドｓｆ４においてビットｃの「１」に
対応してＨレベルが印加され、サブフィールドｓｆ５に
おいてビットｄの「０」に対応してＬレベルが印加され
る。

【００９６】結局、階調データが（０１０１）である画
素の液晶層には、サブフィールドｓｆ０、ｓｆ１におい
て、図５においてＡ（Ｖ）に相当する電圧が印加され、
さらに、サブフィールドｓｆ２〜ｓｆ５において、当該
階調データの各ビットの値にその重みをそれぞれ乗じた
期間３００Ｈ（＝６０Ｈ＋２４０Ｈ）だけ、Ｈレベルに
相当する電圧が印加される結果、当該画素の濃度は、こ
れらの電圧を加算した電圧実効値に対応した透過率とな
る。

【００９７】同様に、ある画素１１０への階調データ
（ｄｃｂａ）が例えば（１０１０）であるとき、当該画
素の画素電極１１８には、サブフィールドｓｆ０におい
てビットｈの「１」に対応してＨレベルが印加され、サ
ブフィールドｓｆ１において信号Ｌｃｏｍと同電位のＬ
レベルが印加され、サブフィールドｓｆ２のうち、６０
Ｈに相当する期間においてビットａの「０」に対応して
Ｌレベルが印加され、他の期間においてもＬレベルが印
加され、サブフィールドｓｆ３のうち、１２０Ｈに相当
する期間においてビットｂの「１」に対応してＨレベル
が印加される一方、他の期間においてＬレベルが印加さ
れ、サブフィールドｓｆ４においてビットｃの「０」に
対応してＬレベルが印加され、サブフィールドｓｆ５に
おいてビットｄの「１」に対応してＨレベルが印加され
る。

【００９８】結局、階調データが（１０１０）である画
素の液晶層には、サブフィールドｓｆ０、ｓｆ１におい
て、図５においてＡ（Ｖ）に相当する電圧が印加され、
さらに、サブフィールドｓｆ２〜ｓｆ５において、当該
階調データの各ビットの値にその重みをそれぞれ乗じた
６００Ｈの期間（＝１２０Ｈ＋４８０Ｈ）だけ、Ｈレベ
ルに相当する電圧が印加される結果、当該画素の濃度
は、これらの電圧を加算した電圧実効値に対応した透過
率となる。

【００９９】一方、信号ＬｃｏｍがＨレベルである１フ
ィールド（１ｆ）において、ビットデータＤｓは、階調
データの各ビットａ、ｂ、ｃ、ｄおよびビットｈと反転
の関係になるので、信号ＬｃｏｍがＬレベルであるフィ
ールドとは、反転レベルの電圧が画素電極１１８に印加
される。このため、ＨレベルとＬレベルとの中間値を電
圧の基準としてみた場合、信号ＬｃｏｍがＬレベルのフ
ィールドにおいて液晶層に印加される電圧と、信号Ｌｃ
ｏｍがＨレベルのフィールドにおいて液晶層に印加され
る電圧値とは、互いに極性を反転したものであって、か
つ、その絶対値は等しいものとなる。したがって、液晶
層に直流成分が印加される事態が回避されて、液晶１０
５の劣化が防止されることになる。

【０１００】このように本実施形態に係る電気光学装置
によれば、データ線１１４に供給されるデータ信号ｄ１
〜ｄ３２０が、ＨレベルまたはＬレベルのみであって、
２値的であるため、駆動回路などの周辺回路において高
精度のＤ／Ａ変換回路やオペアンプなどのような、アナ
ログ信号を処理するための回路が不要となる上、素子特
性や配線抵抗などの不均一性に起因する表示ムラが原理
的に発生しない。さらに、本実施形態に係る電気光学装
置によれば、サブフィールドｓｆ２の期間が拡大される
とともに、その拡大期間のうち、ビットａの重みに対応
する期間だけ、ビットａの値にしたがったビットデータ
Ｄｓが書き込まれるので、データの転送レートを低く抑
えることができる。同様に、サブフィールドｓｆ３の期
間が拡大されるとともに、その拡大期間のうち、ビット
ｂの重みに対応する期間だけ、ビットｂの値にしたがっ
たビットデータＤｓが書き込まれるので、データの転送
レートを低く抑えることができる。

【０１０１】この点について具体的に言えば、ビットａ
の重みに対応する期間は、６０Ｈに相当する期間しかな
いので、この期間のうちに２４０本の走査線１１２をす
べて選択することはできない。これに対して本実施形態
では、サブフィールドｓｆ２の期間を４８０Ｈに相当す
る期間に拡大して、この拡大期間のうち、ビットａの重
みに対応する６０Ｈの期間だけ、ビットａの値にしたが
ったビットデータＤｓを書き込む構成となっているの
で、データ転送レートを高める必要はなくなることにな
る。同様に、ビットｂの重みに対応する期間は、１２０
Ｈに相当する期間しかないので、この期間のうちに２４
０本の走査線１１２をすべて選択することはできない
が、サブフィールドｓｆ３の期間を４８０Ｈに相当する
期間に拡大して、この拡大期間のうち、ビットａの重み
に対応する１２０Ｈの期間だけ、ビットａの値にしたが
ったビットデータＤｓを書き込む構成となっているの
で、データ転送レートを高める必要はなくなることにな
る。

【０１０２】＜応用形態：その１＞上述した実施形態で
は、交流駆動を実現するために、対向電極１０８に印加
される信号Ｌｃｏｍを１フィールド毎にレベル反転する
とともに、これに応じて、階調データの各ビットａ、
ｂ、ｃ、ｄまたはビットｈの値を正転・反転してビット
データＤｓとして出力する構成となっていた。が、この
ような交流駆動は、次のような応用形態でも可能であ
る。

【０１０３】図１３は、本発明の応用形態に係る電気光
学装置において、対向電極１０８に印加される信号Ｌｃ
ｏｍの波形と、画素１１０における画素電極１１８への
印加波形とを、当該画素の階調データ毎に示すタイミン
グチャートである。

【０１０４】この図に示されるように、この応用形態に
係る電気光学装置は、対向電極１０８に印加される信号
Ｌｃｏｍを、フィールドによらず電圧Ｖｃで一定とす
る。さらに、ビットデータＤｓを、階調データの各ビッ
トａ、ｂ、ｃ、ｄまたはビットｈの値に対して正転とし
て固定するが、ビットデータＤｓのＬレベルを電圧Ｖｃ
で一定とする一方、ビットデータのＨレベルを、電圧Ｖ
ｃを基準として対称な電圧Ｖ＋またはＶ−として、フィ
ールド毎に反転する構成となっている。

【０１０５】この構成において、画素１１０における液
晶層への印加電圧について検討すると、例えば、ある画
素１１０への階調データ（ｄｃｂａ）が（００００）で
あるとき、当該画素の画素電極１１８には、対向電極１
０８に印加される信号Ｌｃｏｍと同一電位のＶｃが印加
されるので、電圧実効値は実質的にゼロとなる。

【０１０６】また、ある画素の階調データ（ｄｃｂａ）
が例えば（００１１）であるとき、当該画素の画素電極
１１８には、サブフィールドｓｆ０においてビットｈの
「１」に対応してＨレベルに相当する電圧Ｖ＋が印加さ
れ、サブフィールドｓｆ１において信号Ｌｃｏｍと同一
の電圧Ｖｃが印加され、サブフィールドｓｆ２のうち、
６０Ｈに相当する期間においてビットａの「１」に対応
してＨレベルに相当する電圧Ｖ＋が印加される一方、他
の期間において電圧Ｖｃが印加され、サブフィールドｓ
ｆ３のうち、１２０Ｈに相当する期間においてビットｂ
の「１」に対応してＨレベルに相当する電圧Ｖ＋が印加
される一方、他の期間において電圧Ｖｃが印加され、サ
ブフィールドｓｆ４においてビットｃの「０」に対応し
てＬレベルに相当する電圧Ｖｃが印加され、サブフィー
ルドｓｆ５においてビットｄの「０」に対応してＬレベ
ルに相当する電圧Ｖｃが印加される。そして、次の１フ
ィールド（１ｆ）にあっては、サブフィールドｓｆ０、
ｓｆ２、ｓｆ３において、電圧Ｖ＋に替わって電圧Ｖ−
がＨレベルとして印加され、それ以外の期間では、Ｌレ
ベルとして対向電極１０８と同一電位のＶｃが印加され
る。

【０１０７】同様に、ある画素の階調データ（ｄｃｂ
ａ）が例えば（１１００）であるとき、当該画素の画素
電極１１８には、サブフィールドｓｆ０においてビット
ｈの「１」に対応してＨレベルに相当する電圧Ｖ＋が印
加され、サブフィールドｓｆ１において信号Ｌｃｏｍと
同一の電圧Ｖｃが印加され、サブフィールドｓｆ２のう
ち、６０Ｈに相当する期間においてビットａの「０」に
対応してＬレベルに相当する電圧Ｖｃが印加され、他の
期間においても電圧Ｖｃが印加され、サブフィールドｓ
ｆ３のうち、１２０Ｈに相当する期間においてビットｂ
の「０」に対応してＬレベルに相当する電圧Ｖｃが印加
され、他の期間においても電圧Ｖｃが印加され、サブフ
ィールドｓｆ４においてビットｃの「１」に対応してＨ
レベルに相当する電圧Ｖ＋が印加され、サブフィールド
ｓｆ５においてビットｄの「１」に対応してＨレベルに
相当する電圧Ｖ＋が印加される。そして、次の１フィー
ルド（１ｆ）にあっては、サブフィールドｓｆ０、ｓｆ
４、ｓｆ５において、電圧Ｖ＋に替わって電圧Ｖ−がＨ
レベルとして印加され、それ以外の期間では、Ｌレベル
として対向電極１０８と同一電位のＶｃが印加される。

【０１０８】ここで、電圧Ｖ＋と電圧Ｖｃとの差（電圧
Ｖ−と電圧Ｖｃとの差）が、上述した実施形態において
電圧Ｖｄｄと電圧Ｖｓｓとの差に等しければ、電圧実効
値に対応した透過率となるので、この応用形態に係る電
気光学装置においても、交流駆動による階調表示が可能
となる。なお、他の階調データについては、別段説明を
要しないであろう。

【０１０９】なお、この応用形態または上述した実施形
態に係る電気光学装置にあっては、信号Ｌｃｏｍの反転
周期、または、ビットデータＤｓのＨレベルに対応する
電圧の反転周期を１フィールドとしたが、本発明はこれ
に限られず、例えば２フィールド以上の長周期や、１水
平走査期間あるいは２水平走査期間等の短周期でレベル
反転する構成としても良い。

【０１１０】＜応用形態：その２＞また、画素１１０の
構成については、図２（ａ）や、同図（ｂ）に示される
ものに限られず、種々のものが適用可能である。例え
ば、図１４に示されるようなものが適用可能である。

【０１１１】この図において、データ線１１４ａには、
正転のデータ信号ｄｊ（ビットデータＤｓ）が供給され
る一方、データ線１１４ｂには、反転のデータ信号／ｄ
ｊが供給される。そして、データ線１１４ａ、１１４ｂ
と走査線１１２との交差において、データ線１１４ａを
介して供給されたデータ信号ｄｊは、ＴＦＴ１１６ａを
介してインバータ１２１の入力端に供給される一方、デ
ータ線１１４ｂを介して供給された反転データ信号／ｄ
ｊは、ＴＦＴ１１６ｂを介してインバータ１２２の入力
端に供給される構成となっている。

【０１１２】さらに、インバータ１２１、１２２にあっ
ては、お互いに一方の出力端が他方の入力端に接続され
た構成となっており、このうち、インバータ１２１の出
力信号（インバータ１２２の入力信号）は、オフ信号Ｖ
ｏｆｆを画素電極１１８に供給するトランスミッション
ゲート１２３の制御信号となっている一方、インバータ
１２２の出力信号（インバータ１２１の入力信号）は、
オン信号Ｖｏｎを画素電極１１８に供給するトランスミ
ッションゲート１２４の制御信号となっている。なお、
オン信号Ｖｏｎおよびオフ信号Ｖｏｆｆが供給される信
号線は、それぞれ各画素１１０にわたって共通である。

【０１１３】ここで、上述した実施形態のように、信号
Ｌｃｏｍを所定期間毎にレベル反転する場合、オン信号
Ｖｏｎは、信号Ｌｃｏｍとは反転レベルの信号となる一
方、オフ信号Ｖｏｆｆは、信号Ｌｃｏｍとは同一レベル
の信号となる。

【０１１４】この構成において、データ信号ｄｊとして
Ｈレベル（反転レベル信号／ｄｊとしてＬレベル）が供
給されると、画素電極１１８には、対向電極１０８に印
加される信号Ｌｃｏｍと反転レベルのオン信号Ｖｏｎが
印加される一方、データ信号ｄｊとしてＬレベル（反転
レベル信号／ｄｊとしてＨレベル）が供給されると、画
素電極１１８には、対向電極１０８に印加される信号Ｌ
ｃｏｍと同一レベルのオフ信号Ｖｏｆｆが印加されるこ
ととなる。したがって、この場合、制御回路２００は、
実施形態のように信号Ｌｃｏｍのレベルに応じて、階調
データの各ビットａ、ｂ、ｃ、ｄおよびビットｈを、正
転・反転してビットデータＤｓとして出力する必要がな
くなり、ビットそのものを出力すれば良いことになる。

【０１１５】また、上述した応用形態（その１）のよう
に、信号Ｌｃｏｍを電圧Ｖｃで一定とする場合、オン信
号Ｖｏｎは、所定の周期毎（例えば、１フィールド毎
に）に、電圧Ｖ＋またはＶ−を交互にレベル反転する一
方、オフ信号Ｖｏｆｆは、信号Ｌｃｏｍと同一レベル
（電圧Ｖｃ）で一定の信号となる。

【０１１６】この構成において、データ信号ｄｊとして
Ｈレベル（反転レベル信号／ｄｊとしてＬレベル）が供
給されると、画素電極１１８には、Ｖ＋またはＶ−のい
ずれかの電圧が印加される一方、データ信号ｄｊとして
Ｌレベル（反転レベル信号／ｄｊとしてＨレベル）が供
給されると、画素電極１１８には、対向電極１０８に印
加される信号Ｌｃｏｍと同一レベルのオフ信号Ｖｏｆｆ
が印加されることとなる。したがって、この構成でも、
階調データの各ビットａ、ｂ、ｃ、ｄおよびビットｈか
らビットデータＤｓを出力する際に、信号Ｌｃｏｍのレ
ベルに応じて正転・反転する必要がなくなることにな
る。

【０１１７】また、画素１１０については、図１４に示
される構成のほか、図１５に示される構成としても良
い。図１５に示される画素１１０は、ＴＦＴ１１６およ
びキャパシタＣ１からなる一種のＤＲＡＭを備えてい
る。すなわち、ＴＦＴ１１６のゲートが走査線１１２
に、ソースがデータ線１１４に、ドレインがキャパシタ
Ｃ１の一端に接続されている。

【０１１８】そして、ＴＦＴ１１６のドレインは、信号
ＶＨおよび信号ＶＬが供給される信号線の間で、直列接
続されたＰチャネル型ＴＦＴ（Ｔｂ１）およびＮチャネ
ル型ＴＦＴ（Ｔｂ２）のゲートにそれぞれ接続されると
ともに、その出力が、画素電極１１８に接続されてい
る。したがって、ＴＦＴ（Ｔｂ１、Ｔｂ２）は、信号Ｖ
Ｈまたは信号ＶＬを選択して、画素電極１１８に供給す
るアナログマルチプレクサとして機能する。なお、信号
ＶＨおよび信号ＶＬが供給される信号線は、それぞれ各
画素１１０にわたって共通である。

【０１１９】ここで、上述した応用形態（その１）のよ
うに、信号Ｌｃｏｍを電圧Ｖｃで一定とする場合、信号
ＶＨは、所定周期毎（例えば、１フィールド毎に）上述
した電圧Ｖ＋またはＶ−で交互にレベル反転する一方、
信号ＶＬは、信号ＶＨが電圧Ｖ＋をとるときに電圧Ｖｃ
となり、信号ＶＨが電圧Ｖｃをとるときに電圧Ｖ−とな
る。

【０１２０】また、ビットデータＤｓは、信号ＶＨが電
圧Ｖ＋をとるとき（信号ＶＬが電圧Ｖｃをとるとき）、
階調データの各ビットａ、ｂ、ｃ、ｄまたはビットｈを
反転させたものとなる一方、信号ＶＨが電圧Ｖｃをとる
とき（信号ＶＬが電圧Ｖ−をとるとき）、階調データの
各ビットａ、ｂ、ｃ、ｄまたはビットｈを正転させたも
のとなる。

【０１２１】この構成にあって、ある１フィールドにお
いて信号ＶＨが電圧Ｖ＋をとるとき（信号ＶＬが電圧Ｖ
ｃをとるとき）に、データ信号としてＨレベルが供給さ
れると、ＴＦＴ（Ｔａ１）がオフし、ＴＦＴ（Ｔｂ２）
がオンするので、画素電極１１８には、信号ＶＬが供給
される結果、対向電極１０８に印加される信号Ｌｃｏｍ
と同一レベルの電圧Ｖｃが印加される一方、データ信号
としてＬレベルが供給されると、ＴＦＴ（Ｔａ１）がオ
ンし、ＴＦＴ（Ｔｂ２）がオフするので、画素電極１１
８には、信号ＶＨが供給される結果、対向電極１０８に
印加される信号Ｌｃｏｍを正極側に反転した電圧Ｖ＋が
印加されることになる。

【０１２２】また、この構成にあって、他の１フィール
ドにおいて信号ＶＨが電圧Ｖｃをとるとき（信号ＶＬが
電圧Ｖ−をとるとき）に、データ信号としてＬレベルが
供給されると、ＴＦＴ（Ｔｂ２）がオフし、ＴＦＴ（Ｔ
ｂ１）がオンするので、画素電極１１８には、信号ＶＨ
が供給される結果、対向電極１０８に印加される信号Ｌ
ｃｏｍと同一レベルの電圧Ｖｃが印加される一方、デー
タ信号としてＨレベルが供給されると、ＴＦＴ（Ｔｂ
２）がオンし、ＴＦＴ（Ｔｂ１）がオフするので、画素
電極１１８には、信号ＶＬが供給される結果、対向電極
１０８に印加される信号Ｌｃｏｍとは負極側に反転した
電圧Ｖ−が印加されることになる。

【０１２３】＜電気光学装置の全体構成＞次に、上述し
た実施形態に係る電気光学装置の全体構成について図１
６および図１７を参照して説明する。ここで、図１６
は、電気光学装置１００の構成を示す斜視図であり、図
１７は、図１６におけるＣ−Ｃ’線の断面図である。

【０１２４】これらの図に示されるように、電気光学装
置１００は、画素電極１１８等が形成されたガラスや、
半導体、石英などからなる素子基板１０２と、対向電極
１０８等が形成されたガラスなどの透明な対向基板１０
４とが、スペーサ１０７の混入されたシール材１０９に
よって一定の間隙を保って、互いに電極形成面が対向し
て貼り合わせられるとともに、この間隙に電気光学材料
としての液晶１０５が封入された構造となっている。な
お、シール材１０７は、対向基板１０４の周縁に沿って
形成されるが、液晶１０５を封入するために一部が開口
している。このため、液晶１０５の封入後に、その開口
部分が封止材１０６によって封止されている。

【０１２５】ここで、素子基板１０２の対向面であっ
て、シール材１０９の外側一辺においては、上述したデ
ータ線駆動回路１４０が形成されて、Ｙ方向に延在する
データ線１１４を駆動する構成となっている。さらに、
この一辺には複数の外部回路接続端子１０３が形成され
て、制御回路２００からの各種信号を入力する構成とな
っている。また、この一辺に隣接する２辺には、２個の
走査線駆動回路１３０が形成されて、Ｘ方向に延在する
走査線１１２をそれぞれ両側から駆動する構成となって
いる。なお、走査線１１２に供給される走査信号の遅延
が問題にならないのであれば、走査線駆動回路１３０を
片側１個だけに形成する構成でも良い。

【０１２６】一方、対向基板１０４における対向電極１
０８は、貼合部分における４隅のうち、少なくとも１箇
所において設けられた導通材（図示省略）によって、素
子基板１０２における接続端子１０３と電気的な導通し
ている。すなわち、信号Ｌｃｏｍは、素子基板１０２に
設けられた接続端子１０３を介して、蓄積容量１０９の
一端に、さらに、導通材を介して対向電極１０８に、そ
れぞれ印加される構成となっている。

【０１２７】ほかに、対向基板１０４には、電気光学装
置１００の用途に応じて、例えば、直視型であれば、第
１に、ストライプ状や、モザイク状、トライアングル状
等に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合、
例えば後述するプロジェクタのライトバルブとして用い
る場合、カラーフィルタは形成されない。

【０１２８】さらに、素子基板１０２および対向基板１
０４の電極形成面には、それぞれ所定の方向にラビング
処理された配向膜（図示省略）などが設けられて、電圧
無印加状態における液晶分子の配向方向が規定されてい
る。さらに、配向方向に応じた偏光子（図示省略）が、
透過型であれば、素子基板１０２および対向基板１０４
の外側（観察側）に、また、反射型であれば対向基板１
０２の外側のみに、それぞれが設けられる。ただし、液
晶１０５として、高分子分散型液晶を用いれば、前述の
配向膜や偏光子などが不要となる結果、光利用効率が高
まるので、高輝度化や低消費電力化などの点において有
利である。

【０１２９】＜その他＞なお、上述した実施形態や応用
形態では、階調数を「１６」としたが、例えば、８階調
として階調数を低めても良いし、６４階調表示、２５６
階調、…のように階調数を高めても良い。

【０１３０】また、実施形態や応用形態では、素子基板
１０２にＴＦＴ１１６が形成された構成となっていた
が、本発明は、これに限られない。例えば、素子基板１
０２を半導体基板とするとともに、ここに、ＴＦＴ１１
６に替えてＭＯＳ型トランジスタを形成しても良い。さ
らに、ＳＯＩ（Silicon On Insulator）の技術を適用
し、サファイヤなどの絶縁性基板からなる素子基板１０
２にシリコン単結晶膜を形成して、ここに各種素子を作
り込んでも良い。特に、画素１１０を、図１４や図１５
に示されるように構成する場合には、１画素あたりの素
子数が多く、複雑化するので、このような技術は有効と
いえる。ただし、このような構成では、素子基板１０２
に透過性を持たせることができないので、画素電極１０
８をアルミニウムで形成して、あるいは、別途反射層を
設けるなどして、反射型として用いられることになる。

【０１３１】さらに、上述した実施形態や応用形態で
は、液晶としてＴＮ型を用いたが、１８０度以上のねじ
れ配向を有するＳＴＮ（Super Twisted Nematic）型
や、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電
型などのメモリ性を有する双安定型、高分子分散型、さ
らには、分子の長軸方向と短軸方向とで可視光の吸収に
異方性を有する染料（ゲスト）を一定の分子配列の液晶
（ホスト）に溶解して、染料分子を液晶分子と平行に配
列させたゲストホスト型などの液晶を用いても良い。

【０１３２】また、電圧無印加時には液晶分子が両基板
に対して垂直方向に配列する一方、電圧印加時には液晶
分子が両基板に対して水平方向に配列する、という垂直
配向（ホメオトロピック配向）の構成としても良いし、
電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対し
て垂直方向に配列する、という平行（水平）配向（ホモ
ジニアス配向）の構成としても良い。さらに、対向基板
１０４に対向電極１０８を配置するのでなく、素子基板
１０２上に、画素電極と対向電極とを、互いに間隔を置
いて櫛歯状に配置する構成としても良い。この構成で
は、液晶分子が水平配向して、電極間による横方向の電
界に応じて液晶分子の配向方向が変化することになる。
このように、本発明の駆動方法に適合するものであれ
ば、液晶や配向方式として、種々のものを用いることが
可能である。

【０１３３】くわえて、電気光学装置としては、液晶装
置のほかに、エレクトロルミネッセンス（ＥＬ）や、デ
ジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発
光や電子放出による蛍光などを用いて、その電気光学効
果により表示を行う装置などの種々の電気光学装置に適
用可能である。この場合、電気光学材料としては、Ｅ
Ｌ、ミラーデバイス、ガス、蛍光体などとなる。なお、
電気光学材料としてＥＬを用いる場合、素子基板１０２
においてＥＬが画素電極１０８と透明導電膜の対向電極
１０８との間に介在することになるので、対向基板１０
２は不要となる。このように、本発明は、上述した構成
と類似の構成を有する電気光学装置、特に、オンまたは
オフの２値的な表示を行う画素を用いて、階調表示を行
う電気光学装置のすべてに適用可能である。

【０１３４】＜電子機器＞次に、上述した電気光学装置
を各種の電子機器に適用される場合について説明する。
この場合、電子機器は、図１８に示されるように、主
に、表示情報出力源１０００、表示情報処理回路１００
２、駆動回路１００４、液晶装置１００、クロック発生
回路１００８並びに電源回路１０１０を備えて構成され
ている。このうち、表示情報出力源１０００は、ＲＯＭ
（Read Only Memory）、ＲＡＭ（Random Access Memor
y）などのメモリや、光ディスク装置などのストレージ
ユニット、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力するものである。ま
た、表示情報処理回路１００２は、上述した制御回路２
００のほか、周知のガンマ補正回路や、クランプ回路な
どの各種処理回路を含んだものであり、入力された表示
情報からデジタル信号を順次生成して、クロック信号と
ともに駆動回路１００４に出力するものである。駆動回
路１００４は、電気光学装置１００を駆動するものであ
り、上述した走査線駆動回路１３０や、データ線駆動回
路１４０のほか、製造後の検査に用いる検査回路などを
含んだものである。電源回路１０１０は、上述の各回路
に所定の電源を供給するものである。

【０１３５】次に、上述した液晶装置を具体的な電子機
器に用いた例のいくつかについて説明する。

【０１３６】＜その１：プロジェクタ＞まず、上記電気
光学装置１００をライトバルブとして用いたプロジェク
タについて説明する。図１９は、このプロジェクタの構
成を示す平面図である。この図に示されるように、プロ
ジェクタ２１００内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。
このランプユニット２１０２から射出された投射光は、
内部に配置された３枚のミラー２１０６および２枚のダ
イクロイックミラー２１０８によってＲＧＢの３原色に
分離されて、各原色に対応するライトバルブ１００Ｒ、
１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、
ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成
は、上述した電気光学装置１００と同様であり、画像信
号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原
色信号でそれぞれ駆動されるものである。また、Ｂ色の
光は、他のＲ色やＧ色と比較すると、光路が長いので、
その損失を防ぐために、入射レンズ２１２２、リレーレ
ンズ２１２３および出射レンズ２１２４からなるリレー
レンズ系２１２１を介して導かれる。

【０１３７】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム２１１２に３方向から入射する。このダイ
クロイックプリズム２１１２において、Ｒ色およびＢ色
の光は９０度に屈折する一方、Ｇ色の光は直進する。し
たがって、各色の画像が合成される結果、投射レンズ２
１１４を介して、スクリーン２１２０にカラー画像が投
射されることとなる。

【０１３８】なお、ライトバルブ１００Ｒ、１００Ｇお
よび１００Ｂには、ダイクロイックミラー２１０８によ
って、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するの
で、上述したようにカラーフィルタを設ける必要はな
い。

【０１３９】＜その２：モバイル型コンピュータ＞次
に、上記電気光学装置１００を、モバイル型のパーソナ
ルコンピュータに適用した例について説明する。図２０
は、このパーソナルコンピュータの構成を示す斜視図で
ある。図において、コンピュータ２２００は、キーボー
ド２２０２を備えた本体部２２０４と、表示部として用
いられる電気光学装置１００とを備えている。なお、こ
の電気光学装置１００の背面には、視認性を高めるため
のバックライトが設けられる。

【０１４０】＜その３：携帯電話＞さらに、上記電気光
学装置１００を、携帯電話に適用した例について説明す
る。図２１は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話２３００は、複数の操作ボタ
ン２３０２のほか、受話口２３０４、送話口２３０６と
ともに、上述した電気光学装置１００を備えるものであ
る。なお、この電気光学装置１００の背面にも、視認性
を高めるためのバックライトが設けられる。

【０１４１】なお、電子機器としては、図１８〜図２１
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、実施形態
や応用形態に係る電気光学装置が適用可能なのは言うま
でもない。

【０１４２】

【発明の効果】以上説明したように本発明によれば、回
路特性や、各種の配線抵抗などの不均一性に起因する表
示ムラが抑えられ、また、各サブフィールドにおいて走
査線のすべてを順番に選択する必要がなく、重みの基準
時が到来している走査線のみを選択すれば足りるので、
１サブフィールドにおけるデータの転送レートを低減す
ることが可能となる。また、低消費電力化も可能にな
る。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る電気光学装置の電気
的な構成を示すブロック図である。

【図２】 （ａ）および（ｂ）は、それぞれ同電気光学
装置における画素の構成の一例を示す回路図である。

【図３】 同電気光学装置における走査線駆動回路の構
成を示すブロック図である。

【図４】 同電気光学装置におけるデータ線駆動回路の
構成を示すブロック図である。

【図５】 同電気光学装置において液晶層に印加される
電圧実効値と透過率との関係を示す図である。

【図６】 （ａ）は、同電気光学装置の前提となった第
１の構成において、階調データの各ビットとサブフィー
ルドにわたって液晶層に印加される電圧との関係を示す
図であり、（ｂ）は、同電気光学装置において、階調デ
ータの各ビットとサブフィールドにわたって液晶層に印
加される電圧との関係を示す図である。

【図７】 同電気光学装置のサブフィールドｓｆ２にお
いて、各走査線に供給される走査信号と、その走査線に
位置する画素の液晶層に印加される電圧との関係を示す
図である。

【図８】 同電気光学装置のサブフィールドｓｆ３にお
いて、各走査線に供給される走査信号と、その走査線に
位置する画素の液晶層に印加される電圧との関係を示す
図である。

【図９】 同電気光学装置のサブフィールドｓｆ０、ｓ
ｆ１、ｓｆ４またはｓｆ５において、各走査線に供給さ
れる走査信号と、その走査線に位置する画素の液晶層に
印加される電圧との関係を示す図である。

【図１０】 同電気光学装置の動作を説明するためのタ
イミングチャートである。

【図１１】 同電気光学装置の動作を説明するためのタ
イミングチャートである。

【図１２】 同電気光学装置において対向基板に印加さ
れる電圧、および、画素電極に印加される電圧を、階調
データ毎にサブフィールド単位で示すタイミングチャー
トである。

【図１３】 本発明の応用形態に係る電気光学装置にお
いて対向基板に印加される電圧、および、画素電極に印
加される電圧を、階調データ毎にサブフィールド単位で
示すタイミングチャートである。

【図１４】 本発明に適用可能な画素の構成の一例を示
す回路図である。

【図１５】 本発明に適用可能な画素の構成の一例を示
す回路図である。

【図１６】 本発明の実施形態に係る電気光学装置の構
造を示す斜視図である。

【図１７】 同電気光学装置の構造を示す断面図であ
る。

【図１８】 同電気光学装置を適用した電子機器の電気
的な構成を示すブロック図である。

【図１９】同電気光学装置を適用した電子機器の一例た
るプロジェクタの構成を示す断面図である。

【図２０】 同電気光学装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。

【図２１】 同電気光学装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。

【符号の説明】

１００…電気光学装置 １０２…素子基板 １０４…対向基板 １０５…液晶 １０８…対向電極 １１０…画素 １１２…走査線 １１４…データ線 １１６…ＴＦＴ １１８…画素電極 １３０…走査線駆動回路 １４０…データ線駆動回路 ２００…制御回路 ２１００…プロジェクタ ２２００…パソコン ２３００…携帯電話

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA31 NA46 NA55 NA59 NC22 NC26 NC34 NC49 ND06 ND15 ND39 ND49 5C006 AA01 AA14 AA15 AA22 AC28 AF42 AF44 AF46 AF51 BB16 BB29 BC03 BC06 BC12 BF03 BF04 BF22 BF24 BF27 BF46 EA01 EC11 FA43 FA51 FA56 5C080 AA05 AA06 AA10 BB05 CC03 DD04 DD05 DD22 DD27 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と複数のデータ線との各交
   差に対応して配設された画素の階調を制御する電気光学
   装置の駆動方法であって、 １フィールドを複数のサブフィールドに分割し、 前記画素の階調を指示する階調データの各ビットに、互
   いに異なるサブフィールドを対応させ、 そのうち、特定のビットに対応するサブフィールドにつ
   いては所定の期間に設定する一方、前記特定のビットに
   対応しないサブフィールドについては、それに対応する
   ビットの重みにしたがった期間に設定し、 各サブフィールドにあっては、 当該サブフィールドに対応するビットが前記特定のビッ
   トであれば、第１のモードを選択して、画素の各々を、
   当該サブフィールドのうち、当該ビットの重みに対応す
   る期間だけ、当該ビットの値にしたがってオン状態（ま
   たはオフ状態）とする一方、 当該サブフィールドに対応するビットが特定のビットで
   なければ、第２のモードを選択して、画素の各々を、当
   該サブフィールドにわたって、当該ビットの値にしたが
   ってオン状態（またはオフ状態）とすることを特徴とす
   る電気光学装置の駆動方法。
2. 【請求項２】 前記特定のビットには、少なくとも、前
   記階調データの最下位ビットが含まれることを特徴とす
   る請求項１に記載の電気光学装置の駆動方法。
3. 【請求項３】 前記第１のモードが選択されるサブフィ
   ールドでは、 前記走査線を所定本数毎にブロック化し、当該サブフィ
   ールド内において、前記各ブロックを所定の順番で選択
   するとともに、 選択ブロック内において、当該ブロックに属する走査線
   を順次選択して、選択した走査線に係る画素を、当該ビ
   ットの重みに応じた期間、当該ビットの値にしたがって
   オン状態（またはオフ状態）とした後、 当該ブロックに属する走査線を再び順次選択して、選択
   した走査線に係る画素をオフ状態（またはオン状態）と
   することを特徴とする請求項１に記載の電気光学装置の
   駆動方法。
4. 【請求項４】 複数の走査線と複数のデータ線との各交
   差に対応して配設された画素の階調を制御するために、 １フィールドを複数のサブフィールドに分割し、 前記画素の階調を指示する階調データの各ビットに、互
   いに異なるサブフィールドを対応させ、 そのうち、特定のビットに対応するサブフィールドにつ
   いては所定の期間に設定する一方、前記特定のビットに
   対応しないサブフィールドについては、それに対応する
   ビットの重みにしたがった期間に設定し、 各サブフィールドについて、当該サブフィールドに対応
   するビットが前記特定のビットであれば、第１のモード
   で駆動を行う一方、当該サブフィールドに対応するビッ
   トが特定のビットでなければ、第２のモードで駆動を行
   う電気光学装置の駆動回路であって、 前記第１のモードの場合、前記走査線の各々を、当該サ
   ブフィールドに対応するビットの重みに対応する期間を
   置いて２回、所定の順番で選択する一方、 前記第２のモードの場合、前記走査線の各々を順次選択
   する走査線駆動回路と、 前記第１のモードの場合に、前記走査線駆動回路によっ
   て走査線が選択されたとき、当該走査線に係る画素に対
   して、当該ビットの値に応じたビットデータを、対応す
   るデータ線を介して供給するとともに、再び同じ走査線
   が選択されたとき、当該画素をオフ状態とするビットデ
   ータを供給する一方、 前記第２のモードの場合に、前記走査線駆動回路によっ
   て走査線が選択されたとき、当該走査線に係る画素に対
   して、当該ビットの値に応じたビットデータを、対応す
   るデータ線を介して供給するデータ線駆動回路とを具備
   することを特徴とする電気光学装置の駆動回路。
5. 【請求項５】 複数の走査線と複数のデータ線との各交
   差に対応して配設されるスイッチング素子と、前記スイ
   ッチング素子により印加電圧が制御される画素電極とを
   有する画素を備え、 １フィールドを複数のサブフィールドに分割し、 前記画素の階調を指示する階調データの各ビットに、互
   いに異なるサブフィールドを対応させ、 そのうち、特定のビットに対応するサブフィールドにつ
   いては所定の期間に設定する一方、前記特定のビットに
   対応しないサブフィールドについては、それに対応する
   ビットの重みにしたがった期間に設定し、 各サブフィールドについて、当該サブフィールドに対応
   するビットが前記特定のビットであれば、第１のモード
   で駆動を行う一方、当該サブフィールドに対応するビッ
   トが特定のビットでなければ、第２のモードで駆動を行
   う電気光学装置であって、 前記第１のモードの場合、前記走査線の各々を、当該サ
   ブフィールドに対応するビットの重みに対応する期間を
   置いて２回、所定の順番で選択する一方、 前記第２のモードの場合、前記走査線の各々を順次選択
   する走査線駆動回路と、 前記第１のモードの場合に、前記走査線駆動回路によっ
   て走査線が選択されたとき、当該走査線に係る画素に対
   して、当該ビットの値に応じたビットデータを、対応す
   るデータ線を介して供給するとともに、再び同じ走査線
   が選択されたとき、当該画素をオフ状態とするビットデ
   ータを供給する一方、 前記第２のモードの場合に、前記走査線駆動回路によっ
   て走査線が選択されたとき、当該走査線に係る画素に対
   して、当該ビットの値に応じたビットデータを、対応す
   るデータ線を介して供給するデータ線駆動回路とを具備
   することを特徴とする電気光学装置。
6. 【請求項６】 前記画素電極と電気光学材料を介在して
   対向する対向電極に印加される電圧レベルを所定の期間
   毎に反転させるとともに、この反転に応じて、前記ビッ
   トデータの電圧を、前記対向電極に印加される電圧レベ
   ルを基準として反転させることを特徴とする請求項５に
   記載の電気光学装置。
7. 【請求項７】 前記画素電極と電気光学材料を介して対
   向する対向電極に印加される電圧レベルを一定とすると
   ともに、前記ビットデータの電圧を、前記対向電極に印
   加される電圧レベルを基準として、所定の期間毎に反転
   させることを特徴とする請求項５に記載の電気光学装
   置。
8. 【請求項８】 請求項５乃至７にいずれか記載の電気光
   学装置を備えることを特徴とする電子機器。