JP2012008340A - 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 - Google Patents
液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2012008340A JP2012008340A JP2010144153A JP2010144153A JP2012008340A JP 2012008340 A JP2012008340 A JP 2012008340A JP 2010144153 A JP2010144153 A JP 2010144153A JP 2010144153 A JP2010144153 A JP 2010144153A JP 2012008340 A JP2012008340 A JP 2012008340A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch element
- operation mode
- inverter circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 113
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 190
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 24
- 239000000758 substrate Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 2
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 2
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 2
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】階調を反映した信号電位を保持する保持容量22をDRAMとして利用することで、画素20の構造の簡略化を図る。そして、画素20において、保持容量22の極性反転動作及びリフレッシュ動作を行うためのインバータ回路23の入力端に対して、第4のスイッチングトランジスタ27による反転電位の書き込み後の一定期間、信号線31から第1,第3のスイッチングトランジスタ24,26を通じて電源電位、例えば、接地(GND)電位を与える。これにより、インバータ回路23の入力電位INVinを接地電位に確定し、インバータ回路23に貫通電流が流れないようにする。
【選択図】図4
Description
液晶容量、
一方の電極が前記液晶容量の画素電極に接続された容量素子、
一端が信号線に接続され、当該信号線を介して与えられる、階調を反映した信号電位を前記容量素子に書き込む第1の動作モードではオン状態となり、前記容量素子から保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第2の動作モードではオフ状態となる第1のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第1の動作モード、前記第2の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第2のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第2のスイッチ素子を通じて読み出す第3のスイッチ素子、
入力端が前記第3のスイッチ素子の他端に接続され、前記第2の動作モードにおける前記読み出し期間に前記第2のスイッチ素子及び前記第3のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第2のスイッチ素子を通じて前記容量素子に書き込む第4のスイッチ素子
を含む画素が配置されてなる液晶表示装置において、
前記画素に対して、前記第4のスイッチ素子による反転電位の書き込み後の一定期間、前記信号線から前記第1のスイッチ素子及び前記第3のスイッチ素子を通じて前記インバータ回路の入力端に電源電位を与える駆動を行う
構成を採っている。
1.本発明が適用される液晶表示装置
1−1.システム構成
1−2.パネル断面構造
2.実施形態に係る液晶表示装置の説明
2−1.実施例1(画素毎にインバータ回路を配置する例)
2−2.実施例2(R,G,Bの副画素間で1つのインバータ回路を共有する例)
3.変形例
4.適用例(電子機器)
[1−1.システム構成]
図1は、本発明が適用されるアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。液晶表示装置は、少なくとも一方が透明な2枚の基板(図示せず)が所定の間隔をもって対向して配置され、これら2枚の基板間に液晶が封入されたパネル構造となっている。
図2は、液晶表示パネル(液晶表示装置)の断面構造の一例を示す断面図である。図2に示すように、液晶表示パネル10Aは、所定の間隔をもって対向して設けられた2枚のガラス基板11,12と、これらガラス基板11,12間に封入された液晶層13とを有する構成となっている。
上記構成のアクティブマトリックス型液晶表示装置10において、本実施形態では、メモリを内蔵し、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な画素20の具体的な構成を特徴としている。図3に、本実施形態に係る画素20の回路構成例を示す。
図4は、実施例1に係る画素の回路構成を示す回路図であり、図中、図3と同等部位には同一符号を付して示している。本実施例1に係る画素20は、インバータ回路23を画素毎に1対1の対応関係をもって設ける回路構成例となっている。
本実施例1に係る画素20においては、第1〜第4のスイッチ素子24〜27として、例えば薄膜トランジスタを用いている。以下、第1〜第4のスイッチ素子24〜27を、第1〜第4のスイッチングトランジスタ24〜27と記述することとする。ここでは、第1〜第4のスイッチングトランジスタ24〜27としてNchMOSトランジスタを用いているが、PchMOSトランジスタを用いることも可能である。
続いて、上記構成の実施例1に係る画素20の回路動作について、表示モード別に説明する。
図5は、実施例1に係る画素20のアナログ表示モードの動作説明に供するタイミング波形図である。図5には、(A)信号線31の電位(即ち、階調を反映した信号電位)、(B)制御信号GATE1/GATE2、及び、(C)制御信号SR1/SR2の各波形を示している。
メモリ表示モードでは、階調を反映した信号電位を信号線31から保持容量22に書き込む書き込み動作と、保持容量22の保持電位をリフレッシュするリフレッシュ動作とが行われる。このうち、書き込み動作は、表示内容を変更する場合等に実行される動作である。なお、信号線31から階調を反映した信号電位を保持容量22に書き込む動作については、アナログ表示モードの場合と同じであるので、ここではその説明については省略する。
図9は、実施例2に係る画素の回路構成を示す回路図であり、図中、図4と同等部位には同一符号を付して示している。本実施例2に係る画素20は、カラー表示対応の画素であり、例えば、R,G,Bの3つの副画素20R,20G,20Bにより1つの画素を構成している。そして、1つのインバータ回路23を3つの副画素20R,20G,20Bで共有する構成を採っている。
本実施例2に係る副画素20R,20G,20Bでも、実施例1に係る画素20の場合と同様に、第1〜第4のスイッチ素子である第1〜第4のスイッチングトランジスタ24〜27として、例えば薄膜トランジスタを用いている。
続いて、上記構成の実施例2に係る画素、即ち、副画素20R,20G,20Bの回路動作について、表示モード別に説明する。
図10は、実施例2に係る副画素20R,20G,20Bのアナログ表示モードの動作説明に供するタイミング波形図である。図10には、(A)信号線31の電位、(B)制御信号GATE1、(C)赤色に対応した制御信号GATE2R、(D)緑色に対応した制御信号GATE2G、(E)青色に対応した制御信号GATE2B、及び、(F)制御信号SR1/SR2の各波形を示している。
メモリ表示モードでは、信号線31から階調を反映した信号電位を保持容量22R,22G,22Bに書き込む書き込み動作と、保持容量22R,22G,22Bの保持電位をリフレッシュするリフレッシュ動作とが行われる。このうち、書き込み動作は、表示内容を変更する場合等に実行される動作である。なお、信号線31から階調を反映した信号電位を保持容量22R,22G,22Bに書き込む動作については、アナログ表示モードの場合と同じであるので、ここではその説明を省略する。
上記実施形態では、画素20毎に1対1の対応関係をもってインバータ回路23を設ける例(実施例1)、3つの副画素20R,20G,20Bに対して1つのインバータ回路23を共通に設ける例(実施例2)について説明したが、これらの実施例は一例に過ぎない。例えば、1つのインバータ回路23を4つ以上の画素(副画素)間で共有する構成を採ることも可能である。
図13において、セレクタ部23の回路構成については、実施例2の場合と全く同じである。すなわち、第1のスイッチングトランジスタ231は、一方の主電極(ドレイン電極/ソース電極)が信号線31に接続されている。そして、第1のスイッチングトランジスタ231は、制御信号GATE1による制御の下に、階調を反映した信号電位(Vsig/VXCS)を信号線31から画素20内に書き込む(取り込む)ときに導通状態となる。
以上説明した本発明による液晶表示装置は、電子機器に入力された映像信号、または、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図14〜図18に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
Claims (9)
- 液晶容量、
一方の電極が前記液晶容量の画素電極に接続された容量素子、
一端が信号線に接続され、当該信号線を介して与えられる、階調を反映した信号電位を前記容量素子に書き込む第1の動作モードではオン状態となり、前記容量素子から保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第2の動作モードではオフ状態となる第1のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第1の動作モード、前記第2の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第2のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第2のスイッチ素子を通じて読み出す第3のスイッチ素子、
入力端が前記第3のスイッチ素子の他端に接続され、前記第2の動作モードにおける前記読み出し期間に前記第2のスイッチ素子及び前記第3のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第2のスイッチ素子を通じて前記容量素子に書き込む第4のスイッチ素子
を含む画素が配置されてなる画素アレイ部と、
前記画素に対して、前記第4のスイッチ素子による反転電位の書き込み後の一定期間、前記信号線から前記第1のスイッチ素子及び前記第3のスイッチ素子を通じて前記インバータ回路の入力端に電源電位を与える駆動を行う駆動部と
を備えた液晶表示装置。 - 前記インバータ回路は、CMOSインバータからなる
請求項1に記載の液晶表示装置。 - 前記第3のスイッチ素子は、MOSトランジスタからなり、導通状態から非導通状態に遷移するとき、ゲート−ソース間に存在する寄生容量によるカップリングによって前記インバータ回路の入力電位を下げる
請求項2に記載の液晶表示装置。 - 前記インバータ回路は、画素毎に1つずつ設けられる
請求項1乃至請求項3のいずれか1項に記載の液晶表示装置。 - 前記インバータ回路は、複数の画素に対して1つ共通に設けられる
請求項1乃至請求項3のいずれか1項に記載の液晶表示装置。 - 液晶容量、
一方の電極が前記液晶容量の画素電極に接続された容量素子、
一端が信号線に接続され、当該信号線を介して与えられる、階調を反映した信号電位を前記容量素子に書き込む第1の動作モードではオン状態となり、前記容量素子から保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第2の動作モードではオフ状態となる第1のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第1の動作モード、前記第2の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第2のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第2のスイッチ素子を通じて読み出す第3のスイッチ素子、
CMOSインバータからなり、入力端が前記第3のスイッチ素子の他端に接続され、前記第2の動作モードにおける前記読み出し期間に前記第2のスイッチ素子及び前記第3のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第2のスイッチ素子を通じて前記容量素子に書き込む第4のスイッチ素子
を含む画素が配置されてなる画素アレイ部と、
前記画素に対して、前記第4のスイッチ素子による反転電位の書き込み後の一定期間、前記信号線から前記第1のスイッチ素子及び前記第3のスイッチ素子を通じて前記CMOSインバータの一方のMOSトランジスタを非導通状態にする電位を与える駆動を行う駆動部と
を備えた液晶表示装置。 - 前記インバータ回路の正側の電源電位をVDD、負側の電源電位をVSS、前記CMOSインバータを構成するPchMOSトランジスタの閾値電圧をVthp、NchMOSトランジスタの閾値電圧をVthnとするとき、
前記一方のMOSトランジスタを非導通状態にする電位は、(VDD−Vthp)以上、または、(VSS+Vthn)以下の電位である
請求項6に記載の液晶表示装置。 - 液晶容量、
一方の電極が前記液晶容量の画素電極に接続された容量素子、
一端が信号線に接続され、当該信号線を介して与えられる、階調を反映した信号電位を前記容量素子に書き込む第1の動作モードではオン状態となり、前記容量素子から保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第2の動作モードではオフ状態となる第1のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第1の動作モード、前記第2の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第2のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第2のスイッチ素子を通じて読み出す第3のスイッチ素子、
入力端が前記第3のスイッチ素子の他端に接続され、前記第2の動作モードにおける前記読み出し期間に前記第2のスイッチ素子及び前記第3のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第2のスイッチ素子を通じて前記容量素子に書き込む第4のスイッチ素子
を含む画素が配置されてなり、
前記画素に対して、前記第4のスイッチ素子による反転電位の書き込み後の一定期間、前記信号線から前記第1のスイッチ素子及び前記第3のスイッチ素子を通じて前記インバータ回路の入力端に電源電位を与える駆動を行う
液晶表示装置の駆動方法。 - 液晶容量、
一方の電極が前記液晶容量の画素電極に接続された容量素子、
一端が信号線に接続され、当該信号線を介して与えられる、階調を反映した信号電位を前記容量素子に書き込む第1の動作モードではオン状態となり、前記容量素子から保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第2の動作モードではオフ状態となる第1のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第1の動作モード、前記第2の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第2のスイッチ素子、
一端が前記第1のスイッチ素子の他端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第2のスイッチ素子を通じて読み出す第3のスイッチ素子、
入力端が前記第3のスイッチ素子の他端に接続され、前記第2の動作モードにおける前記読み出し期間に前記第2のスイッチ素子及び前記第3のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第1のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第1の動作モードではオフ状態となり、前記第2の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第2のスイッチ素子を通じて前記容量素子に書き込む第4のスイッチ素子
を含む画素が配置されてなる画素アレイ部と、
前記画素に対して、前記第4のスイッチ素子による反転電位の書き込み後の一定期間、前記信号線から前記第1のスイッチ素子及び前記第3のスイッチ素子を通じて前記インバータ回路の入力端に電源電位を与える駆動を行う駆動部と
を備えた液晶表示装置を有する電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010144153A JP5495974B2 (ja) | 2010-06-24 | 2010-06-24 | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
TW100118363A TWI444981B (zh) | 2010-06-24 | 2011-05-25 | 顯示器件,驅動顯示器件之方法及電子裝置 |
US13/159,625 US8810495B2 (en) | 2010-06-24 | 2011-06-14 | Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device |
CN201110164857.3A CN102298915B (zh) | 2010-06-24 | 2011-06-17 | 显示装置、用于驱动显示装置的方法以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010144153A JP5495974B2 (ja) | 2010-06-24 | 2010-06-24 | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012008340A true JP2012008340A (ja) | 2012-01-12 |
JP5495974B2 JP5495974B2 (ja) | 2014-05-21 |
Family
ID=45538965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010144153A Active JP5495974B2 (ja) | 2010-06-24 | 2010-06-24 | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5495974B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335708B2 (en) | 2017-11-23 | 2022-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of thin film transistors per pixel |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166749A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 |
JP2002297100A (ja) * | 2001-03-29 | 2002-10-09 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
JP2004191574A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法 |
JP2006343609A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2008310860A (ja) * | 2007-06-12 | 2008-12-25 | Kawasaki Microelectronics Kk | 半導体メモリ装置 |
WO2009128283A1 (ja) * | 2008-04-18 | 2009-10-22 | シャープ株式会社 | 表示装置および携帯端末 |
-
2010
- 2010-06-24 JP JP2010144153A patent/JP5495974B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166749A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 |
JP2002297100A (ja) * | 2001-03-29 | 2002-10-09 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
JP2004191574A (ja) * | 2002-12-10 | 2004-07-08 | Seiko Epson Corp | 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法 |
JP2006343609A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2008310860A (ja) * | 2007-06-12 | 2008-12-25 | Kawasaki Microelectronics Kk | 半導体メモリ装置 |
WO2009128283A1 (ja) * | 2008-04-18 | 2009-10-22 | シャープ株式会社 | 表示装置および携帯端末 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335708B2 (en) | 2017-11-23 | 2022-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of thin film transistors per pixel |
US11876098B2 (en) | 2017-11-23 | 2024-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of transistors |
Also Published As
Publication number | Publication date |
---|---|
JP5495974B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8810495B2 (en) | Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device | |
US9417495B2 (en) | Liquid crystal display panel and electronic device | |
US9384712B2 (en) | Liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus | |
US10013932B2 (en) | Liquid crystal display device, driving method of liquid crystal display device and electronic apparatus | |
US8294662B2 (en) | Electro-optical device, scan line driving circuit, and electronic apparatus | |
KR100519468B1 (ko) | 평면표시장치 | |
JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
JP2005018088A (ja) | 液晶表示装置 | |
JP5271383B2 (ja) | 液晶表示パネル及び電子機器 | |
JP5495973B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP5495974B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP4637467B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
JP5386441B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP2002162947A (ja) | 表示装置 | |
JP2009204868A (ja) | 液晶パネル、半導体デバイス、電子機器及び液晶パネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130304 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5495974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |