JP5495973B2

JP5495973B2 - 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器

Info

Publication number: JP5495973B2
Application number: JP2010144151A
Authority: JP
Inventors: 康幸寺西
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2010-06-24
Filing date: 2010-06-24
Publication date: 2014-05-21
Anticipated expiration: 2030-06-24
Also published as: JP2012008338A

Description

本発明は、液晶表示装置、液晶表示装置の駆動方法、及び、電子機器に関し、特に、画像データを記憶するメモリを画素内に持つ液晶表示装置、当該液晶表示装置の駆動方法、及び、当該液晶表示装置を有する電子機器に関する。

液晶表示装置の中には、画像データを記憶するメモリを画素内に持つものがある。メモリを画素に内蔵する液晶表示装置では、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。ここで、アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。また、メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

メモリ表示モードの場合、メモリに保持されている情報を用いるため、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む。

アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な液晶表示装置としては、従来、画素に内蔵するメモリにＳＲＡＭ(Static Random Access Memory)を用いた液晶表示装置が知られている（例えば、特許文献１参照）。

図２１に、画素内のメモリにＳＲＡＭを用いた従来例に係る液晶表示装置の画素回路の一例を示す。本従来例に係る液晶表示装置における画素９０は、液晶容量９１、保持容量９２、ＳＲＡＭ９３、及び、５つのスイッチングトランジスタ９４〜９８を有する構成となっている。画素９０には、階調を反映した信号電位Ｖ_sig、または、コモン電位Ｖ_COMとは異なる電位Ｖ_XCSが信号線９９を介して選択的に与えられる。

液晶容量９１は、画素電極と当該画素電極に対向して形成される対向電極との間に液晶を封入したときに、画素電極-対向電極間で発生する容量を意味する。液晶容量９１の対向電極には、コモン電位Ｖ_COMが全画素共通に与えられる。液晶容量９１の画素電極は、保持容量９２の一方の電極と電気的に共通に接続されている。保持容量９２は、階調を反映した信号電位Ｖ_sigを保持する。保持容量９２の他方の電極には、コモン電位Ｖ_COMとほぼ同電位のＣＳ電位Ｖ_CSが与えられる。

ＳＲＡＭ９３は、正側の電源電位Ｖ_RAMと負側の電源電位Ｖ_SSとの間に設けられた２つのＣＭＯＳインバータからなり、これら２つのＣＭＯＳインバータの一方の入力端と他方の出力端とが共通に接続され、他方の入力端と一方の出力端とが共通に接続された構成となっている。

ＳＲＡＭ９３を構成する２つのＣＭＯＳインバータのうち、一方のＣＭＯＳインバータは、電源電位Ｖ_RAMと電源電位Ｖ_SSとの間に直列に接続され、ゲート電極が共通に接続されたＰｃｈＭＯＳトランジスタ９３１とＮｃｈＭＯＳトランジスタ９３２とから構成されている。他方のＣＭＯＳインバータは、電源電位Ｖ_RAMと電源電位Ｖ_SSとの間に直列に接続され、ゲート電極が共通に接続されたＰｃｈＭＯＳトランジスタ９３３とＮｃｈＭＯＳトランジスタ９３４とから構成されている。

５つのスイッチングトランジスタ９４〜９８は、例えば、薄膜トランジスタ(Thin Film Transistor)からなる。スイッチングトランジスタ９４，９５は、制御信号Ｃ_TL1によって導通/非導通の制御が行われる。具体的には、スイッチングトランジスタ９４，９５は、階調を反映した信号電位Ｖ_sigを保持容量５２に書き込む際にアクティブ（高電位）状態になる制御信号Ｃ_TL1に応答して導通状態になる。

スイッチングトランジスタ９６は、アナログ表示モードの場合に階調を反映した信号電位Ｖ_sigを書き込むときに、または、メモリ表示モードの場合にコモン電位Ｖ_COMとは異なる電位Ｖ_XCSを書き込むときに導通状態になる。一方、スイッチングトランジスタ９７は、メモリ表示モードにおいて、液晶容量９１の対向電極に与えられるコモン電位Ｖ_COMとほぼ同電位のＣＳ電位Ｖ_CSを保持容量９２に書き込む際に導通状態になる。

スイッチングトランジスタ９６，９７の導通/非導通の制御には、ＳＲＡＭ９３の保持電位が用いられる。そして、この回路例の場合、スイッチングトランジスタ９６が導通状態のときにスイッチングトランジスタ９７が非導通状態となり、スイッチングトランジスタ９６が非導通状態のときにスイッチングトランジスタ９７が導通状態となる。

スイッチングトランジスタ９８は、ＳＲＡＭ９３に対する制御電位の書き込みの際にアクティブ（高電位）状態になる制御信号Ｃ_TL2によって導通制御が行われる。具体的には、スイッチングトランジスタ９８は、ＳＲＡＭ９３に対して、アナログ表示モードの場合に信号電位Ｖ_sigを書き込むときに、または、メモリ表示モードの場合に電位Ｖ_XCSを書き込むとき場合にアクティブ状態になる制御信号Ｃ_TL2に応答して導通状態になる。

尚、ここでは、ＳＲＡＭ９３を画素９０毎に１対１の対応関係をもって設ける画素回路例を示したが、１つのＳＲＡＭ９３を複数の画素９０に対して共通に設ける（共有する）構成を採ることも可能である。

一例として、図２２に示すように、カラー表示対応の液晶表示装置において、１つの画素９０を構成する例えばＲ（赤色），Ｇ（緑色），Ｂ（青色）の副画素９０_R，９０_G，９０_Bに対して、１つのＳＲＡＭ９３を共通に設けるようにすることも可能である。図２２において、副画素９０_R，９０_G，９０_Bの各保持容量９２_R，９２_G，９２_Bについては図示しているが、副画素９０_R，９０_G，９０_Bの各液晶容量９１については、図面の簡略化のために図示を省略している。

１つのＳＲＡＭ５３を副画素９０_R，９０_G，９０_Bで共有する構成を採る場合、スイッチングトランジスタ９４（９４_R，９４_G，９４_B）については、副画素９０_R，９０_G，９０_B毎に配されることになる。そして、これらスイッチングトランジスタ９４_R，９４_G，９４_Bは、各色に対応した制御信号Ｃ_TL1（Ｒ），Ｃ_TL1（Ｇ），Ｃ_TL1（Ｂ）によって時分割にて導通／非導通の制御が行われる。

特開２００９−９８２３４号公報

上述したように、画素内のメモリにＳＲＡＭ９３を用いた画素構成を採ると、ＳＲＡＭ９３の構造が複雑であり、画素９０内においてＳＲＡＭ９３が大きな面積を占めるため、画素９０の微細化を図る上で妨げとなる。

一般的に、ＳＲＡＭに比べて、ＤＲＡＭ(Dynamic Random Access Memory)の方が、構造が簡単であることが知られている。しかし、ＤＲＡＭは、データ保持のためにメモリをリフレッシュする必要があるため、ＳＲＡＭに比べて消費電力が大きい。

そこで、本発明は、信号電位を保持する容量素子をＤＲＡＭとして利用し、画素構造の簡略化を図るに当たり、消費電力の低減及びＤＲＡＭの動作マージンの改善を可能にした液晶表示装置、液晶表示装置の駆動方法、及び、電子機器を提供することを目的とする。

上記の目的を達成するために、本発明は、
液晶容量、
一方の電極が前記液晶容量の画素電極に接続され、信号線を介して与えられる、階調を反映した信号電位を保持するＤＲＡＭとして用いられる容量素子、
一端が前記信号線に接続され、前記信号電位を前記容量素子に書き込む第１の動作モードではオン状態となり、前記容量素子に保持されている保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第２の動作モードではオフ状態となる第１のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第１の動作モード、前記第２の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第２のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第２のスイッチ素子を通じて読み出す第３のスイッチ素子、
入力端が前記第３のスイッチ素子の他端に接続され、前記第２の動作モードにおける前記読み出し期間に前記第２のスイッチ素子及び前記第３のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第２のスイッチ素子を通じて前記容量素子に書き込む第４のスイッチ素子
を含む画素が配置されてなり、
前記インバータ回路は、ＣＭＯＳインバータからなり、前記インバータ回路の入力容量は、前記容量素子との容量比が１：１０程度になるように、前記ＣＭＯＳインバータのＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタのチャネル長及びチャネル幅によって設定される液晶表示装置において、
前記画素に対して、前記第２の動作モードの前記読み出し期間に入る前に、前記インバータ回路の入力電位を当該インバータ回路の動作電源電圧範囲の中間電位に設定する駆動を行う
構成を採っている。

上記構成の液晶表示装置において、第１の動作モードでは、第３のスイッチ素子及び第４のスイッチ素子がオフ状態にある。従って、第１のスイッチ素子及び第２のスイッチ素子がオン状態になることで、これら第１，第２のスイッチ素子を通じて信号線から、階調を反映した信号電位（アナログ電位または２値電位）が容量素子に書き込まれる。一方、第２の動作モードでは、容量素子の保持電位をインバータ回路の入力端に読み出し、当該インバータ回路で極性反転（論理反転）した後、容量素子に再度書き込む動作（再書き込み動作）が行われる。

この第２の動作モードにおいて、容量素子からの保持電位の読み出し期間に入る前に、インバータ回路の入力端に対して当該インバータ回路の動作電源電圧範囲の中間電位を与える動作が行われる。そして、第１のスイッチ素子のオフ状態において、第２のスイッチ素子及び第３のスイッチ素子がオン状態になる一方、第４のスイッチ素子がオフ状態を維持する。このとき、容量素子の保持電位が第２のスイッチ素子及び第３のスイッチ素子を通じて読み出され、インバータ回路の入力端に与えられる。

ここで、インバータ回路の入力端は、入力電位を保持できるように容量（入力容量）をもっている。そして、容量素子からの保持電位の読み出し期間に入る前に、インバータ回路の入力端に上記中間電位を与えない場合は、容量素子の保持電位をインバータ回路の入力端に印加する際に、容量素子とインバータ回路の入力容量との間で容量分配が生ずる。すなわち、印加する保持電位とその印加前のインバータ回路の入力電位との間の電位差が大きいと、容量素子の保持電位をインバータ回路の入力端に印加する際に容量分配が生ずる。この容量分配により、インバータ回路の入力電位が、容量素子とインバータ回路の入力容量との容量比に応じた電位だけ低下するため、インバータ回路の動作マージンが小さくなる。

これに対して、容量素子からの保持電位の読み出し期間に入る前に、インバータ回路の入力電位を上記中間電位に設定することで、印加する保持電位とその印加前のインバータ回路の入力電位との間の電位差が、当該入力電位を中間電位に設定しない場合よりも小さくなる。これにより、容量素子の保持電位をインバータ回路の入力端に印加する際に、容量分配によって低下するインバータ回路の入力電位の低下分が、中間電位を与えない場合よりも小さくなる。

インバータ回路は、入力端に容量素子の保持電位が与えられると、当該保持電位の極性を反転する。その後、第３のスイッチ素子がオフ状態となり、第４のスイッチ素子がオン状態になる。そして、第４のスイッチ素子は、インバータ回路の出力電位、即ち、上記保持電位の反転電位を第２のスイッチ素子を通じて容量素子に再度書き込む動作（再書き込み動作）を行う。

この第２の動作モードにおける一連の動作、即ち、容量素子から保持電位を読み出す読み出し動作、及び、当該保持電位の極性を反転した反転電位を容量素子に再度書き込む再書き込み動作により、所謂、リフレッシュ動作が実行される。このリフレッシュ動作は、第１のスイッチ素子の作用によって、画素を信号線から切り離した状態で行われる。従って、リフレッシュ動作時に、大きな負荷容量を有する信号線に対する充放電が行われることはない。また、リフレッシュ動作の際に、インバータ回路の作用により、第２の動作モードの繰り返し周期で、容量素子に保持される電位の極性の反転動作が繰り返される。

本発明によれば、画素内の信号電位を保持する容量素子をＤＲＡＭとして利用し、画素構造の簡略化を図るに当たり、リフレッシュ動作時に大きな負荷容量を有する信号線の充放電が不要であるため、リフレッシュ動作に伴う消費電力を低く抑えることができる。更に、容量素子から保持電位を読み出す前に、インバータ回路の入力電位を中間電位に設定することで、容量分配による電位低下を抑えることができるため、中間電位に設定しない場合に比べてインバータ回路、ひいてはＤＲＡＭの動作マージンを改善（拡大）できる。

本発明が適用されるアクティブマトリクス型の液晶表示装置の構成の概略を示すシステム構成図である。液晶表示パネル（液晶表示装置）の断面構造の一例を示す断面図である。本発明の一実施形態に係る画素の回路構成例を示す回路図である。画素構成例１に係る画素回路を示す回路図である。画素構成例１に係る画素回路のアナログ表示モードの動作説明に供するタイミング波形図である。アナログ表示モードにおいて、階調を反映した信号電位を信号線から書き込む際の画素内の状態を示す回路図である。画素構成例１に係る画素回路のメモリ表示モードにおけるリフレッシュ動作の動作説明に供するタイミング波形図である。画素構成例２に係る画素回路を示す回路図である。画素構成例２に係る画素回路のアナログ表示モードの動作説明に供するタイミング波形図である。画素構成例２に係る画素回路のメモリ表示モードにおけるリフレッシュ動作の動作説明に供するタイミング波形図である。インバータ回路の入力端に中間電位を与えるための実施例１に係る駆動方法の動作説明に供するタイミング波形図である。インバータ回路の入力端に中間電位を与えるための実施例２に係る駆動方法の動作説明に供するタイミング波形図である。実施例１の場合のインバータ回路についての説明図である。実施例２の場合のインバータ回路についての説明図である。例として実施例２において、インバータ回路としてラッチ回路を用いた場合の回路図である。本発明が適用されるテレビジョンセットの外観を示す斜視図である。本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本発明が適用されるビデオカメラの外観を示す斜視図である。本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。画素内のメモリにＳＲＡＭを用いた従来例に係る液晶表示装置の画素回路の一例を示す回路図である。１つのＳＲＡＭをＲ，Ｇ，Ｂの副画素に対して共通に設けた従来例に係る液晶表示装置の画素回路の一例を示す回路図である。

以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される液晶表示装置
１−１．システム構成
１−２．パネル断面構造
２．実施形態に係る液晶表示装置の説明
２−１．画素構成例１（画素毎にインバータ回路を配置する例）
２−２．画素構成例２（３つの副画素間で１つのインバータ回路を共有する例）
２−３．実施例１（インバータ回路の入力端に中間電位を与える例）
２−４．実施例２（インバータ回路の入出力端間を電気的に接続する例）
３．変形例
４．適用例（電子機器）

＜１．本発明が適用される液晶表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が所定の間隔をもって対向して配置され、これら２枚の基板間に液晶が封入されたパネル構造となっている。

本適用例に係る液晶表示装置１０は、液晶容量を含む複数の画素２０と、当該画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。当該駆動部は、信号線駆動部４０、制御線駆動部５０及び駆動タイミング発生部６０などからなり、例えば、画素アレイ部３０と同じ基板（液晶表示パネル１１_A）上に集積され、画素アレイ部３０の各画素２０を駆動する。

ここで、液晶表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の液晶表示装置では、１つの画素は、赤色（Ｒ）光の副画素、緑色（Ｇ）光の副画素、青色（Ｂ）光の副画素の３つの副画素から構成される。

但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光の副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光の少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

本適用例に係る液晶表示装置１０は、画素２０にメモリを内蔵し、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な構成となっている。前にも述べたように、アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。また、メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

メモリ表示モードの場合、メモリに保持されている情報を用いるため、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む利点がある。

図１において、画素アレイ部３０のｍ行ｎ列の画素配列に対して、列方向に沿って信号線３１₁〜３１_n（以下、単に「信号線３１」と記述する場合もある）が画素列毎に配線されている。また、行方向に沿って制御線３２₁〜３２_m（以下、単に「制御線３２」と記述する場合もある）が画素行毎に配線されている。ここで、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言い、行方向とは画素行の画素の配列方向（即ち、水平方向）を言う。

信号線３１₁〜３１_nの各一端は、信号線駆動部４０の列に対応した各出力端に接続されている。信号線駆動部４０は、任意の階調を反映した信号電位（アナログ表示モードではアナログ電位Ｖ_sig、メモリ表示モードでは２値電位Ｖ_XCS）を、対応する信号線３１に対して出力するように動作する。また、信号線駆動部４０は、例えばメモリ表示モードの場合でも、画素２０内に保持する信号電位の論理レベルを入れ替える場合、必要な階調を反映した信号電位を対応する信号線３１に対して出力するように動作する。

図１では、制御線３２₁〜３２_mについて、１本の配線として示しているが、１本に限られるものではない。実際には、制御線３２₁〜３２_mは複数本の配線からなる。この制御線３２₁〜３２_mの各一端は、制御線駆動部５０の行に対応した各出力端に接続されている。制御線駆動部５０は、例えばアナログ表示モードの場合、信号線駆動部４０から信号線３１₁〜３１_nに出力された、階調を反映した信号電位の画素２０に対する書き込み動作の制御を行う。

ここで、本適用例に係る液晶表示装置１０は、画素２０に内蔵するメモリとしてＤＲＡＭを用いる。ＤＲＡＭは、ＳＲＡＭに比べて構造が簡単であることが知られている。しかし、ＤＲＡＭは、データ保持のためにメモリをリフレッシュする必要がある。そこで、制御線駆動部５０は、画素２０内に保持する信号電位のリフレッシュ動作と再書き込み動作のための制御を行う（その詳細については後述する）。

駆動タイミング発生部（ＴＧ；タイミングジェネレータ）６０は、信号線駆動部４０及び制御線駆動部５０に対して、これら駆動部４０，５０を駆動するための各種の駆動パルス（タイミング信号）を供給する。

［１−２．パネル断面構造］
図２は、液晶表示パネル（液晶表示装置）の断面構造の一例を示す断面図である。図２に示すように、液晶表示パネル１０_Aは、所定の間隔をもって対向して設けられた２枚のガラス基板１１，１２と、これらガラス基板１１，１２間に封入された液晶層１３とを有する構成となっている。

一方のガラス基板１１の外側表面には偏光板１４が設けられ、内側表面には配向膜１５が設けられている。他方のガラス基板１２についても同様に、外側表面には偏光板１６が設けられ、内側表面には配向膜１７が設けられている。配向膜１５，１７は、液晶層１３の液晶分子群を一定方向に配列させるための膜である。この配向膜１５，１７としは、一般的に、ポリイミド膜が使用される。

また、他方のガラス基板１２には、画素電極１８及び対向電極１９が透明導電膜によって形成されている。本構造例の場合、画素電極１８は、櫛歯状に加工された例えば５本の電極枝１８_Aを有し、これら電極枝１８_Aの両端を連結部（図示せず）で連結した構造となっている。一方、対向電極１９は、電極枝１８_Aよりも下側（ガラス基板１２側）に画素アレイ部３０の領域の全体を覆うように形成されている。

この櫛歯状の画素電極１８及び対向電極１９による電極構造により、電極枝１８_Aと対向電極１９との間には、図２に破線で示すように、放射線状の電界が発生する。これにより、画素電極１８の上面側の領域に対しても、電界の影響を与えることができる。このため、画素アレイ部３０の領域全体に亘って、液晶層１３の液晶分子群を所望の配向方向に向けることができる。

＜２．実施形態に係る液晶表示装置の説明＞
上記構成のアクティブマトリックス型液晶表示装置１０において、本実施形態では、メモリを内蔵し、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な画素２０の具体的な構成を特徴としている。図３に、本実施形態に係る画素２０の回路構成例を示す。

図３に示すように、本実施形態に係る画素２０は、液晶容量２１、容量素子２２、インバータ回路２３、及び、第１〜第４のスイッチ素子２４〜２７を有し、容量素子２２をＤＲＡＭとして利用する構成となっている。一般的に、ＤＲＡＭはＳＲＡＭに比べて構造が簡単であることが知られている。従って、内蔵するメモリとしてＤＲＡＭを用いることにより、画素構造の簡略化を図ることができるため、画素２０の微細化を図る上でＳＲＡＭを用いる場合よりも有利となる。

液晶容量２１は、画素電極（図２の画素電極１８に相当）と当該画素電極に対向して形成される対向電極（図２の対向電極１９に相当）との間で画素単位で発生する容量を意味する。液晶容量２１の対向電極には、コモン電位Ｖ_COMが全画素共通に与えられる。液晶容量２１の画素電極は、容量素子２２の一方の電極と電気的に共通に接続されている。

容量素子２２は、信号線３１（３１₁〜３１_n）から後述する書き込み動作によって書き込まれる、階調を反映した信号電位（アナログ電位Ｖ_sigまたは２値電位Ｖ_XCS）を保持する。以降、容量素子２２を保持容量２２と記述することとする。保持容量２２の他方の電極には、当該保持容量２２が保持する信号電位の基準となる電位（以下、「ＣＳ電位」と記述する）Ｖ_CSが与えられる。ＣＳ電位Ｖ_CSは、コモン電位Ｖ_COMとほぼ同電位に設定される。保持容量２２は、メモリ表示モードではＤＲＡＭとして用いられる。

第１のスイッチ素子２４は、一端が信号線３１に接続され、当該信号線３１を介して与えられる、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２に書き込む第１の動作モードでオン（閉）状態となる。すなわち、第１のスイッチ素子２４は、第１の動作モードでオン状態となることによって信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込む（取り込む）。

第１のスイッチ素子２４は、保持容量２２に保持されている電位（以下、「保持電位」と記述する）を読み出した後、当該保持電位の極性をインバータ回路２３で反転し、その反転電位を保持容量２２に再度書き込む第２の動作モードではオフ（開）状態になる。第１のスイッチ素子２４のオン／オフ制御は、制御信号ＧＡＴＥ₁によって行われる。

第２のスイッチ素子２５は、一端が第１のスイッチ素子２４の他端に接続され、他端が保持容量２２の一方の電極及び液晶容量２１の画素電極に接続されている。そして、第２のスイッチ素子２５は、第１の動作モード、第２の動作モードにおける保持容量２２からの保持電位の読み出し期間、及び、保持容量２２への反転電位の再書き込み期間にオン（閉）状態となり、それ以外の期間ではオフ（開）状態になる。第２のスイッチ素子２５のオン／オフ制御は、制御信号ＧＡＴＥ₂によって行われる。

第３のスイッチ素子２６は、一端が第１のスイッチ素子２４の他端（第２のスイッチ素子２５の一端）に接続され、第１の動作モードではオフ（開）状態となる。また、第３のスイッチ素子２６は、第２の動作モードにおける読み出し期間にオン（閉）状態となることで、保持容量２２から保持電位を第２のスイッチ素子２５を通じて読み出し、インバータ回路２３の入力端に与える。第３のスイッチ素子２６のオン／オフ制御は、制御信号ＳＲ₁によって行われる。

インバータ回路２３は、入力端が第３のスイッチ素子２６の他端に接続され、第２の動作モードにおける読み出し期間に第２，第３のスイッチ素子２５，２６を通じて保持容量２２から読み出された保持電位の極性を反転する、即ち、論理を反転する。

第４のスイッチ素子２７は、一端が第１のスイッチ素子２４の他端（第２のスイッチ素子２５の一端）に接続され、他端がインバータ回路２３の出力端に接続され、第１の動作モードではオフ（開）状態となる。また、第４のスイッチ素子２７は、第２の動作モードにおける再書き込み期間にオン（閉）状態となってインバータ回路２３で極性反転された反転電位を第２のスイッチ素子２５を通じて保持容量２２に書き込む（再書き込み）。第４のスイッチ素子２７のオン／オフ制御は、制御信号ＳＲ₂によって行われる。

スイッチ素子２４〜２７のオン／オフ制御を行うための制御信号ＧＡＴＥ₁、制御信号ＧＡＴＥ₂、制御信号ＳＲ₁、及び、制御信号ＳＲ₂は、図１の駆動タイミング発生部６０によるタイミング制御の下に、制御線駆動部５０から適宜出力される。

上記構成の本実施形態に係る液晶表示装置１０において、第１の動作モードでは、第３のスイッチ素子２６及び第４のスイッチ素子２７がオフ状態にある。従って、第１のスイッチ素子２４及び第２のスイッチ素子２５がオン状態になることで、これら第１，第２のスイッチ素子２４，２５を通じて信号線３１から、階調を反映した信号電位（アナログ電位Ｖ_sigまたは２値電位Ｖ_XCS）が保持容量２２に書き込まれる。すなわち、第１の動作モードは、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を信号線３１から保持容量２２に書き込む動作を行う動作モードである。

一方、第２の動作モードでは、第１のスイッチ素子２４がオフ状態になる。この状態において、第２のスイッチ素子２５及び第３のスイッチ素子２６がオン状態になる一方、第４のスイッチ素子２７がオフ状態を維持する。このとき、保持容量２２の保持電位が第２のスイッチ素子２５及び第３のスイッチ素子２６を通じて読み出され、インバータ回路２３の入力端に与えられる。

インバータ回路２３は、保持容量２２の保持電位の極性を反転し、その反転電位を出力する。その後、第３のスイッチ素子２６がオフ状態となり、第４のスイッチ素子２７がオン状態になる。そして、第４のスイッチ素子２７は、インバータ回路２３の反転電位を第２のスイッチ素子２５を通じて保持容量２２に書き込む（再書き込み動作）。すなわち、第２の動作モードは、保持容量２２の保持電位を読み出し、インバータ回路２３で極性反転（論理反転）して保持容量２２に再度書き込む動作を行う動作モードである。

この第２の動作モードにおける一連の動作、即ち、保持容量２２から保持電位を読み出す読み出し動作、及び、当該保持電位の極性を反転した反転電位を保持容量２２に再度書き込む再書き込み動作により、所謂、リフレッシュ動作が実行される。このリフレッシュ動作は、第１のスイッチ素子２４の作用によって、画素２０を信号線３１から切り離した状態で行われる。従って、リフレッシュ動作時に、大きな負荷容量を有する信号線３１に対する充放電が行われることはない。

すなわち、上記の画素構成によれば、リフレッシュ動作時に大きな負荷容量を有する信号線３１の充放電が不要であるため、リフレッシュ動作に伴う消費電力を低く抑えることができる。また、リフレッシュ動作の際に、インバータ回路２３の作用により、第２の動作モードの繰り返し周期（例えば、１フレーム周期）で、保持容量２２に保持される電位の極性の反転動作が繰り返される。その結果、１フレーム周期で液晶に対する印加電圧の極性が反転駆動される液晶表示装置において、メモリ表示モードでは、画素電極と対向電極との間の電位関係を適切な状態に維持し続けることができる。

上述したように、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持する保持容量２２をＤＲＡＭとして利用し、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な液晶表示装置１０において、本実施形態では次の構成を採ることを主な特徴としている。

具体的には、第２の動作モードにおいて、保持容量２２から保持電位を読み出す読み出し期間に入る前に、画素２０に対して、インバータ回路２３の入力電位を、当該インバータ回路２３の動作電源電圧範囲の中間電位に設定する構成を採る。ここで、インバータ回路２３の動作電源電圧範囲とは、インバータ回路２３の動作電源である、正側の電源電位Ｖ_DDと負側の電源電位Ｖ_SSとの間の電圧範囲を言う。

そして、インバータ回路２３の動作電源電圧範囲の中間電位は、（Ｖ_DD−Ｖ_SS）／２で与えられる電位である。ここで言う「中間電位」の概念には、（Ｖ_DD−Ｖ_SS）／２で与えられる電位と厳密に一致する場合の他、実施例２で後述するインバータ回路の動作点となる電圧も含まれるし、種々の要因に起因する、例えば±０．３Ｖ程度の若干のばらつきの存在も勿論含まれるものとする。

インバータ回路２３は、第３のスイッチ素子２６がオフ状態となると、入力端がフローティング状態となる。従って、入力電位を一定期間に亘って保持するためにも、また、リーク電流等による入力電位の低下を抑えるためにも、インバータ回路２３の入力容量をある程度大きく設定しておく必要がある。インバータ回路２３の入力段が例えばＣＭＯＳインバータからなる場合、当該ＣＭＯＳインバータを構成するＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタのチャネル幅Ｗ、チャネル長Ｌ、単位面積当たりのゲート容量Ｃ_ox等によって入力容量が決まる。

そして、インバータ回路２３の入力容量は、保持容量２２との容量比が１：１０程度になるように、ＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタのチャネル幅Ｗ、チャネル長Ｌ、単位面積当たりのゲート容量Ｃ_ox等によって決定される。インバータ回路２３の入力容量と保持容量２２との容量比については、厳密に１：１０である場合の他、素子のばらつき等の種々の要因に起因して、１：１０から多少前後する若干のばらつきの存在も含まれるものとする。

ここで、保持容量２２からの保持電位の読み出し期間に入る前に、インバータ回路２３の入力端に上記中間電位を与えない場合について考える。この場合は、保持容量２２の保持電位をインバータ回路２３の入力端に印加する際に、保持容量２２とインバータ回路２３の入力容量との間で容量分配が生ずる。

具体的には、印加する保持電位とその印加前のインバータ回路２３の入力電位との間の電位差が大きいと、保持容量２２の保持電位をインバータ回路２３の入力端に印加する際に容量分配が生ずる。この容量分配により、インバータ回路２３の入力電位が、保持容量２２とインバータ回路２３の入力容量との容量比に応じた電位だけ低下するため、インバータ回路２３の動作マージンが小さくなる。

これに対して、保持容量２２からの保持電位の読み出し期間に入る前に、インバータ回路２３の入力電位を上記中間電位に設定することで、印加する保持電位とその印加前のインバータ回路２３の入力電位との間の電位差が、中間電位に設定しない場合よりも小さくなる。これにより、保持容量２２の保持電位をインバータ回路２３の入力端に印加する際に、容量分配によるインバータ回路２３の入力電位の低下分を、中間電位を与えない場合よりも小さく抑えることができる。その結果、中間電位を与えない場合に比べてインバータ回路２３、ひいてはＤＲＡＭの動作マージンを改善（拡大）できる。

上述したように、本実施形態に係る画素２０によれば、保持容量２２をＤＲＡＭとして利用し、画素構造の簡略化を図るに当たり、リフレッシュ動作時に大きな負荷容量を有する信号線３１の充放電が不要となる。従って、リフレッシュ動作に伴う消費電力を低く抑えることができる。

また、第２の動作モードにおいて、保持容量２２から保持電位を読み出す前に、インバータ回路２３の入力端に、インバータ回路２３の動作電源電圧範囲の中間電位を与えることで、容量分配によるインバータ回路２３の入力電位の電位低下を抑えることができる。従って、中間電位を与えない場合に比べて、インバータ回路２３の動作マージン、ひいてはＤＲＡＭの動作マージンを改善できる。

尚、インバータ回路２３については、画素２０毎に１対１の対応関係をもって設ける構成（画素構成例１）を採ることも可能であるし、１つのインバータ回路２３を複数の画素２０に対して共通に設ける（共有する）構成（画素構成例２）を採ることも可能である。以下に、画素構成例１，２について具体的に説明する。

［２−１．画素構成例１］
図４は、画素構成例１に係る画素回路を示す回路図であり、図中、図３と同等部位には同一符号を付して示している。画素構成例１に係る画素回路は、インバータ回路２３を画素２０毎に１対１の対応関係をもって設ける回路構成例となっている。

（回路構成）
画素構成例１に係る画素回路では、第１〜第４のスイッチ素子２４〜２７として、例えば薄膜トランジスタを用いている。以下、第１〜第４のスイッチ素子２４〜２７を、第１〜第４のスイッチングトランジスタ２４〜２７と記述することとする。ここでは、第１〜第４のスイッチングトランジスタ２４〜２７としてＮｃｈＭＯＳトランジスタを用いているが、ＰｃｈＭＯＳトランジスタを用いることも可能である。

第１〜第４のスイッチングトランジスタ２４〜２７は、各ゲート電極に与えられる制御信号ＧＡＴＥ₁、制御信号ＧＡＴＥ₂、制御信号ＳＲ₁、及び、制御信号ＳＲ₂によって導通／非導通の制御が行われる。これら制御信号ＧＡＴＥ₁、制御信号ＧＡＴＥ₂、制御信号ＳＲ₁、及び、制御信号ＳＲ₂は、図１の駆動タイミング発生部６０によるタイミング制御の下に、制御線駆動部５０から適宜出力される。

第１のスイッチングトランジスタ２４は、一方の主電極（ドレイン電極／ソース電極）が信号線３１に接続されている。そして、第１のスイッチングトランジスタ２４は、制御信号ＧＡＴＥ₁による制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を信号線３１から画素２０内に書き込む（取り込む）ときに導通状態となる。

第２のスイッチングトランジスタ２５は、一方の主電極が液晶容量２１の画素電極及び保持容量２２の一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２４の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２５は、制御信号ＧＡＴＥ₂による制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を信号線３１から保持容量２２に書き込むときに導通状態となる。

第３のスイッチングトランジスタ２６は、一方の主電極が第１のスイッチングトランジスタ２４の他方の主電極（第２のスイッチングトランジスタ２５の他方の主電極）に接続され、他方の主電極がインバータ回路２３の入力端に接続されている。そして、第３のスイッチングトランジスタ２６は、制御信号ＳＲ₁による制御の下に、信号線３１から階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込むときに非導通状態となる。

第３のスイッチングトランジスタ２６は更に、制御信号ＳＲ₁による制御の下に、メモリ表示モードにおけるリフレッシュ動作の実行時に、各フレームの終了直前の一定期間において導通状態となる。因みに、第３のスイッチングトランジスタ２６が導通状態にあるときに、ＤＲＡＭとして機能する保持容量２２の保持電位が、第２のスイッチングトランジスタ２５及び第３のスイッチングトランジスタ２６を通してインバータ回路２３の入力端に読み出される。

第４のスイッチングトランジスタ２７は、一方の主電極が第１のスイッチングトランジスタ２４の他方の主電極（第２のスイッチングトランジスタ２５の他方の主電極）に接続され、他方の主電極がインバータ回路２３の出力端に接続されている。そして、第４のスイッチングトランジスタ２７は、制御信号ＳＲ₂による制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を信号線３１から画素２０内に書き込むときに非導通状態となる。

第４のスイッチングトランジスタ２７は更に、制御信号ＳＲ₂による制御の下に、メモリ表示モードにおけるリフレッシュ動作の実行時に、各フレームの開始直後の一定期間において導通状態となる。因みに、第４のスイッチングトランジスタ２７が導通状態にあるときに、インバータ回路２３で極性が反転（論理が反転）された、階調を反映した信号電位が、第４のスイッチングトランジスタ２７及び第２のスイッチングトランジスタ２５を通して保持容量２２に書き込まれる。

インバータ回路２３は、例えば、ＣＭＯＳインバータによって構成されている。具体的には、インバータ回路２３は、電源電位Ｖ_DDの電源ラインと電源電位Ｖ_SSの電源ラインとの間に直列に接続されたＰｃｈＭＯＳトランジスタ２３１及びＮｃｈＭＯＳトランジスタ２３２によって構成されている。

ＰｃｈＭＯＳトランジスタ２３１及びＮｃｈＭＯＳトランジスタ２３２の各ゲート電極は共通に接続されてインバータ回路２３の入力端となっている。この入力端は、第３のスイッチングトランジスタ２６の他方の主電極に接続されている。また、ＰｃｈＭＯＳトランジスタ２３１及びＮｃｈＭＯＳトランジスタ２３２の各ドレイン電極は共通に接続されてインバータ回路２３の出力端となっている。この出力端は、第４のスイッチングトランジスタ２７の他方の主電極に接続されている。

（回路動作）
次に、上記構成の画素構成例１に係る画素回路の回路動作について、表示モード別に説明する。

（１）アナログ表示モード
図５は、画素構成例１に係る画素回路のアナログ表示モードの動作説明に供するタイミング波形図である。図５には、（Ａ）信号線３１の電位（即ち、階調を反映した信号電位）、（Ｂ）制御信号ＧＡＴＥ₁／ＧＡＴＥ₂、及び、（Ｃ）制御信号ＳＲ₁／ＳＲ₂の各波形を示している。

本例の場合、液晶容量２１の画素電極と対向電極との間に印加される電圧の極性が１水平期間（１Ｈ／１ライン）の周期で反転駆動される、即ち、ライン反転駆動される。周知の通り、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐために、コモン電位Ｖ_COMを中心にある周期にて液晶に対する印加電圧の極性を反転する交流駆動が行われる。

この交流駆動として、本例ではライン反転駆動が行われる。このライン反転駆動を実現するために、信号線３１の電位である、階調を反映した信号電位の極性は、図５（Ａ）に示すように、１Ｈ周期で反転する。図５（Ａ）の波形において、Ｈｉｇｈ側電位はＶ_DD1であり、Ｌｏｗ側電位はＶ_SS1である。また、図５（Ａ）には、最大振幅Ｖ_DD1−Ｖ_SS1の場合の例を示している。実際には、信号線３１の電位は、階調に応じてＶ_DD1−Ｖ_SS1の範囲内のいずれかの電位レベルをとる。

制御信号ＧＡＴＥ₁／ＧＡＴＥ₂の波形を示す図５（Ｂ）において、Ｈｉｇｈ側電位はＶ_DD2であり、Ｌｏｗ側電位はＶ_SS2である。制御信号ＧＡＴＥ₁／ＧＡＴＥ₂は、信号線３１から保持容量２２に対して、階調を反映した信号電位を書き込む書き込み期間においてＨｉｇｈ側電位Ｖ_DD2になる。

制御信号ＳＲ₁／ＳＲ₂の波形を示す図５（Ｃ）においても、Ｈｉｇｈ側電位はＶ_DD2であり、Ｌｏｗ側電位はＶ_SS2である。制御信号ＳＲ₁／ＳＲ₂は、アナログ表示モードでは常にＬｏｗ側電位はＶ_SS2の状態にある。

図６に、アナログ表示モードにおいて、階調を反映した信号電位を信号線３１から書き込む際の画素２０内の状態を示す。図６では、理解を容易にするために、第１〜第４のスイッチングトランジスタ２４〜２７をスイッチのシンボルを用いて表している。

階調を反映した信号電位の書き込み期間では、第１，第２のスイッチングトランジスタ２４，２５が共に導通状態（スイッチ閉状態）となる。一方、第３，第４のスイッチングトランジスタ２６，２７は共に全期間に亘って非導通状態（スイッチ開状態）となって、液晶容量２１の画素電極や保持容量２２側とインバータ回路２３側とを電気的に完全に分離する。これにより、図６に一点鎖線の矢印で示すように、階調を反映した信号電位が、第１のスイッチングトランジスタ２４及び第２のスイッチングトランジスタ２５を通して保持容量２２に書き込まれる。

（２）メモリ表示モード
メモリ表示モードでは、階調を反映した信号電位を信号線３１から保持容量２２に書き込む書き込み動作と、保持容量２２の保持電位をリフレッシュするリフレッシュ動作とが行われる。このうち、書き込み動作は、表示内容を変更する場合等に実行される動作である。なお、信号線３１から階調を反映した信号電位を保持容量２２に書き込む動作については、アナログ表示モードの場合と同じであるので、ここではその説明については省略する。

図７は、画素構成例１に係る画素回路のメモリ表示モードにおけるリフレッシュ動作の動作説明に供するタイミング波形図であり、１フレーム（１Ｆ）単位での駆動動作の関係を示している。図７には、（Ａ）制御信号ＧＡＴＥ₂、（Ｂ）制御信号ＳＲ₁／ＳＲ₂、（Ｃ）ＣＳ電位Ｖ_CS、及び、（Ｄ）保持容量２２に書き込む信号電位ＰＩＸの各波形を示している。

図７のタイミング波形図から明らかなように、制御信号ＧＡＴＥ₂及び制御信号ＳＲ₁／ＳＲ₂は、１フレーム周期でＨｉｇｈ側電位がパルス状に発生する。ＣＳ電位Ｖ_CSは、１フレーム周期で交互にＨｉｇｈ側電位とＬｏｗ側電位になる。保持容量２２に書き込む信号電位ＰＩＸは、交流駆動を実現するために１フレーム周期で極性が反転する。

尚、メモリ表示モードでは、制御信号ＧＡＴＥ₁は常にＬｏｗ側電位の状態にある。これにより、第1のスイッチングトランジスタ２４は非導通状態（スイッチ開状態）となって画素２０を信号線３１から電気的に切り離す。

［２−２．画素構成例２］
図８は、画素構成例２に係る画素回路を示す回路図であり、図中、図４と同等部位には同一符号を付して示している。画素構成例２に係る画素回路は、カラー表示対応の画素であり、例えば、Ｒ，Ｇ，Ｂの３つの副画素２０_R，２０_G，２０_Bにより１つの画素を構成している。そして、１つのインバータ回路２３を３つの副画素２０_R，２０_G，２０_Bで共有する構成を採っている。

（回路構成）
画素構成例２に係る画素回路でも、画素構成例１に係る画素回路の場合と同様に、第１〜第４のスイッチ素子である第１〜第４のスイッチングトランジスタ２４〜２７として、例えば薄膜トランジスタを用いている。

赤色（Ｒ）に対応する副画素２０_Rは、液晶容量２１_R及び保持容量２２_Rに加えて、第２のスイッチングトランジスタ２５_Rを有している。第２のスイッチングトランジスタ２５_Rは、一方の主電極が液晶容量２１_Rの画素電極及び保持容量２２_Rの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２４の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２５_Rは、赤色に対応する制御信号ＧＡＴＥ_2Rによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Rに書き込むときに導通状態となる。

同様に、緑色（Ｇ）に対応する副画素２０_Gは、液晶容量２１_G及び保持容量２２_Gに加えて、第２のスイッチングトランジスタ２５_Gを有している。第２のスイッチングトランジスタ２５_Gは、一方の主電極が液晶容量２１_Gの画素電極及び保持容量２２_Gの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２４の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２５_Gは、緑色に対応する制御信号ＧＡＴＥ_2Gによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Gに書き込むときに導通状態となる。

同様に、青色（Ｂ）に対応する副画素２０_Bは、液晶容量２１_B及び保持容量２２_Bに加えて、第２のスイッチングトランジスタ２５_Bを有している。第２のスイッチングトランジスタ２５_Bは、一方の主電極が液晶容量２１_Bの画素電極及び保持容量２２_Bの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２４の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２５_Bは、青色に対応する制御信号ＧＡＴＥ_2Bによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Bに書き込むときに導通状態となる。

これら副画素２０_R，２０_G，２０_Bに対して、インバータ回路２３、第１のスイッチングトランジスタ２４、及び、第３，第４のスイッチングトランジスタ２６，２７が共通に設けられている。インバータ回路２３の回路構成、第１のスイッチングトランジスタ２４、及び、第３，第４のスイッチングトランジスタ２６，２７の接続関係、並びに、それらの機能については、実施例１の場合と基本的に同じである。

すなわち、第１のスイッチングトランジスタ２４は、一方の主電極（ドレイン電極／ソース電極）が信号線３１に接続されている。そして、第１のスイッチングトランジスタ２４は、制御信号ＧＡＴＥ₁による制御の下に、信号線３１から階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込む（取り込む）ときに導通状態となる。

第３のスイッチングトランジスタ２６は、一方の主電極が第１のスイッチングトランジスタ２４の他方の主電極（第２のスイッチングトランジスタ２５_R，２５_G，２５_Bの各他方の主電極）に接続され、他方の主電極がインバータ回路２３の入力端に接続されている。そして、第３のスイッチングトランジスタ２６は、制御信号ＳＲ₁による制御の下に、信号線３１から階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込むときに非導通状態となる。

第３のスイッチングトランジスタ２６は更に、制御信号ＳＲ₁による制御の下に、メモリ表示モードにおけるリフレッシュ動作の実行時に、各フレームの終了直前の一定期間において導通状態となる。因みに、第３のスイッチングトランジスタ２６が導通状態にあるときに、ＤＲＡＭとして機能する保持容量２２_R，２２_G，２２_Bの各保持電位が、第２のスイッチングトランジスタ２５_R，２５_G，２５_B及び第３のスイッチングトランジスタ２６を通してインバータ回路２３の入力端に読み出される。

第４のスイッチングトランジスタ２７は、一方の主電極が第１のスイッチングトランジスタ２４の他方の主電極（第２のスイッチングトランジスタ２５_R，２５_G，２５_Bの各他方の主電極）に接続され、他方の主電極がインバータ回路２３の出力端に接続されている。そして、第４のスイッチングトランジスタ２７は、制御信号ＳＲ₂による制御の下に、信号線３１から階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込むときに非導通状態となる。

第４のスイッチングトランジスタ２７は更に、制御信号ＳＲ₂による制御の下に、メモリ表示モードにおけるリフレッシュ動作の実行時に、各フレームの開始直後の一定期間において導通状態となる。因みに、第４のスイッチングトランジスタ２７が導通状態にあるときに、インバータ回路２３で極性が反転（論理が反転）された、階調を反映した信号電位が、第４のスイッチングトランジスタ２７及び第２のスイッチングトランジスタ２５_R，２５_G，２５_Bを通して保持容量２２に書き込まれる。

（回路動作）
次に、上記構成の画素構成例２に係る画素回路、即ち、副画素２０_R，２０_G，２０_Bの回路動作について、表示モード別に説明する。

（１）アナログ表示モード
図９は、画素構成例２に係る画素回路のアナログ表示モードの動作説明に供するタイミング波形図である。図９には、（Ａ）信号線３１の電位、（Ｂ）制御信号ＧＡＴＥ₁、（Ｃ）赤色に対応した制御信号ＧＡＴＥ_2R、（Ｄ）緑色に対応した制御信号ＧＡＴＥ_2G、（Ｅ）青色に対応した制御信号ＧＡＴＥ_2B、及び、（Ｆ）制御信号ＳＲ₁／ＳＲ₂の各波形を示している。

本例の場合、液晶容量２１_R，２１_G，２１_Bの画素電極と対向電極との間に印加される電圧の極性が１水平期間（１Ｈ／１ライン）の周期で反転駆動される、即ち、ライン反転駆動される（交流駆動）。このライン反転駆動を実現するために、信号線３１の電位である、階調を反映した信号電位の極性は、図９（Ａ）に示すように、１Ｈの周期で反転する。

図９（Ａ）に示す、階調を反映した信号電位の波形において、Ｈｉｇｈ側電位はＶ_DD1であり、Ｌｏｗ側電位はＶ_SS1である。また、図９（Ａ）には、最大振幅Ｖ_DD1−Ｖ_SS1の場合の例を示している。実際には、信号線３１の電位は、階調に応じてＶ_DD1−Ｖ_SS1の範囲内のいずれかの電位レベルをとる。

制御信号ＧＡＴＥ₁の波形を示す図９（Ｂ）において、Ｈｉｇｈ側電位はＶ_DD2であり、Ｌｏｗ側電位はＶ_SS2である。制御信号ＧＡＴＥ₁は、信号線３１から保持容量２２_R，２２_G，２２_Bに対して、階調を反映した信号電位を書き込む書き込み期間においてＨｉｇｈ側電位Ｖ_DD2になる。

制御信号ＧＡＴＥ_2R，ＧＡＴＥ_2G，ＧＡＴＥ_2Bの各波形を示す図９（Ｃ），（Ｄ），（Ｅ）においても、Ｈｉｇｈ側電位はＶ_DD2であり、Ｌｏｗ側電位はＶ_SS2である。制御信号ＧＡＴＥ_2R，ＧＡＴＥ_2G，ＧＡＴＥ_2Bは、信号線３１から保持容量２２_R，２２_G，２２_Bに対して、階調を反映した信号電位を書き込む書き込み期間、即ち、制御信号ＧＡＴＥ₁がＨｉｇｈ側電位Ｖ_DD2になる期間において、例えばＲ→Ｇ→Ｂの順番でＨｉｇｈ側電位Ｖ_DD2になる。

尚、制御信号ＧＡＴＥ_2R，ＧＡＴＥ_2G，ＧＡＴＥ_2BがＨｉｇｈ側電位Ｖ_DD2になる期間は互いに重複しないように設定されている。また、制御信号ＧＡＴＥ_2R，ＧＡＴＥ_2G，ＧＡＴＥ_2BがＨｉｇｈ側電位Ｖ_DD2になる各期間には、各色に対応する、階調を反映した信号電位Ｖ_sigが、図１の信号線駆動部４０から信号線３１に対して出力されることになる。

制御信号ＳＲ₁／ＳＲ₂の波形を示す図９（Ｆ）においても、Ｈｉｇｈ側電位はＶ_DD2であり、Ｌｏｗ側電位はＶ_SS2である。制御信号ＳＲ₁／ＳＲ₂は、アナログ表示モードでは常にＬｏｗ側電位はＶ_SS2の状態にある。

（２）メモリ表示モード
メモリ表示モードでは、信号線３１から階調を反映した信号電位を保持容量２２_R，２２_G，２２_Bに書き込む書き込み動作と、保持容量２２_R，２２_G，２２_Bの保持電位をリフレッシュするリフレッシュ動作とが行われる。このうち、書き込み動作は、表示内容を変更する場合等に実行される動作である。なお、信号線３１から階調を反映した信号電位を保持容量２２_R，２２_G，２２_Bに書き込む動作については、アナログ表示モードの場合と同じであるので、ここではその説明を省略する。

図１０は、画素構成例２の画素回路のメモリ表示モードにおけるリフレッシュ動作の動作説明に供するタイミング波形図であり、１フレーム（１Ｆ）単位での駆動動作の関係を示している。図１０には、（Ａ）制御信号ＧＡＴＥ_2R、（Ｂ）制御信号ＧＡＴＥ_2G、（Ｃ）制御信号ＧＡＴＥ_2B、（Ｄ）制御信号ＳＲ₁／ＳＲ₂、及び、（Ｅ）ＣＳ電位Ｖ_CSの各波形を示している。図１０には更に、（Ｆ）保持容量２２_Rに書き込む信号電位ＰＩＸ_R、（Ｇ）保持容量２２_Gに書き込む信号電位ＰＩＸ_G、及び、（Ｈ）保持容量２２_Bに書き込む信号電位ＰＩＸ_Bの各波形を示している。

図１０のタイミング波形図から明らかなように、制御信号ＧＡＴＥ_2R，ＧＡＴＥ_2G，ＧＡＴＥ_2Bは、３フレーム周期でＨｉｇｈ側電位がパルス状に発生する。制御信号ＳＲ₁／ＳＲ₂は、１フレーム周期でＨｉｇｈ側電位がパルス状に発生する。ＣＳ電位Ｖ_CSは、１フレーム周期で交互にＨｉｇｈ側電位とＬｏｗ側電位になる。

また、図１０（Ｆ），（Ｇ），（Ｈ）において、点線で示す波形がＣＳ電位Ｖ_CSの波形であり、実線で示す波形が階調を反映した信号電位ＰＩＸ_R，ＰＩＸ_G，ＰＩＸ_Bの波形である。ＣＳ電位Ｖ_CSの１フレーム周期での変化に伴って、階調を反映した信号電位ＰＩＸ_R，ＰＩＸ_G，ＰＩＸ_Bも１フレーム周期で変化するが、ＣＳ電位Ｖ_CSと信号電位ＰＩＸ_R，ＰＩＸ_G，ＰＩＸ_Bとの電位関係は、３フレーム周期で変化する。

すなわち、各色の保持容量２２_R，２２_G，２２_Bの保持電位ＰＩＸ_R，ＰＩＸ_G，ＰＩＸ_Bに対する、極性反転動作及びリフレッシュ動作は３フレーム周期で実行される。勿論、前回の極性反転動作及びリフレッシュ動作から今回の極性反転動作及びリフレッシュ動作までは、副画素２０_R，２０_G，２０_Bにおける電位関係が維持される。従って、本例の場合、保持容量２２_R，２２_G，２２_Bには、リフレッシュレートが３フレーム周期になっても、階調を反映した信号電位ＰＩＸ_R，ＰＩＸ_G，ＰＩＸ_Bを保持できるだけの容量が求められる。

尚、メモリ表示モードでは、制御信号ＧＡＴＥ₁は常にＬｏｗ側電位の状態にある。これにより、第1のスイッチングトランジスタ２４は非導通状態（スイッチ開状態）となって副画素２０_R，２０_G，２０_Bの各々を信号線３１から電気的に切り離す。

以下に、第２の動作モードにおいて、保持容量２２から保持電位を読み出す読み出し期間に入る前に、インバータ回路２３の入力端に、その動作電源電圧範囲の中間電位を与えるための具体的な実施例について説明する。

［２−３．実施例１］
図１１は、インバータ回路２３の入力端に中間電位を与えるための実施例１に係る駆動方法の動作の説明、具体的には、ある走査線についてのメモリ表示モードにおける動作の説明に供するタイミング波形図である。

ここでは、一例として、先述した画素構成例２の画素回路において、緑色に対応した副画素２０_Gの場合を例に挙げて説明するが、他の色の副画素２０_R，２０_Bの場合、更には、画素構成例１の画素回路の場合にも副画素２０_Gの場合と同様の動作が行われる。

図１１には、図１０のフレームの境界部分における、（Ａ）信号線３１の電位、（Ｂ）制御信号ＧＡＴＥ₁、（Ｃ）Ｇに対応した制御信号ＧＡＴＥ_2G、（Ｄ）制御信号ＳＲ₁、及び、（Ｅ）制御信号ＳＲ₂の各波形を拡大した状態で表している。図１１には更に、保持容量２２_Gに保持されている電位（保持電位）ＰＩＸ_G、インバータ回路２３の入力電位ＩＮＶ_in、及び、出力電位ＩＮＶ_outの各波形についても拡大した状態で表している。

尚、図１１では、現フレームをフレームＮで表し、次フレームをフレームＮ＋１で表している。また、本例では、制御信号ＧＡＴＥ₁、制御信号ＧＡＴＥ_2G、制御信号ＳＲ₁、及び、制御信号ＳＲ₂のパルス幅については、例えば１Ｈを単位としている。

第２のスイッチングトランジスタ２５_Gの導通／非導通の制御を行う制御信号ＧＡＴＥ_2Gは、現フレームＮの終了直前（本例では、２Ｈ前）から、次フレームＮ＋１の開始直後（本例では、２Ｈ後）までの一定期間（本例では、４Ｈ期間）でＨｉｇｈ側電位Ｖ_DD2となる。制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になることで、第２の動作モードに入ることになる。

この第２の動作モードに入る前における以下に説明する動作が、本実施例１の特徴とする点となる。すなわち、第２の動作モードの読み出し期間に入る前（本例では、２Ｈ前）において、制御信号ＧＡＴＥ₁及び制御信号ＳＲ₁が一定期間（本例では、１Ｈ期間）だけＨｉｇｈ側電位Ｖ_DD2となる。このとき、図１の信号線駆動部４０から信号線３１に対して、インバータ回路２３の動作電源電圧範囲の中間電位Ｖ_midが出力されている。

従って、制御信号ＧＡＴＥ₁及び制御信号ＳＲ₁に応答して、第１，第３のスイッチングトランジスタ２４，２６が導通状態になることで、中間電位Ｖ_midが第１，第３のスイッチングトランジスタ２４，２６を通してインバータ回路２３の入力端に書き込まれる。これにより、インバータ回路２３の入力電位ＩＮＶ_inが中間電位Ｖ_midになる。このようにして、インバータ回路２３の入力電位ＩＮＶ_inが中間電位Ｖ_midに設定された後、制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になることで、第２の動作モードに入る。

ここで、第３のスイッチングトランジスタ２６の導通／非導通の制御を行う制御信号ＳＲ₁は、中間電位Ｖ_midの書き込み期間以外にも、各フレームの終了直前（本例では、２Ｈ前）に一定期間（本例では、１Ｈ期間）だけＨｉｇｈ側電位Ｖ_DD2となる。第４のスイッチングトランジスタ２７の導通／非導通の制御を行う制御信号ＳＲ₂は、各フレームの開始直後（本例では、１Ｈ後）に一定期間（本例では、２Ｈ期間）だけＨｉｇｈ側電位Ｖ_DD2となる。

制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になるフレームの境界部分において、先ず、制御信号ＳＲ₁がＨｉｇｈ側電位Ｖ_DD2となることによって第３のスイッチングトランジスタ２６が導通状態になる。これにより、保持容量２２_Gの保持電位ＰＩＸ_Gが第２，第３のスイッチングトランジスタ２５_G，２６を通して読み出され、インバータ回路２３の入力端に与えられる。

ここで、保持容量２２からの保持電位ＰＩＸ_Gの読み出し期間に入る前に、インバータ回路２３の入力端に中間電位Ｖ_midを与えない場合について考える。この場合は、保持容量２２の保持電位ＰＩＸ_Gをインバータ回路２３の入力端に印加する際に、保持容量２２とインバータ回路２３の入力容量との間で容量分配が生ずる。

具体的には、インバータ回路２３の入力電位ＩＮＶ_inが例えばＬｏｗ側電位Ｖ_SS1にある状態で、Ｈｉｇｈ側電位Ｖ_DD1の保持電位ＰＩＸ_Gを書き込むと、その書き込み時の電位差が大きいために、保持容量２２とインバータ回路２３の入力容量との間で容量分配が生ずる。この容量分配により、インバータ回路２３の入力電位ＩＮＶ_inが、図１１に破線で示すように、その電位差と保持容量２２とインバータ回路２３の入力容量との容量比に応じた電位ΔＶ₁だけ低下するため、インバータ回路２３の動作マージンが小さくなる。

これに対して、実施例１に係る駆動方法では、上述したように、保持容量２２からの保持電位ＰＩＸ_Gの読み出し期間に入る前に、インバータ回路２３の入力端に中間電位Ｖ_midを与えるようにしている。これにより、インバータ回路２３の入力端に印加する保持電位ＰＩＸ_Gとその印加前の入力電位ＩＮＶ_in（即ち、中間電位Ｖ_mid）との間の電位差が、中間電位Ｖ_midを与えない場合よりも小さくなる。

従って、保持容量２２の保持電位ＰＩＸ_Gをインバータ回路２３の入力端に印加する際に、容量分配によるインバータ回路２３の入力電位ＩＮＶ_inの低下分ΔＶ₂を、中間電位Ｖ_midを与えない場合の低下分ΔＶ₁よりも小さく抑えることができる。その結果、インバータ回路２３の入力端に中間電位Ｖ_midを与えない場合に比べて、当該入力端に中間電位Ｖ_midを与える場合の方がインバータ回路２３、ひいてはＤＲＡＭの動作マージンを改善（拡大）できる。

インバータ回路２３は、保持容量２２_Gから読み出された保持電位ＰＩＸ_Gの極性（論理）を反転する。このインバータ回路２３の作用により、入力電位ＩＮＶ_in（＝Ｖ_DD1−ΔＶ₂）が、Ｌｏｗ側電位Ｖ_SS1の出力電位ＩＮＶ_outに極性反転される。インバータ回路２３の入出力電位ＩＮＶ_in，ＩＮＶ_outにおいて、Ｈｉｇｈ側電位Ｖ_DD1は図８の正側の電源電位Ｖ_DDに相当し、Ｌｏｗ側電位Ｖ_SS1は負側の電源電位Ｖ_SSに相当する。

ここで、第３のスイッチングトランジスタ２６のゲート−ソース間には寄生容量が存在する。従って、制御信号ＳＲ₁がＨｉｇｈ側電位Ｖ_DD2からＬｏｗ側電位Ｖ_SS2に遷移するタイミングでは、当該寄生容量によるカップリングにより、インバータ回路２３の入力電位ＩＮＶ_inは、（Ｖ_DD1−ΔＶ₂）なる電位から若干降下（低下）する。

次フレームＮ＋１に入り、制御信号ＳＲ₂がＨｉｇｈ側電位Ｖ_DD2となることによって第４のスイッチングトランジスタ２７が導通状態になる。これにより、インバータ回路２３で極性反転（論理反転）された信号電位、即ち、インバータ回路２３の出力電位ＩＮＶ_outが、第４，第２のスイッチングトランジスタ２７，２５_Gを通して保持容量２２_Gに書き込まれる。その結果、保持容量２２_Gの保持電位ＰＩＸ_Gの極性が反転する。この一連の動作により、保持容量２２_Gの保持電位ＰＩＸ_Gの極性反転動作及びリフレッシュ動作が実行される。

そして、リフレッシュ動作では、大きな負荷容量を有する信号線３１の充放電は行われない。換言すれば、インバータ回路２３及び第１〜第４のスイッチングトランジスタ２４〜２７の作用により、大きな負荷容量を有する信号線３１に対する充放電を行わずに、保持容量２２_Gの保持電位ＰＩＸ_Gのリフレッシュ動作を行うことができる。

上述した保持容量２２_Gの保持電位ＰＩＸ_Gの極性反転動作及びリフレッシュ動作が、メモリ表示モードの期間において、３フレーム周期で繰り返して実行される。ここでは、副画素２０_Gの場合を例に挙げて説明したが、以上の動作が、フレーム毎に、赤色表示に対応する副画素２０_R、緑色表示に対応する副画素２０_G、青色表示に対応する副画素２０_Bについて順番に実行される。但し、その順番は任意である。

以上説明したように、実施例１に係る駆動方法によれば、保持容量２２からの保持電位ＰＩＸ_Gの読み出し期間に入る前に、インバータ回路２３の入力端に中間電位Ｖ_midを与えることにより、次のような作用、効果を得ることができる。すなわち、インバータ回路２３の入力端に印加する保持電位ＰＩＸ_Gとその印加前の入力電位ＩＮＶ_in（即ち、中間電位Ｖ_mid）との間の電位差が中間電位Ｖ_midを与えない場合よりも小さくなる。

これにより、保持容量２２の保持電位ＰＩＸ_Gをインバータ回路２３の入力端に印加する際に、容量分配によるインバータ回路２３の入力電位ＩＮＶ_inの低下分ΔＶ₂を、中間電位Ｖ_midを与えない場合よりも小さく抑えることができる。従って、インバータ回路２３の入力端に中間電位Ｖ_midを与えない場合に比べてインバータ回路２３、ひいてはＤＲＡＭの動作マージンを改善（拡大）できる。

上述した動作説明から明らかなように、実施例１の場合、第１，第３のスイッチングトランジスタ２４，２６を駆動する制御信号ＧＡＴＥ₁及び制御信号ＳＲ₁を生成する、図１に示す制御線駆動部５０が、中間電位Ｖ_midをインバータ回路２３の入力端に与える駆動を行う駆動部となる。

［２−４．実施例２］
図１２は、インバータ回路２３の入力端に中間電位を与えるための実施例２に係る駆動方法の動作の説明、具体的には、ある走査線についてのメモリ表示モードにおける動作の説明に供するタイミング波形図である。

ここでも、一例として、先述した画素構成例２の画素回路において、緑色に対応した副画素２０_Gの場合を例に挙げて説明するが、他の色の副画素２０_R，２０_Bの場合、更には、画素構成例１の画素回路の場合にも副画素２０_Gの場合と同様の動作が行われる。

図１２には、図１０のフレームの境界部分における、（Ａ）信号線３１の電位、（Ｂ）制御信号ＧＡＴＥ₁、（Ｃ）Ｇに対応した制御信号ＧＡＴＥ_2G、（Ｄ）制御信号ＳＲ₁、及び、（Ｅ）制御信号ＳＲ₂の各波形を拡大した状態で表している。図１２には更に、保持容量２２_Gに保持されている電位（保持電位）ＰＩＸ_G、インバータ回路２３の入力電位ＩＮＶ_in、及び、出力電位ＩＮＶ_outの各波形についても拡大した状態で表している。

尚、図１２では、現フレームをフレームＮで表し、次フレームをフレームＮ＋１で表している。また、本例では、制御信号ＧＡＴＥ₁、制御信号ＧＡＴＥ_2G、制御信号ＳＲ₁、及び、制御信号ＳＲ₂のパルス幅については、例えば１Ｈを単位としている。

実施例１の場合と同様に、制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になることで、第２の動作モードに入ることになる。この第２の動作モードに入る前における以下に説明する動作が、本実施例２の特徴とする点となる。すなわち、第２の動作モードの読み出し期間に入る前（本例では、２Ｈ前）において、制御信号ＳＲ₁，ＳＲ₂が共にＨｉｇｈ側電位Ｖ_DD2となる。

本例の場合には、制御信号ＳＲ₁は、３Ｈ期間に亘ってＨｉｇｈ側電位Ｖ_DD2となり、３Ｈ目の期間では制御信号ＧＡＴＥ_2GとＨｉｇｈ側電位Ｖ_DD2の期間がオーバーラップする。制御信号ＳＲ₂は、１Ｈ期間だけＨｉｇｈ側電位Ｖ_DD2となる。

尚、制御信号ＳＲ₁についても、１Ｈ期間だけＨｉｇｈ側電位Ｖ_DD2とし、その後、実施例１の場合と同様に、制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2になるときに、再度、制御信号ＳＲ₁をＨｉｇｈ側電位Ｖ_DD2とすることも可能である。但し、制御信号ＳＲ₁を３Ｈ期間に亘って継続してＨｉｇｈ側電位Ｖ_DD2とする方が、第３のスイッチングトランジスタ２６のスイッチング動作の回数が少なくて済むため、消費電力を抑える観点からすると好ましい。

第２の動作モードの読み出し期間に入る前に、制御信号ＳＲ₁，ＳＲ₂が共にＨｉｇｈ側電位Ｖ_DD2になることで、第３，第４のスイッチングトランジスタ２６，２７が共に導通状態になる。これにより、インバータ回路２３の入出力端間が、第３，第４のスイッチングトランジスタ２６，２７を通して電気的に接続（短絡）される。

そして、インバータ回路２３の特性から、入出力端間が短絡されることで、インバータ回路２３の入力電位ＩＮＶ_inがその動作電源電圧範囲の中間電位Ｖ_midになる。このようにして、インバータ回路２３の入力電位ＩＮＶ_inが中間電位Ｖ_midに設定された後、制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になることで、第２の動作モードに入る。

制御信号ＧＡＴＥ_2GがＨｉｇｈ側電位Ｖ_DD2となり、第２のスイッチングトランジスタ２５_Gが導通状態になるフレームの境界部分において、制御信号ＳＲ₁が継続してＨｉｇｈ側電位Ｖ_DD2にあることで、第３のスイッチングトランジスタ２６が導通状態にある。これにより、保持容量２２_Gの保持電位ＰＩＸ_Gが第２，第３のスイッチングトランジスタ２５_G，２６を通して読み出され、インバータ回路２３の入力端に与えられる。

ここで、保持容量２２_Gからの保持電位ＰＩＸ_Gの読み出し期間に入る前に、インバータ回路２３の入力電位ＩＮＶ_inが中間電位Ｖ_midに設定されている。これにより、インバータ回路２３の入力端に印加する保持電位ＰＩＸ_Gと、その印加前の入力電位ＩＮＶ_in（即ち、中間電位Ｖ_mid）との間の電位差が、入力電位ＩＮＶ_inを中間電位Ｖ_midに設定しない場合よりも小さくなる。

従って、保持容量２２の保持電位ＰＩＸ_Gをインバータ回路２３の入力端に印加する際に、容量分配によるインバータ回路２３の入力電位ＩＮＶ_inの低下分ΔＶ₂を、入力電位ＩＮＶ_inを中間電位Ｖ_midに設定しない場合の低下分ΔＶ₁よりも小さく抑えることができる。その結果、インバータ回路２３の入力電位ＩＮＶ_inを中間電位Ｖ_midに設定しない場合に比べて、当該入力電位ＩＮＶ_inを中間電位Ｖ_midに設定する場合の方がインバータ回路２３、ひいてはＤＲＡＭの動作マージンを改善（拡大）できる。

以上説明したように、実施例２に係る駆動方法によれば、保持容量２２からの保持電位ＰＩＸ_Gの読み出し期間に入る前に、インバータ回路２３の入力電位ＩＮＶ_inを中間電位Ｖ_midに設定することにより、実施例１の場合と同様の作用、効果を得ることができる。すなわち、インバータ回路２３の入力電位ＩＮＶ_inを中間電位Ｖ_midに設定することにより、当該入力電位ＩＮＶ_inを中間電位Ｖ_midに設定しない場合に比べて、容量分配による入力電位ＩＮＶ_inの低下を抑えることができるため、ＤＲＡＭの動作マージンを改善できる。

上述した動作説明から明らかなように、実施例２の場合、第３，第４のスイッチングトランジスタ２６，２７を駆動する制御信号ＳＲ₁，ＳＲ₂を生成する、図１に示す制御線駆動部５０が、中間電位Ｖ_midをインバータ回路２３の入力端に与える駆動を行う駆動部となる。

上記の作用、効果に加えて、実施例２の場合は、インバータ回路２３の入出力端間を短絡することによってインバータ回路２３の入力電位ＩＮＶ_inを中間電位Ｖ_midに設定する構成を採ることにより、実施例１の場合には得られない作用、効果を得ることができる。すなわち、インバータ回路２３を構成するトランジスタの特性ばらつきの影響を受けずに、反転動作を確実に行うことができる。このことについて、以下に具体的に説明する。

先ず、インバータ回路２３の入力端に対して固定電位、即ち、中間電位Ｖ_midを入力する（与える）実施例１の場合には、インバータ回路２３の入出力特性は、図１３（Ａ）に示すようになる。図１３（Ａ）において、実線（ａ）は典型的な入出力特性を示し、一点鎖線（ｂ），（ｃ）はインバータ回路２３のトランジスタ特性にばらつきがある場合の入出力特性を示している。また、点線の○で囲んだ点は、インバータ回路２３の動作点を示している。

インバータ回路２３の入出力端に固定電位を入力する実施例１の場合は、固定電位（中間電位Ｖ_mid）を入力した後、入力電位ＩＮＶ_inが少しＨｉｇｈ側に変動したとき、トランジスタの特性ばらつきの影響を受けて出力電位ＩＮＶ_outが十分Ｌｏｗ側電位になりきらない場合がある。その様子を図１３（Ｂ）に示す。

一方、インバータ回路２３の入出力端間を短絡する実施例２の場合には、インバータ回路２３の入出力特性は、図１４（Ａ）に示すようになる。図１４（Ａ）において、実線（ａ）は典型的な入出力特性を示し、一点鎖線（ｂ），（ｃ）はインバータ回路２３のトランジスタ特性にばらつきがある場合の入出力特性を示している。また、点線の○で囲んだ点は、インバータ回路２３の動作点を示している。

インバータ回路２３の入出力端間を短絡する実施例２の場合は、入力電位ＩＮＶ_inを中間電位Ｖ_midに設定した後、入力電位ＩＮＶ_inが少しＨｉｇｈ側に変動したとき、トランジスタの特性ばらつきがあっても、出力電位ＩＮＶ_outが十分Ｌｏｗ側電位になりきる。その様子を図１４（Ｂ）に示す。

上述したことから明らかなように、インバータ回路２３の入出力端間を短絡する実施例２によれば、インバータ回路２３の入出力端に固定電位を入力する実施例１に比べて、インバータ回路２３のトランジスタ特性ばらつきの影響を受けずに、反転動作を確実に行うことができる。

＜３．変形例＞
上記実施形態では、画素２０毎に１対１の対応関係をもってインバータ回路２３を設ける例（画素構成例１）、３つの副画素２０_R，２０_G，２０_Bに対して１つのインバータ回路２３を共通に設ける例（画素構成例２）について説明したが、これらは一例に過ぎない。例えば、１つのインバータ回路２３を４つ以上の画素（副画素）間で共有する構成を採ることも可能である。

具体的には、カラー表示対応の液晶表示装置において、Ｒ，Ｇ，Ｂの副画素からなる単位画素について、例えば２つの単位画素間、即ち、６つの副画素間で１つのインバータ回路２３を共有する構成等を採ることも可能である。１つのインバータ回路２３を共有する画素（副画素）の数が多くなればなるほど、液晶表示パネル１０_Aを構成する回路素子数を削減でき、その分だけ液晶表示パネル１０_Aの歩留りを向上できる。

なお、『インバータ回路』として、図１５に示すようなラッチ回路を用いてもよい。図１５は、変形例として実施例２において、インバータ回路としてラッチ回路を用いた場合の回路図であり、図中、図８と同等部位には同一符号を付して示している。

本変形例に係る画素回路において、極性反転部２４は、ラッチ回路２４４、第３のスイッチ素子２４２、及び、第４のスイッチ素子２４３を有する構成となっている。本変形例２でも、スイッチ素子であるスイッチングトランジスタ２３１，２３２_R，２３２_G，２３２_B，２４２，２４３として、例えば薄膜トランジスタを用いている。また、スイッチングトランジスタ２３１，２３２_R，２３２_G，２３２_B，２４２，２４３としてＮｃｈＭＯＳトランジスタを用いているが、ＰｃｈＭＯＳトランジスタを用いることも可能である。

（回路構成）
図１５において、セレクタ部２３の回路構成については、実施例２の場合と全く同じである。すなわち、第１のスイッチングトランジスタ２３１は、一方の主電極（ドレイン電極／ソース電極）が信号線３１に接続されている。そして、第１のスイッチングトランジスタ２３１は、制御信号ＧＡＴＥ₁による制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を信号線３１から画素２０内に書き込む（取り込む）ときに導通状態となる。

第２のスイッチングトランジスタ２３２_Rは、一方の主電極が液晶容量２１_Rの画素電極及び保持容量２２_Rの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２３１の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２３２_Rは、赤色に対応する制御信号ＧＡＴＥ_2Rによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Rに書き込むときに導通状態となる。

第２のスイッチングトランジスタ２３２_Gは、一方の主電極が液晶容量２１_Gの画素電極及び保持容量２２_Gの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２３１の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２３２_Gは、緑色に対応する制御信号ＧＡＴＥ_2Gによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Gに書き込むときに導通状態となる。

第２のスイッチングトランジスタ２３２_Bは、一方の主電極が液晶容量２１_Bの画素電極及び保持容量２２_Bの一方の電極に共通に接続され、他方の主電極が第１のスイッチングトランジスタ２３１の他方の主電極に接続されている。そして、第２のスイッチングトランジスタ２３２_Bは、青色に対応する制御信号ＧＡＴＥ_2Bによる制御の下に、階調を反映した信号電位（Ｖ_sig／Ｖ_XCS）を保持容量２２_Bに書き込むときに導通状態となる。

極性反転部２４において、ラッチ回路２４４は、２つのＣＭＯＳインバータによって構成されている。具体的には、一方のＣＭＯＳインバータは、電源電位Ｖ_DDの電源ラインと電源電位Ｖ_SSの電源ラインとの間に直列に接続されたＰｃｈＭＯＳトランジスタＱ_p11及びＮｃｈＭＯＳトランジスタＱ_n11によって構成されている。他方のＣＭＯＳインバータも同様に、電源電位Ｖ_DDの電源ラインと電源電位Ｖ_SSの電源ラインとの間に直列に接続されたＰｃｈＭＯＳトランジスタＱ_p12及びＮｃｈＭＯＳトランジスタＱ_n12によって構成されている。

ＰｃｈＭＯＳトランジスタＱ_p11及びＮｃｈＭＯＳトランジスタＱ_n11の各ゲート電極は共通に接続されてラッチ回路２４４の入力端となっている。この入力端は、第３のスイッチングトランジスタ２４２の他方の主電極に接続されている。ＰｃｈＭＯＳトランジスタＱ_p12及びＮｃｈＭＯＳトランジスタＱ_n12の各ゲート電極は共通に接続されてラッチ回路２４４の出力端となっている。この出力端は、第４のスイッチングトランジスタ２４３の他方の主電極に接続されている。

また、ＰｃｈＭＯＳトランジスタＱ_p11及びＮｃｈＭＯＳトランジスタＱ_n11の各ゲート電極は、制御トランジスタＱ_n13を介して、ＰｃｈＭＯＳトランジスタＱ_p12及びＮｃｈＭＯＳトランジスタＱ_n12の各ドレイン電極に接続されている。ＰｃｈＭＯＳトランジスタＱ_p12及びＮｃｈＭＯＳトランジスタＱ_n12の各ゲート電極は直接、ＰｃｈＭＯＳトランジスタＱ_p11及びＮｃｈＭＯＳトランジスタＱ_n11の各ドレイン電極に接続されている。

制御トランジスタＱ_n13は、制御信号ＳＲ₃による制御の下に、メモリ表示モードにおけるリフレッシュ動作の実行の際に、ラッチ回路２４４を選択的に活性化状態にする。具体的には、制御トランジスタＱ_n13が導通状態のときに、２つのＣＭＯＳインバータからなるラッチ回路２４４が活性化状態となる。ラッチ回路２４４は活性化状態になることで、保持容量２２_R，２２_G，２２_Bの保持電位についての極性反転動作及びリフレッシュ動作を行う。また、制御トランジスタＱ_n13が非導通状態のときは、２つのＣＭＯＳインバータはそれぞれ独立した増幅回路として動作する。

第３のスイッチングトランジスタ２４２は、一方の主電極が第１のスイッチングトランジスタ２３１の他方の主電極に接続され、他方の主電極がラッチ回路２４４の入力端（即ち、ＭＯＳトランジスタＱ_p11，Ｑ_n11の各ゲート電極）に接続されている。そして、第３のスイッチングトランジスタ２４２は、制御信号ＳＲ₁による制御の下に、信号線３１から信号電位（Ｖ_sig／Ｖ_XCS）を画素２０内に書き込むときに非導通状態となる。

＜４．適用例＞
以上説明した本発明による液晶表示装置は、電子機器に入力された映像信号、または、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による液晶表示装置を用いることにより、各種の電子機器における表示装置の高精細化及び電子機器の消費電力の低減に寄与できる。すなわち、先述した実施形態の説明から明らかなように、本発明による液晶表示装置は、画素内の保持容量をＤＲＡＭに利用することで、ＳＲＡＭを用いる場合に比べて画素構造を簡略化できるため、画素の微細化を図ることができる。しかも、液晶表示装置の消費電力を小さく抑えることができる。このような理由から、各種の電子機器における表示装置の高精細化及び電子機器の消費電力の低減に寄与できる。

本発明による液晶表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部を囲むようにシーリング部（図示せず）が設けられ、このシーリング部を接着剤として透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１５は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。

図１６は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図１７は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図１８は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

１０…液晶表示装置、１０_A…液晶表示パネル、２０…画素、２０_R，２０_G，２０_B…副画素、２１，２１_R，２１_G，２１_B…液晶容量、２２，２２_R，２２_G，２２_B…容量素子（保持容量）、２３…インバータ回路、２４〜２７…第１〜第４のスイッチ素子（スイッチングトランジスタ）、３０…画素アレイ部、３１（３１₁〜３１_n）…信号線、３２（３２₁〜３２_m）…制御線、４０…信号線駆動部、５０…制御線駆動部、６０…駆動タイミング発生部

Claims

液晶容量、
一方の電極が前記液晶容量の画素電極に接続され、信号線を介して与えられる、階調を反映した信号電位を保持するＤＲＡＭとして用いられる容量素子、
一端が前記信号線に接続され、前記信号電位を前記容量素子に書き込む第１の動作モードではオン状態となり、前記容量素子に保持されている保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第２の動作モードではオフ状態となる第１のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第１の動作モード、前記第２の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第２のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第２のスイッチ素子を通じて読み出す第３のスイッチ素子、
入力端が前記第３のスイッチ素子の他端に接続され、前記第２の動作モードにおける前記読み出し期間に前記第２のスイッチ素子及び前記第３のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第２のスイッチ素子を通じて前記容量素子に書き込む第４のスイッチ素子
を含む画素が配置されてなる画素アレイ部と、
前記画素に対して、前記第２の動作モードの前記読み出し期間に入る前に、前記インバータ回路の入力電位を当該インバータ回路の動作電源電圧範囲の中間電位に設定する駆動を行う駆動部と
を備え、
前記インバータ回路は、ＣＭＯＳインバータからなり、
前記インバータ回路の入力容量は、前記容量素子との容量比が１：１０程度になるよう
に、前記ＣＭＯＳインバータのＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタ
のチャネル長及びチャネル幅によって設定される
液晶表示装置。
前記駆動部は、前記第２の動作モードの前記読み出し期間に入る前に前記第１のスイッチ素子及び前記第３のスイッチ素子をオン状態にし、これらスイッチ素子を通して前記信号線から前記中間電位を前記インバータ回路の入力端に与える
請求項１に記載の液晶表示装置。
前記駆動部は、前記第２の動作モードの前記読み出し期間に入る前に前記第３のスイッ
チ素子及び前記第４のスイッチ素子をオン状態にし、これらスイッチ素子を通して前記イ
ンバータ回路の入出力端間を電気的に接続する
請求項１に記載の液晶表示装置。
前記インバータ回路は、画素毎に１つずつ設けられる
請求項１乃至請求項３のいずれか１項に記載の液晶表示装置。
前記インバータ回路は、複数の画素に対して１つ共通に設けられる
請求項１乃至請求項３のいずれか１項に記載の液晶表示装置。
液晶容量、
一方の電極が前記液晶容量の画素電極に接続され、信号線を介して与えられる、階調を反映した信号電位を保持するＤＲＡＭとして用いられる容量素子、
一端が前記信号線に接続され、前記信号電位を前記容量素子に書き込む第１の動作モードではオン状態となり、前記容量素子に保持されている保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第２の動作モードではオフ状態となる第１のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第１の動作モード、前記第２の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第２のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第２のスイッチ素子を通じて読み出す第３のスイッチ素子、
入力端が前記第３のスイッチ素子の他端に接続され、前記第２の動作モードにおける前記読み出し期間に前記第２のスイッチ素子及び前記第３のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第２のスイッチ素子を通じて前記容量素子に書き込む第４のスイッチ素子
を含む画素が配置されてなり、
前記インバータ回路は、ＣＭＯＳインバータからなり、
前記インバータ回路の入力容量は、前記容量素子との容量比が１：１０程度になるよう
に、前記ＣＭＯＳインバータのＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタ
のチャネル長及びチャネル幅によって設定され、
前記画素に対して、前記第２の動作モードの前記読み出し期間に入る前に、前記インバータ回路の入力電位を当該インバータ回路の動作電源電圧範囲の中間電位に設定する駆動を行う
液晶表示装置の駆動方法。
液晶容量、
一方の電極が前記液晶容量の画素電極に接続され、信号線を介して与えられる、階調を反映した信号電位を保持するＤＲＡＭとして用いられる容量素子、
一端が前記信号線に接続され、前記信号電位を前記容量素子に書き込む第１の動作モードではオン状態となり、前記容量素子に保持されている保持電位を読み出した後当該保持電位の極性を反転して前記容量素子に再度書き込む第２の動作モードではオフ状態となる第１のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記容量素子の一方の電極及び画素電極に接続され、前記第１の動作モード、前記第２の動作モードにおける前記容量素子からの保持電位の読み出し期間、及び、前記容量素子への反転電位の再書き込み期間にオン状態となる第２のスイッチ素子、
一端が前記第１のスイッチ素子の他端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記読み出し期間にオン状態となって前記容量素子から保持電位を前記第２のスイッチ素子を通じて読み出す第３のスイッチ素子、
入力端が前記第３のスイッチ素子の他端に接続され、前記第２の動作モードにおける前記読み出し期間に前記第２のスイッチ素子及び前記第３のスイッチ素子を通じて前記容量素子から読み出された保持電位の極性を反転するインバータ回路、
及び、
一端が前記第１のスイッチ素子の他端に接続され、他端が前記インバータ回路の出力端に接続され、前記第１の動作モードではオフ状態となり、前記第２の動作モードにおける前記再書き込み期間にオン状態となって前記インバータ回路で極性反転された反転電位を前記第２のスイッチ素子を通じて前記容量素子に書き込む第４のスイッチ素子
を含む画素が配置されてなる画素アレイ部と、
前記画素に対して、前記第２の動作モードの前記読み出し期間に入る前に、前記インバータ回路の入力電位を当該インバータ回路の動作電源電圧範囲の中間電位に設定する駆動を行う駆動部と、を備え、
前記インバータ回路は、ＣＭＯＳインバータからなり、
前記インバータ回路の入力容量は、前記容量素子との容量比が１：１０程度になるよう
に、前記ＣＭＯＳインバータのＰｃｈＭＯＳトランジスタ及びＮｃｈＭＯＳトランジスタ
のチャネル長及びチャネル幅によって設定される
液晶表示装置を有する電子機器。