JP2009093048A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】キャンセル容量を搭載した従来回路よりもアナログスイッチ部分の回路サイズを小さくする。
【解決手段】アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）を、入力端が映像信号線５３に接続された第１スイッチ（アナログスイッチ）ＨＳＷｃと、当該第１スイッチＨＳＷｃの出力端と信号線３２（３２−１〜３２−ｍ）との間に接続されたキャンセル容量ＣＳＷｃと、映像信号線５３と信号線３２との間に接続された第２スイッチ（アナログスイッチ）ＨＳＷｄとによって構成し、第２スイッチＨＳＷｄによって第１スイッチＨＳＷｃの充放電能力（駆動能力）を補うようにする。
【選択図】図３

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関する。

図１１に、表示装置の一構成例を示す。ここでは、表示装置として液晶表示装置を例に挙げている。

図１１に示すように、本構成例に係る液晶表示装置２００は、画素トランジスタ２１１と液晶容量２１２を含む画素２１０が行列状に配置された画素アレイ部２２０、垂直駆動回路２３０、水平駆動回路２４０およびプリチャージ制御回路２５０を有する構成となっている（例えば、特許文献１参照）。

この液晶表示装置２００において、画素アレイ部２２０にはｋ行ｍ列の画素配置に対して行ごとに走査線２２１−１〜２２１−ｋが配線され、列ごとに信号線２２２−１〜２２２−ｍが配線されている。垂直駆動回路２３０は、走査線２２１−１〜２２１−ｋを通して順次走査パルスφ１〜φｋを与えることによって画素アレイ部２２０の各画素２１０を行単位で走査しつつ選択する。

水平駆動回路２４０は、例えば、シフトレジスタ２４１とアナログスイッチＨＳＷ１〜ＨＳＷｍを有し、垂直駆動回路２３０によって選択された行の各画素２１０に対して、一水平期間中に映像信号ＶＳＩＧを信号線２２２−１〜２２２−ｍを通して例えば点順次にて出力する。この動作が一垂直周期の期間に亘って繰り返され、各行の画素２１０が順次点灯することで、一フレーム（一画面）の画像が表示される。

プリチャージ制御回路２５０は、例えば、信号線２２２−１〜２２２−ｍごとに設けられたアナログスイッチ群によって構成され、水平駆動回路２４０による信号線２２２−１〜２２２−ｍへの映像信号ＶＳＩＧへの書き込み（出力）に先立って、水平ブランキング期間においてプリチャージ制御信号ＰＣＧによる制御によって所定レベルのプリチャージ信号ＰＳＩＧを信号線２２２−１〜２２２−ｍに書き込む。

特開２００６−２５９２２４号公報

ところで、液晶表示装置２００に代表されるフラットパネル型（平面型）表示装置においては、高精細化の要求に伴って画素数が増加する傾向にある。そして、画素数の増加に伴って一水平期間に割り当てられる時間が短くなってきている。限られた時間内に信号線２２２−１〜２２２−ｍに映像信号ＶＳＩＧを書き込むためには、即ち信号線２２２−１〜２２２−ｍの充放電を完了させるためには、アナログスイッチＨＳＷ１〜ＨＳＷｍとして高い充放電能力（駆動能力）を持つアナログスイッチが必要になる。

アナログスイッチＨＳＷ１〜ＨＳＷｍとしては、一般的に、図１２に示すように、ＮチャネルＭＯＳトランジスタＮ１０１とＰチャネルＭＯＳトランジスタＰ１０１が並列に接続されたＣＭＯＳトランスミッションゲートからなるアナログスイッチＨＳＷａが知られている。

この従来回路１に係るアナログスイッチＨＳＷａは、互いに逆相のドライブパルスＤＮａ，ＤＰａにより制御されることによってオン状態となり、映像信号ＶＳＩＧを信号線２２２（２２２−１〜２２２−ｍ）に伝える。そのときの信号線２２２の電位波形を図１３に示す。なお、信号線２２２は信号線抵抗Ｒｓｌと信号線容量Ｃｓｌを持っている。

従来回路１に係るアナログスイッチＨＳＷａは、非常にシンプルな回路構成である。しかしながら、図１３の波形図から明らかなように、アナログスイッチＨＳＷａがオフするのと同時にノイズ（以下、「ＨＳＷノイズ」と記述する）が発生する。

＜ＨＳＷノイズの発生原理＞
ここで、ＨＳＷノイズの発生原理について説明する。ここでは、理解を容易にするために、図１４に示すように、アナログスイッチＨＳＷａがＰチャネルＭＯＳトランジスタからなる場合を例に挙げて説明するものとする。

先ず、充電モード（スイッチＯＮ）では、アナログスイッチＨＳＷａがオンすると、当該アナログスイッチＨＳＷａを通して一定電圧、例えば１２．５Ｖの信号源によって負荷容量が１２．５Ｖまで充電される。

一方、電圧確定モード（スイッチＯＦＦ）では、アナログスイッチＨＳＷａがオフすると同時に、ＰチャネルＭＯＳトランジスタＰ１０１のチャネル電荷がソース・ドレインに半分ずつ飛び出す。このとき、スイッチサイズが大きくなる程、飛び出す電荷も増える。そして、飛び出し電荷の分だけ負荷容量の保持電圧が変動する。この変動分ΔＶがＨＳＷノイズとなる。

このＨＳＷノイズは、アナログスイッチＨＳＷａを構成するトランジスタの特性ばらつきに応じてばらつく。そして、液晶表示装置１００において、隣接する列に属するアナログスイッチＨＳＷａ間でＨＳＷノイズのばらつきが大きいと、当該ＨＳＷノイズのばらつきが単色ラスター画面では縦スジとして視認される。

表示パネルの多画素化に伴って一水平期間に割り当てられる時間が短くなることへの対策として、先述したように、アナログスイッチＨＳＷａの充放電能力を高めれば良い訳であるが、アナログスイッチＨＳＷａの充放電能力を高めようとすると、アナログスイッチＨＳＷａのサイズを大きくする必要がある。

ところが、上述したことから明らかなように、アナログスイッチＨＳＷａのサイズを大きくすると、アナログスイッチＨＳＷａのサイズに比例してＨＳＷノイズのノイズ電圧も大きくなる。その結果、ＨＳＷノイズのばらつきが見えやすくなるために、従来回路１の回路形式では縦スジが発生しやすくなるという問題がある。

これに対して、ＨＳＷノイズを軽減することができる回路が提案されている。この従来回路２に係るアナログスイッチＨＳＷｂは、図１５に示すように、ＨＳＷノイズをキャンセルするキャンセル容量ＣＳＷｂを有する回路構成となっている。

キャンセル容量ＣＳＷｂは、互いに並列に接続されたＰチャネルＭＯＳトランジスタＰ１０３とＮチャネルＭＯＳトランジスタＮ１０３からなり、かつ入出力端間が短絡され、アナログスイッチＨＳＷａの出力端と信号線２２２の間に接続されている。ＰチャネルＭＯＳトランジスタＰ１０３はＮチャネルＭＯＳトランジスタＮ１０２と同じドライブパルスＤＮｂによって駆動され、ＮチャネルＭＯＳトランジスタＮ１０３はＰチャネルＭＯＳトランジスタＰ１０２と同じドライブパルスＤＰｂによって駆動される。

この従来回路２に係るアナログスイッチＨＳＷｂを動作させた場合の信号線電位の波形を図１３に示す。図１３の波形図から明らかなように、従来回路１に比べて従来回路２においては、アナログスイッチＨＳＷｂをオフしたときのＨＳＷノイズを軽減できることがわかる。

＜ＨＳＷノイズ軽減の原理＞
ここで、ＨＳＷノイズの軽減の原理について説明する。ここでは、理解を容易にするために、図１６に示すように、アナログスイッチＨＳＷｂがＰチャネルＭＯＳトランジスタＰ１０２からなり、かつキャンセル容量ＣＳＷｂもＰチャネルＭＯＳトランジスタＰ１０３からなる場合を例に挙げて説明するものとする。

ここで、アナログスイッチＨＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０２とキャンセル容量ＣＳＷｂを構成するＰチャネルＭＯＳトランジスタ１０３は相補的な動作を行う。すなわち、ＰチャネルＭＯＳトランジスタＰ１０２がオンするときにＰチャネルＭＯＳトランジスタＰ１０３がオフし、ＰチャネルＭＯＳトランジスタＰ１０２がオフするときにＰチャネルＭＯＳトランジスタＰ１０３がオンする。

先ず、充電モード（スイッチＯＮ）では、アナログスイッチＨＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０２がオンし、キャンセル容量ＣＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０３がオフすると、アナログスイッチＨＳＷｂを通して一定電圧、例えば１２．５Ｖの信号源によって負荷容量が１２．５Ｖまで充電される。

一方、電圧確定モード（スイッチＯＦＦ）では、アナログスイッチＨＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０２がオフすると同時に、キャンセル容量ＣＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０３がオンすることで、当該キャンセル容量ＣＳＷｂはＰチャネルＭＯＳトランジスタＰ１０２から飛び出すチャネル電荷を吸収する。

先述したように、ＰチャネルＭＯＳトランジスタＰ１０２からの飛び出し電荷は、ＰチャネルＭＯＳトランジスタＰ１０２のソース・ドレインに半分ずつ放出される。したがって、キャンセル容量ＣＳＷｂを構成するのに必要なＭＯＳトランジスタＰ１０３のサイズとしては、アナログスイッチＨＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０２のサイズの１／２で良いことになる。

アナログスイッチＨＳＷｂとキャンセル容量ＣＳＷｂがトランスミッションゲートで構成されている場合は、キャンセル容量ＣＳＷｂを構成するのに必要なＭＯＳトランジスタＰ１０３，Ｎ１０３のサイズとしては、アナログスイッチＨＳＷｂを構成するＰチャネルＭＯＳトランジスタＰ１０２，Ｎ１０２のサイズの１／２で良いことになる。

以上説明したＨＳＷノイズの軽減の原理から明らかなように、従来回路２によれば、アナログスイッチＨＳＷｂをオフしたときのＨＳＷノイズを軽減できる。したがって、多画素化の対策として、アナログスイッチＨＳＷｂのサイズを大きくしても、縦スジが発生しにくいという利点がある。

しかしながら、付加するキャンセル容量ＣＳＷｂとしては、アナログスイッチＨＳＷｂのサイズの半分程度のものが必要である。したがって、従来回路２の回路形式では、アナログスイッチ部分の回路サイズが、従来回路１の回路形式に比べて約１．５倍程度大きくなるという問題がある。

そこで、本発明は、キャンセル容量を搭載した従来回路よりもアナログスイッチ部分の回路サイズを小さくできる表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、画素が行列状に配置された画素アレイ部と、前記画素の行列状配置に対して列ごとに配線された信号線群と、前記信号線群の各信号線に対して映像信号を書き込むアナログスイッチ群とを備えた表示装置において、前記アナログスイッチ群の各アナログスイッチが、前記映像信号の書き込み期間に亘ってオン状態となって前記映像信号を前記信号線に書き込む第１スイッチと、前記第１スイッチの出力端と前記信号線との間に接続され、前記第１スイッチがオフするときのノイズをキャンセルするキャンセル容量と、前記書き込み期間の一部の期間にオン状態となって前記映像信号を前記信号線に書き込む第２スイッチとを有する構成となっている。

上記構成の表示装置および当該表示装置を有する電子機器において、映像信号の書き込み期間に亘って第１スイッチをオン状態にして当該第１スイッチによって映像信号を書き込むとともに、書き込み期間の一部の期間に第２スイッチをオン状態にして当該第２スイッチによって映像信号を書き込むようにする。このとき、第２スイッチは、第１スイッチと協働して映像信号を書き込むことによって当該第１スイッチの充放電能力（駆動能力）を補う作用をする。そして、書き込み期間の途中で第２スイッチがオフし、しかる後、第１スイッチがオフするときに、キャンセル容量が動作して第１スイッチがオフするときのノイズをキャンセルする作用をする。

本発明によれば、第１スイッチの充放電能力を補う作用をする第２スイッチを設けたことにより、第２スイッチの充放電能力の分だけ第１スイッチのサイズを小さくでき、それに伴ってキャンセル容量のサイズも小さくできるために、アナログスイッチの回路サイズを小さくできる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明の一実施形態に係る表示装置の構成例を示すシステム構成図である。ここでは、液晶表示装置に適用した場合を例に挙げて説明するものとする。

ここで、液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が対向して配置され、これら２枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。ただし、本発明は液晶表示装置への適用に限られものではなく、有機ＥＬ表示装置など、画素列ごとに配線された信号線に対してアナログスイッチを通して映像信号を書き込む構成の表示装置全般に対して適用可能である。

図１に示すように、本実施形態に係る液晶表示装置１０は、画素２０が行列状に配置された画素アレイ部３０、垂直駆動回路４０、水平駆動回路５０およびプリチャージ制御回路６０を有する構成となっている。

この液晶表示装置１０において、画素アレイ部３０にはｋ行ｍ列の画素配置に対して行ごとに走査線３１−１〜３１−ｋが配線され、列ごとに信号線３２−１〜３２−ｍが配線されている。

（画素構成）
画素２０は、例えば薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)からなる画素トランジスタ２１と液晶容量２２を少なくとも有している。画素トランジスタ２１は、ゲート電極が走査線３１（３１−１〜３１−ｋ）に接続され、ソース電極が信号線３２（３２−１〜３２−ｍ）に接続されている。

液晶容量２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶材料の容量成分を意味し、画素電極が画素トランジスタ２１のドレイン電極に接続されている。液晶容量２２の対向電極には、例えば直流電圧のコモン電圧ＶＣＯＭが全画素共通に印加される。なお、コモン電圧ＶＣＯＭとしては、直流電圧に限られるものではなく、所定周期、例えばフィールド周期で極性が反転する交流電圧を用いる場合もある。

ここでは、図示を省略しているが、画素２０は、一般的には、画素２０に書き込まれた映像信号ＶＳＩＧを１フィールド期間に亘って保持する保持容量を有している。この保持容量は、液晶容量２２に対して例えば並列に接続される。

（垂直駆動回路）
垂直駆動回路４０は、例えば、行数ｋに対応した段数のシフトレジスタや出力回路などによって構成され、垂直スタートパルスＶＳＴが与えられると、当該垂直スタートパルスＶＳＴを垂直クロックＶＣＫに同期してシフトすることにより、各出力端から走査パルスφ１〜φｋを順次出力する。

垂直駆動回路４０の各出力端には、走査線３１−１〜３１−ｋの各一端がそれぞれ接続されている。垂直駆動回路４０の各出力端から順次出力される走査パルスφ１〜φｋは、走査線３１−１〜３１−ｋを通して画素アレイ部３０の各画素２０を行単位で走査しつつ選択する。そして、垂直駆動回路４０は、選択行の各画素２０に対して、水平駆動回路５０から信号線３２−１〜３２−ｍを通して供給される映像信号ＶＳＩＧを書き込む。

（水平駆動回路）
水平駆動回路５０は、例えば、列数ｍに対応した段数のシフトレジスタ５１、論理回路５２およびアナログスイッチＨＳＷ１〜ＨＳＷｍを有する構成となっている。

シフトレジスタ５１は、水平スタートパルスＨＳＴが与えられると、当該水平スタートパルスＨＳＴを水平クロックＨＣＫに同期してシフトすることにより、各シフト段（単位回路）から互いに逆相のシフトパルスｓｐ１，ｘｓｐ１〜ｓｐｍ，ｘｓｐｍを順次出力する。

論理回路５２は、互いに逆相のシフトパルスｓｐ１，ｘｓｐ１〜ｓｐｍ，ｘｓｐｍを基に、制御パルスＤＣＫのパルス幅の互いに逆相のドライブパルスＤＮｃ１，ＤＰｃ１〜ＤＮｃｍ，ＤＰｃｍを生成するとともに、これらドライブパルスＤＮｃ１，ＤＰｃ１〜ＤＮｃｍ，ＤＰｃｍよりも狭いパルス幅の互いに逆相のドライブパルスＤＮｄ１，ＤＰｄ１〜ＤＮｄｍ，ＤＰｄｍを生成する。

アナログスイッチＨＳＷ１〜ＨＳＷｍは、論理回路５２から順次出力されるドライブパルスＤＮｃ１，ＤＰｃ１〜ＤＮｃｍ，ＤＰｃｍやドライブパルスＤＮｄ１，ＤＰｄ１〜ＤＮｄｍ，ＤＰｄｍによって駆動されることにより、垂直駆動回路４０によって選択された行の各画素２０に対して、一水平期間中に映像信号ＶＳＩＧを信号線１２２−１〜１２２−ｍを通して例えば点順次にて出力する。

これらアナログスイッチＨＳＷ１〜ＨＳＷｍの具体的な構成および動作が本実施形態の特徴とする部分であり、その詳細については後述する。図２に、水平駆動回路５０における各信号のタイミング関係を示す。

（プリチャージ制御回路）
プリチャージ制御回路６０は、例えば、信号線３２−１〜３２−ｍごとに設けられたアナログスイッチ群によって構成され、水平駆動回路５０による信号線３２−１〜３２−ｍへの映像信号ＶＳＩＧへの書き込み（出力）に先立って、水平ブランキング期間においてプリチャージ制御信号ＰＣＧによる制御によって所定レベルのプリチャージ信号ＰＳＩＧを信号線３２−１〜３２−ｍに書き込む。

プリチャージ回路６０は次の目的で設けられている。例えば、画素２０内の映像信号ＶＳＩＧを書き換える際に、信号線３２−１〜３２−ｍの電位の変化量が大きいと１ラインの選択期間中に画素電圧が所望の電圧に到達できず、画素２０の書き込み不足が発生する場合がある。この現象を防止すべく、映像信号ＶＳＩＧの信号線３２−１〜３２−ｍへの書き込みに先立ってあらかじめ、所定レベルのプリチャージ信号ＰＳＩＧを信号線３２−１〜３２−ｍに書き込むためにプリチャージ回路６０が設けられている。

［アナログスイッチの構成］
図３は、本実施形態に係る液晶表示装置における新規回路のアナログスイッチＨＳＷ１〜ＨＳＷｍの回路構成を示す回路図である。

図３に示すように、新規回路のアナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）は、入力端が映像信号線５３に接続された第１スイッチ（アナログスイッチ）ＨＳＷｃと、当該第１スイッチＨＳＷｃの出力端と信号線３２（３２−１〜３２−ｍ）との間に接続されたキャンセル容量ＣＳＷｃと、映像信号線５３と信号線３２との間に接続された第２スイッチ（アナログスイッチ）ＨＳＷｄとから構成されている。

第１スイッチＨＳＷｃは、ＮチャネルＭＯＳトランジスタＮ１１とＰチャネルＭＯＳトランジスタＰ１１が並列に接続されたＣＭＯＳトランスミッションゲートからなる構成となっている。ここでは、第１スイッチＨＳＷｃのスイッチ素子としてＣＭＯＳトランスミッションゲートを用いているが、単体のトランジスタを用いて構成する場合もある。

ＮチャネルＭＯＳトランジスタＮ１１は、論理回路５２から出力されるドライブパルスＤＮｃ（ＤＮｃ１〜ＤＮｃｍ）によってオン／オフ駆動される。ＰチャネルＭＯＳトランジスタＰ１１は、論理回路５２から出力されるドライブパルスＤＰｃ（ＤＰｃ１〜ＤＰｃｍ）によってオン／オフ駆動される。

キャンセル容量ＣＳＷｃは、ＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１２が並列に接続され、かつ入出力端間が短絡されたＭＯＳ容量の構成となっている。

ＰチャネルＭＯＳトランジスタＰ１２は、論理回路５２から出力されるドライブパルスＤＰｃ（ＤＰｃ１〜ＤＰｃｍ）によってオン／オフ駆動される。ＮチャネルＭＯＳトランジスタＮ１２は、論理回路５２から出力されるドライブパルスＤＮｃ（ＤＮｃ１〜ＤＮｃｍ）によってオン／オフ駆動される。

第２スイッチＨＳＷｄは、ＮチャネルＭＯＳトランジスタＮ１３とＰチャネルＭＯＳトランジスタＰ１３が並列に接続されたＣＭＯＳトランスミッションゲートからなる構成となっている。ここでは、第２スイッチＨＳＷｄのスイッチ素子としてＣＭＯＳトランスミッションゲートを用いているが、単体のトランジスタを用いて構成する場合もある。

ＮチャネルＭＯＳトランジスタＮ１３は、論理回路５２から出力されるドライブパルスＤＮｄ（ＤＮｄ１〜ＤＮｄｍ）によってオン／オフ駆動される。ＰチャネルＭＯＳトランジスタＰ１３は、論理回路５２から出力されるドライブパルスＤＰｄ（ＤＰｄ１〜ＤＰｄｍ）によってオン／オフ駆動される。

［アナログスイッチの動作］
図４に、ドライブパルスＤＮｃおよびドライブパルスＤＮｄの各波形と信号線３２（３２−１〜３２−ｍ）の電位（以下、単に「信号線電位」と記述する場合もある）ＳＬ（ＳＬ１〜ＳＬｍ）の波形を示す。

図４には、新規回路をある条件で動作させた場合の信号線電位ＳＬの波形を、従来回路２での信号線電位ＳＬの波形と比較する形で示している。ここでは、一例として、映像信号ＶＳＩＧの目標電圧が１２．５Ｖ、信号線３２の初期電圧が９．５Ｖを共通条件としている。

図４の波形図から明らかなように、新規回路のアナログスイッチＨＳＷでは、映像信号ＶＳＩＧの書き込み期間である充放電期間を期間ｔ１と期間ｔ２の２つに分けている。期間ｔ１では、第１，第２スイッチＨＳＷｃ，ＨＳＷｄの両方がオンする。期間ｔ２では、第１スイッチＨＳＷｃがオンし、第２スイッチＨＳＷｄがオフする。

先述したように、第１，第２スイッチＨＳＷｃ，ＨＳＷｄのオン／オフ駆動は、ドライブパルスＤＮｃ（ＤＰｃ）、ドライブパルスＤＮｄ（ＤＰｄ）によって行われる。図３の波形図から明らかなように、ドライブパルスＤＮｃは、期間ｔ１と期間ｔ２の両期間に亘ってアクティブ（高レベル）になる。一方、ドライブパルスＤＮｄは期間ｔ１でアクティブになる。

今、図４の条件、即ち従来回路２についてはアナログスイッチＨＳＷｂ構成するＭＯＳトランジスタのＷ（チャネル幅）長＝１００μｍ、キャンセル容量ＣＳＷｃを構成するＭＯＳトランジスタのＷ長＝５０μｍの条件で、新規回路については第１，第２スイッチＨＳＷｃ，ＨＳＷｄを構成するＭＯＳトランジスタのＷ長＝５０μｍ、キャンセル容量ＣＳＷｃを構成するＭＯＳトランジスタのＷ長＝２５μｍの条件でそれぞれ動作させた場合について考える。

期間ｔ１にオンするアナログスイッチＨＳＷのサイズは、新規回路では第１スイッチＨＳＷｃと第２スイッチＨＳＷｄの合計で１００μｍ（＝５０μｍ＋５０μｍ）となり、従来回路２のアナログスイッチＨＳＷｂのサイズ１００μｍと同じになる。よって、この期間ｔ１のアナログスイッチＨＳＷの充放電能力は新規回路と従来回路２で同等となる。また、図４の波形図から明らかなように信号線電位ＳＬの波形も同等となる。

期間ｔ１の終了時に、新規回路では第２スイッチＨＳＷｄがオフする。その際に、第２スイッチＨＳＷｄに起因するノイズ（ＨＳＷｄノイズ）が発生する。このとき、ＨＳＷｄノイズにより、信号線電位ＳＬが映像信号ＶＳＩＧの目標電圧方向に押し上げられるために、目標電圧までの残りの電圧分が圧縮される。

続いて、期間ｔ２に入ると、新規回路では第１スイッチＨＳＷｃのみがオンしている状態であり、従来回路２ではスイッチＨＳＷｂがオンしている。このときのアナログスイッチＨＳＷのサイズは、新規回路の第１スイッチＨＳＷｃが５０μｍ、従来回路２のスイッチＨＳＷｂが１００μｍであり、新規回路の方が小さい。

よって、充放電能力については従来回路２よりも新規回路の方が劣るのであるが、新規回路では期間ｔ１の終了時に残りの目標電圧分が圧縮されているために、小さいサイズの第１スイッチＨＳＷｃでも、目標期間内に充放電が完了する。

期間ｔ２の終了時は、新規回路の第１スイッチＨＳＷｃ、従来回路２のスイッチＨＳＷｂがオフすると同時に、それぞれのキャンセル容量ＣＳＷｃ，ＣＳＷｂの作用によってＨＳＷノイズが軽減された後、信号線３２の電位ＳＬが確定する。

このとき、最終的にオフするアナログスイッチＨＳＷのサイズは、従来回路２よりも新規回路の方が小さいために、ＨＳＷノイズも新規回路の方が小さくなる。このことは、表示パネル内におけるＨＳＷノイズの相対ばらつき量の削減に効果があり、縦スジ不良に対しても有利であることを意味する。

また、アナログスイッチＨＳＷの回路サイズは、図４の条件の場合、新規回路の方が従来回路２よりも２０％小さい。従来回路１、従来回路２および新規回路のレイアウトイメージを図５に示す。図５に示す通り、新規回路は、従来回路２に対してそれほど大きな変更を必要とせずに、レイアウトを実現することができる。

なお、本例では、理解を容易にするために、アナログスイッチＨＳＷｂ構成するＭＯＳトランジスタのＷ長を１００μｍとした場合において、第１，第２スイッチＨＳＷｃ，ＨＳＷｄを構成するＭＯＳトランジスタの各Ｗ長を同サイズ（５０μｍ）にしたが、必ずしも同サイズである必要はなく、両サイズの合計が所定の駆動能力に対応したサイズ（本例では、１００μｍ）になるように設定すればよい。

また、本例では、第１，第２スイッチＨＳＷｃ，ＨＳＷｄを構成するＭＯＳトランジスタのチャネル幅Ｗを変えることによってトランジスタサイズを決定するとしたが、ＭＯＳトランジスタのチャネル長Ｌを変えることによってトランジスタサイズを決定するようにしてもよいことは勿論である。

［本実施形態の作用効果］
以上説明したアナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）についての一連の動作説明から明らかなように、第１スイッチＨＳＷｃは、映像信号ＶＳＩＧを信号線３２に出力する（書き込む）本来のアナログスイッチＨＳＷの作用を担っている。そして、この第１スイッチＨＳＷｃを構成するＭＯＳトランジスタＮ１１，Ｐ１１のサイズを小さくすることにより、当該第１スイッチＨＳＷｃがオフするときに発生するＨＳＷノイズのノイズ電圧を小さくできる。

また、ＨＳＷノイズを軽減するために設けられたキャンセル容量ＣＳＷｃについては、当該キャンセル容量ＣＳＷｃを構成するＭＯＳトランジスタＰ１２，Ｎ１２のサイズが、第１スイッチＨＳＷｃを構成するＭＯＳトランジスタＮ１１，Ｐ１１のサイズの１／２でよいことから、第１スイッチＨＳＷｃのトランジスタサイズを小さくできることにより、キャンセル容量ＣＳＷｃを構成するトランジスタサイズについても小さくできる。その結果、アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）個々の回路サイズを小さくできる。

一方で、第１スイッチＨＳＷｃのトランジスタサイズが小さくなることで、当該第１スイッチＨＳＷｃの充放電能力（駆動能力）が低下するために、多画素化に伴って一水平期間に割り当てられる時間が短くなった場合に、限られた時間内に信号線３２（３２−１〜３２−ｍ）に映像信号ＶＳＩＧを書き込めなくなってしまうことが懸念される。このような不具合を無くすために設けられたのが第２スイッチＨＳＷｄである。

すなわち、第２スイッチＨＳＷｄは、第１スイッチＨＳＷｃの充放電能力の低下分を補う作用をなす、より具体的には、第２スイッチＨＳＷｄは、アナログスイッチＨＳＷのオン期間内の一部の期間、例えば前半の期間（図３の期間ｔ１に相当）において、第１スイッチＨＳＷｃと一緒にオン状態となり、当該第１スイッチＨＳＷｃと協働して信号線３２に対して映像信号ＶＳＩＧを書き込むブースターとして作用することで、第１スイッチＨＳＷｃの充放電能力の低下分を補う。

しかも、図４の波形図から明らかなように、第２スイッチＨＳＷｄがオフするときに発生するＨＳＷｄノイズが、信号線３２の電位を映像信号ＶＳＩＧの目標電圧の方向に押し上げる作用を為すことから、目標電圧までの残りの電圧分が圧縮されるために、第１スイッチＨＳＷｃの充放電能力が低くても、一定期間（図３の期間ｔ２に相当）内に当該第１スイッチＨＳＷｃのみによって信号線３２の電位ＳＬを目標電圧に収束させるべく微調整しつつ当該信号線３２の充放電を完了することができる。

また、第１，第２スイッチＨＳＷｃ，ＨＳＷｄの充放電期間ｔ１，ｔ２（図３参照）の割合と、第１，第２スイッチＨＳＷｃ，ＨＳＷｄのサイズ、即ち第１，第２スイッチＨＳＷｃ，ＨＳＷｄを構成するトランジスタサイズを最適化することにより、図４の条件での回路例の場合よりもさらに、アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）個々の回路サイズを小さくすることができる。

ここで、「最適化する」とは、映像信号ＶＳＩＧの信号電圧や、信号線３２（３２−１〜３２−ｍ）の配線抵抗や寄生容量等を考慮して、ＨＳＷノイズのノイズ電圧をより小さく抑えつつ、より短い充放電期間で信号線３２の充放電を完了することができるように、充放電期間ｔ１，ｔ２の割合と第１，第２スイッチＨＳＷｃ，ＨＳＷｄのサイズを決定することを言う。

より具体的には、限られた充放電期間（映像信号ＶＳＩＧの書き込み期間）に対してある充放電能力（駆動能力）がアナログスイッチＨＳＷに要求される場合を考えると、一般的には、第２スイッチＨＳＷｄのサイズを第１スイッチＨＳＷｃのサイズよりも大きくすれば、第２スイッチＨＳＷｄのサイズを大きくした分だけ第１スイッチＨＳＷｃのサイズを小さくできるために、ＨＳＷノイズを低減できるとともに、第２スイッチＨＳＷｄのオフ時のＨＳＷｄノイズが大きくなるために、信号線電位ＳＬの映像信号ＶＳＩＧの目標電圧までの残りの電圧分をより圧縮できる、ということが言える。

この場合、図４の期間ｔ１、即ち第２スイッチＨＳＷｄのオン期間を長く設定し過ぎると、第２スイッチＨＳＷｄのオフ時のＨＳＷｄノイズによって信号線電位ＳＬが映像信号ＶＳＩＧの目標電圧を大きく超えて、期間ｔ２内に第１スイッチＨＳＷｃで目標電圧に収束できない場合が生ずることになる。したがって、期間ｔ１については、ＨＳＷｄノイズによって信号線電位ＳＬが映像信号ＶＳＩＧの目標電圧を超えないか、もしくは目標電圧を超えたとしても期間ｔ２内に第１スイッチＨＳＷｃで目標電圧に収束できる範囲内で設定する必要がある。

上述したように、アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）に第１スイッチＨＳＷｃに加えて、当該第１スイッチＨＳＷｃの充放電能力を補う作用をする第２スイッチＨＳＷｄを設けたことにより、第２スイッチＨＳＷｄの充放電能力の分だけ第１スイッチＨＳＷｃのサイズを小さくでき、それに伴ってキャンセル容量ＣＳＷｃのサイズも小さくできるために、アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）個々の回路サイズを小さくできる。

そして、アナログスイッチＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）個々の回路サイズを小さくできることにより、当該アナログスイッチＨＳＷは水平方向の画素数分だけ配置されるものであることから、水平駆動回路５０全体の回路サイズを小さくできるために、液晶パネルの小型化を図ることができ、しかも、ＨＳＷノイズを低減できることによって縦スジを抑えた高品質の画像表示を実現できる。

［変形例］
上記実施形態では、水平駆動回路５０が、垂直駆動回路４０による選択行の各画素２０に対して１列目から順番に映像信号ＶＳＩＧを書き込む点順次駆動方式の場合を例に挙げて説明したが、本発明は点順次駆動方式の水平駆動回路５０への適用に限られるものではなく、選択行の各画素２０に対して一斉に映像信号ＶＳＩＧを書き込む線順次駆動方式の水平駆動回路や、セレクタ駆動方式（時分割駆動方式）の水平駆動回路など、信号線３２（３２−１〜３２−ｍ）に対して映像信号ＶＳＩＧを書き込む（出力する）アナログスイッチを有する水平駆動回路全般に対して適用可能である。

ここで、セレクタ駆動方式とは、例えば液晶パネルの外部から映像信号ＶＳＩＧを供給するドライバＩＣ（図示せず）の１つの出力に対して、液晶パネル上の信号線３２−１〜３２−ｍを、複数本を単位（組）として割り当て、この複数本の信号線をアナログスイッチによって時分割にて順次選択する一方、その選択した信号線に対してドライバＩＣの各出力毎に時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

［適用例］
以上説明した本発明による表示装置は、一例として、図６〜図１０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、アナログスイッチの回路サイズを小さく抑えつつＨＳＷノイズを低減できるために、各種の電子機器において、表示パネルの小型化によって機器本体の小型化を図ることができるとともに、縦スジを抑えた高品質の画像表示を実現できる。

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０を囲むようにシーリング部（図示せず）が設けられ、このシーリング部を接着剤として透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図６は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図７は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図８は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図９は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図１０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。

本発明の一実施形態に係る液晶表示装置の構成例を示すシステム構成図である。 水平駆動回路における各信号のタイミング関係を示すタイミングチャートである。 本実施形態に係る液晶表示装置における新規回路のアナログスイッチの回路構成を示す回路図である。 ドライブパルスＤＮｂ，ＤＮｃ、ドライブパルスＤＮｄの各波形と新規回路および従来回路２での信号線電位の波形を示す波形図である。 従来回路１、従来回路２および新規回路のレイアウトイメージを示す平面パターン図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 従来例に係る液晶表示装置の一構成例を示すシステム構成図である。 従来回路１に係るアナログスイッチの回路構成を示す回路図である。 従来回路１，２での信号線電位の波形を示す波形図である。 ＨＳＷノイズの発生原理の説明図である。 従来回路２に係るアナログスイッチの回路構成を示す回路図である。 ＨＳＷノイズの軽減原理の説明図である。

符号の説明

１０…液晶表示装置、２０…画素、２１…画素トランジスタ、２２…液晶容量、３０…画素アレイ部、３１（３１−１〜３１−ｋ）…走査線、３２（３２−１〜３２−ｍ）…信号線、４０…垂直駆動回路、５０…水平駆動回路、５１…シフトレジスタ、５２…論理回路、６０…プリチャージ制御回路、ＨＳＷ（ＨＳＷ１〜ＨＳＷｍ）…アナログスイッチ、ＨＳＷｃ…第１スイッチ、ＨＳＷｄ…第２スイッチ、ＨＳＷｃ…キャンセル容量

Claims (9)

1. 画素が行列状に配置された画素アレイ部と、
   前記画素の行列状配置に対して列ごとに配線された信号線群と、
   前記信号線群の各信号線に対して映像信号を書き込むアナログスイッチ群とを備え、
   前記アナログスイッチ群の各アナログスイッチは、
   前記映像信号の書き込み期間に亘ってオン状態となって前記映像信号を前記信号線に書き込む第１スイッチと、
   前記第１スイッチの出力端と前記信号線との間に接続され、前記第１スイッチがオフするときのノイズをキャンセルするキャンセル容量と、
   前記書き込み期間の一部の期間にオン状態となって前記映像信号を前記信号線に書き込む第２スイッチとを有する
   ことを特徴とする表示装置。
2. 前記キャンセル容量は、ソース−ドレイン間が短絡され、前記第１スイッチがオン状態のときにオフ状態となるＭＯＳトランジスタによって構成されている
   ことを特徴とする請求項１記載の表示装置。
3. 前記キャンセル容量は、前記第１スイッチを構成するＭＯＳトランジスタのサイズの１／２のサイズのＭＯＳトランジスタによって構成されている
   ことを特徴とする請求項２記載の表示装置。
4. 前記第２スイッチは、前記書き込み期間の前半においてオン状態となる
   ことを特徴とする請求項１記載の表示装置。
5. 前記第２スイッチは、オン状態からオフ状態に移行するときに発生するノイズによって前記信号線の電位を前記映像信号の目標電圧の方向に押し上げる
   ことを特徴とする請求項４記載の表示装置。
6. 前記第２スイッチを構成するＭＯＳトランジスタのサイズは、前記第１スイッチを構成するＭＯＳトランジスタのサイズよりも大きい
   ことを特徴とする請求項１記載の表示装置。
7. 前記第２スイッチのオン期間は、前記書き込み期間の半分の期間よりも短く設定されている
   ことを特徴とする請求項６記載の表示装置。
8. 画素が行列状に配置された画素アレイ部と、
   前記画素の行列状配置に対して列ごとに配線された信号線群と、
   前記信号線群の各信号線に対して映像信号を書き込むアナログスイッチ群とを備えた表示装置の駆動方法であって、
   前記アナログスイッチ群の各アナログスイッチにおいて、
   前記映像信号の書き込み期間に亘って第１スイッチをオン状態にして当該第１スイッチによって前記映像信号を前記信号線に書き込むとともに、前記書き込み期間の一部の期間に第２スイッチをオン状態にして当該第２スイッチによって前記映像信号を前記信号線に書き込み、
   前記書き込み期間の途中で前記第２スイッチをオフ状態し、
   しかる後、前記第１スイッチをオフ状態にするときに、当該第１スイッチの出力端と前記信号線との間に接続されたキャンセル容量を動作させて前記第１スイッチがオフするときのノイズをキャンセルする
   ことを特徴とする表示装置の駆動方法。
9. 画素が行列状に配置された画素アレイ部と、
   前記画素の行列状配置に対して列ごとに配線された信号線群と、
   前記信号線群の各信号線に対して映像信号を書き込むアナログスイッチ群とを備えた表示装置を有し、
   前記アナログスイッチ群の各アナログスイッチは、
   前記映像信号の書き込み期間に亘ってオン状態となって前記映像信号を前記信号線に書き込む第１スイッチと、
   前記第１スイッチの出力端と前記信号線との間に接続され、前記第１スイッチがオフするときのノイズをキャンセルするキャンセル容量と、
   前記書き込み期間の一部の期間にオン状態となって前記映像信号を前記信号線に書き込む第２スイッチとを有する
   ことを特徴とする電子機器。

Images