JP5271383B2 - 液晶表示パネル及び電子機器 - Google Patents
液晶表示パネル及び電子機器 Download PDFInfo
- Publication number
- JP5271383B2 JP5271383B2 JP2011116607A JP2011116607A JP5271383B2 JP 5271383 B2 JP5271383 B2 JP 5271383B2 JP 2011116607 A JP2011116607 A JP 2011116607A JP 2011116607 A JP2011116607 A JP 2011116607A JP 5271383 B2 JP5271383 B2 JP 5271383B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- potential
- thin film
- liquid crystal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims description 95
- 239000003086 colorant Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 114
- 239000000758 substrate Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 4
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 101000927796 Homo sapiens Rho guanine nucleotide exchange factor 7 Proteins 0.000 description 2
- 102100033200 Rho guanine nucleotide exchange factor 7 Human genes 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 1
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
また、本発明の電子機器は、上記本発明の液晶表示パネルを備えたものである。
(A)液晶表示パネルの基本構造
(B)形態例1:1つのサブ画素に1つの回路1
(B−1)システム構成例
(B−2)画素回路の構成
(B−3)駆動動作例
(B−4)まとめ
(C)形態例2:3つのサブ画素に1つの回路1
(C−1)画素回路の構成
(C−2)駆動動作例
(C−3)まとめ
(D)形態例3:6つのサブ画素に1つの回路1
(D−1)画素回路の構成
(D−2)駆動動作例
(D−3)まとめ
(E)他の形態例
なお言うまでもなく、発明者らの提案する発明は後述する形態例に限定されるものではない。また、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
(A−1)外観構造
まず、液晶表示パネルの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じプロセスを用いて形成するパネルモジュールだけでなく、集積回路として構成された駆動回路を画素アレイ部が形成されたパネルに実装したものも液晶表示パネルと呼ぶ。ここでの集積回路が、特許請求の範囲における「半導体装置」に対応する。
図5に、液晶表示パネルの断面構造例を示す。図5に示す液晶表示パネル11は、2枚のガラス基板13及び15と、これらによって挟み込まれるように封入された液晶層19とで構成される。各基板のうち外側表面には偏光板21が配置され、内側表面には配向膜23が配置される。なお、配向膜23は、液晶層19の液晶分子群を一定方向に配列させるために使用される膜である。一般に、ポリイミド膜が使用される。
(B−1)システム構成例
まず、形態例に係る画素構造を有する液晶表示パネル31のシステム構成について説明する。図6に、液晶パネルモジュール31のシステム構成例を示す。液晶パネルモジュール31は、下部ガラス基板(図5のガラス基板15に対応する。)上に、画素アレイ部33と、信号線駆動部35と、制御線駆動部37と、駆動タイミング発生部39とを配置した構成を有している。この形態例の場合、画素アレイ部33の駆動回路は、1個又は複数個の半導体集積回路として形成され、ガラス基板上に実装される。
図8に、この形態例に係るサブ画素41に対応する画素回路の構成例を示す。なお、図8に示す回路構成は、自己リフレッシュ機能と自己反転機能を実現する回路1(図3)を、サブ画素41に対して1対1に配置する場合の回路構成例である。
以下、画素回路を構成する各素子について説明する。
以下、表示モード別に、サブ画素41を構成する画素回路の駆動動作例を説明する。
図9に、ある走査線についてのアナログ表示モード時における制御線駆動部37の制御動作の内容を示す。なお、図9(A)は、信号線DTLに印加される階調電位の波形である。この形態例の場合、画素電極と対向電極の間に印加される電圧の極性は1水平期間周期(1H周期)で反転駆動される。すなわち、ライン反転駆動される。従って、図9(A)では、信号線DTLに印加される階調電位の波形が1H周期毎に電位レベルが反転するように描いている。なお、信号線DTLに印加される階調電位の高位電位はVDD1であり、低位電位はVSSである。また、図9(A)は、最大振幅の場合の例を表したものであり、実際には、画素階調に応じてVDD1−VSSのいずれかの電位レベルを採る。
メモリ表示モードは、信号線DTLから保持容量Csに階調電位を書き込む動作とサブ画素内で保持容量Csに格納されている階調電位をリフレッシュする動作とで構成される。このうち、信号線DTLから保持容量Csに階調電位を書き込む動作は、表示内容の変更時等に実行される動作である。なお、信号線DTLから保持容量Csに階調電位を書き込む場合の動作は、アナログ表示モードと同じであるので説明を省略する。図11に、サブ画素内で保持容量Csに格納されている階調電位をリフレッシュする場合における制御線駆動部37の制御動作の内容を示す。なお、図11は、フレーム単位での駆動動作の関係を示している。図11(A)は、制御線CTL21の駆動波形である。図11(B)は、制御線CTL23及びCTL24の駆動波形である。これら2本の制御線には、1フレーム周期で高位電位がパルス状に印加される。図11(C)は、制御線CTL25の駆動波形である。制御線CTL25には、1フレーム周期で低位電位がパルス状に印加される。
この形態例に係る画素構造の採用により、アナログ表示モードにもメモリ表示モードにも対応できる液晶表示パネルを実現できる。しかも、メモリ表示モードにおいて、保持容量CsをDRAMとして利用するため、容量面積が小さく済み、開口率を高く採ることができる。また、この形態例に係る画素構造の場合には、メモリ表示モードにおいて、サブ画素41と信号線DTLとを基本的に接続する必要がない。すなわち、信号線DTLを充放電しなくても、DRAMとして動作させる保持容量Csの階調電位をリフレッシュできる。このため、メモリ表示動作時における消費電力を更に低下させることができる。
続いて、2つ目の形態例を説明する。この形態例では、回路1(図3)を、ホワイトユニットを構成する3つのサブ画素41について1つ配置する場合について説明する。
図17に、2つ目の形態例に係るサブ画素41に対応する画素回路の構成例を示す。なお、図17には、図8との対応部分に同一符号を付して示す。また、図17の場合にも、図2の場合と同様、LCは、作図上の都合により表示を省略している。図17と図8との違いは、薄膜トランジスタN11が、ホワイトユニットを構成する3つのサブ画素41に対応する個数だけ用意される点である。すなわち、薄膜トランジスタN11(B)、N11(G)、N11(R)の3個が用意される。ここで、カッコ内のBは、青色に対応するサブ画素に用いられることを示している。また、かっこ内のGは、緑色に対応するサブ画素に用いられることを示している。また、かっこ内のRは、赤色に対応するサブ画素に用いられることを示している。
以下、表示モード別に、この形態例に係る画素回路の駆動動作例を説明する。
図18に、ある走査線についてのアナログ表示モード時における制御線駆動部37の制御動作の内容を示す。なお、図18(A)は、信号線DTLに印加される階調電位の波形である。この形態例の場合、画素電極と対向電極の間に印加される電圧の極性は1水平期間周期(1H周期)で反転駆動される。すなわち、ライン反転駆動される。従って、図18(A)では、信号線DTLに印加される階調電位の波形が1H周期毎に電位レベルが反転するように描いている。なお、信号線DTLに印加される階調電位の高位電位はVDD1であり、低位電位はVSSである。また、図18(A)は、最大振幅の場合の例を表したものであり、実際には、画素階調に応じてVDD1−VSSのいずれかの電位レベルを採る。
メモリ表示モードは、信号線DTLから保持容量Csに階調電位を書き込む動作とサブ画素内で保持容量Csに格納されている階調電位をリフレッシュする動作とで構成される。このうち、信号線DTLから保持容量Csに階調電位を書き込む動作は、表示内容の変更時等に実行される動作である。なお、信号線DTLから保持容量Csに階調電位を書き込む場合の動作は、アナログ表示モードと同じであるので説明を省略する。図19に、サブ画素内で保持容量Csに格納されている階調電位をリフレッシュする場合における制御線駆動部37の制御動作の内容を示す。なお、図19は、フレーム単位での駆動動作の関係を示している。図19(A1)〜(A3)は、制御線CTL21(R)、制御線CTL21(G)、制御線CTL21(B)の駆動波形である。この形態例の場合、制御線CTL21(R)、制御線CTL21(G)、制御線CTL21(B)は、3フレーム周期で高位電位がパルス状に印加される。
この形態例の場合にも、アナログ表示モードにもメモリ表示モードにも対応できる液晶表示パネルを実現できる。しかも、この形態例の場合には、1つの回路1(図3)を3つのサブ画素41で順番に利用できる。すなわち、1つのホワイトユニット内に形成する回路1(図3)の数を3つから1つに削減することができる。結果的に、ホワイトユニットを構成する画素領域内の素子数を削減できる。勿論、液晶表示パネルを構成する素子数が削減されれば、その分、歩留まりも向上できる。
続いて、3つ目の形態例を説明する。この形態例では、回路1(図3)を、2つのホワイトユニットを構成する6つのサブ画素41について1つ配置する場合について説明する。
図21に、3つ目の形態例に係るサブ画素41に対応する画素回路の構成例を示す。なお、図21には、図17との対応部分に同一符号を付して示す。また、図21の場合にも、図2や図17の場合と同様、LCは、作図上の都合により表示を省略している。図21と図17との違いは、薄膜トランジスタN11が、2つのホワイトユニットを構成する6つのサブ画素41に対応する個数だけ用意される点である。すなわち、薄膜トランジスタN11(B1)、N11(G1)、N11(R1)、N11(B2)、N11(G2)、N11(R2)の6個が用意される。
以下、表示モード別に、この形態例に係る画素回路の駆動動作例を説明する。
図22に、ある走査線についてのアナログ表示モード時における制御線駆動部37の制御動作の内容を示す。なお、図22(A)は、信号線DTLに印加される階調電位の波形である。この形態例の場合も、画素電極と対向電極の間に印加される電圧の極性は1水平期間周期(1H周期)で反転駆動される。すなわち、ライン反転駆動される。従って、図22(A)では、信号線DTLに印加される階調電位の波形が1H周期毎に電位レベルが反転するように描いている。なお、信号線DTLに印加される階調電位の高位電位はVDD1であり、低位電位はVSSである。また、図22(A)は、最大振幅の場合の例を表したものであり、実際には、画素階調に応じてVDD1−VSSのいずれかの電位レベルを採る。
メモリ表示モードは、信号線DTLから保持容量Csに階調電位を書き込む動作とサブ画素内で保持容量Csに格納されている階調電位をリフレッシュする動作とで構成される。このうち、信号線DTLから保持容量Csに階調電位を書き込む動作は、表示内容の変更時等に実行される動作である。なお、信号線DTLから保持容量Csに階調電位を書き込む場合の動作は、アナログ表示モードと同じであるので説明を省略する。図23に、サブ画素内で保持容量Csに格納されている階調電位をリフレッシュする場合における制御線駆動部37の制御動作の内容を示す。なお、図23は、フレーム単位での駆動動作の関係を示している。図23(A1)〜(A6)は、制御線CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)、CTL21(B2)の駆動波形である。この形態例の場合、CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)、CTL21(B2)は、6フレーム周期で高位電位がパルス状に印加される。
この形態例の場合にも、アナログ表示モードにもメモリ表示モードにも対応できる液晶表示パネルを実現できる。しかも、この形態例の場合には、1つの回路1(図3)を6つのサブ画素41で順番に利用できる。すなわち、2つのホワイトユニット内に形成する回路1(図3)の数を6つから1つに削減することができる。結果的に、2つのホワイトユニットを構成する画素領域内の素子数を更に削減できる。勿論、液晶表示パネルを構成する素子数が削減されれば、その分、歩留まりも向上できる。
(E−1)他の画素構造例
前述した形態例の場合には、図8に示す画素構造を基本構成とする場合について説明した。すなわち、2つのインバータ回路の入出力端を接続する経路の1つに薄膜トランジスタN17を配置し、そのオン・オフ制御によって回路1のラッチ動作を制御する場合について説明した。しかし、図24に示す画素回路によっても、前述した駆動動作を実現することができる。
前述した駆動電圧の印加技術は、液晶表示パネルの形態だけでなく、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。図26に、電子機器51の概念構成例を示す。電子機器51は、前述した駆動電圧の印加技術を採用する液晶表示パネル53、システム制御部55及び操作入力部57で構成される。システム制御部55で実行される処理内容は、電子機器51の商品形態により異なる。また、操作入力部57は、システム制御部55に対する操作入力を受け付けるデバイスである。操作入力部57には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
11 液晶表示パネル
33 画素アレイ部
37 制御線駆動部
Claims (6)
- 階調に対応した画素電位を記憶する容量素子と、
前記容量素子から前記画素電位を読み出すと共に、読み出された画素電位の論理レベルを復元し、その復元された画素電位の論理レベルを反転して前記容量素子に書き込む自己リフレッシュ動作部と
を有する画素回路を備え、
前記容量素子は、一端が液晶素子の画素電極に電気的に接続され、
前記自己リフレッシュ動作部は、インバータ回路を少なくとも有し、
前記画素回路において、各々が前記画素電極を有する複数色のサブ画素に対して個別に前記容量素子が設けられ、
前記自己リフレッシュ動作部は、前記複数色のサブ画素に対応する複数の前記容量素子において共用されており、
前記画素回路は、前記容量素子の一端と信号線との間で互いに直列接続された、前記容量素子側の第1のスイッチ素子および前記信号線側の第2のスイッチ素子を有する
液晶表示パネル。 - 前記自己リフレッシュ動作部は第3のスイッチ素子を有し、
前記画素電位は、前記第1および第3のスイッチ素子を通じて前記容量素子から読み出される
請求項1に記載の液晶表示パネル。 - 前記自己リフレッシュ動作部は第4のスイッチ素子を有し、
論理レベルが復元および反転された前記画素電位は、前記第1および第4のスイッチ素子を通じて前記容量素子に書き込まれる
請求項1または請求項2に記載の液晶表示パネル。 - 複数の前記容量素子に個別に接続された複数の前記第1のスイッチ素子と、単一の前記第2のスイッチ素子との間に、前記自己リフレッシュ動作部が設けられている
請求項1ないし請求項3のいずれか1項に記載の液晶表示パネル。 - 前記自己リフレッシュ動作部は、
2つのインバータ回路と、
前記画素電位を読み出す期間と、論理レベルが復元および反転された前記画素電位を書き込む期間とに少なくともオン状態となることにより、前記2つのインバータ回路をラッチ回路として動作させるスイッチとを有する
請求項1ないし請求項4のいずれか1項に記載の液晶表示パネル。 - 液晶表示パネルを備え、
前記液晶表示パネルは、
階調に対応した画素電位を記憶する容量素子と、
前記容量素子から前記画素電位を読み出すと共に、読み出された画素電位の論理レベルを復元し、その復元された画素電位の論理レベルを反転して前記容量素子に書き込む自己リフレッシュ動作部と
を有する画素回路を備え、
前記容量素子は、一端が液晶素子の画素電極に電気的に接続され、
前記自己リフレッシュ動作部は、インバータ回路を少なくとも有し、
前記画素回路において、各々が前記画素電極を有する複数色のサブ画素に対して個別に前記容量素子が設けられ、
前記自己リフレッシュ動作部は、前記複数色のサブ画素に対応する複数の前記容量素子において共用されており、
前記画素回路は、前記容量素子の一端と信号線との間で互いに直列接続された、前記容量素子側の第1のスイッチ素子および前記信号線側の第2のスイッチ素子を有する
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116607A JP5271383B2 (ja) | 2011-05-25 | 2011-05-25 | 液晶表示パネル及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116607A JP5271383B2 (ja) | 2011-05-25 | 2011-05-25 | 液晶表示パネル及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008321652A Division JP4752908B2 (ja) | 2008-12-17 | 2008-12-17 | 液晶表示パネル及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170386A JP2011170386A (ja) | 2011-09-01 |
JP5271383B2 true JP5271383B2 (ja) | 2013-08-21 |
Family
ID=44684489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011116607A Active JP5271383B2 (ja) | 2011-05-25 | 2011-05-25 | 液晶表示パネル及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5271383B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014186196A (ja) | 2013-03-25 | 2014-10-02 | Toshiba Corp | 映像処理装置および映像表示システム |
WO2015136571A1 (ja) | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその駆動方法 |
WO2015136570A1 (ja) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその駆動方法 |
WO2015136569A1 (ja) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその駆動方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032051A (ja) * | 2000-07-18 | 2002-01-31 | Sony Corp | 表示装置およびその駆動方法、ならびに携帯端末 |
JP2002351430A (ja) * | 2001-05-30 | 2002-12-06 | Mitsubishi Electric Corp | 表示装置 |
JP4014895B2 (ja) * | 2001-11-28 | 2007-11-28 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置およびその駆動方法 |
JP4276637B2 (ja) * | 2005-04-26 | 2009-06-10 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP2007272203A (ja) * | 2006-03-06 | 2007-10-18 | Nec Corp | 表示装置 |
-
2011
- 2011-05-25 JP JP2011116607A patent/JP5271383B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011170386A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4752908B2 (ja) | 液晶表示パネル及び電子機器 | |
KR100991684B1 (ko) | 액정 디스플레이 디바이스 및 액정 디스플레이 디바이스 구동 방법 | |
US8810495B2 (en) | Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device | |
TWI430242B (zh) | 顯示器裝置及驅動顯示器裝置的方法 | |
KR100519468B1 (ko) | 평면표시장치 | |
US11158277B2 (en) | Display device | |
JP2010107732A (ja) | 液晶表示装置 | |
US7675498B2 (en) | Dot-inversion display devices and driving method thereof with low power consumption | |
KR20090049216A (ko) | 표시 장치와 그 구동 장치 및 구동 방법 | |
JP5271383B2 (ja) | 液晶表示パネル及び電子機器 | |
JP2009205706A (ja) | シフトレジスタ回路および表示装置ならびに電子機器 | |
JP2009205707A (ja) | シフトレジスタ回路および表示装置ならびに電子機器 | |
JP5495973B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP4637467B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
JP2004252310A (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
JP5495974B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
US8947334B2 (en) | Liquid crystal display device including drive section for controlling timing of pixel switching elements, driving method of the same and electronic equipment | |
JP7133051B2 (ja) | 表示装置 | |
JP2007219048A (ja) | 電気光学装置および電子機器 | |
JP2003108099A (ja) | 表示装置 | |
JP2009093048A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110525 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5271383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |