JP2004252310A - 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 - Google Patents
電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2004252310A JP2004252310A JP2003044369A JP2003044369A JP2004252310A JP 2004252310 A JP2004252310 A JP 2004252310A JP 2003044369 A JP2003044369 A JP 2003044369A JP 2003044369 A JP2003044369 A JP 2003044369A JP 2004252310 A JP2004252310 A JP 2004252310A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- state
- electro
- output
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 101100502336 Komagataella pastoris FLD1 gene Proteins 0.000 description 12
- 101100421128 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEI1 gene Proteins 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
【課題】簡易な構成で画素内にデータを記憶する。
【解決手段】データ線３及び走査線２の交差に対応して画素Ｐが設けられる。画素Ｐは、保持容量Ｃ、インバータＩＮＶ、ＯＬＥＤ素子７０及び第１〜第３トランジスタＴＲ１〜ＴＲ３を有する。読出期間にあっては、保持容量Ｃに記憶されているデータをインバータＩＮＶで反転して、保持容量Ｃに再書き込みを遇数回実行するから、保持容量Ｃの論理レベルを維持することができる。保持期間にあっては、第２トランジスタＴＲ２をオン状態にする。また、読出期間は保持期間と比較して高電位電源ＶＤＤＭの電位を高電位にする一方、低電位電源ＶＳＳＭの電位を低電位にする。
【選択図】 図２
【解決手段】データ線３及び走査線２の交差に対応して画素Ｐが設けられる。画素Ｐは、保持容量Ｃ、インバータＩＮＶ、ＯＬＥＤ素子７０及び第１〜第３トランジスタＴＲ１〜ＴＲ３を有する。読出期間にあっては、保持容量Ｃに記憶されているデータをインバータＩＮＶで反転して、保持容量Ｃに再書き込みを遇数回実行するから、保持容量Ｃの論理レベルを維持することができる。保持期間にあっては、第２トランジスタＴＲ２をオン状態にする。また、読出期間は保持期間と比較して高電位電源ＶＤＤＭの電位を高電位にする一方、低電位電源ＶＳＳＭの電位を低電位にする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のデータ線と複数の走査線との交差に対応して設けられた各画素内にデータを記憶する電気光学パネル、その駆動回路及び駆動方法、並びにこれを用いた電子機器に関する。
【０００２】
【従来の技術】
電気光学物質として液晶を用いる液晶パネルとしてアクティブマトリックス型のものがある。この液晶パネルは、複数の走査線と複数のデータ線とを備え、データ線と走査線との交差に対応して、画素がマトリックス状に配置されている。さらに、画素内にＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を備え、消費電力を低減する技術も公知である（例えば、特許文献１）。
【０００３】
図１７に、従来の画素の構成を示す。従来の画素は、液晶容量ＬＣ、トランジスタＴｒ１〜Ｔｒ３、及びトランジスタＴｒ４並びにＴｒ５で構成されるインバータを備える。この回路構成において、液晶容量ＬＣには１ビットの画像データに応じた電荷が蓄積される。そして、所定周期で液晶容量ＬＣに蓄積した電荷を再書き込みする。具体的には、Ｔｒ１をオフ状態にして、Ｔｒ２及びＴｒ３のオン・オフを、Ｔｒ２：オフ、Ｔｒ３：オフ→Ｔｒ２：オフ、Ｔｒ３：オン→Ｔｒ２：オフ、Ｔｒ３：オフに制御することによって電荷の再書き込みを実行する。そして、液晶容量ＬＣに電荷を保持する期間にあっては、Ｔｒ２をオン状態にする一方、Ｔｒ３をオフ状態にする。
【０００４】
この画素構成によれば、電荷の再書き込み時に液晶に印加する電圧極性を反転させることができ、かつ、データ線３を介して画像データを再書き込みする必要がないので液晶パネルの消費電力を削減することができる。
【０００５】
【特許文献１】
特開２００２−２０７４５３号公報（図２２、図２４）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の技術は電気光学素子として液晶を用いたものであるため、有機発光ダイオード素子（以下、ＯＬＥＤ素子と称する。）を用いた電気光学パネルには直接適用できない。なぜならば、有機発光ダイオードには電荷を保持する機能がないからである。
【０００７】
また、液晶の透過率は、液晶に印加される電圧の実効値に従って定まるので、印加電圧の極性を問わない。従って、インバータの出力を電気光学素子に供給しても液晶の印加電圧の極性が反転されるだけで透過率には変化がなく、むしろ交流駆動により焼き付き等を防止することができる。一方、ＯＬＥＤ素子は、印加電圧の極性によって点灯と消灯とが制御されるので、単にインバータの出力をＯＬＥＤ素子に供給するだけでは、点灯と消灯とが逆転してしまい所望の画像を表示させることができない。これを解消するために、インバータを２個用いてラッチ回路を画素内に構成することも考えられるが、そのような構成では素子数の増加に伴い開口率が低下し、歩留まりが低下するといった問題がある。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、開口率を向上させると共に歩留まりを向上できる電気光学パネル及びその駆動回路等を提供することを解決課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る電気光学パネルは、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、電荷を保持する保持容量と、入力信号を反転した出力信号を出力する反転手段と、前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、前記反転手段の出力と接続される有機発光ダイオード素子と、を備える。
【００１０】
この発明によれば、画素内に設けられた反転手段を用いて、データを記憶することができ、さらに、後述する駆動方法を適用して、保持容量に電荷を再書き込みしつつ、有機発光ダイオードの点灯・消灯を制御することができる。
【００１１】
次に、本発明に係る電気光学パネルは、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する保持容量と、入力信号を反転した出力信号を出力する反転手段と、前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子と、を備える。
【００１２】
この発明によれば、第４スイッチング素子が反転手段の出力と有機発光ダイオードとの間に設けるので、それらの間の接続状態を制御することができる。論理レベルを変更することなく保持容量に蓄積された電荷を再書き込みするには、偶数回の再書き込みが必要となる。奇数回目の書き込みによって保持容量の論理レベルは反転する。そのような状態で保持容量と反転手段の入力が接続されると、反転手段の出力論理レベルが反転するが、第４スイッチング素子をオフ状態にすることによって、有機発光ダイオードと反転手段の出力と分離できる。この結果、再書き込みに伴って、有機発光ダイオードの点灯・消灯が逆転することがなくなり、コントラストを向上させることが可能となる。
【００１３】
次に、本発明に係る電気光学パネルの駆動回路は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルを駆動するものであって、保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御する制御手段を備えることを特徴とする。
【００１４】
この発明によれば、読出期間において電荷保持手段と反転手段の出力とを偶数回接続する。これにより、電荷保持手段には、元の論理レベルと同一の論理レベルとなる電荷が蓄積される。従って、単一の反転手段によってデータを画素内で再書き込みすることが可能となり、電気光学パネルの開口率と歩留まりを大幅に向上させることが可能となる。
【００１５】
ここで、前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、前記制御手段は、前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御することが好ましい。
【００１６】
この発明によれば、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行するので、１サイクル動作によって反転手段の入力の論理レベルは元の論理レベルに戻り、電荷保持手段に蓄積される電荷はリフレッシュされる。
【００１７】
より具体的には、前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、前記制御手段は、前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御することが好ましい。
【００１８】
この発明によれば、第１状態と第２状態との間に第２及び第３スイッチング素子をともにオフ状態するので、動作マージンを見込むことができる。この結果、素子の性能等のばらつきによって第２スイッチング素子と第３スイッチング素子とが同時にオン状態となり、反転手段の出力が発振状態となることを回避することができる。
【００１９】
さらに、前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、前記制御手段は、前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御することが好ましい。この場合には、反転手段の出力論理レベルが反転している期間は、反転手段の出力と有機発光ダイオードとを分離するから、当該期間において、本来、有機発光ダイオードを消灯すべきところを点灯するといった不都合を解消して、表示画像のコントラストを向上させることができる。
【００２０】
くわえて、前記反転手段は、高電位電源と低電位電源とによって動作し、前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給する電源供給手段を備えることが好ましい。
【００２１】
この発明によれば、読出期間における高電位電源の電位は保持期間よりも高電位であり、読出期間における低電位電源の電位は保持期間よりも低電位である。反転手段の出力信号は、保持期間と比較して読出期間の方が大振幅となるから、電荷保持手段には大振幅に対応する電荷が書き込まれる。そして、読出期間から保持期間へ移行すると、第２スイッチング素子がオン状態となって電荷保持手段と反転手段の入力容量が容量結合して電荷の移動が生じる。この際、反転手段の入力信号の振幅は低下するが、反転手段の電源電圧は下がっているので、振幅が低下した入力信号であっても反転手段は正常に動作し、また、リーク電流を低減させることができる。
【００２２】
ここで、前記反転手段は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタを備え、前記第１乃至第３スイッチング素子は薄膜トランジスタで構成されることが好ましい。
【００２３】
次に、本発明に係る電子機器は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられ有機発光ダイオードを含む各画素を備えた電気光学パネルと、上述した電気光学パネルの駆動回路と、を備える。このような電子機器としては、例えば、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ等が該当する。
【００２４】
次に、本発明に係る電気光学パネルの駆動方法は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルを駆動する方法であって、保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御することを特徴とする。
【００２５】
この発明によれば、読出期間において電荷保持手段と反転手段の出力とを偶数回接続する。これにより、電荷保持手段には、元の論理レベルと同一の論理レベルとなる電荷が蓄積される。従って、単一の反転手段によってデータを画素内で再書き込みすることが可能となり、開口率と歩留まりを大幅に向上させた電気光学パネルを用いることができる。
【００２６】
ここで、前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御することが好ましい。
【００２７】
この発明によれば、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行するので、１サイクル動作によって反転手段の入力の論理レベルは元の論理レベルに戻り、電荷保持手段に蓄積される電荷はリフレッシュされる。
【００２８】
また、前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御することが好ましい。この発明によれば、第１状態と第２状態との間に第２及び第３スイッチング素子をともにオフ状態するので、動作マージンを見込むことができる。この結果、素子の性能等のばらつきによって第２スイッチング素子と第３スイッチング素子とが同時にオン状態となり、反転手段の出力が発振状態となることを回避することができる。
【００２９】
さらに、前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御することが好ましい。この場合には、反転手段の出力論理レベルが反転している期間は、反転手段の出力と有機発光ダイオードとを分離するから、当該期間において、本来、有機発光ダイオードを消灯すべきところを点灯するといった不都合を解消して、表示画像のコントラストを向上させることができる。
【００３０】
くわえて、前記反転手段は、高電位電源と低電位電源とによって動作し、前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給することが好ましい。この発明によれば、読出期間における高電位電源の電位は保持期間よりも高電位であり、読出期間における低電位電源の電位は保持期間よりも低電位である。反転手段の出力信号は、保持期間と比較して読出期間の方が大振幅となるから、電荷保持手段には大振幅に対応する電荷が書き込まれる。そして、読出期間から保持期間へ移行すると、第２スイッチング素子がオン状態となって電荷保持手段と反転手段の入力容量が容量結合して電荷の移動が生じる。この際、反転手段の入力信号の振幅は低下するが、反転手段の電源電圧は下がっているので、振幅が低下した入力信号であっても反転手段は正常に動作し、また、リーク電流を低減させることができる。
【００３１】
【発明の実施の形態】
＜１．第１実施形態＞
＜１−１：電気光学装置の全体構成＞
まず、本発明に係る電気光学パネルを用いた電気光学装置として、電気光学材料としてＯＬＥＤ素子を用いた装置を一例にとって説明する。図１は本発明の第１実施形態に係わる電気光学装置の電気的構成を示すブロック図である。電気光学装置は、主要部として電気光学パネルＡＡ、電源供給回路３００、タイミング発生回路４００、及びデータ供給回路５００を備える。
【００３２】
電気光学パネルＡＡは、素子基板と対向基板とを備える素子基板には、画像表示領域Ａ、走査線駆動回路１００、及びデータ線駆動回路２００が形成される。これらの回路は、画像表示領域Ａにおけるトランジスタと同一のプロセスで同時に形成される。なお、このトランジスタは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）によって構成される。
【００３３】
画像表示領域Ａには、図１に示されるように、複数の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、複数のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、画素Ｐがマトリックス状に配置されている。画素Ｐの詳細は後述するが、画素ＰはＯＬＥＤ素子７０を有する。
【００３４】
タイミング発生回路４００は、各種のタイミング信号を生成し、電気光学パネルＡＡ及び電源供給回路３００に供給する。第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２は、１フィールド周期の信号であって、画素Ｐを構成する所定のトランジスタを制御する。Ｘ走査開始パルスＳＰＸは、水平走査の開始を指示するパルスであって、ハイレベルでアクティブとなる１水平走査周期のパルスである。Ｘクロック信号ＣＫＸは、画像データＤと同期した信号である。
【００３５】
Ｙ走査開始パルスＳＰＹは、垂直走査の開始を指示するパルスであって、ハイレベルでアクティブとなるパルスである。Ｙクロック信号ＹＣＫは２水平走査周期の信号である。
【００３６】
電源供給回路３００は、第１高電位ＶＤＤ、第２高電位ＶＨＨ、第１低電位ＶＳＳ、及び第２低電位ＶＬＬを生成する定電圧源と選択回路とを備える（図示略）。選択回路は、タイミング発生回路４００からの制御信号に基づいて、第１高電位ＶＤＤと第２高電位ＶＨＨとのうちいずれか一方を選択して、高電位電源ＶＤＤＭとして出力すると共に第１低電位ＶＳＳと第２低電位ＶＬＬとのうちいずれか一方を選択して、低電位電源ＶＳＳＭとして出力する。より具体的には、所定期間に第２高電位ＶＨＨを高電位電源ＶＤＤＭとして出力すると同時に第２低電位ＶＬＬを低電位電源ＶＳＳＭとして出力する一方、他の期間に第１高電位ＶＤＤを高電位電源ＶＤＤＭとして出力すると同時に第１低電位ＶＳＳを低電位電源ＶＳＳＭとして出力する。高電位電源ＶＤＤＭと低電位電源ＶＳＳＭとは各画素Ｐに供給される。また、電気光学パネルＡＡの表示面とは反対の面側には、その一面に共通電極が形成されており、電源供給回路３００は共通電極へ共通電極電位ＶＣＯＭを供給する。さらに、電源供給回路３００は、走査線駆動回路１００．データ線駆動回路２００、タイミング発生回路４００、及びデータ供給回路５００に対して所定の電源を供給する。
【００３７】
走査線駆動回路１００は、シフトレジスタ（図示略）を備え、Ｙクロック信号ＹＣＫに基づいてＹ走査開始パルスＳＰＹを順次シフトして走査信号ＷＲＴを生成する。但し、Ｙ走査開始パルスＳＰＹとＹクロック信号ＹＣＫとは常時供給されているのではなく、表示画面が変更され、画素Ｐに記憶すべき出力画像データＤｏｕｔを書き換える必要がある場合にのみ供給される。
【００３８】
データ線駆動回路２００は、シフトレジスタ、第１ラッチ回路群、及び第２ラッチ回路群を備える。シフトレジスタはＸ転送開始パルスＳＰＸをＸクロック信号ＣＫＸに同期して順次シフトして、画像データＤをサンプリングするサンプリングパルスを生成し、これを第１データラッチ回路群に供給する。第１データラッチ回路群は、画像データＤをサンプリングパルスに基づいてラッチして点順次データをサンプルする。第２データラッチ回路群は点順次データをラッチパルスＬＰに従ってラッチして線順次データを生成する。この線順次データは１ビットの出力画像データＤｏｕｔである。
【００３９】
＜１−２：画素の構成＞
図２は、１画素の構成を示す回路図である。この図に示すように、１画素Ｐは、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、インバータＩＮＶ、保持容量Ｃ及びＯＬＥＤ素子７０を備える。インバータＩＮＶは反転回路として機能し、第４トランジスタＴＲ４及び第５トランジスタＴＲ５を備える。これらのトランジスタは、スイッチング素子として機能し、またＴＦＴによって構成されている。
【００４０】
第１トランジスタＴＲ１のソースはデータ線３に接続され、そのゲートは走査線２に接続され、さらに、ドレインは保持容量Ｃの一方の端子に接続される。従って、走査線２を介して供給される走査信号ＷＲＴがハイレベル（アクティブ）となると、データ線３の電位が第１トランジスタＴＲ１を介して保持容量Ｃに取り込まれる。これにより、出力画像データＤｏｕｔに応じた電荷が保持容量Ｃに蓄積される。なお、この例では、保持容量Ｃの他方の端子は接地されているが、素子のレイアウトを考量すると、これを第２制御線Ｌ２に接続してもよい。
【００４１】
第２トランジスタＴＲ２は保持容量ＣとインバータＩＮＶの入力との間に設けられており、ソースが保持容量Ｃの一方の端子と接続され、ドレインがインバータＩＮＶの入力と接続され、さらに、ゲートには第２制御線Ｌ２を介して第２フィールド信号ＦＬＤ２が供給されるようになっている。第３トランジスタＴＲ３は、保持容量ＣとインバータＩＮＶの出力との間に設けられており、ソースが保持容量Ｃの他方の端子と接続され、ドレインがインバータＩＮＶの出力と接続され、さらに、ゲートには第１制御線Ｌ１を介して第１フィールド信号ＦＬＤ１が供給されるようになっている。第２トランジスタＴＲ２と第３トランジスタＴＲ３とは、保持容量ＣとインバータＩＮＶとの接続状態を切替えるスイッチング手段として機能する。また、インバータＩＮＶの出力にはＯＬＥＤ素子７０のカソードが接続される。なお、ＯＬＥＤ素子７０のアノードには対向電極が接続されている。さらに、インバータＩＮＶには、電源供給線Ｌ３及びＬ４を介して、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭとが供給されるようになっている。
【００４２】
ＯＬＥＤ素子７０のアノードおよびカソードは、その積層構造の製造方法に従って、上述とは逆に接続しても良い。その場合は、書き込まれるべきまたは保持すべき映像信号に応じたデータの論理が逆になるだけで、他に違いは無い。
【００４３】
＜１−３：電気光学パネルＡＡの駆動＞
次に、電気光学パネルＡＡの駆動動作について、読出動作と書込動作に分かち説明する。書込動作とは、データ線３を介して出力画像データＤｏｕｔを画素Ｐに書き込むことであり、読出動作とは、一旦、画素Ｐに書き込んだ出力画像データＤｏｕｔを画素Ｐの内部で再書き込みすること及び出力画像データＤｏｕｔを保持することをいう。
【００４４】
＜１−３−１：読出動作＞
まず、読出動作について説明する。読出動作時には、画素Ｐの内部にデータ線３の電位を取り込む必要がないので、走査信号ＷＲＴを非アクティブとして第１トランジスタＴＲ１をオフ状態とする。
【００４５】
図３に、読出動作時における図２に示す画素Ｐ及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ２は第２トランジスタＴＲ２に、スイッチＳＷ３は第３トランジスタＴＲ３に相当する。また、電荷保持手段は保持容量Ｃに、電気光学素子はＯＬＥＤ素子７０に相当する。図４は、図３に示す等価回路における読出動作時のタイミングチャートである。この図に示すように、読出動作の１フィールド期間Ｔｆは、読出期間Ｔ１と保持期間Ｔ２とによって構成される。
【００４６】
読出期間Ｔ１は保持期間Ｔ２より短く設定される。これは、読出期間Ｔ１においては、後述するように電荷の再書き込みを実行するため電力を消費するが、保持期間Ｔ２においては電力を殆ど消費しないため、前者の時間を後者より短時間とすることで、消費電力を低減するためである。
【００４７】
まず、読出期間Ｔ１のうち期間Ｔ１Ａでは、第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブ（ローレベル）となる。このとき、電荷保持手段（保持容量Ｃ）は、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。そして、インバータＩＮＶの入力容量には所定の電荷が蓄積される。この場合、インバータＩＮＶの入力論理レベルは、スイッチＳＷ２がオフされる前の状態と同じである。
【００４８】
次に、期間Ｔ１Ｂにおいて第２フィールド信号ＦＬＤ２の非アクティブが維持された状態で第１フィールド信号ＦＬＤ１がアクティブ（ハイレベル）となる。このとき、スイッチＳＷ３がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力及び電気光学素子（ＯＬＥＤ素子７０）と接続される。インバータＩＮＶの出力論理レベルは出力論理レベルを反転したものとなるから、電荷保持手段には前の論理レベルを反転した論理レベルとなる電荷が書き込まれる。
【００４９】
次に、期間Ｔ１Ｃにおいて第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなる。これにより、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。さらに、期間Ｔ１Ｄにおいて第１フィールド信号ＦＬＤ１の非アクティブが維持された状態で第２フィールド信号ＦＬＤ２がアクティブとなる。このとき、スイッチＳＷ２がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力と接続される。これにより、インバータＩＮＶの入力容量には、論理レベルを反転する電荷が書き込まれる。
【００５０】
次に、期間Ｔ１Ｅにおいて第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなり、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。さらに、期間Ｔ１Ｆにおいて第２フィールド信号ＦＬＤ２の非アクティブが維持された状態で第１フィールド信号ＦＬＤ１がアクティブとなる。このとき、スイッチＳＷ３がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力と接続される。これにより、電荷保持手段には、論理レベルをさらに反転する電荷が書き込まれる。従って、期間Ｔ１Ｂと期間Ｔ１Ｆの２回の書き込みにより、電荷保持手段の論理レベルは読出期間Ｔ１が開始される前の論理レベルに戻る。
【００５１】
この後、期間Ｔ１Ｇにおいて、第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなる。これにより、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。
【００５２】
このように読出期間Ｔ１において、電荷保持手段とインバータＩＮＶとを偶数回接続することにより、電荷保持手段に元の論理レベルを示す電荷を書き込むことができ、画素Ｐにラッチ回路を構成しなくても論理レベルを反転することなくデータを記憶することができる。この結果、画素Ｐを構成する素子数を減らし、開口率を向上させるとともに歩留まりを向上させることができる。
【００５３】
また、スイッチＳＷ２がオフ状態であり、且つスイッチＳＷ３がオン状態であることを第１状態、スイッチＳＷ２がオン状態であり、且つスイッチＳＷ３がオフ状態であることを第２状態とする。この場合、電荷保持手段とインバータＩＮＶとを偶数回接続することは、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行することを意味する。なお、この例では、１サイクル動作を１回実行しているが、１サイクル動作を複数回実行してもよいことは勿論である。
【００５４】
さらに、スイッチＳＷ２及びスイッチＳＷ３がオフ状態であることを第３状態としたとき、第１状態と第２状態との間で状態を移行させる場合に、第３状態を経て次の状態へ移行させる。これは、スイッチＳＷ２及びスイッチＳＷ３が同時にオン状態となると、インバータＩＮＶの出力が入力に帰還され、発振状態となるのを回避するためである。
【００５５】
次に、保持期間Ｔ２においては、第１フィールド信号ＦＬＤ１が非アクティブの状態で、第２フィールド信号ＦＬＤ２が非アクティブ（ローレベル）からアクティブ（ハイレベル）へと遷移する。このとき、スイッチＳＷ２がオン状態となり、電荷保持手段とインバータＩＮＶの入力とが接続される。読出期間Ｔ１において、最終的な電荷保持手段の論理レベルは、読出期間Ｔ１の開始前の論理レベルと一致するから、保持期間Ｔ１においては、電気光学素子（ＯＬＥＤ素子７０）の極１の電位は読出期間Ｔ１の開始前と一致する。一方、極２の電位は、読出期間Ｔ１及び保持期間Ｔ２を通して一定である。従って、電気光学素子に印加される電圧の極性は変化しない。これにより、電気光学素子として、有機発光ダイオードを用いることが可能となる。
【００５６】
ここで、インバータＩＮＶには、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭが供給されるが、読出期間Ｔ１において、高電位電源ＶＤＤＭは第２高電位ＶＨＨとなり、低電位電源ＶＳＳＭは第２低電位ＶＬＬとなる。そして、保持期間Ｔ２において、高電位電源ＶＤＤＭは第１高電位ＶＤＤとなり、低電位電源ＶＳＳＭは第１低電位ＶＳＳとなる。すなわち、読出期間Ｔ１は保持期間Ｔ２と比較してインバータＩＮＶの電源電圧を昇圧している。これは、インバータＩＮＶを構成する第４及び第５トランジスタＴＲ４及びＴＲ５を誤動作させることなく正常に反転動作させるためである。この点について図５を参照して説明する。
【００５７】
図５は画素Ｐの各部における電位を示す詳細なタイミングチャートである。なお、同図において、“ＳＴＧ”は、図２に示すように電荷保持手段たる保持容量Ｃと第２及び第３トランジスタＴＲ２及びＴＲ３との接続点の電位（以下、保持電位と称する）を示す符号であり、“ＰＸＬ”はインバータＩＮＶの出力電位を示す符号である。
【００５８】
ここで、保持容量Ｃの容量値をＣｈ１、インバータＩＮＶの入力容量をＣｉｎとする。仮に、読出期間Ｔ１において高電位電源ＶＤＤＭを第１高電位ＶＤＤとし、低電位電源ＶＳＳＭを第１低電位ＶＳＳにし、保持電位ＳＴＧがハイレベル即ち、ＳＴＧ＝ＶＤＤであったとする。この場合、読出期間Ｔ１の終了直前において、保持容量Ｃに蓄積される電荷量Ｑは、Ｑ＝Ｃｈ１・ＶＤＤとなる。
【００５９】
そして、読出期間Ｔ１から保持期間Ｔ２へ移行すると、第２トランジスタＴＲ２がオフ状態からオン状態へ変化し、保持容量Ｃと入力容量Ｃｉｎとが容量結合される。保持容量Ｃに蓄積されていた電荷が入力容量Ｃへ移動すると、インバータＩＮＶの入力電位Ｖは、Ｖ＝Ｃｈ１・ＶＤＤ／（Ｃｈ１＋Ｃｉｎ）となる。つまり、インバータＩＮＶの入力電位Ｖは第１高電位ＶＤＤを下回る。これによって、インバータＩＮＶを構成する第４トランジスタＴＲ４のオフ抵抗値が低下し、第４トランジスタＴＲ４は完全なオフ状態ではなくなり、リーク電流が流れるとともに誤動作が生じ易くなる。
【００６０】
これに対して、本実施形態では、読出期間Ｔ１において高電位電源ＶＤＤＭを第２高電位ＶＨＨとし、低電位電源ＶＳＳＭを第２低電位ＶＬＬにしている。従って、読出期間Ｔ１の終了直前において、保持容量Ｃに蓄積される電荷量Ｑは、Ｑ＝Ｃｈ１・ＶＨＨとなる。また、読出期間Ｔ１から保持期間Ｔ２へ移行して、保持容量Ｃと入力容量Ｃｉｎとが容量結合されると、インバータＩＮＶの入力電位Ｖは、Ｖ＝Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）となる。
【００６１】
第２高電位ＶＨＨは、第１高電位ＶＤＤよりも高電位であるから、読出期間Ｔ１においてインバータＩＮＶの電源電圧を昇圧しない場合と比較して、入力電位Ｖを高電位にすることができる。これにより、第４トランジスタＴＲ４のオフ抵抗値の低下を防止し、リーク電流値を低減するとともに信頼性を向上させることができる。
【００６２】
ここで、第４トランジスタＴＲ４の閾値電圧をＶｔｈ４としたとき、トランジスタＴＲ４のオフ状態を維持するためには、｜Ｖｔｈ４｜＞｜Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）−ＶＤＤ｜であることが好ましい。この場合には、トランジスタＴＲ４のゲート−ソース間電圧が閾値電圧Ｖｔｈ４を下回るので、トランジスタＴＲ４を確実にオフさせることができる。
【００６３】
また、第５トランジスタＴＲ５の閾値電圧をＶｔｈ５としたとき、トランジスタＴＲ５のオフ状態を維持するためには、｜Ｖｔｈ５｜＞｜Ｃｈ１・ＶＬＬ／（Ｃｈ１＋Ｃｉｎ）−ＶＳＳ｜であることが好ましい。この場合には、第５トランジスタＴＲ５のドレイン−ゲート間電圧が閾値電圧Ｖｔｈ５を下回るので、第５トランジスタＴＲ５を確実にオフさせることができる。
【００６４】
図５に示す例では、保持期間Ｔ２において保持電位ＳＴＧ（入力電位Ｖ）が、第１高電位ＶＤＤを上回るので、第４トランジスタＴＲ４を確実にオフさせることができる。
【００６５】
＜１−３−２：書込動作＞
次に、書込出動作について説明する。書込動作時には、画素Ｐの内部にデータ線３の電位を取り込む必要があるので、走査信号ＷＲＴをアクティブとして第１トランジスタＴＲ１をオン状態とする。
【００６６】
図６に、書込動作時における図２に示す画素及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ１は第１トランジスタＴＲ１に相当する。図７は、図６に示す等価回路における書込動作を含むタイミングチャートである。この例にあっては、書き込み期間Ｔ３において、出力画像データＤｏｕｔが画素Ｐに書き込まれる。書き込み動作は、画素Ｐに記憶されているデータを書き換える場合にのみ実行される。上述した読出動作により再書き込みが実行されるため、リーク電流によって電気光学素子への印加電圧が低下することがない。従って、データを書き換える必要のない場合には、書込動作は適宜省略される。これによって、容量性の負荷である走査線２やデータ線３を駆動する回数を減らし、消費電力を削減することができる。
【００６７】
書き込み期間Ｔ３においては、走査信号ＷＲＴがアクティブとなり、スイッチＳＷ１（第１トランジスタＴＲ１）がオン状態となる。すると、データ線３を介して出力画像データＤｏｕｔが画素Ｐに取り込まれる。このとき、出力画像データＤｏｕｔの論理レベルは、電荷の状態で電荷保持手段に取り込まれる。この例では、時刻ｔ１において出力画像データＤｏｕｔの論理レベルがハイレベルからローレベルに遷移する。すると、インバータＩＮＶの出力（極１）が第１低電位ＶＳＳから第１高電位ＶＤＤへと変化すると共に電荷保持手段に保持される電荷を書き換える。このように書込動作を実行することによって、消費電力を大幅に削減することができる。
【００６８】
＜２．第２実施形態＞
第２実施形態に係わる電気光学装置は、画素Ｐの構成、その駆動波形の詳細、及びタイミング発生回路４００において制御信号ＶＯＦＦを生成する点を除いて、図１に示す第１実施形態の電気光学装置と同様に構成されている。
【００６９】
図８は、第２実施形態に係る電気光学装置の全体構成を示すブロック図であり、図９は、第２実施形態に係る電気光学パネルＡＡの１画素Ｐ’の構成を示す回路図である。画素Ｐ’は、インバータＩＮＶの出力とＯＬＥＤ素子７０との間に第６トランジスタＴＲ６を設けた点を除いて、図２に示す第１実施形態の画素Ｐと同様に構成されている。
【００７０】
図１０に、読出動作時における図９に示す画素及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ４は第６トランジスタＴＲ６に相当する。この電気光学パネルＡＡの動作を読出動作と書き込み動作に分けて説明する。図１１に、読出動作における第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２の信号波形、並びに高電位電源ＶＤＤＭ及び低電位電源ＶＳＳＭの電圧波形を示す。
【００７１】
図１１が図４と相違するのは、制御信号ＶＯＦＦが期間Ｔ１Ｃの開始から読出期間Ｔ１の終了までの間にアクティブ（ローレベル）となる点である。これによって、スイッチＳＷ４がオフ状態となり、インバータＩＮＶの出力と電気光学素子とが分離される。このように両者を分離したのは、以下の理由による。
【００７２】
第１実施形態で説明したように、期間Ｔ１ＢにおいてスイッチＳＷ３がオン状態になると、電荷保持手段とインバータＩＮＶが接続されるので、電荷保持手段には論理レベルを反転する電荷が書き込まれる。そして、期間ＴＩＤにおいてスイッチＳＷ２がオン状態になると、インバータＩＮＶの出力論理レベルが反転する。このため、第１実施形態では、図４に示すように期間Ｔ１Ｄの開始から読出期間Ｔ１が終了するまでの間、本来、消灯：黒（点灯：白）すべき画素が点灯：白（消灯：黒）してしまい、コントラストが低下する。従って、コントラストを向上させるためには少なくとも期間Ｔ１Ｄの開始から読出期間Ｔ１が終了するまでの期間は、インバータＩＮＶの出力と電気光学素子とを分離する必要がある。そこで、期間Ｔ１Ｄの開始から読出期間Ｔ１の終了までの期間、スイッチＳＷ４をオフ状態にしてインバータＩＮＶの出力と電気光学素子とを分離したのである。
【００７３】
ここで、制御信号ＶＯＦＦは、期間Ｔ１Ｄの開始からアクティブにして、スイッチＳＷ４をオフ状態にすればよいが、本実施形態においてはマージンを見込んで期間Ｔ１Ｃの開始から制御信号ＶＯＦＦをアクティブにした。
【００７４】
図１２に画素Ｐ’の各部における電位を示す詳細なタイミングチャートを示す。第２実施形態も第１実施形態と同様に、インバータＩＮＶには、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭが供給されるが、読出期間Ｔ１において、高電位電源ＶＤＤＭは第２高電位ＶＨＨとなり、低電位電源ＶＳＳＭは第２低電位ＶＬＬとなる。そして、保持期間Ｔ２において、高電位電源ＶＤＤＭは第１高電位ＶＤＤとなり、低電位電源ＶＳＳＭは第１低電位ＶＳＳとなる。これにより、読出期間Ｔ１においてインバータＩＮＶの入力電位Ｖを高電位にすることができ、第４トランジスタＴＲ４及び第５トランジスタＴＲ５のオフ抵抗値の低下を防止し、リーク電流値を低減するとともに信頼性を向上させることができる。
【００７５】
第４トランジスタＴＲ４の閾値電圧Ｖｔｈ４と第１高電位ＶＤＤ及び第２高電位ＶＨＨの関係は、上述した第１実施形態と同様に｜Ｖｔｈ４｜＞｜Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）−ＶＤＤ｜であることが好ましい。また、第５トランジスタＴＲ５の閾値電圧Ｖｔｈ５と第１低電位ＶＳＳ及び第２低電位ＶＬＬの関係は、上述した第１実施形態と同様に｜Ｖｔｈ５｜＞｜Ｃｈ１・ＶＬＬ／（Ｃｈ１＋Ｃｉｎ）−ＶＳＳ｜であることが好ましい。
【００７６】
次に、書込出動作について説明する。書込動作時には、画素Ｐ’の内部にデータ線３の電位を取り込む必要があるので、走査信号ＷＲＴをアクティブとして第１トランジスタＴＲ１をオン状態とする。
【００７７】
図１３に、書込動作時における図９に示す画素Ｐ’及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ１は第１トランジスタＴＲ１に、スイッチＳＷ４は第６トランジスタＴＲ６に相当する。
【００７８】
図１４は、図１３に示す等価回路における書込動作を含むタイミングチャートである。この例にあっては、書き込み期間Ｔ３において、出力画像データＤｏｕｔが画素Ｐ’に書き込まれる。上述した読出動作により再書き込みが実行されるため、リーク電流によって電気光学素子への印加電圧が低下することがなく、データを書き換える必要のない場合には、書き込み動作は適宜省略される。これによって、容量性の負荷である走査線２やデータ線３を駆動する回数を減らし、消費電力を削減することができる。
【００７９】
書き込み期間Ｔ３においては、走査信号ＷＲＴがハイレベル、制御信号ＶＯＦＦがハイレベル、第１フィールド信号ＦＬＤ１がローレベル、及び第２フィールド信号ＦＬＤ２がハイレベルとなるから、スイッチＳＷ１がオン状態、スイッチＳＷ３がオフ状態、スイッチＳＷ２がオン状態、スイッチＳＷ４がオン状態となる。このため、図１３に太線で示す経路で信号が流れる。
【００８０】
図１４に示す書き込み期間Ｔ３の時刻ｔ１において、出力画像データＤｏｕｔがハイレベルからローレベルへ変化すると、インバータＩＮＶの出力論理レベルはローレベルからハイレベルへ変化し、電気光学素子たるＯＬＥＤ素子７０がオン状態からオフ状態へ変化する。これにより、画素Ｐ’に記憶されるデータの論理レベルを反転させ、電気光学素子の点灯・消灯を切替えることができる。
【００８１】
＜３．電子機器＞
次に、上述した電気光学装置を各種の電子機器に適用される場合について説明する。
＜３−１：モバイル型コンピュータ＞
まず、電気光学パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、電気光学表示ユニット１２０６とから構成されている。
【００８２】
＜３−２−２：携帯電話＞
さらに、この電気光学パネルＡＡを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２と電気光学パネルＡＡとを備えるものである。
【００８３】
なお、図１５及び図１６を参照して説明した電子機器の他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図２】同装置の電気光学パネルＡＡを構成する画素Ｐの回路図である。
【図３】同パネルの読出動作時における画素Ｐ及びその周辺構成の等価回路を示すブロック図である。
【図４】図３に示す等価回路における読出動作時のタイミングチャートである。
【図５】画素Ｐの各部における電位を示す詳細なタイミングチャートである。
【図６】同装置の書込動作時における画素Ｐ及びその周辺構成の等価回路を示すブロック図である。
【図７】図６に示す等価回路における書込動作時のタイミングチャートである。
【図８】本発明の第２実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図９】同実施形態に用いられる電気光学パネルＡＡを構成する画素Ｐ’の回路図である。
【図１０】同パネルの読出動作時における画素Ｐ’及びその周辺構成の等価回路を示すブロック図である。
【図１１】図１０に示す等価回路における読出動作時のタイミングチャートである。
【図１２】画素Ｐ’の各部における電位を示す詳細なタイミングチャートである。
【図１３】同パネルの書込動作時における画素Ｐ’及びその周辺構成の等価回路を示すブロック図である。
【図１４】図１２に示す等価回路における書込動作時のタイミングチャートである。
【図１５】同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１７】従来の画素の構成を示す回路図である。
【符号の説明】
２…走査線、３…データ線、６…画素電極、７０…ＯＬＥＤ素子（有機発光ダイオード）、１００…走査線駆動回路、２００…データ線駆動回路、３００…電源供給回路（電源供給手段）、４００…タイミング発生回路（制御手段）、１５８…共通電極、Ｐ，Ｐ’…画素、Ｃ…保持容量、ＶＤＤＭ…高電位電源、ＶＳＳＭ…低電位電源、ＶＤＤ…第１高電位、ＶＨＨ…第２高電位、ＶＳＳ…第１低電位、ＶＬＬ…第２低電位、ＩＮＶ…インバータ（反転手段）、ＳＷ１〜ＳＷ４…スイッチ（第１〜第４スイッチング素子）、ＴＲ１〜ＴＲ６…第１〜第６トランジスタ、ＡＡ…電気光学パネル、
【発明の属する技術分野】
本発明は、複数のデータ線と複数の走査線との交差に対応して設けられた各画素内にデータを記憶する電気光学パネル、その駆動回路及び駆動方法、並びにこれを用いた電子機器に関する。
【０００２】
【従来の技術】
電気光学物質として液晶を用いる液晶パネルとしてアクティブマトリックス型のものがある。この液晶パネルは、複数の走査線と複数のデータ線とを備え、データ線と走査線との交差に対応して、画素がマトリックス状に配置されている。さらに、画素内にＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を備え、消費電力を低減する技術も公知である（例えば、特許文献１）。
【０００３】
図１７に、従来の画素の構成を示す。従来の画素は、液晶容量ＬＣ、トランジスタＴｒ１〜Ｔｒ３、及びトランジスタＴｒ４並びにＴｒ５で構成されるインバータを備える。この回路構成において、液晶容量ＬＣには１ビットの画像データに応じた電荷が蓄積される。そして、所定周期で液晶容量ＬＣに蓄積した電荷を再書き込みする。具体的には、Ｔｒ１をオフ状態にして、Ｔｒ２及びＴｒ３のオン・オフを、Ｔｒ２：オフ、Ｔｒ３：オフ→Ｔｒ２：オフ、Ｔｒ３：オン→Ｔｒ２：オフ、Ｔｒ３：オフに制御することによって電荷の再書き込みを実行する。そして、液晶容量ＬＣに電荷を保持する期間にあっては、Ｔｒ２をオン状態にする一方、Ｔｒ３をオフ状態にする。
【０００４】
この画素構成によれば、電荷の再書き込み時に液晶に印加する電圧極性を反転させることができ、かつ、データ線３を介して画像データを再書き込みする必要がないので液晶パネルの消費電力を削減することができる。
【０００５】
【特許文献１】
特開２００２−２０７４５３号公報（図２２、図２４）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の技術は電気光学素子として液晶を用いたものであるため、有機発光ダイオード素子（以下、ＯＬＥＤ素子と称する。）を用いた電気光学パネルには直接適用できない。なぜならば、有機発光ダイオードには電荷を保持する機能がないからである。
【０００７】
また、液晶の透過率は、液晶に印加される電圧の実効値に従って定まるので、印加電圧の極性を問わない。従って、インバータの出力を電気光学素子に供給しても液晶の印加電圧の極性が反転されるだけで透過率には変化がなく、むしろ交流駆動により焼き付き等を防止することができる。一方、ＯＬＥＤ素子は、印加電圧の極性によって点灯と消灯とが制御されるので、単にインバータの出力をＯＬＥＤ素子に供給するだけでは、点灯と消灯とが逆転してしまい所望の画像を表示させることができない。これを解消するために、インバータを２個用いてラッチ回路を画素内に構成することも考えられるが、そのような構成では素子数の増加に伴い開口率が低下し、歩留まりが低下するといった問題がある。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、開口率を向上させると共に歩留まりを向上できる電気光学パネル及びその駆動回路等を提供することを解決課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る電気光学パネルは、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、電荷を保持する保持容量と、入力信号を反転した出力信号を出力する反転手段と、前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、前記反転手段の出力と接続される有機発光ダイオード素子と、を備える。
【００１０】
この発明によれば、画素内に設けられた反転手段を用いて、データを記憶することができ、さらに、後述する駆動方法を適用して、保持容量に電荷を再書き込みしつつ、有機発光ダイオードの点灯・消灯を制御することができる。
【００１１】
次に、本発明に係る電気光学パネルは、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する保持容量と、入力信号を反転した出力信号を出力する反転手段と、前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子と、を備える。
【００１２】
この発明によれば、第４スイッチング素子が反転手段の出力と有機発光ダイオードとの間に設けるので、それらの間の接続状態を制御することができる。論理レベルを変更することなく保持容量に蓄積された電荷を再書き込みするには、偶数回の再書き込みが必要となる。奇数回目の書き込みによって保持容量の論理レベルは反転する。そのような状態で保持容量と反転手段の入力が接続されると、反転手段の出力論理レベルが反転するが、第４スイッチング素子をオフ状態にすることによって、有機発光ダイオードと反転手段の出力と分離できる。この結果、再書き込みに伴って、有機発光ダイオードの点灯・消灯が逆転することがなくなり、コントラストを向上させることが可能となる。
【００１３】
次に、本発明に係る電気光学パネルの駆動回路は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルを駆動するものであって、保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御する制御手段を備えることを特徴とする。
【００１４】
この発明によれば、読出期間において電荷保持手段と反転手段の出力とを偶数回接続する。これにより、電荷保持手段には、元の論理レベルと同一の論理レベルとなる電荷が蓄積される。従って、単一の反転手段によってデータを画素内で再書き込みすることが可能となり、電気光学パネルの開口率と歩留まりを大幅に向上させることが可能となる。
【００１５】
ここで、前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、前記制御手段は、前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御することが好ましい。
【００１６】
この発明によれば、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行するので、１サイクル動作によって反転手段の入力の論理レベルは元の論理レベルに戻り、電荷保持手段に蓄積される電荷はリフレッシュされる。
【００１７】
より具体的には、前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、前記制御手段は、前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御することが好ましい。
【００１８】
この発明によれば、第１状態と第２状態との間に第２及び第３スイッチング素子をともにオフ状態するので、動作マージンを見込むことができる。この結果、素子の性能等のばらつきによって第２スイッチング素子と第３スイッチング素子とが同時にオン状態となり、反転手段の出力が発振状態となることを回避することができる。
【００１９】
さらに、前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、前記制御手段は、前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御することが好ましい。この場合には、反転手段の出力論理レベルが反転している期間は、反転手段の出力と有機発光ダイオードとを分離するから、当該期間において、本来、有機発光ダイオードを消灯すべきところを点灯するといった不都合を解消して、表示画像のコントラストを向上させることができる。
【００２０】
くわえて、前記反転手段は、高電位電源と低電位電源とによって動作し、前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給する電源供給手段を備えることが好ましい。
【００２１】
この発明によれば、読出期間における高電位電源の電位は保持期間よりも高電位であり、読出期間における低電位電源の電位は保持期間よりも低電位である。反転手段の出力信号は、保持期間と比較して読出期間の方が大振幅となるから、電荷保持手段には大振幅に対応する電荷が書き込まれる。そして、読出期間から保持期間へ移行すると、第２スイッチング素子がオン状態となって電荷保持手段と反転手段の入力容量が容量結合して電荷の移動が生じる。この際、反転手段の入力信号の振幅は低下するが、反転手段の電源電圧は下がっているので、振幅が低下した入力信号であっても反転手段は正常に動作し、また、リーク電流を低減させることができる。
【００２２】
ここで、前記反転手段は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタを備え、前記第１乃至第３スイッチング素子は薄膜トランジスタで構成されることが好ましい。
【００２３】
次に、本発明に係る電子機器は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられ有機発光ダイオードを含む各画素を備えた電気光学パネルと、上述した電気光学パネルの駆動回路と、を備える。このような電子機器としては、例えば、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ等が該当する。
【００２４】
次に、本発明に係る電気光学パネルの駆動方法は、複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルを駆動する方法であって、保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御することを特徴とする。
【００２５】
この発明によれば、読出期間において電荷保持手段と反転手段の出力とを偶数回接続する。これにより、電荷保持手段には、元の論理レベルと同一の論理レベルとなる電荷が蓄積される。従って、単一の反転手段によってデータを画素内で再書き込みすることが可能となり、開口率と歩留まりを大幅に向上させた電気光学パネルを用いることができる。
【００２６】
ここで、前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御することが好ましい。
【００２７】
この発明によれば、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行するので、１サイクル動作によって反転手段の入力の論理レベルは元の論理レベルに戻り、電荷保持手段に蓄積される電荷はリフレッシュされる。
【００２８】
また、前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御することが好ましい。この発明によれば、第１状態と第２状態との間に第２及び第３スイッチング素子をともにオフ状態するので、動作マージンを見込むことができる。この結果、素子の性能等のばらつきによって第２スイッチング素子と第３スイッチング素子とが同時にオン状態となり、反転手段の出力が発振状態となることを回避することができる。
【００２９】
さらに、前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御することが好ましい。この場合には、反転手段の出力論理レベルが反転している期間は、反転手段の出力と有機発光ダイオードとを分離するから、当該期間において、本来、有機発光ダイオードを消灯すべきところを点灯するといった不都合を解消して、表示画像のコントラストを向上させることができる。
【００３０】
くわえて、前記反転手段は、高電位電源と低電位電源とによって動作し、前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給することが好ましい。この発明によれば、読出期間における高電位電源の電位は保持期間よりも高電位であり、読出期間における低電位電源の電位は保持期間よりも低電位である。反転手段の出力信号は、保持期間と比較して読出期間の方が大振幅となるから、電荷保持手段には大振幅に対応する電荷が書き込まれる。そして、読出期間から保持期間へ移行すると、第２スイッチング素子がオン状態となって電荷保持手段と反転手段の入力容量が容量結合して電荷の移動が生じる。この際、反転手段の入力信号の振幅は低下するが、反転手段の電源電圧は下がっているので、振幅が低下した入力信号であっても反転手段は正常に動作し、また、リーク電流を低減させることができる。
【００３１】
【発明の実施の形態】
＜１．第１実施形態＞
＜１−１：電気光学装置の全体構成＞
まず、本発明に係る電気光学パネルを用いた電気光学装置として、電気光学材料としてＯＬＥＤ素子を用いた装置を一例にとって説明する。図１は本発明の第１実施形態に係わる電気光学装置の電気的構成を示すブロック図である。電気光学装置は、主要部として電気光学パネルＡＡ、電源供給回路３００、タイミング発生回路４００、及びデータ供給回路５００を備える。
【００３２】
電気光学パネルＡＡは、素子基板と対向基板とを備える素子基板には、画像表示領域Ａ、走査線駆動回路１００、及びデータ線駆動回路２００が形成される。これらの回路は、画像表示領域Ａにおけるトランジスタと同一のプロセスで同時に形成される。なお、このトランジスタは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）によって構成される。
【００３３】
画像表示領域Ａには、図１に示されるように、複数の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、複数のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、画素Ｐがマトリックス状に配置されている。画素Ｐの詳細は後述するが、画素ＰはＯＬＥＤ素子７０を有する。
【００３４】
タイミング発生回路４００は、各種のタイミング信号を生成し、電気光学パネルＡＡ及び電源供給回路３００に供給する。第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２は、１フィールド周期の信号であって、画素Ｐを構成する所定のトランジスタを制御する。Ｘ走査開始パルスＳＰＸは、水平走査の開始を指示するパルスであって、ハイレベルでアクティブとなる１水平走査周期のパルスである。Ｘクロック信号ＣＫＸは、画像データＤと同期した信号である。
【００３５】
Ｙ走査開始パルスＳＰＹは、垂直走査の開始を指示するパルスであって、ハイレベルでアクティブとなるパルスである。Ｙクロック信号ＹＣＫは２水平走査周期の信号である。
【００３６】
電源供給回路３００は、第１高電位ＶＤＤ、第２高電位ＶＨＨ、第１低電位ＶＳＳ、及び第２低電位ＶＬＬを生成する定電圧源と選択回路とを備える（図示略）。選択回路は、タイミング発生回路４００からの制御信号に基づいて、第１高電位ＶＤＤと第２高電位ＶＨＨとのうちいずれか一方を選択して、高電位電源ＶＤＤＭとして出力すると共に第１低電位ＶＳＳと第２低電位ＶＬＬとのうちいずれか一方を選択して、低電位電源ＶＳＳＭとして出力する。より具体的には、所定期間に第２高電位ＶＨＨを高電位電源ＶＤＤＭとして出力すると同時に第２低電位ＶＬＬを低電位電源ＶＳＳＭとして出力する一方、他の期間に第１高電位ＶＤＤを高電位電源ＶＤＤＭとして出力すると同時に第１低電位ＶＳＳを低電位電源ＶＳＳＭとして出力する。高電位電源ＶＤＤＭと低電位電源ＶＳＳＭとは各画素Ｐに供給される。また、電気光学パネルＡＡの表示面とは反対の面側には、その一面に共通電極が形成されており、電源供給回路３００は共通電極へ共通電極電位ＶＣＯＭを供給する。さらに、電源供給回路３００は、走査線駆動回路１００．データ線駆動回路２００、タイミング発生回路４００、及びデータ供給回路５００に対して所定の電源を供給する。
【００３７】
走査線駆動回路１００は、シフトレジスタ（図示略）を備え、Ｙクロック信号ＹＣＫに基づいてＹ走査開始パルスＳＰＹを順次シフトして走査信号ＷＲＴを生成する。但し、Ｙ走査開始パルスＳＰＹとＹクロック信号ＹＣＫとは常時供給されているのではなく、表示画面が変更され、画素Ｐに記憶すべき出力画像データＤｏｕｔを書き換える必要がある場合にのみ供給される。
【００３８】
データ線駆動回路２００は、シフトレジスタ、第１ラッチ回路群、及び第２ラッチ回路群を備える。シフトレジスタはＸ転送開始パルスＳＰＸをＸクロック信号ＣＫＸに同期して順次シフトして、画像データＤをサンプリングするサンプリングパルスを生成し、これを第１データラッチ回路群に供給する。第１データラッチ回路群は、画像データＤをサンプリングパルスに基づいてラッチして点順次データをサンプルする。第２データラッチ回路群は点順次データをラッチパルスＬＰに従ってラッチして線順次データを生成する。この線順次データは１ビットの出力画像データＤｏｕｔである。
【００３９】
＜１−２：画素の構成＞
図２は、１画素の構成を示す回路図である。この図に示すように、１画素Ｐは、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、インバータＩＮＶ、保持容量Ｃ及びＯＬＥＤ素子７０を備える。インバータＩＮＶは反転回路として機能し、第４トランジスタＴＲ４及び第５トランジスタＴＲ５を備える。これらのトランジスタは、スイッチング素子として機能し、またＴＦＴによって構成されている。
【００４０】
第１トランジスタＴＲ１のソースはデータ線３に接続され、そのゲートは走査線２に接続され、さらに、ドレインは保持容量Ｃの一方の端子に接続される。従って、走査線２を介して供給される走査信号ＷＲＴがハイレベル（アクティブ）となると、データ線３の電位が第１トランジスタＴＲ１を介して保持容量Ｃに取り込まれる。これにより、出力画像データＤｏｕｔに応じた電荷が保持容量Ｃに蓄積される。なお、この例では、保持容量Ｃの他方の端子は接地されているが、素子のレイアウトを考量すると、これを第２制御線Ｌ２に接続してもよい。
【００４１】
第２トランジスタＴＲ２は保持容量ＣとインバータＩＮＶの入力との間に設けられており、ソースが保持容量Ｃの一方の端子と接続され、ドレインがインバータＩＮＶの入力と接続され、さらに、ゲートには第２制御線Ｌ２を介して第２フィールド信号ＦＬＤ２が供給されるようになっている。第３トランジスタＴＲ３は、保持容量ＣとインバータＩＮＶの出力との間に設けられており、ソースが保持容量Ｃの他方の端子と接続され、ドレインがインバータＩＮＶの出力と接続され、さらに、ゲートには第１制御線Ｌ１を介して第１フィールド信号ＦＬＤ１が供給されるようになっている。第２トランジスタＴＲ２と第３トランジスタＴＲ３とは、保持容量ＣとインバータＩＮＶとの接続状態を切替えるスイッチング手段として機能する。また、インバータＩＮＶの出力にはＯＬＥＤ素子７０のカソードが接続される。なお、ＯＬＥＤ素子７０のアノードには対向電極が接続されている。さらに、インバータＩＮＶには、電源供給線Ｌ３及びＬ４を介して、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭとが供給されるようになっている。
【００４２】
ＯＬＥＤ素子７０のアノードおよびカソードは、その積層構造の製造方法に従って、上述とは逆に接続しても良い。その場合は、書き込まれるべきまたは保持すべき映像信号に応じたデータの論理が逆になるだけで、他に違いは無い。
【００４３】
＜１−３：電気光学パネルＡＡの駆動＞
次に、電気光学パネルＡＡの駆動動作について、読出動作と書込動作に分かち説明する。書込動作とは、データ線３を介して出力画像データＤｏｕｔを画素Ｐに書き込むことであり、読出動作とは、一旦、画素Ｐに書き込んだ出力画像データＤｏｕｔを画素Ｐの内部で再書き込みすること及び出力画像データＤｏｕｔを保持することをいう。
【００４４】
＜１−３−１：読出動作＞
まず、読出動作について説明する。読出動作時には、画素Ｐの内部にデータ線３の電位を取り込む必要がないので、走査信号ＷＲＴを非アクティブとして第１トランジスタＴＲ１をオフ状態とする。
【００４５】
図３に、読出動作時における図２に示す画素Ｐ及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ２は第２トランジスタＴＲ２に、スイッチＳＷ３は第３トランジスタＴＲ３に相当する。また、電荷保持手段は保持容量Ｃに、電気光学素子はＯＬＥＤ素子７０に相当する。図４は、図３に示す等価回路における読出動作時のタイミングチャートである。この図に示すように、読出動作の１フィールド期間Ｔｆは、読出期間Ｔ１と保持期間Ｔ２とによって構成される。
【００４６】
読出期間Ｔ１は保持期間Ｔ２より短く設定される。これは、読出期間Ｔ１においては、後述するように電荷の再書き込みを実行するため電力を消費するが、保持期間Ｔ２においては電力を殆ど消費しないため、前者の時間を後者より短時間とすることで、消費電力を低減するためである。
【００４７】
まず、読出期間Ｔ１のうち期間Ｔ１Ａでは、第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブ（ローレベル）となる。このとき、電荷保持手段（保持容量Ｃ）は、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。そして、インバータＩＮＶの入力容量には所定の電荷が蓄積される。この場合、インバータＩＮＶの入力論理レベルは、スイッチＳＷ２がオフされる前の状態と同じである。
【００４８】
次に、期間Ｔ１Ｂにおいて第２フィールド信号ＦＬＤ２の非アクティブが維持された状態で第１フィールド信号ＦＬＤ１がアクティブ（ハイレベル）となる。このとき、スイッチＳＷ３がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力及び電気光学素子（ＯＬＥＤ素子７０）と接続される。インバータＩＮＶの出力論理レベルは出力論理レベルを反転したものとなるから、電荷保持手段には前の論理レベルを反転した論理レベルとなる電荷が書き込まれる。
【００４９】
次に、期間Ｔ１Ｃにおいて第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなる。これにより、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。さらに、期間Ｔ１Ｄにおいて第１フィールド信号ＦＬＤ１の非アクティブが維持された状態で第２フィールド信号ＦＬＤ２がアクティブとなる。このとき、スイッチＳＷ２がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力と接続される。これにより、インバータＩＮＶの入力容量には、論理レベルを反転する電荷が書き込まれる。
【００５０】
次に、期間Ｔ１Ｅにおいて第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなり、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。さらに、期間Ｔ１Ｆにおいて第２フィールド信号ＦＬＤ２の非アクティブが維持された状態で第１フィールド信号ＦＬＤ１がアクティブとなる。このとき、スイッチＳＷ３がオン状態となり電荷保持手段（保持容量Ｃ）は、インバータＩＮＶの出力と接続される。これにより、電荷保持手段には、論理レベルをさらに反転する電荷が書き込まれる。従って、期間Ｔ１Ｂと期間Ｔ１Ｆの２回の書き込みにより、電荷保持手段の論理レベルは読出期間Ｔ１が開始される前の論理レベルに戻る。
【００５１】
この後、期間Ｔ１Ｇにおいて、第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２が非アクティブとなる。これにより、電荷保持手段（保持容量Ｃ）が、インバータＩＮＶ及び電気光学素子（ＯＬＥＤ素子７０）から分離される。
【００５２】
このように読出期間Ｔ１において、電荷保持手段とインバータＩＮＶとを偶数回接続することにより、電荷保持手段に元の論理レベルを示す電荷を書き込むことができ、画素Ｐにラッチ回路を構成しなくても論理レベルを反転することなくデータを記憶することができる。この結果、画素Ｐを構成する素子数を減らし、開口率を向上させるとともに歩留まりを向上させることができる。
【００５３】
また、スイッチＳＷ２がオフ状態であり、且つスイッチＳＷ３がオン状態であることを第１状態、スイッチＳＷ２がオン状態であり、且つスイッチＳＷ３がオフ状態であることを第２状態とする。この場合、電荷保持手段とインバータＩＮＶとを偶数回接続することは、第１状態から第２状態へて再び第１状態とする１サイクル動作を一回以上実行することを意味する。なお、この例では、１サイクル動作を１回実行しているが、１サイクル動作を複数回実行してもよいことは勿論である。
【００５４】
さらに、スイッチＳＷ２及びスイッチＳＷ３がオフ状態であることを第３状態としたとき、第１状態と第２状態との間で状態を移行させる場合に、第３状態を経て次の状態へ移行させる。これは、スイッチＳＷ２及びスイッチＳＷ３が同時にオン状態となると、インバータＩＮＶの出力が入力に帰還され、発振状態となるのを回避するためである。
【００５５】
次に、保持期間Ｔ２においては、第１フィールド信号ＦＬＤ１が非アクティブの状態で、第２フィールド信号ＦＬＤ２が非アクティブ（ローレベル）からアクティブ（ハイレベル）へと遷移する。このとき、スイッチＳＷ２がオン状態となり、電荷保持手段とインバータＩＮＶの入力とが接続される。読出期間Ｔ１において、最終的な電荷保持手段の論理レベルは、読出期間Ｔ１の開始前の論理レベルと一致するから、保持期間Ｔ１においては、電気光学素子（ＯＬＥＤ素子７０）の極１の電位は読出期間Ｔ１の開始前と一致する。一方、極２の電位は、読出期間Ｔ１及び保持期間Ｔ２を通して一定である。従って、電気光学素子に印加される電圧の極性は変化しない。これにより、電気光学素子として、有機発光ダイオードを用いることが可能となる。
【００５６】
ここで、インバータＩＮＶには、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭが供給されるが、読出期間Ｔ１において、高電位電源ＶＤＤＭは第２高電位ＶＨＨとなり、低電位電源ＶＳＳＭは第２低電位ＶＬＬとなる。そして、保持期間Ｔ２において、高電位電源ＶＤＤＭは第１高電位ＶＤＤとなり、低電位電源ＶＳＳＭは第１低電位ＶＳＳとなる。すなわち、読出期間Ｔ１は保持期間Ｔ２と比較してインバータＩＮＶの電源電圧を昇圧している。これは、インバータＩＮＶを構成する第４及び第５トランジスタＴＲ４及びＴＲ５を誤動作させることなく正常に反転動作させるためである。この点について図５を参照して説明する。
【００５７】
図５は画素Ｐの各部における電位を示す詳細なタイミングチャートである。なお、同図において、“ＳＴＧ”は、図２に示すように電荷保持手段たる保持容量Ｃと第２及び第３トランジスタＴＲ２及びＴＲ３との接続点の電位（以下、保持電位と称する）を示す符号であり、“ＰＸＬ”はインバータＩＮＶの出力電位を示す符号である。
【００５８】
ここで、保持容量Ｃの容量値をＣｈ１、インバータＩＮＶの入力容量をＣｉｎとする。仮に、読出期間Ｔ１において高電位電源ＶＤＤＭを第１高電位ＶＤＤとし、低電位電源ＶＳＳＭを第１低電位ＶＳＳにし、保持電位ＳＴＧがハイレベル即ち、ＳＴＧ＝ＶＤＤであったとする。この場合、読出期間Ｔ１の終了直前において、保持容量Ｃに蓄積される電荷量Ｑは、Ｑ＝Ｃｈ１・ＶＤＤとなる。
【００５９】
そして、読出期間Ｔ１から保持期間Ｔ２へ移行すると、第２トランジスタＴＲ２がオフ状態からオン状態へ変化し、保持容量Ｃと入力容量Ｃｉｎとが容量結合される。保持容量Ｃに蓄積されていた電荷が入力容量Ｃへ移動すると、インバータＩＮＶの入力電位Ｖは、Ｖ＝Ｃｈ１・ＶＤＤ／（Ｃｈ１＋Ｃｉｎ）となる。つまり、インバータＩＮＶの入力電位Ｖは第１高電位ＶＤＤを下回る。これによって、インバータＩＮＶを構成する第４トランジスタＴＲ４のオフ抵抗値が低下し、第４トランジスタＴＲ４は完全なオフ状態ではなくなり、リーク電流が流れるとともに誤動作が生じ易くなる。
【００６０】
これに対して、本実施形態では、読出期間Ｔ１において高電位電源ＶＤＤＭを第２高電位ＶＨＨとし、低電位電源ＶＳＳＭを第２低電位ＶＬＬにしている。従って、読出期間Ｔ１の終了直前において、保持容量Ｃに蓄積される電荷量Ｑは、Ｑ＝Ｃｈ１・ＶＨＨとなる。また、読出期間Ｔ１から保持期間Ｔ２へ移行して、保持容量Ｃと入力容量Ｃｉｎとが容量結合されると、インバータＩＮＶの入力電位Ｖは、Ｖ＝Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）となる。
【００６１】
第２高電位ＶＨＨは、第１高電位ＶＤＤよりも高電位であるから、読出期間Ｔ１においてインバータＩＮＶの電源電圧を昇圧しない場合と比較して、入力電位Ｖを高電位にすることができる。これにより、第４トランジスタＴＲ４のオフ抵抗値の低下を防止し、リーク電流値を低減するとともに信頼性を向上させることができる。
【００６２】
ここで、第４トランジスタＴＲ４の閾値電圧をＶｔｈ４としたとき、トランジスタＴＲ４のオフ状態を維持するためには、｜Ｖｔｈ４｜＞｜Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）−ＶＤＤ｜であることが好ましい。この場合には、トランジスタＴＲ４のゲート−ソース間電圧が閾値電圧Ｖｔｈ４を下回るので、トランジスタＴＲ４を確実にオフさせることができる。
【００６３】
また、第５トランジスタＴＲ５の閾値電圧をＶｔｈ５としたとき、トランジスタＴＲ５のオフ状態を維持するためには、｜Ｖｔｈ５｜＞｜Ｃｈ１・ＶＬＬ／（Ｃｈ１＋Ｃｉｎ）−ＶＳＳ｜であることが好ましい。この場合には、第５トランジスタＴＲ５のドレイン−ゲート間電圧が閾値電圧Ｖｔｈ５を下回るので、第５トランジスタＴＲ５を確実にオフさせることができる。
【００６４】
図５に示す例では、保持期間Ｔ２において保持電位ＳＴＧ（入力電位Ｖ）が、第１高電位ＶＤＤを上回るので、第４トランジスタＴＲ４を確実にオフさせることができる。
【００６５】
＜１−３−２：書込動作＞
次に、書込出動作について説明する。書込動作時には、画素Ｐの内部にデータ線３の電位を取り込む必要があるので、走査信号ＷＲＴをアクティブとして第１トランジスタＴＲ１をオン状態とする。
【００６６】
図６に、書込動作時における図２に示す画素及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ１は第１トランジスタＴＲ１に相当する。図７は、図６に示す等価回路における書込動作を含むタイミングチャートである。この例にあっては、書き込み期間Ｔ３において、出力画像データＤｏｕｔが画素Ｐに書き込まれる。書き込み動作は、画素Ｐに記憶されているデータを書き換える場合にのみ実行される。上述した読出動作により再書き込みが実行されるため、リーク電流によって電気光学素子への印加電圧が低下することがない。従って、データを書き換える必要のない場合には、書込動作は適宜省略される。これによって、容量性の負荷である走査線２やデータ線３を駆動する回数を減らし、消費電力を削減することができる。
【００６７】
書き込み期間Ｔ３においては、走査信号ＷＲＴがアクティブとなり、スイッチＳＷ１（第１トランジスタＴＲ１）がオン状態となる。すると、データ線３を介して出力画像データＤｏｕｔが画素Ｐに取り込まれる。このとき、出力画像データＤｏｕｔの論理レベルは、電荷の状態で電荷保持手段に取り込まれる。この例では、時刻ｔ１において出力画像データＤｏｕｔの論理レベルがハイレベルからローレベルに遷移する。すると、インバータＩＮＶの出力（極１）が第１低電位ＶＳＳから第１高電位ＶＤＤへと変化すると共に電荷保持手段に保持される電荷を書き換える。このように書込動作を実行することによって、消費電力を大幅に削減することができる。
【００６８】
＜２．第２実施形態＞
第２実施形態に係わる電気光学装置は、画素Ｐの構成、その駆動波形の詳細、及びタイミング発生回路４００において制御信号ＶＯＦＦを生成する点を除いて、図１に示す第１実施形態の電気光学装置と同様に構成されている。
【００６９】
図８は、第２実施形態に係る電気光学装置の全体構成を示すブロック図であり、図９は、第２実施形態に係る電気光学パネルＡＡの１画素Ｐ’の構成を示す回路図である。画素Ｐ’は、インバータＩＮＶの出力とＯＬＥＤ素子７０との間に第６トランジスタＴＲ６を設けた点を除いて、図２に示す第１実施形態の画素Ｐと同様に構成されている。
【００７０】
図１０に、読出動作時における図９に示す画素及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ４は第６トランジスタＴＲ６に相当する。この電気光学パネルＡＡの動作を読出動作と書き込み動作に分けて説明する。図１１に、読出動作における第１フィールド信号ＦＬＤ１及び第２フィールド信号ＦＬＤ２の信号波形、並びに高電位電源ＶＤＤＭ及び低電位電源ＶＳＳＭの電圧波形を示す。
【００７１】
図１１が図４と相違するのは、制御信号ＶＯＦＦが期間Ｔ１Ｃの開始から読出期間Ｔ１の終了までの間にアクティブ（ローレベル）となる点である。これによって、スイッチＳＷ４がオフ状態となり、インバータＩＮＶの出力と電気光学素子とが分離される。このように両者を分離したのは、以下の理由による。
【００７２】
第１実施形態で説明したように、期間Ｔ１ＢにおいてスイッチＳＷ３がオン状態になると、電荷保持手段とインバータＩＮＶが接続されるので、電荷保持手段には論理レベルを反転する電荷が書き込まれる。そして、期間ＴＩＤにおいてスイッチＳＷ２がオン状態になると、インバータＩＮＶの出力論理レベルが反転する。このため、第１実施形態では、図４に示すように期間Ｔ１Ｄの開始から読出期間Ｔ１が終了するまでの間、本来、消灯：黒（点灯：白）すべき画素が点灯：白（消灯：黒）してしまい、コントラストが低下する。従って、コントラストを向上させるためには少なくとも期間Ｔ１Ｄの開始から読出期間Ｔ１が終了するまでの期間は、インバータＩＮＶの出力と電気光学素子とを分離する必要がある。そこで、期間Ｔ１Ｄの開始から読出期間Ｔ１の終了までの期間、スイッチＳＷ４をオフ状態にしてインバータＩＮＶの出力と電気光学素子とを分離したのである。
【００７３】
ここで、制御信号ＶＯＦＦは、期間Ｔ１Ｄの開始からアクティブにして、スイッチＳＷ４をオフ状態にすればよいが、本実施形態においてはマージンを見込んで期間Ｔ１Ｃの開始から制御信号ＶＯＦＦをアクティブにした。
【００７４】
図１２に画素Ｐ’の各部における電位を示す詳細なタイミングチャートを示す。第２実施形態も第１実施形態と同様に、インバータＩＮＶには、高電位電源ＶＤＤＭと低電位電源ＶＳＳＭが供給されるが、読出期間Ｔ１において、高電位電源ＶＤＤＭは第２高電位ＶＨＨとなり、低電位電源ＶＳＳＭは第２低電位ＶＬＬとなる。そして、保持期間Ｔ２において、高電位電源ＶＤＤＭは第１高電位ＶＤＤとなり、低電位電源ＶＳＳＭは第１低電位ＶＳＳとなる。これにより、読出期間Ｔ１においてインバータＩＮＶの入力電位Ｖを高電位にすることができ、第４トランジスタＴＲ４及び第５トランジスタＴＲ５のオフ抵抗値の低下を防止し、リーク電流値を低減するとともに信頼性を向上させることができる。
【００７５】
第４トランジスタＴＲ４の閾値電圧Ｖｔｈ４と第１高電位ＶＤＤ及び第２高電位ＶＨＨの関係は、上述した第１実施形態と同様に｜Ｖｔｈ４｜＞｜Ｃｈ１・ＶＨＨ／（Ｃｈ１＋Ｃｉｎ）−ＶＤＤ｜であることが好ましい。また、第５トランジスタＴＲ５の閾値電圧Ｖｔｈ５と第１低電位ＶＳＳ及び第２低電位ＶＬＬの関係は、上述した第１実施形態と同様に｜Ｖｔｈ５｜＞｜Ｃｈ１・ＶＬＬ／（Ｃｈ１＋Ｃｉｎ）−ＶＳＳ｜であることが好ましい。
【００７６】
次に、書込出動作について説明する。書込動作時には、画素Ｐ’の内部にデータ線３の電位を取り込む必要があるので、走査信号ＷＲＴをアクティブとして第１トランジスタＴＲ１をオン状態とする。
【００７７】
図１３に、書込動作時における図９に示す画素Ｐ’及びその周辺構成の等価回路を示す。この図において、スイッチＳＷ１は第１トランジスタＴＲ１に、スイッチＳＷ４は第６トランジスタＴＲ６に相当する。
【００７８】
図１４は、図１３に示す等価回路における書込動作を含むタイミングチャートである。この例にあっては、書き込み期間Ｔ３において、出力画像データＤｏｕｔが画素Ｐ’に書き込まれる。上述した読出動作により再書き込みが実行されるため、リーク電流によって電気光学素子への印加電圧が低下することがなく、データを書き換える必要のない場合には、書き込み動作は適宜省略される。これによって、容量性の負荷である走査線２やデータ線３を駆動する回数を減らし、消費電力を削減することができる。
【００７９】
書き込み期間Ｔ３においては、走査信号ＷＲＴがハイレベル、制御信号ＶＯＦＦがハイレベル、第１フィールド信号ＦＬＤ１がローレベル、及び第２フィールド信号ＦＬＤ２がハイレベルとなるから、スイッチＳＷ１がオン状態、スイッチＳＷ３がオフ状態、スイッチＳＷ２がオン状態、スイッチＳＷ４がオン状態となる。このため、図１３に太線で示す経路で信号が流れる。
【００８０】
図１４に示す書き込み期間Ｔ３の時刻ｔ１において、出力画像データＤｏｕｔがハイレベルからローレベルへ変化すると、インバータＩＮＶの出力論理レベルはローレベルからハイレベルへ変化し、電気光学素子たるＯＬＥＤ素子７０がオン状態からオフ状態へ変化する。これにより、画素Ｐ’に記憶されるデータの論理レベルを反転させ、電気光学素子の点灯・消灯を切替えることができる。
【００８１】
＜３．電子機器＞
次に、上述した電気光学装置を各種の電子機器に適用される場合について説明する。
＜３−１：モバイル型コンピュータ＞
まず、電気光学パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、電気光学表示ユニット１２０６とから構成されている。
【００８２】
＜３−２−２：携帯電話＞
さらに、この電気光学パネルＡＡを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２と電気光学パネルＡＡとを備えるものである。
【００８３】
なお、図１５及び図１６を参照して説明した電子機器の他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図２】同装置の電気光学パネルＡＡを構成する画素Ｐの回路図である。
【図３】同パネルの読出動作時における画素Ｐ及びその周辺構成の等価回路を示すブロック図である。
【図４】図３に示す等価回路における読出動作時のタイミングチャートである。
【図５】画素Ｐの各部における電位を示す詳細なタイミングチャートである。
【図６】同装置の書込動作時における画素Ｐ及びその周辺構成の等価回路を示すブロック図である。
【図７】図６に示す等価回路における書込動作時のタイミングチャートである。
【図８】本発明の第２実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図９】同実施形態に用いられる電気光学パネルＡＡを構成する画素Ｐ’の回路図である。
【図１０】同パネルの読出動作時における画素Ｐ’及びその周辺構成の等価回路を示すブロック図である。
【図１１】図１０に示す等価回路における読出動作時のタイミングチャートである。
【図１２】画素Ｐ’の各部における電位を示す詳細なタイミングチャートである。
【図１３】同パネルの書込動作時における画素Ｐ’及びその周辺構成の等価回路を示すブロック図である。
【図１４】図１２に示す等価回路における書込動作時のタイミングチャートである。
【図１５】同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１７】従来の画素の構成を示す回路図である。
【符号の説明】
２…走査線、３…データ線、６…画素電極、７０…ＯＬＥＤ素子（有機発光ダイオード）、１００…走査線駆動回路、２００…データ線駆動回路、３００…電源供給回路（電源供給手段）、４００…タイミング発生回路（制御手段）、１５８…共通電極、Ｐ，Ｐ’…画素、Ｃ…保持容量、ＶＤＤＭ…高電位電源、ＶＳＳＭ…低電位電源、ＶＤＤ…第１高電位、ＶＨＨ…第２高電位、ＶＳＳ…第１低電位、ＶＬＬ…第２低電位、ＩＮＶ…インバータ（反転手段）、ＳＷ１〜ＳＷ４…スイッチ（第１〜第４スイッチング素子）、ＴＲ１〜ＴＲ６…第１〜第６トランジスタ、ＡＡ…電気光学パネル、
Claims (14)
- 複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、
前記画素は、
電荷を保持する保持容量と、
入力信号を反転した出力信号を出力する反転手段と、
前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、
前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、
前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、
前記反転手段の出力と接続される有機発光ダイオード素子と、
を備える電気光学パネル。 - 複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、
前記画素は、
有機発光ダイオードと、
電荷を保持する保持容量と、
入力信号を反転した出力信号を出力する反転手段と、
前記データ線と前記保持容量との間に設けられた第１スイッチング素子と、
前記保持容量と前記反転手段の入力との間に設けられた第２スイッチング素子と、
前記保持容量と前記反転手段の出力との間に設けられた第３スイッチング素子と、
前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子と、
を備える電気光学パネル。 - 複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルの駆動回路であって、
保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御する制御手段を
備えることを特徴とする電気光学パネルの駆動回路。 - 前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、
前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、
前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、
前記制御手段は、前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御する
ことを特徴とする請求項３に記載の電気光学パネルの駆動回路。 - 前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、
前記制御手段は、前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御する
ことを特徴とする請求項４に記載の電気光学パネルの駆動回路。 - 前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、
前記制御手段は、前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御する
ことを特徴とする請求項４又は５に記載の電気光学パネルの駆動回路。 - 前記反転手段は、高電位電源と低電位電源とによって動作し、
前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給する電源供給手段を
備えることを特徴とする請求項３乃至６のうちのいずれか１項に記載の電気光学パネルの駆動回路。 - 前記反転手段は、Ｐチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタを備え、前記第１乃至第３スイッチング素子は薄膜トランジスタで構成されることを特徴とする請求項３乃至７のうちいずれか１項に記載の電気光学パネルの駆動回路。
- 複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられ有機発光ダイオードを含む各画素を備えた電気光学パネルと、
請求項２乃至８のうちいずれか１項に記載した電気光学パネルの駆動回路と、
を備えたことを特徴とする電子機器。 - 複数のデータ線、複数の走査線、及び前記データ線と前記走査線との交差に対応して設けられた各画素を有し、前記画素は、有機発光ダイオードと、電荷を保持する電荷保持手段と、入力信号を反転した出力信号を出力する反転手段と、前記電荷保持手段及び前記反転手段の接続状態を切替えるスイッチング手段とを備え、前記反転手段の出力を前記有機発光ダイオードに供給する電気光学パネルの駆動方法であって、
保持期間においては、前記電荷保持手段と前記反転手段の入力を接続するとともに、前記電荷保持手段と前記反転手段の出力を非接続とするように前記スイッチング手段を制御し、
読出期間においては、前記電荷保持手段と前記反転手段の出力とを偶数回接続するように前記選択手段を制御する
ことを特徴とする電気光学パネルの駆動方法。 - 前記電気光学パネルは、前記データ線と前記電荷保持手段との間に設けられた第１スイッチング素子を備え、
前記スイッチング手段は、前記電荷保持手段の出力と前記反転手段の入力との間に設けられた第２スイッチング素子と、前記反転手段の出力と前記電荷保持手段との間に設けられた第３スイッチング素子とを備え、
前記第２スイッチング素子がオフ状態であり、且つ前記第３スイッチング素子がオン状態であることを第１状態、前記第２スイッチング素子がオン状態であり、且つ前記第３スイッチング素子がオフ状態であることを第２状態としたとき、
前記保持期間において、前記第２状態となるように前記第２スッチング素子及び前記第３スイッチング素子を制御し、
前記読出期間において、前記第１状態から前記第２状態へて再び前記第１状態とする１サイクル動作を一回以上実行するように前記第２スイッチング素子及び前記第３スイッチング素子を制御する
ことを特徴とする請求項１０に記載の電気光学パネルの駆動方法。 - 前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態であることを第３状態としたとき、
前記第１状態と前記第２状態との間で状態を移行させる場合に、前記第３状態を経て次の状態へ移行させるように前記第２スイッチング素子及前記第３スイッチング素子を制御する
ことを特徴とする請求項１１に記載の電気光学パネルの駆動方法。 - 前記電気光学パネルは、前記反転手段の出力と前記有機発光ダイオードとの間に設けられた第４スイッチング素子を備え、
前記読出期間の前記１サイクル動作において、少なくとも最初に前記第１状態となった後から前記１サイクル動作が完了するまでの期間は前記第４スイッチング素子をオフ状態にするように制御する
ことを特徴とする請求項１１又は１２に記載の電気光学パネルの駆動方法。 - 前記反転手段は、高電位電源と低電位電源とによって動作し、
前記保持期間においては、前記反転手段へ前記高電位電源として第１高電位を供給するとともに前記低電位電源として第１低電位を供給し、
前記読出期間においては前記反転手段へ前記高電位電源として前記第１高電位よりも高い第２高電位を供給するとともに前記低電位電源として前記第１低電位よりも低い第２低電位を供給する
ことを特徴とする請求項１１乃至１３のうちのいずれか１項に記載の電気光学パネルの駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044369A JP3702879B2 (ja) | 2003-02-21 | 2003-02-21 | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 |
| TW093102535A TWI277049B (en) | 2003-02-21 | 2004-02-04 | Electro-optical panel, driving circuit and driving method for driving electro-optical panel, and electronic apparatus |
| KR1020040007150A KR100539991B1 (ko) | 2003-02-21 | 2004-02-04 | 전기 광학 패널, 그 구동 회로 및 구동 방법, 및 전자 기기 |
| US10/779,728 US7116292B2 (en) | 2003-02-21 | 2004-02-18 | Electro-optical panel, driving circuit and driving method for driving electro-optical panel, and electronic apparatus |
| CNB2004100058051A CN1294551C (zh) | 2003-02-21 | 2004-02-19 | 电光板、其驱动电路、驱动方法、以及电子机器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044369A JP3702879B2 (ja) | 2003-02-21 | 2003-02-21 | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004252310A true JP2004252310A (ja) | 2004-09-09 |
| JP3702879B2 JP3702879B2 (ja) | 2005-10-05 |
Family
ID=33027092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003044369A Expired - Fee Related JP3702879B2 (ja) | 2003-02-21 | 2003-02-21 | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7116292B2 (ja) |
| JP (1) | JP3702879B2 (ja) |
| KR (1) | KR100539991B1 (ja) |
| CN (1) | CN1294551C (ja) |
| TW (1) | TWI277049B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581805B2 (en) * | 2004-05-21 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| WO2006043374A1 (ja) * | 2004-10-18 | 2006-04-27 | Sharp Kabushiki Kaisha | シリアル－パラレル変換回路ならびにそれを用いた表示装置、およびその駆動回路 |
| KR100696280B1 (ko) * | 2004-11-30 | 2007-03-19 | 주식회사 대우일렉트로닉스 | 유기 ｅｌ 디스플레이 패널의 구동방법 |
| GB2441354B (en) * | 2006-08-31 | 2009-07-29 | Cambridge Display Tech Ltd | Display drive systems |
| KR101789309B1 (ko) * | 2009-10-21 | 2017-10-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| TWI409760B (zh) * | 2009-12-17 | 2013-09-21 | Au Optronics Corp | 具畫素資料自我保持機能之有機發光顯示裝置 |
| KR20140022671A (ko) * | 2012-08-14 | 2014-02-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US11115022B2 (en) * | 2015-05-07 | 2021-09-07 | Northwestern University | System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability |
| US11244622B2 (en) * | 2020-06-04 | 2022-02-08 | Parade Technologies, Ltd. | Dynamic power control for OLED displays |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0717445B1 (en) * | 1994-12-14 | 2009-06-24 | Eastman Kodak Company | An electroluminescent device having an organic electroluminescent layer |
| JPH11125834A (ja) * | 1997-10-24 | 1999-05-11 | Canon Inc | マトリクス基板及び液晶表示装置と投写型液晶表示装置 |
| JP2000162586A (ja) * | 1998-11-25 | 2000-06-16 | Seiko Epson Corp | 電気光学パネルの製造方法、およびそれを用いた投射型表示装置の製造方法 |
| US6461899B1 (en) * | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| TW493152B (en) * | 1999-12-24 | 2002-07-01 | Semiconductor Energy Lab | Electronic device |
| US20020030647A1 (en) * | 2000-06-06 | 2002-03-14 | Michael Hack | Uniform active matrix oled displays |
| JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
| JP3428593B2 (ja) | 2000-09-05 | 2003-07-22 | 株式会社東芝 | 表示装置及びその駆動方法 |
| JP4552069B2 (ja) | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP3618687B2 (ja) | 2001-01-10 | 2005-02-09 | シャープ株式会社 | 表示装置 |
| JP4027614B2 (ja) * | 2001-03-28 | 2007-12-26 | 株式会社日立製作所 | 表示装置 |
| JP2002358031A (ja) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP4982014B2 (ja) * | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
| JP2003108099A (ja) | 2001-09-29 | 2003-04-11 | Toshiba Corp | 表示装置 |
| TW529006B (en) * | 2001-11-28 | 2003-04-21 | Ind Tech Res Inst | Array circuit of light emitting diode display |
| US7348946B2 (en) * | 2001-12-31 | 2008-03-25 | Intel Corporation | Energy sensing light emitting diode display |
| TW558693B (en) * | 2002-04-17 | 2003-10-21 | Au Optronics Corp | Driving circuit design for display device |
| US6911961B2 (en) * | 2002-10-11 | 2005-06-28 | Eastman Kodak Company | Method of designing an OLED display with lifetime optimized primaries |
-
2003
- 2003-02-21 JP JP2003044369A patent/JP3702879B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-04 TW TW093102535A patent/TWI277049B/zh not_active IP Right Cessation
- 2004-02-04 KR KR1020040007150A patent/KR100539991B1/ko not_active IP Right Cessation
- 2004-02-18 US US10/779,728 patent/US7116292B2/en not_active Expired - Fee Related
- 2004-02-19 CN CNB2004100058051A patent/CN1294551C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040201555A1 (en) | 2004-10-14 |
| CN1527270A (zh) | 2004-09-08 |
| TW200425037A (en) | 2004-11-16 |
| TWI277049B (en) | 2007-03-21 |
| US7116292B2 (en) | 2006-10-03 |
| KR100539991B1 (ko) | 2006-01-10 |
| KR20040075718A (ko) | 2004-08-30 |
| JP3702879B2 (ja) | 2005-10-05 |
| CN1294551C (zh) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI417847B (zh) | 移位暫存器、具有移位暫存器之閘驅動電路與顯示面板，及其方法 | |
| JP4415393B2 (ja) | 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法 | |
| US8106900B2 (en) | Control method for information display device and an information display device | |
| JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
| JP2002351430A (ja) | 表示装置 | |
| JP2009036945A (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
| JP2012088736A (ja) | 表示装置 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4241858B2 (ja) | 液晶装置、および電子機器 | |
| JP3702879B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
| JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
| KR100498968B1 (ko) | 표시 장치 | |
| JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
| JP4461687B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
| KR100522060B1 (ko) | 표시 장치 | |
| JP4954744B2 (ja) | 表示装置及び当該表示装置を具備する電子機器 | |
| US7499013B2 (en) | Display driver, electro-optical device and drive method | |
| JP5046230B2 (ja) | 液晶装置、および電子機器 | |
| JP5224735B2 (ja) | 液晶装置、および電子機器 | |
| US7471278B2 (en) | Display driver, electro-optical device, and drive method | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2012133046A (ja) | 表示装置、および駆動方法 | |
| JP2007219048A (ja) | 電気光学装置および電子機器 | |
| JP2002311909A (ja) | アクティブマトリクス型表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050210 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |