JP2012133046A - 表示装置、および駆動方法 - Google Patents
表示装置、および駆動方法 Download PDFInfo
- Publication number
- JP2012133046A JP2012133046A JP2010283823A JP2010283823A JP2012133046A JP 2012133046 A JP2012133046 A JP 2012133046A JP 2010283823 A JP2010283823 A JP 2010283823A JP 2010283823 A JP2010283823 A JP 2010283823A JP 2012133046 A JP2012133046 A JP 2012133046A
- Authority
- JP
- Japan
- Prior art keywords
- charge sharing
- signal
- counter electrode
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】マトリクス状に配置される信号線および走査線と、信号線および走査線の交差箇所に配置される画素回路とを有する表示部と、走査線に走査信号を印加する走査線駆動部と、信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部とを備え、画素回路は、信号線に第1端子が接続されゲート端子に印加される走査信号の論理レベルに応じて選択的に導通する第1スイッチング素子と、第1スイッチング素子の第2端子に接続される画素電極と、対向電極との間に形成される液晶容量と、画素電極と対向電極との間に形成される保持容量と、ゲート端子に印加される第1チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に保持容量の両端を対向電極に短絡させる第2スイッチング素子とを備える表示装置が提供される。
【選択図】図9
Description
本発明の実施形態に係る表示装置(以下、「表示装置100」と示す場合がある。)の構成について説明する前に、表示装置100に係る構成の前提となる技術について説明する。
(i)チャージシェアリングON
(ii)極性反転ドライブ
(iii)チャージシェアリングOFF
[本発明の実施形態に係る表示装置100の概要]
上記のように、従来の技術を用いたとしても、液晶表示装置における消費電力の低減を図ることができるとは限らない。そこで、本発明の実施形態に係る表示装置100は、短絡点のインピーダンスをさらに下げる回路構成をとり、チャージシェアリングに要する時間を不要電荷の再利用率を高めた上で短縮させる駆動方法を用いることによって、チャージシェアリング効果を向上させる。
図8は、本発明の実施形態に係る表示装置100が備える画素の画素回路(画素の等価回路)を示す説明図である。本発明の実施形態に係る画素は、例えば、第1スイッチング素子TR1と、画素電極(図示せず)とVCOM電極(対向電極)との間に形成される液晶容量CLCと、画素電極とVCOM電極との間に形成される保持容量CSTと、保持容量CSTの両端をバイパスするように電気的に制御可能な第2スイッチング素子TR2とを有する。
図10は、本発明の実施形態に係るゲートドライバ104(走査駆動部)の構成の一例を示す説明図である。ゲートドライバ104は、図3に示す回路30と同様の構成を有し、シフトデータSTVに基づく信号を生成する回路150と、各ゲート駆動線および各チャージシェアリング駆動線に対応するドライバ回路152とを備える。ここで、ゲートドライバ104は、図3に示す従来のゲートドライバ14にチャージシェアリング制御信号(CSE。以下、「第2チャージシェアリング制御信号」と示す場合がある。)の入力を追加し、タイミング制御部110の第2チャージシェアリング制御信号CSEの出力と接続したものである。また、ゲートドライバ104は、ゲートドライバ1ビット・セル内で第1チャージシェアリング駆動信号GSPXを、n行水平期間に生成する。より具体的には、ゲートドライバ104は、ゲートドライバ1ビット・セル内で一水平期間において有効となっているノード(HE[n])と第2チャージシェアリング制御信号CSEと論理ゲートすることによって、チャージシェアリング駆動線(CS[n])に対応する第1チャージシェアリング駆動信号GSPXを生成する。
次に、例えば図9に示す本発明の実施形態に係る表示装置100の駆動方法について説明する。
まず、本発明の実施形態に係る表示装置100における基本駆動について説明する。
図13は、本発明の実施形態に係る表示装置100におけるチャージシェアリングに関する動作に係る波形を示す説明図である。ここで、図13に示す「CS[n]」は、チャージシェアリング駆動線(nは自然数)を示している(以下、同様とする。)。また、図13に示す「Timing−A」はGE信号およびCSE信号のオーバーラップ期間を設けない場合の例を示しており、「Timing−B」はGE信号およびCSE信号のオーバーラップ期間を設けた場合の例を示している。また、「Timing−C」は、GE信号およびCSE信号のオーバーラップ期間を設け、その後一旦GE信号をオフにした場合の例を示している。
ゲートドライバ104の走査によって、行nの水平期間に推移する直前では、ゲート駆動制御信号GEが無効、第1チャージシェアリング制御信号GSPXが無効となっており、ゲート駆動線(GL[n])およびチャージシェアリング駆動線(CS[n])は無効となっている。すなわち、初期状態とは、画素(n,m)内の第1スイッチング素子TR1および第2スイッチング素子TR2は、共に開放状態となっている状態である。
図14は、本発明の実施形態に係る表示装置100におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Timing−Aに係る動作波形を示している。図13、図14を参照しつつ、Timing−Aにおける駆動方法について説明する。
図15は、本発明の実施形態に係る表示装置100におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Timing−Bに係る動作波形を示している。図13、図15を参照しつつ、Timing−Bにおける駆動方法について説明する。
表示装置100は、Timing−Bの第二の状態と第三の状態の間に、GE信号およびCSE信号無効状態を生成し、Timing−Aの第二の状態を生成する。
(I)チャージシェアリングON
(II)極性反転ドライブ
(III)チャージシェアリングOFF
次に、表示装置100が図11に示すゲートドライバ104を備える場合における駆動方法について説明する。
ゲートドライバ104の走査によって現在の行の1つ前の走査行n−1および現在の行nの水平期間に推移する直前では、ゲート駆動制御信号GEが無効、チャージシェアリング制御信号GSPXが無効となっており、ゲート駆動線(GL[n])およびチャージシェアリング駆動線(CS[n])は無効となっている。すなわち、初期状態とは、画素(n,m)内の第1スイッチング素子TR1および第2スイッチング素子TR2は、共に開放状態となっている状態である。
図17は、本発明の実施形態に係る表示装置100におけるチャージシェアリングに関する動作に係る波形を示す説明図であり、Timing−Aに係る動作波形を示している。図16、図17を参照しつつ、Timing−Aにおける駆動方法について説明する。
表示装置100は、Timing−Aと同様に、上記第一の状態から第四の状態までの動作を行う。
コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム(例えば、本発明の実施形態に係る駆動方法に係る処理を実現するためのプログラム)によって、液晶表示装置における消費電力の低減を図ることができる。
また、上記では、コンピュータを、本発明の実施形態に係る表示装置として機能させるためのプログラム(コンピュータプログラム)が提供されることを示したが、本発明の実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。
12、102 表示パネル
14、104 ゲートドライバ14
16、106 ソースドライバ16
18、108 VCOMドライバ
20、110 タイミング制御部
22、112 第2スイッチング部
SW1 第1スイッチング部
Claims (16)
- マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動させる対向電極駆動部と、
を備え、
前記画素回路は、
前記信号線に第1端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第1スイッチング素子と、
前記第1スイッチング素子の第2端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第1チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に前記保持容量の両端を前記対向電極に短絡させる第2スイッチング素子と、
を備えることを特徴とする、表示装置。 - 前記チャージシェアリング駆動線は、前記走査線と並走して配線されることを特徴とすることを特徴とする、請求項1に記載の表示装置。
- 前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータを用いて前記第1チャージシェアリング駆動信号を生成し、生成した前記第1チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加する、請求項2に記載の表示装置。
- 前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、第2チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第1スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第2チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第2スイッチング部と、
をさらに備え、
前記第2チャージシェアリング駆動信号は、前記タイミング制御部により生成されることを特徴とする、請求項1〜3のいずれか1項に記載の表示装置。 - 前記走査線駆動部は、前記走査信号の生成に用いられるシフトデータと前記第2チャージシェアリング駆動信号とを用いて前記第1チャージシェアリング駆動信号を生成し、生成した前記第1チャージシェアリング駆動信号を前記チャージシェアリング駆動線に印加することを特徴とする、請求項4に記載の表示装置。
- 前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第2のチャージシェアリングとは、同時に行われることを特徴とする、請求項4、または5のいずれか1項に記載の表示装置。
- 前記走査線駆動部は、前記第1のチャージシェアリングおよび前記第2のチャージシェアリングが開始された後に前記画素回路を構成する前記第1スイッチング素子を導通させ、前記信号線を前記対向電極に短絡させることを特徴とする、請求項6に記載の表示装置。
- 前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第2のチャージシェアリングとは、別々に行われることを特徴とする、請求項4、または5のいずれか1項に記載の表示装置。
- 前記第1のチャージシェアリングが開始された後に、前記第2のチャージシェアリングが行われることを特徴とする、請求項8に記載の表示装置。
- 前記第1のチャージシェアリングは、前記第2のチャージシェアリングが行われる水平期間の一つ前の水平期間において行われることを特徴とする、請求項8に記載の表示装置。
- 前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第2のチャージシェアリングと、前記画素回路を構成する前記第1スイッチング素子および前記第2スイッチング素子の導通を行うことにより前記信号線を前記対向電極に短絡させる第3のチャージシェアリングとは、前記走査線駆動部が生成する前記走査信号と、前記タイミング制御部が生成する前記第2チャージシェアリング駆動信号とにより制御されることを特徴とする、請求項4に記載の表示装置。
- 一水平期間において、前記画素回路に前記データ信号が印加される画素書き込みと、前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第2のチャージシェアリングとは、任意の順序で行われることを特徴とする、請求項4に記載の表示装置。
- 前記第1のチャージシェアリングと前記第2のチャージシェアリングが同時に開始され、
前記画素回路を構成する前記第1スイッチング素子の導通が遮断され、かつ前記表示部を構成する前記信号線と前記信号線駆動部との接続がされた後に、前記第1スイッチング素子が導通して前記画素書き込みが行われることを特徴とする、請求項12に記載の表示装置。 - 前記第1のチャージシェアリングが開始された後または同時に、前記画素回路を構成する前記第1スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第3のチャージシェアリングが行われ、
前記画素回路を構成する前記第2スイッチング素子の導通が遮断された後に前記画素回路に前記データ信号が印加されて、前記画素書き込みが行われることを特徴とする、請求項1〜3のいずれか1項に記載の表示装置。 - 前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングが開始された後に、前記画素回路を構成する前記第1スイッチング素子が導通されることによって、前記信号線を前記対向電極に短絡させる第3のチャージシェアリングが行われ、
前記画素回路を構成する前記第1スイッチング素子および前記第2スイッチング素子の導通が遮断された後に、前記第1スイッチング素子が導通して前記画素回路に前記データ信号が印加される画素書き込みが行われることを特徴とする、請求項1〜3のいずれか1項に記載の表示装置。 - マトリクス状に配置される信号線および走査線と、前記信号線および前記走査線の交差箇所にそれぞれ対応づけて配置される画素回路とを有する表示部と、
前記走査線に走査信号を印加する走査線駆動部と、
前記信号線にデータ信号を印加する信号線駆動部と、
対向電極を駆動する対向電極駆動部と、
前記走査線駆動部、前記信号線駆動部、および前記対向電極駆動部それぞれの駆動タイミングを制御するタイミング制御部と、
前記対向電極駆動部と前記対向電極とを、前記タイミング制御部により生成される第2チャージシェアリング駆動信号の論理レベルに応じて選択的に導通させる第1スイッチング部と、
前記表示部を構成する前記信号線と前記信号線駆動部との接続、または、前記表示部を構成する前記信号線と前記対向電極との接続を、前記第2チャージシェアリング駆動信号の論理レベルに応じて切り替え、選択的に前記表示部を構成する前記信号線を前記対向電極に短絡させる第2スイッチング部と、
を備え、
前記画素回路は、
前記信号線に第1端子が接続され、ゲート端子に接続される前記走査線に印加される前記走査信号の論理レベルに応じて選択的に導通する第1スイッチング素子と、
前記第1スイッチング素子の第2端子に接続される画素電極と、前記対向電極との間に形成される液晶容量と、
前記画素電極と前記対向電極との間に形成される保持容量と、
ゲート端子に接続されるチャージシェアリング駆動線に印加される第1チャージシェアリング駆動信号の論理レベルに応じて選択的に導通し、前記保持容量の両端を前記対向電極に短絡させる第2スイッチング素子と、
を備える表示装置に適用可能な、前記画素回路に前記データ信号を印加する画素書き込みのための駆動方法であって、
前記保持容量の両端を前記対向電極に短絡させる第1のチャージシェアリングと、前記表示部を構成する前記信号線を前記対向電極に短絡させる第2のチャージシェアリングとを同時に開始する第1ステップと、
前記第1ステップの後に、前記画素回路を構成する前記第1スイッチング素子の導通を遮断し、かつ前記表示部を構成する前記信号線と前記信号線駆動部とを接続する第2ステップと、
第2ステップの後に、前記信号線に前記データ信号を印加する第3ステップと、
を有することを特徴とする、駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283823A JP5781299B2 (ja) | 2010-12-20 | 2010-12-20 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283823A JP5781299B2 (ja) | 2010-12-20 | 2010-12-20 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012133046A true JP2012133046A (ja) | 2012-07-12 |
JP5781299B2 JP5781299B2 (ja) | 2015-09-16 |
Family
ID=46648735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010283823A Active JP5781299B2 (ja) | 2010-12-20 | 2010-12-20 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5781299B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106019743A (zh) * | 2016-06-15 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法及相关装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312187A (zh) * | 2020-03-05 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及其驱动方法、液晶显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
JPH0281585A (ja) * | 1988-09-19 | 1990-03-22 | Toshiba Corp | 液晶表示装置 |
JPH04318512A (ja) * | 1991-04-17 | 1992-11-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
JP2002244622A (ja) * | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
JP2007101570A (ja) * | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | 駆動装置、電気光学装置、電子機器及び駆動方法 |
WO2008053612A1 (fr) * | 2006-11-02 | 2008-05-08 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté du substrat |
-
2010
- 2010-12-20 JP JP2010283823A patent/JP5781299B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
JPH0281585A (ja) * | 1988-09-19 | 1990-03-22 | Toshiba Corp | 液晶表示装置 |
JPH04318512A (ja) * | 1991-04-17 | 1992-11-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
JP2002244622A (ja) * | 2001-02-14 | 2002-08-30 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
JP2007101570A (ja) * | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | 駆動装置、電気光学装置、電子機器及び駆動方法 |
WO2008053612A1 (fr) * | 2006-11-02 | 2008-05-08 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté du substrat |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106019743A (zh) * | 2016-06-15 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法及相关装置 |
CN106019743B (zh) * | 2016-06-15 | 2023-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5781299B2 (ja) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100968720B1 (ko) | 액정 장치, 및 전자기기 | |
JP4415393B2 (ja) | 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法 | |
US20120169783A1 (en) | Display driving circuit and operating methods | |
JP2004094058A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
TW200403619A (en) | Liquid crystal display and driving method of the same, and portable terminal | |
JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
JP2014170241A (ja) | 表示装置 | |
KR20080012153A (ko) | 표시 장치 | |
JP2010107732A (ja) | 液晶表示装置 | |
JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
JP2009036945A (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
TW201306016A (zh) | 畫素元件及其顯示面板與控制方法 | |
US8144098B2 (en) | Dot-matrix display refresh charging/discharging control method and system | |
US20140253531A1 (en) | Gate driver and display driver circuit | |
JP5329670B2 (ja) | メモリ装置およびメモリ装置を備えた液晶表示装置 | |
US20110304655A1 (en) | Display device | |
JP5781299B2 (ja) | 表示装置 | |
US8896511B2 (en) | Display apparatus and display apparatus driving method | |
US20120176393A1 (en) | Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device | |
JP5268117B2 (ja) | ディスプレイ装置及びこれを備える電子機器 | |
KR20090113080A (ko) | 액정표시장치의 게이트 구동 회로 | |
JP2009086170A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
US20120169750A1 (en) | Display device and drive method for display device | |
CN107633804A (zh) | 一种像素电路、其驱动方法及显示面板 | |
KR20080024636A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5781299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |