JP2008310860A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2008310860A JP2008310860A JP2007155738A JP2007155738A JP2008310860A JP 2008310860 A JP2008310860 A JP 2008310860A JP 2007155738 A JP2007155738 A JP 2007155738A JP 2007155738 A JP2007155738 A JP 2007155738A JP 2008310860 A JP2008310860 A JP 2008310860A
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- memory cell
- pass transistor
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】外部ROM等を必要とすることなく、2種類のデータセットを初期値として持たせることが可能となった半導体メモリ装置を提供する。
【解決手段】初期化シーケンスを第1初期化と第2初期化の2段で行う。メモリセル回路1に、第2初期化時に“1”の書込のみ可能なメモリセル11、第2初期化時に“0”の書込のみ可能なメモリセル12、第2初期化時に“1”と“0”のいずれも書込可能なメモリセル13、第2初期化時に“1”と“0”のいずれも書込不可能なメモリセル14を備える。第1初期化時に全ビット“0”又は全ビット“1”を書込み、第2初期化時にメモリセル11〜14に対してその内容を変更させあるいは変更させないことにより、2種類の初期データをセット可能とした。
【選択図】図1
【解決手段】初期化シーケンスを第1初期化と第2初期化の2段で行う。メモリセル回路1に、第2初期化時に“1”の書込のみ可能なメモリセル11、第2初期化時に“0”の書込のみ可能なメモリセル12、第2初期化時に“1”と“0”のいずれも書込可能なメモリセル13、第2初期化時に“1”と“0”のいずれも書込不可能なメモリセル14を備える。第1初期化時に全ビット“0”又は全ビット“1”を書込み、第2初期化時にメモリセル11〜14に対してその内容を変更させあるいは変更させないことにより、2種類の初期データをセット可能とした。
【選択図】図1
Description
本発明は、複数のメモリセルを備えた半導体メモリ装置に関するものである。
半導体メモリ装置の一種のSRAMは、使用されるアプリケーションによっては電源投入後に初期化が必要であったり、データの切り替え(再初期化)が必要になったりする。単純に全ビットを“0”あるいは“1”、又は単純な繰り返しパターンに初期化するのであれば、追加の回路等は殆ど不要で実現することは容易である。しかし、初期値のデータセットがそのような単純なデータでない場合に、通常は外部に初期値のデータセットを記憶したROMを用意して、そのROMのデータを読み出してSRAMに書き込むことで初期化が行われている。ところが、この手法ではROMが別途必要となるので、実装面積の増加やチップ面積の増大を招く欠点がある。
これを解決する手法として、初期化データ不要の初期化モードでSRAMに初期データを書き込む提案(例えば、特許文献1)がされている。
<第1の従来例>
図3は、その特許文献1の半導体メモリ装置の回路構成を示す図である。この半導体メモリ装置は、メモリセル回路1、ワード線制御回路2A、および初期化用書込回路3Aが備えられている。BL1,BL1Xは互いに逆の論理を表わす信号が印加される一対のビット線、BL2,BL2Xも互いに逆の論理を表わす信号が印加される一対のビット線、W11,W12は1本のワード線を分化したワード線、W21,W22も同様なワード線である。
図3は、その特許文献1の半導体メモリ装置の回路構成を示す図である。この半導体メモリ装置は、メモリセル回路1、ワード線制御回路2A、および初期化用書込回路3Aが備えられている。BL1,BL1Xは互いに逆の論理を表わす信号が印加される一対のビット線、BL2,BL2Xも互いに逆の論理を表わす信号が印加される一対のビット線、W11,W12は1本のワード線を分化したワード線、W21,W22も同様なワード線である。
メモリセル回路1には、4つのメモリセル11,12,13,14が備えられている。実際には、メモリセル回路1には、多数のメモリセルが備えられているが、以下では便宜上4つのメモリセルの例で説明する。
メモリセル11は逆並列接続のインバータINV11,INV12からなり、それぞれの接続部は一対のパストランジスタQ11,Q12を介して、一対のビット線BL1,BL1Xに接続されている。パストランジスタQ11のゲートはワード線W11に、パストランジスタQ12のゲートはワード線W12に、それぞれ接続されている。
メモリセル12も逆並列接続のインバータINV21,INV22からなり、それぞれの接続部は一対のパストランジスタQ21,Q22を介して、一対のビット線BL2,BL2Xに接続されている。パストランジスタQ21のゲートはワード線W12に、パストランジスタQ22のゲートはワード線W11に、それぞれ接続されている。
メモリセル13も逆並列接続のインバータINV31,INV32からなり、それぞれの接続部は一対のパストランジスタQ31,Q32を介して、一対のビット線BL1,BL1Xに接続されている。パストランジスタQ31のゲートはワード線W22に、パストランジスタQ32のゲートはワード線W21に、それぞれ接続されている。
メモリセル14も逆並列接続のインバータINV41,INV42からなり、それぞれの接続部は一対のパストランジスタQ41,Q42を介して、一対のビット線BL2,BL2Xに接続されている。パストランジスタQ41のゲートはワード線W21に、パストランジスタQ42のゲートはワード線W22に、それぞれ接続されている。
ワード線制御回路2Aは、アドレス信号ADRSをデコードするアンド回路AND11,AND12と、制御信号Initとアンド回路AND11,AND12の出力信号とのOR論理信号が入力されるオア回路OR1,OR2が備えられている。なお、制御信号InitはインバータINV1を経由して、アンド回路AND11,AND21の1個の入力端子に接続されている。
初期化用書込回路3Aは、制御信号Initがゲートに入力されるトランジスタQ51,Q52,Q53,Q54からなる。トランジスタQ51,Q52のドレインはビット線BL1,BL1Xにそれぞれ接続され、トランジスタQ53,Q54のドレインはビット線BL2,BL2Xにそれぞれ接続されている。
さて、通常のメモリセル11,12へのデータの書込み時は、制御信号Initは“0”(=“L”、以下同じ)になる。このため、インバータINV1からは“1”(=“H”、以下同じ)の信号が出力する。ワードを選択するためのアドレス信号ADRSが入力されることにより、アンド回路AND11のみから“1”が出力されると、ワード線W11,W12は“1”となり、ワード線W21,W22は“0”となる。このため、パストランジスタQ11,Q12,Q21,Q22がオン、Q31,Q32,Q41,Q42がオフとなり、メモリセル11はビット線BL1,BL1Xに接続され、メモリセル12はビット線BL2,BL2Xに接続される。その後、図示しない書込回路により、ビット線BL1,BL1XのいずれかがGNDに接続されて“0”となり、ビット線BL2,BL2XのいずれかがGNDに接続されて“0”なることで、メモリセル11,12の値が確定される。アンド回路AND21のみから“1”が出力されるときは、ビット線BL1,BL1X、ビット線BL2,BL2Xの電位に応じて、今度はメモリセル13,14の値が確定される。
次に、初期化においては、制御信号Initは“1”になる。このため、インバータINV1の出力を受けるアンド回路AND11,AND21の出力が“0”になるため、パストランジスタQ12,Q21,Q31,Q42はオフする。一方、オア回路OR1,OR2は“1”の制御信号Initによって、“1”を出力する。このため、パストランジスタQ11,Q22,Q32,Q41はオンする。さらに、初期化用のトランジスタQ51,Q52,Q53,Q54もオンするので、ビット線BL1,BL1X、ビット線BL2,BL2Xは全てGNDに接続され“0”となる。従って、メモリセル11,14は“0”に、メモリセル12,13は“1”に初期化される。このようにして、全ビットについて初期化データを予め決定することができる。
しかし、図3の従来例では、初期化の際に全てのメモリセルの領域を一括して初期化するため、大規模な半導体メモリ装置では同時に多数のメモリセルが各対のビット線に接続されることになり、これを同時に制御するためのトランジスタQ51〜Q54は非常に電流容量の大きなトランジスタにせざるを得ないため、トランジスタのサイズが大きくなり、初期化を行なうための付加回路の回路規模が大きくなるという問題がある。
<第2の従来例>
そこで、このような問題を解決するための半導体メモリ装置として、図4および図5に示す構成が提案されている(例えば、特願2006−325824号)。
そこで、このような問題を解決するための半導体メモリ装置として、図4および図5に示す構成が提案されている(例えば、特願2006−325824号)。
図4の半導体メモリ装置において、図3の半導体メモリ装置と同じものには同じ符号を付けた。2はワード線制御回路であり、アドレス信号ADRSをデコードするアンド回路AND11,AND21と、インバータINV1を経由して入力される制御信号Initとアンド回路AND11,AND21の出力信号とのAND論理信号が入力されるアンド回路AND12,AND22を備える。
3は初期化用書込回路であり、ビット線BL1,BL1Xの一方を駆動するビット書込回路31と、ビット線BL2,BL2Xの一方を駆動するビット書込回路32を備え、各ビット書込回路31,32には書込許可線ENが接続され、さらに書込データDI0,DI1が入力可能となっている。
一方のビット書込回路31を代表して説明すると、図6に示すように、アンド回路AND1,AND2、インバータINV2、トランジスタQ1,Q2からなる。書込許可線ENが“0”のときは、アンド回路AND1,AND2の出力が共に“0”となり、トランジスタQ1,Q2がオフして、ビット線BL1,BL1Xは開放状態になる。書込許可線ENが“1”になって、書込データDI0が“1”になれば、アンド回路AND1の出力が“0”、アンド回路AND2の出力が“1”となり、トランジスタQ1がオフ、トランジスタQ2がオンして、ビット線BL1が開放状態、ビット線BL1XがGNDに接続されて“0”になる。さらに、書込許可線ENが“1”になって、書込データDI0が“0”になれば、アンド回路AND1の出力が“1”、アンド回路AND2の出力が“0”となり、トランジスタQ1がオン、トランジスタQ2がオフして、ビット線BL1がGNDに接続されて“0”、ビット線BL1Xが開放状態になる。
さて、初期化においては、制御信号Initとして“1”が入力される。ここでは、メモリセル11,12に対して初期化する場合について説明する。このとき、アドレス信号ADRSによりアンド回路AND11からは“1”が出力し、アンド回路AND21からは“0”が出力している。また、アンド回路AND12,AND22は、インバータINV1の出力が“0”であるため、その出力は“0”になる。このため、ワード線W12のみが“1”となり、他のワード線W11,W21,W22は“0”となっている。よって、パストランジスタQ12,Q21のみがオンとなり、他のパストランジスタQ11,Q22,Q31,Q32,Q41,Q42は全てオフとなる。
ここで、初期化用のデータとして“1”を書き込む場合は、書込許可線ENを“1”にして、ビット書込回路31,32に入力される書込みデータDI0,DI1を共に“1”にする。これにより、ビット線BL1,BL2は開放状態に維持され、ビット線BL1X,BL2XがGNDに接続されて“0”になる。このときは、メモリセル11においては、オンしているパストランジスタQ12によって、“1”が書き込まれる。メモリセル12においては、以前の状態が保持される。
一方、“0”を書き込む場合は、書込許可線ENを“1”にして、ビット書込回路31,32に入力される書込みデータDI0,DI1を共に“0”にする。これにより、今度はビット線BL1,BL2の電位がGNDに接続されて“0”になり、ビット線BL1X,BL2Xが開放状態に維持される。このときは、メモリセル12においては、オンしているパストランジスタQ21によって、“0”が書き込まれる。メモリセル11においては、以前の状態が保持される。
このようにして、制御信号Initを“1”にした状態で、メモリセル11に“1”の初期化データが、メモリセル12に“0”の初期化データが、それぞれ書き込まれる。アンド回路AND21の出力が“1”のときは、メモリセル13に“0”の初期化データが、メモリセル14に“1”の初期化データが、それぞれ書き込まれる。以下、同様にして、メモリセル回路1を構成する全てのメモリセル(全ビット)に対して、“0”の書込み、“1”の書込みの双方を順次に行なうことができる。
このようにワード毎に順次初期化を行うので、全てのメモリセルの領域を一括して初期化する図3に示した従来技術と比較し、初期化用書込回路3のビット書込回路31,32に備えられたトランジスタのサイズを小さく抑えることができる。
<第3の従来例>
図5は、第3の従来例の半導体メモリ装置の回路構成を示す図である。図4と異なるところは、パストランジスタのゲートのワード線への接続形態である。ここでは、メモリセル11のパストランジスタQ11,Q12をワード線W11に、メモリセル12のパストランジスタQ21,Q22をワード線W12に、メモリセル13のパストランジスタQ31,Q32をワード線W22に、メモリセル14のパストランジスタQ41,Q42をワード線W21に、それぞれ接続している。
図5は、第3の従来例の半導体メモリ装置の回路構成を示す図である。図4と異なるところは、パストランジスタのゲートのワード線への接続形態である。ここでは、メモリセル11のパストランジスタQ11,Q12をワード線W11に、メモリセル12のパストランジスタQ21,Q22をワード線W12に、メモリセル13のパストランジスタQ31,Q32をワード線W22に、メモリセル14のパストランジスタQ41,Q42をワード線W21に、それぞれ接続している。
さて、初期化においては、制御信号Initとして“1”が入力されると、アンド回路AND12,AND22の出力は“0”になる。このため、ワード線W11,W21が“0”となり、メモリセル11,14への書込みが禁止されるが、メモリセル12,13については“0”と“1”のいずれの書込みも可能となる。
そこで、例えば、初期化のシーケンスにおいて、最初に制御信号Initを“0”にして、全てのメモリセル(全ビット)に対して特定のパターン(全て“1”あるいは“0”、又は“1”と“0”の繰り返しパターン)を書き込み、次に制御信号Initを“1”にして、上記特定のパターンを反転したパターン(“1”→“0”、“0”→“1”に反転したパターン)を書き込む。ここで、例えば、アンド回路AND11から“1”の信号が出力された場合は、メモリセル11,13,14のように書込み禁止のビットは不変だが、メモリセル12のように書込み可能のビットはビットの値を反転することができるため、結果的に任意の値へ初期化することができる。
特開2004−335009号公報
ところが、以上説明した図3、図4および図5の半導体メモリ装置では、外部にROM等を必要とすることなくメモリセルに任意の初期データをセットして初期化することができるものの、それは回路設計時に予め決定された1種類のデータセットしか初期化できない。そのため、2種類のデータセットから選択した一方を初期データとして持たせたい場合は、やはり外部にROM等が必要となり、実装面積の増大やチップ面積の増大を招くという問題がある。
本発明の目的は、外部ROM等を必要とすることなく、2種類のデータセットから選択した一方を初期データとして持たせることが可能となった半導体メモリ装置を提供することである。
上記目的を達成するために、請求項1にかかる発明の半導体メモリ装置は、2個のインバータが第1および第2の接続部で逆並列接続され、前記第1の接続部が正転側パストランジスタを介して正転ビット線に接続され、前記第2の接続部が反転側パストランジスタを介して反転ビット線に接続された複数のメモリセルと、アドレス信号をデコードするアドレスデコーダと、
該アドレスデコーダの出力信号が入力されるゲート回路と、該ゲート回路の出力側に接続された主ワード線と、前記アドレスデコーダの出力側に接続された副ワード線とを備え、前記複数のメモリセルには、前記正転側パストランジスタの制御端子を前記主アドレス線に接続し前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第1のメモリセルと、前記正転側パストランジスタの制御端子を前記副アドレス線に接続し前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第2のメモリセルと、前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第3のメモリセルと、前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第4のメモリセルと、が含まれることを特徴とする。
請求項2にかかる発明は、請求項1に記載の半導体メモリ装置において、初期化データに応じて前記正転ビット線と前記反転ビット線の一方のみをGNDに接続するビット書込回路を備えることを特徴とする。
請求項3にかかる発明は、請求項2に記載の半導体メモリ装置において、前記ゲート回路は、全メモリセルを“0”又は“1”にセットする第1初期化時にはゲートを開き、前記ビット書込回路によって個々のメモリセルに“0”又は“1”の初期データをセットする第2初期化時にはゲートを閉じることを特徴とする。
該アドレスデコーダの出力信号が入力されるゲート回路と、該ゲート回路の出力側に接続された主ワード線と、前記アドレスデコーダの出力側に接続された副ワード線とを備え、前記複数のメモリセルには、前記正転側パストランジスタの制御端子を前記主アドレス線に接続し前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第1のメモリセルと、前記正転側パストランジスタの制御端子を前記副アドレス線に接続し前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第2のメモリセルと、前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第3のメモリセルと、前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第4のメモリセルと、が含まれることを特徴とする。
請求項2にかかる発明は、請求項1に記載の半導体メモリ装置において、初期化データに応じて前記正転ビット線と前記反転ビット線の一方のみをGNDに接続するビット書込回路を備えることを特徴とする。
請求項3にかかる発明は、請求項2に記載の半導体メモリ装置において、前記ゲート回路は、全メモリセルを“0”又は“1”にセットする第1初期化時にはゲートを開き、前記ビット書込回路によって個々のメモリセルに“0”又は“1”の初期データをセットする第2初期化時にはゲートを閉じることを特徴とする。
本発明によれば、ワード線毎に初期化できるので、第1の従来例のように初期化のための付加回路の回路規模が大きくなることはない。また、初期化シーケンスを2段にすることで、2種類のデータセットから選択した一方をメモリに初期値としてセットすることができる
図1は本発明の半導体メモリ装置の回路構成を示す図である。図4および図5と同じものには同じ符号を付した。本実施例の半導体メモリ装置は、メモリセル11のパストランジスタQ11のゲートをワード線W11に、パストランジスタQ12のゲートをワード線W12に、それぞれ接続する。また、メモリセル12のパストランジスタQ21のゲートをワード線W12に、パストランジスタQ22のゲートをワード線W11に、それぞれ接続する。また、メモリセル13のパストランジスタQ31,Q32のゲートをワード線W22にそれぞれ接続する。また、メモリセル14のパストランジスタQ41、42のゲートをワード線W21にそれぞれ接続する。
なお、請求項に記載のアドレスデコーダはAND11,AND21が相当し、ゲート回路はAND12,AND22が相当し、主ワード線はW11,W21が相当し、副ワード線はW12,W22が相当し、正転ビット線はBL1,BL2が相当し、反転ビット線はBL1X,BL2Xが相当し、正転側パストランジスタはQ11,Q21,Q31,Q41が相当し、反転側パストランジスタはQ12,Q22,Q32,Q42が相当する。
さて、初期化においては、制御信号Initが“1”になる。この状態でメモリセル11,12の属するワードに対して書込みを行った場合を考える。このときアドレス信号ADRSによりアンド回路AND11は“1”を出力し、アンド回路AND21は“0”を出力している。制御信号Initが“1”であるためアンド回路AND12,AND22は“0”を出力する。そのためワード線W12が“1”になるが、他のワード線W11,W21,W22は“0”となり、メモリセル11,12に関しては、それぞれパストランジスタQ12,Q21はオンとなるが、パストランジスタQ11,Q22はオフである。
このとき、書込みデータDI0、DI1が共に“1”の場合、ビット線BL1X,BL2XがGNDに接続されて“0”となるが、ビット線BL1,BL2は開放状態となる。このときメモリセル11はオンしているストランジスタQ12によって“1”が書き込まれる。メモリセル12はパストランジスタQ22がオフであるため、“1”の書込みは行われず、以前の状態が保持される。一方、書込みデータDI0、DI1が共に“0”の場合、メモリセル12には“0”が書き込まれるが、メモリセル11は以前の状態を保持することになる。
そのため、あらかじめメモリセルを“0”に初期化しておき、制御信号Initを“1”にした状態で、メモリセル11、12へ“1”の書込みを実施した場合は、最終的な結果はメモリセル11は“1”、メモリセル12は“0”になる。逆に、あらかじめメモリセルを“1”に初期化しておき、制御信号Initを“1”にした状態で、メモリセル11,12へ“0”の書込みを実施した場合は、最終的な結果は、メモリセル11は“1”、メモリセル12は“0”になる。
なお、メモリセルを予め“0”に初期化する際は、制御信号Initを“0”にし、アドレス信号ADRSによりアンド回路AND11から“1”、アンド回路AND21から“0”を出力させ、ワード線W11,W12を“1”に、ワード線W21,W22を“0”にし、パストランジスタQ11,Q12,Q21,Q22をオン、Q31,Q32,Q41,Q42をオフにする。そして、図示しない書込回路により、ビット線BL1,BL2を“0”に、ビット線BL1X,BL2Xを“1”にする。これにより、メモリセル11,12が“0”に初期化されるので、今度はアンド回路AND21の出力を“0”に、AND22の出力を“1”にして、同様にメモリセル13,14を“0”に初期化する。
また、メモリセルを予め“1”に初期化する際は、制御信号Initを“0”にし、アドレス信号ADRSによりアンド回路AND11から“1”、アンド回路AND21から“0”を出力させ、ワード線W11,W12を“1”に、ワード線W21,W22を“0”にし、パストランジスタQ11,Q12,Q21,Q22をオン、Q31,Q32,Q41,Q42をオフにする。そして、図示しない書込回路により、ビット線BL1,BL2を“1”に、ビット線BL1X,BL2Xを“0”にする。これにより、メモリセル11,12が“1”に初期化されるので、今度はアンド回路AND21の出力を“0”に、AND22の出力を“1”にして、同様にメモリセル13,14を“1”に初期化する。
次に、メモリセル13,14の属するワードに対して書込みを行った場合を考える。このときアドレス信号ADRSによりアンド回路AND21は“1”を、それ以外のアンド回路は“0”を出力している。制御信号Initが“1”であるためアンド回路AND12,AND22は“0”を出力する。そのためワード線W22のみが“1”になり、それ以外のワード線W11,W12,W21は“0”となり、メモリセル13,14に関しては、それぞれパストランジスタQ31,Q32はオンになるが、パストランジスタQ41,Q42はオフである。このとき、書込みデータとしてDI0、DI1が共に“1”の場合、ビット線BL1X,BL2XがGNDに接続されて“0”となる、ビット線BL1,BL2は開放状態となる。このとき、メモリセル13はオンしているパストランジスタQ32によって“1”が書き込まれる。メモリセル14はパストランジスタQ42はオフであるので“1”の書込みは行われず、以前の状態が保持される。同様に、メモリセル13,14に共に“0”を書き込もうとした場合には、メモリセル13には“0”が書き込まれるが、メモリセル14は以前の状態を保持することになる。
そのため、あらかじめメモリセルを“0”に初期化しておき、制御信号Initを“1”にした状態でメモリセル13,14へ“1”の書込みを実施した場合は、最終的な結果はメモリセル13は“1”、メモリセル14は“0”になる。逆に、あらかじめメモリセルを“1”に初期化しておき、制御信号Initを“1”にした状態でメモリセル13,14へ“0”の書込みを実施した場合は、最終的な結果は、メモリセル13は“0”、メモリセル14は“1”になる。
そこで、例えば、初期化のシーケンスを2段として、初めに制御信号Init=“0”でメモリの全ビットに“0”を書込み(第1初期化)、次に制御信号Init=“1”にして、前記パタンを反転した“1”を書き込んだ(第2初期化)ときは、メモリセル11,13のように“1”の書き込みが可能なビットは“1”に反転し、メモリセル12,14のように“1”の書込みが不可能なビットは“0”のままとなる。
逆に、制御信号Init=“0”でメモリの全ビットに“1”を書き込み(第1初期化)、次に制御信号Init=“1”にして前記パタンを反転した“0”を書き込んだ(第2初期化)ときは、メモリセル12,13のように“0”の書き込みが可能なビットは“0”に反転し、メモリセル11,14のように“0”の書き込みが不可能なビットは“1”のままとなる。
これを図2にまとめた。これにより、外部ROM等の初期化データを保持しておく回路を追加することなしに、初期化シーケンスを2段で行うことにより、2種類のデータセットの内の所望の一方を初期データとして持たせることができる。
ここでは、一例として、第1初期化時にメモリの全ビットに“0”もしくは“1”を書き込む場合を挙げたが、回路構成上の都合やその他の理由等で第1初期化時にメモリの全ビットを“0”もしくは“1”にする必要はないことは勿論である。第2初期化時のビット線は、ワード線が“1”となっている行の各メモリに、第1初期化時に書き込まれたデータを反転させるような状態となっていればよい。
昨今LSI中に組み込まれたメモリをテストするために専用のBIST回路を一緒に組み込む場合が多く、このような場合においては、初期化シーケンスをBISTの機能に組み込むことで、回路規模の増加は小さいと考えられる。また、制御信号Init=“0”での全メモリビットの初期化については、SRAMにおいては2個のインバータを逆並列接続したメモリセル(例えば、特開平4−310692や特開平7−130180)を使用することで、大幅な初期化時間の短縮を図ることができる。
以上のように、ワード線にアドレス信号ADRSのデコーダ用としてのアンド回路AND11,AND21に加えてアンド回路AND12,AND22を挿入することで、ワード線を主ワード線と副ワード線の2系統に分化させ、アンド回路AND12,AND22を初期化のための制御信号Initで制御することにより、メモリセルに特定の値をセットすることができるので、初期化機能を付加することによるメモリの占有面積増大を最小限に抑えることができる。
また、その2系統のワード線にメモリセルの2個のパストランジスタのゲートを4形態(正転ビット側のパストランジスタと反転ビット側のパストランジスタを主ワード線と副ワード線に接続する形態が4種類)の内から選択して接続し、初期化シーケンスを2段にすることで、2種類のデータセットをメモリに初期値としてセットすることができる。このため、初期化のために初期値を記憶させたROMを実装してメモリを初期化させていた場合においては、ROMが不要となり、メモリ占有面積を削減することが可能となる。
1:メモリセル回路、11,12,13,14:メモリセル
2,2A:ワード線制御回路
3,3A:初期化用書込回路
2,2A:ワード線制御回路
3,3A:初期化用書込回路
Claims (3)
- 2個のインバータが第1および第2の接続部で逆並列接続され、前記第1の接続部が正転側パストランジスタを介して正転ビット線に接続され、前記第2の接続部が反転側パストランジスタを介して反転ビット線に接続された複数のメモリセルと、
アドレス信号をデコードするアドレスデコーダと、
該アドレスデコーダの出力信号が入力されるゲート回路と、
該ゲート回路の出力側に接続された主ワード線と、
前記アドレスデコーダの出力側に接続された副ワード線とを備え、
前記複数のメモリセルには、
前記正転側パストランジスタの制御端子を前記主アドレス線に接続し前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第1のメモリセルと、
前記正転側パストランジスタの制御端子を前記副アドレス線に接続し前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第2のメモリセルと、
前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記副アドレス線に接続した第3のメモリセルと、
前記正転側パストランジスタの制御端子と前記反転側パストランジスタの制御端子を前記主アドレス線に接続した第4のメモリセルと、
が含まれることを特徴とする半導体メモリ装置。 - 請求項1に記載の半導体メモリ装置において、
初期化データに応じて前記正転ビット線と前記反転ビット線の一方のみをGNDに接続するビット書込回路を備えることを特徴とする半導体メモリ装置。 - 請求項2に記載の半導体メモリ装置において、
前記ゲート回路は、全メモリセルを“0”又は“1”にセットする第1初期化時にはゲートを開き、前記ビット書込回路によって個々のメモリセルに“0”又は“1”の初期データをセットする第2初期化時にはゲートを閉じることを特徴とする半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155738A JP2008310860A (ja) | 2007-06-12 | 2007-06-12 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155738A JP2008310860A (ja) | 2007-06-12 | 2007-06-12 | 半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008310860A true JP2008310860A (ja) | 2008-12-25 |
Family
ID=40238340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155738A Withdrawn JP2008310860A (ja) | 2007-06-12 | 2007-06-12 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008310860A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012008340A (ja) * | 2010-06-24 | 2012-01-12 | Sony Corp | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
-
2007
- 2007-06-12 JP JP2007155738A patent/JP2008310860A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012008340A (ja) * | 2010-06-24 | 2012-01-12 | Sony Corp | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988588B2 (ja) | 静的ランダムアクセスメモリ用のワード線ドライバ回路 | |
US7477566B2 (en) | Multi-port semiconductor memory | |
US7200025B2 (en) | Semiconductor memory device | |
JPH11126491A (ja) | 半導体記憶装置 | |
WO2010137198A1 (ja) | 半導体記憶装置 | |
US8964451B2 (en) | Memory cell system and method | |
TWI737502B (zh) | 記憶體元件以及鎖存訊號的方法 | |
JPH11219589A (ja) | スタティック型半導体記憶装置 | |
KR20070029193A (ko) | 데이터 유지 래치를 갖는 메모리 장치 | |
CN114077418A (zh) | 存储器内运算方法及装置、存储器及存储介质 | |
US7760537B2 (en) | Programmable ROM | |
US20190287610A1 (en) | Memory circuit and electronic device | |
JP4954954B2 (ja) | 半導体記憶装置 | |
US20020181280A1 (en) | Nonvolatile semiconductor memory device and electronic information apparatus | |
US6781917B2 (en) | Semiconductor memory device with dual port memory cells | |
JP2008310860A (ja) | 半導体メモリ装置 | |
US7505317B2 (en) | Method, apparatus, and system for providing initial state random access memory | |
US10811087B2 (en) | Memory circuit capable of implementing calculation operations | |
US7486542B2 (en) | General purpose register circuit | |
KR20040094355A (ko) | 메모리 회로 | |
KR101579958B1 (ko) | 5-트랜지스터 sram 셀 | |
JP4984828B2 (ja) | 半導体メモリ回路装置 | |
JP5073541B2 (ja) | 半導体記憶装置 | |
JP2008140475A (ja) | 半導体メモリ装置 | |
JP2013206512A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |