JP2008140475A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2008140475A JP2008140475A JP2006325824A JP2006325824A JP2008140475A JP 2008140475 A JP2008140475 A JP 2008140475A JP 2006325824 A JP2006325824 A JP 2006325824A JP 2006325824 A JP2006325824 A JP 2006325824A JP 2008140475 A JP2008140475 A JP 2008140475A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- bit
- memory device
- semiconductor memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
【課題】 回路規模を抑えたまま、メモリセルの初期化を行なうことができる半導体メモリ装置を提供する。
【解決手段】 初期化時に入力される制御信号Initにより第1のワード線51を‘L’レベルにするとともに、ANDゲート22からの‘H’レベルの出力信号により第2のワード線52を‘H’レベルにし、メモリセル11,12内の、第1のワード線51に接続されたアクセストランジスタ41,44をオフ状態,第2のワード線52に接続されたアクセストランジスタ42,43をオン状態にする。
【選択図】 図1
【解決手段】 初期化時に入力される制御信号Initにより第1のワード線51を‘L’レベルにするとともに、ANDゲート22からの‘H’レベルの出力信号により第2のワード線52を‘H’レベルにし、メモリセル11,12内の、第1のワード線51に接続されたアクセストランジスタ41,44をオフ状態,第2のワード線52に接続されたアクセストランジスタ42,43をオン状態にする。
【選択図】 図1
Description
本発明は、複数のメモリセルを備えた半導体メモリ装置に関する。
従来より、2つのインバータの互いの入力と出力が接続され、それら2つのインバータそれぞれの出力が一対のアクセストランジスタそれぞれを介して一対のビット線それぞれに接続されている複数のメモリセルを備えた半導体メモリ装置が種々の分野で広く用いられている。この半導体メモリ装置の用途によっては、例えば電源投入時や使用開始に先立ってその半導体メモリ装置に備えられた複数のメモリセルの内容を、例えば全て論理0、全て論理1、論理0と論理1が混合された所定のパターン等に設定する(これを初期化と称する)必要を生じる場合がある。ここで、複数のメモリセルの内容を短時間で初期化することができる技術が特許文献1に提案されている。
図4は、特許文献1に提案された半導体メモリ装置の回路構成を示す図である。
図4には、基本的な半導体メモリ装置の1つであるSRAMの回路構成が示されている。このSRAMとしての半導体メモリ装置100_1には、メモリセル回路1が備えられている。メモリセル回路1には、4つのメモリセル11,12,13,14が備えられている。尚、実際には、メモリセル回路1には、多数のメモリセルが備えられているが、ここでは便宜上4つのメモリセルの例で説明する。
メモリセル11には、互いの入力と出力が接続されたインバータ11a,11bが備えられている。インバータ11b,11aそれぞれの出力は、一対のアクセストランジスタ41,42それぞれを介して、互いに逆の論理を表わす信号が印加される一対のビット線61,ビットバー線62それぞれに接続されている。
また、メモリセル12には、互いの入力と出力が接続されたインバータ12a,12bが備えられている。インバータ12b,12aそれぞれの出力は、一対のアクセストランジスタ43,44それぞれを介して、互いに逆の論理を表わす信号が印加される一対のビット線63,ビットバー線64それぞれに接続されている。
さらに、メモリセル13には、互いの入力と出力が接続されたインバータ13a,13bが備えられている。インバータ13b,13aそれぞれの出力は、一対のアクセストランジスタ45,46それぞれを介して、上記一対のビット線61,ビットバー線62それぞれに接続されている。
また、メモリセル14には、互いの入力と出力が接続されたインバータ14a,14bが備えられている。インバータ14b,14aそれぞれの出力は、一対のアクセストランジスタ47,48それぞれを介して、上記一対のビット線63,ビットバー線64それぞれに接続されている。
また、半導体メモリ装置100_1には、ワード線制御回路102が備えられている。このワード線制御回路102には、アドレス信号ADRSをデコードするアドレスデコーダの役割を担うANDゲート22,24と、初期化時に入力される制御信号InitとANDゲート22,24の出力信号とのOR論理信号が入力されるORゲート21,23が備えられている。
さらに、半導体メモリ装置100_1には、ORゲート21,23からのOR論理信号により駆動される第1のワード線51,53と、ANDゲート22,24の出力信号により駆動される第2のワード線52,54が備えられている。
また、半導体メモリ装置100_1には、初期化用書込回路103が備えられている。この初期化用書込回路103には、初期化時に制御信号Initが入力されるトランジスタ31,32,33,34が備えられている。トランジスタ31,32それぞれは一対のビット線61,ビットバー線62それぞれに接続されるとともに、トランジスタ33,34それぞれは一対のビット線63,ビットバー線64それぞれに接続されている。
このように構成された半導体メモリ装置100_1では、以下に説明するようにしてメモリセル11,12,13,14へのデータの書込みが行なわれる。メモリセル11,12、メモリセル13,14は、それぞれ、同一のワードに属し、メモリセル11,13、メモリセル12,14は、それぞれ、同一のビットに属する。尚、ここでは、簡便のため、1ビットを1列で構成した場合について説明するが、1ビットを複数カラムで構成した場合についても同様である。
ここで、メモリセル11,12が属する特定のワードへの書込みについて説明する。この書込みでは、制御信号Initは‘L’レベルにある。このため、インバータ27からは‘H’レベルの信号が出力されている。ワードを選択するためのアドレス信号ADRSが入力されることにより、ここではANDゲート22のみから‘H’レベルの信号が出力されるものとする。すると、第1,第2のワード線51,52の電位が‘H’レベル(高電位)となり、それ以外のワード線(ここでは、第1,第2のワード線53,54)は‘L’レベル(低電位)となる。これにより、メモリセル11,メモリセル12は、それぞれ、アクセストランジスタ41,42,アクセストランジスタ43,44により、一対のビット線61,ビットバー線62,一対のビット線63,ビットバー線64に接続される。その後、図示しないビット書込回路により、一対のビット線61,ビットバー線62のいずれかがグラウンド電位に引落とされるとともに、一対のビット線63,ビットバー線64のいずれかもグラウンド電位に引落とされることで、メモリセル11,12の値が確定される。
図5は、従来の、図4に示す半導体メモリ装置とは異なる半導体メモリ装置の回路構成を示す図である。
図5に示す半導体メモリ装置100_2には、前述したメモリセル回路1と、ANDゲート22,24を備えたワード線制御回路104と、ビット書込回路71,72と、書込許可線70とが備えられている。尚、この半導体メモリ装置100_2では、アクセストランジスタ41,42,43,44のゲートが第1のワード線51に共通接続されるとともに、アクセストランジスタ45,46,47,48のゲートが第2のワード線54に共通接続されている。
ここで、ワード線制御回路104にワードを選択するためのアドレス信号ADRSが入力される。ここでは、ANDゲート22のみから‘H’レベルの信号が出力されるものとする。すると、第1のワード線51の電位が‘H’レベルとなり、それ以外のワード線は‘L’レベルとなる。これにより、メモリセル11,メモリセル12は、それぞれ、アクセストランジスタ41,42,アクセストランジスタ43,44により、一対のビット線61,ビットバー線62,一対のビット線63,ビットバー線64に接続される。
その後、書込許可線70がアサートされることにより、ビット書込回路71,72により、書き込むべき値DI0,DI1に応じて一対のビット線61,ビットバー線62のいずれかがグラウンド電位に引落とされるとともに、一対のビット線63,ビットバー線64のいずれかがグラウンド電位に引落とされることで、メモリセル11,12の値が確定される。
図6は、図5に示すビット書込回路の回路構成を示す図である。
図6に示すビット書込回路71には、トランジスタ73,74,75と、インバータ76とが備えられている。書込許可線70がアサートされるとトランジスタ75がオン状態になり、従ってノードAは‘L’レベルにある。ここで、書き込むべき値DI0が論理0(‘L’レベル)の場合は、トランジスタ73,74がオン状態,オフ状態になるため、ビット線61の電位がグラウンド電位に引落とされ、ビットバー線62の電位はそのままの状態に維持される。一方、書き込むべき値DI0が論理1(‘H’レベル)の場合は、トランジスタ73,74がオフ状態,オン状態になるため、今度はビット線61の電位がそのままの状態に維持され、ビットバー線62の電位はグラウンド電位に引落とされる。
図7は、図6に示すビット書込回路とは異なるビット書込回路の回路構成を示す図である。
図7に示すビット書込回路79には、トランジスタ73,74と、インバータ76と、ANDゲート77,78とが備えられている。書込許可線70がアサートされると、ANDゲート77,78の各一方は共に‘H’レベルの状態となる。ここで、書き込むべき値DI0が論理0(‘L’レベル)の場合は、ANDゲート77,78の各他方が‘H’レベル,‘L’レベルになるため、トランジスタ73,74がオン状態,オフ状態になり、従ってビット線61の電位がグラウンド電位に引落とされ、ビットバー線62の電位はそのままの状態に維持される。一方、書き込むべき値DI0が論理1(‘H’レベル)の場合は、ANDゲート77,78の各他方が‘L’レベル,‘H’レベルになるため、今度はトランジスタ73,74がオフ状態,オン状態になり、従ってビット線61の電位はそのままの状態に維持され、ビットバー線62の電位がグラウンド電位に引落とされる。このようなビット書込回路79により、一対のビット線61,ビットバー線62のいずれかをグラウンド電位に引落として、メモリセルの値を確定してもよい。
ここで、再び図4に戻って、半導体メモリ装置100_1の初期化について説明する。初期化においては、制御信号Initは‘H’レベルになる。この‘H’レベルの制御信号Init信号はインバータ27に入力され、インバータ27からは‘L’レベルの信号が出力される。この‘L’レベルの信号がANDゲート22,24に入力されるため、ANDゲート22,24からは‘L’レベルの信号が出力される。このため、トランジスタ42,43,45,48はオフ状態になる。
また、‘H’レベルの制御信号InitはORゲート21,23にも入力され、これによりORゲート21,23から‘H’レベルの信号が出力される。このため、トランジスタ41,44,46,47はオン状態になる。さらに、初期化用のトランジスタ31,32,33,34もオン状態になる。
すると、メモリセル11,14は、トランジスタ41,47によりビット線61,63に接続される。また、メモリセル12,13は、トランジスタ44,46によりビットバー線64,62に接続される。同時に初期化用のトランジスタ31,32,33,34により一対のビット線61,ビットバー線62および一対のビット線63,ビットバー線63は全て‘L’レベルに落とされる。従って、メモリセル11,14は論理0に、メモリセル12,13は論理1に初期化される。このようにして、半導体メモリ装置100_1の全ビットについて初期化データを予め決定することができる。
特開2004−335009号公報
しかし、特許文献1に提案された技術では、全てのメモリセルの領域を一括して初期化するため、大規模な半導体メモリ装置では同時に多数のメモリセルがビット線,ビットバー線に接続されることになり、これを同時に制御するためのトランジスタ31,32,33,34(図4参照)は非常に電流容量の大きなトランジスタにせざるを得ないため、トランジスタのサイズが大きくなる。従って、初期化を行なうための付加回路の回路規模が大きくなるという問題がある。
この解決策として、初期化するメモリセルを分割し、タイミングをずらして書き込むことが考えられる。しかし、初期化のための制御回路が複雑になるため、半導体メモリ装置の回路規模が増大するという問題が発生する。
本発明は、上記事情に鑑み、回路規模を抑えたまま、メモリセルの初期化を行なうことができる半導体メモリ装置を提供することを目的とする。
上記目的を達成する本発明の半導体メモリ装置のうちの第1の半導体メモリ装置は、2つのインバータの互いの入力と出力が接続され、それら2つのインバータそれぞれの出力が一対のアクセストランジスタそれぞれを介して一対のビット線それぞれに接続されている複数のメモリセルを備えた半導体メモリ装置において、
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と上記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
上記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
上記複数のメモリセルそれぞれに対応する各一対のアクセストランジスタのうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のアクセストランジスタのゲートが上記第1のワード線に接続されるとともにその各メモリセルごとに選択された他方のアクセストランジスタのゲートが上記第2のワード線に接続されてなることを特徴とする。
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と上記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
上記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
上記複数のメモリセルそれぞれに対応する各一対のアクセストランジスタのうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のアクセストランジスタのゲートが上記第1のワード線に接続されるとともにその各メモリセルごとに選択された他方のアクセストランジスタのゲートが上記第2のワード線に接続されてなることを特徴とする。
本発明の第1の半導体メモリ装置は、初期化時に入力される制御信号により第1のワード線を非活性化状態にするとともに、アドレスデコーダの出力信号により第2のワード線を駆動して活性化状態にし、一対のアクセストランジスタのうちの、第1のワード線に接続された一方のアクセストランジスタをオフ状態,第2のワード線に接続された他方のアクセストランジスタをオン状態にして、複数のメモリセルに所望のデータを順次書込むことにより、複数のメモリセル全てに初期化用のデータを書き込むことができる。このようにすることにより、従来の、全てのメモリセルの領域を一括して初期化する技術に必要とされる、多数のメモリセルが接続された一対のビット線を同時に制御するためにサイズの大きなトランジスタを備えることはなく、従って、回路規模を小さく抑えたまま、メモリセルの初期化を行なうことができる。
ここで、本発明の第1の半導体メモリ装置が、書込み時に上記一対のビット線を駆動するビット書込回路を備えたものであることが好ましい。
このようなビット書込回路を備えると、書込みデータの値に応じて一対のビット線を駆動することができる。
また、上記目的を達成する本発明の半導体メモリ装置のうちの第2の半導体メモリ装置は、複数のメモリセルそれぞれがアクセストランジスタを介してビット線に接続されてなる半導体メモリ装置において、
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と上記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
上記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
上記複数のメモリセルそれぞれに対応する各アクセストランジスタのゲートが上記第1のワード線および上記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のワード線に接続されてなることを特徴とする。
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と上記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
上記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
上記複数のメモリセルそれぞれに対応する各アクセストランジスタのゲートが上記第1のワード線および上記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のワード線に接続されてなることを特徴とする。
本発明の第2の半導体メモリ装置は、初期化時に入力される制御信号により第1のワード線を非活性化状態にするとともに、アドレスデコーダの出力信号により第2のワード線を駆動して活性化状態にし、第1のワード線に接続されたアクセストランジスタをオフ状態,第2のワード線に接続されたアクセストランジスタをオン状態にして、複数のメモリセルに所望のデータを順次書込むことにより、複数のメモリセル全てに初期化用のデータを書き込むことができる。このようにすることにより、従来の、全てのメモリセルの領域を一括して初期化する技術に必要とされる、多数のメモリセルが接続された一対のビット線を同時に制御するためにサイズの大きなトランジスタを備えることはなく、従って、回路規模を小さく抑えたまま、メモリセルの初期化を行なうことができる。
ここで、本発明の第2の半導体メモリ装置における上記複数のメモリセルがそれぞれ1つのキャパシタからなることが好ましい。
このようにすると、DRAMのように、メモリセルに反転信号が存在しない半導体メモリ装置においても、回路規模を小さく抑えたまま、メモリセルの初期化を行なうことができる。
また、本発明の第2の半導体メモリ装置における上記アクセストランジスタが、上記複数のメモリセルそれぞれについて2つずつ備えられ、上記複数のメモリセルそれぞれが、2つのインバータの互いの入力と出力が接続され、それら2つのインバータそれぞれの出力が2つのアクセストランジスタそれぞれを介して一対のビット線それぞれに接続されてなるものであって、
上記複数のメモリセルそれぞれに対応する2つのアクセストランジスタ双方のゲートが、上記第1のワード線および上記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のワード線に接続されてなることも好ましい態様である。
上記複数のメモリセルそれぞれに対応する2つのアクセストランジスタ双方のゲートが、上記第1のワード線および上記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のワード線に接続されてなることも好ましい態様である。
このようにすると、半導体メモリ装置の1つであるSRAMのうちの、複数のメモリセルそれぞれに対応する2つのアクセストランジスタ双方のゲートが、第1のワード線および第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じてその各メモリセルごとに選択された一方のワード線に接続されてなる構成を採用したSRAMにおいても、回路規模を小さく抑えたまま、メモリセルの初期化を行なうことができる。
本発明によれば、回路規模を抑えたまま、メモリセルの初期化を行なうことができる半導体メモリ装置を提供することができる。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明の第1の半導体メモリ装置の一実施形態の回路構成を示す図である。
図1には、基本的な半導体メモリ装置の1つであるSRAMの回路構成が示されている。このSRAMとしての半導体メモリ装置1_1には、図4を参照して説明したメモリセル11,12,13,14を有するメモリセル回路1が備えられている。
また、この半導体メモリ装置1_1には、ワード線制御回路2が備えられている。ワード線制御回路2には、アドレス信号ADRSをデコードするANDゲート22,24(本発明にいうアドレスデコーダの一例に相当)と、インバータ27を経由して入力される制御信号InitとANDゲート22,24の出力信号とのAND論理信号が入力されるANDゲート25,26が備えられている。
さらに、半導体メモリ装置1_1には、ANDゲート25,26からのAND論理信号により駆動される第1のワード線51,53と、ANDゲート22,24の出力信号により駆動される第2のワード線52,54が備えられている。
また、この半導体メモリ装置1_1には、メモリセル11,13への書込み時に一対のビット線61,ビットバー線62(本発明にいう一対のビット線の一例に相当)を駆動するビット書込回路71、およびメモリセル12,14への書込み時に一対のビット線63,ビットバー線64(本発明にいう一対のビット線の他の一例に相当)を駆動するビット書込回路72が備えられている。
この半導体メモリ装置1_1では、メモリセル11,12それぞれに対応する各一対のアクセストランジスタ41;42,43;44のうち、初期化時に各メモリセル11,12に書き込まれる論理に応じて各メモリセル11,12ごとに選択された一方のアクセストランジスタ41,44のゲートが第1のワード線51に接続されるとともに各メモリセル11,12ごとに選択された他方のアクセストランジスタ42,43のゲートが第2のワード線52に接続されている。同様にして、メモリセル13,14それぞれに対応する各一対のアクセストランジスタ45;46,47;48のうち、初期化時に各メモリセル13,14に書き込まれる論理に応じて各メモリセル13,14ごとに選択された一方のアクセストランジスタ46,47のゲートが第1のワード線53に接続されるとともに各メモリセル13,14ごとに選択された他方のアクセストランジスタ45,48のゲートが第2のワード線54に接続されている。
このように構成された半導体メモリ装置1_1の初期化について説明する。初期化においては、制御信号Initとして‘H’レベル(論理1)が入力される。ここでは、メモリセル11,12の属するワードに対して書込みを行なう場合について説明する。このとき、アドレス信号ADRSによりワード線選択用のANDゲート22からは‘H’レベルの信号が出力され、それ以外のANDゲート24等からは‘L’レベル(論理0)の信号が出力されているものとする。
制御信号Initが‘H’レベルであるため、ANDゲート25,26にはインバータ27を経由して‘L’レベルの制御信号Initが入力され、これによりANDゲート25,26からは共に‘L’レベルの信号が出力されている。このため、ワード線としては第2のワード線52のみが‘H’レベルとなっており、それ以外の第1のワード線51,53および第2のワード線54は‘L’レベルとなっている。従って、メモリセル11,12においては、アクセストランジスタ42,43はオン状態となっており、アクセストランジスタ41,44はオフ状態になっている。尚、メモリセル13,14においては、アクセストランジスタ45,46,47,48は全てオフ状態になっている。
ここで、初期化用のデータとして論理1を書き込む場合は、書込許可線70をアサートした状態にして、ビット書込回路71,72に入力される書込みデータDI0,DI1を共に論理1(‘H’レベル)にする。すると、図6を参照して説明したように、ビット線61,63の電位はそのままの状態(開放状態)に維持され、ビットバー線62,64の電位はグラウンドレベルに引き下げられる。このとき、メモリセル11においては、アクセストランジスタ42を介してメモリセル11を構成する2つのインバータ11a,11bの、インバータ11aの出力側とインバータ11bの入力側の接続点における値が‘L’レベルに引落とされ、結果として論理1が書き込まれる。一方、メモリセル12においては、アクセストランジスタ44がオフ状態であり、アクセストランジスタ43はオン状態にあるもののビット線63は開放状態であるため、論理1の書き込みは行なわれず、以前の状態が保持されることとなる。
同様にして、論理0を書き込む場合は、書込許可線70をアサートした状態にして、ビット書込回路71,72に入力される書込みデータDI0,DI1を共に論理0(‘L’レベル)にする。すると、今度はビット線61,63の電位がグラウンドレベルに引き下げられるとともにビットバー線62,64が開放状態になる。このときには、メモリセル12においては、アクセストランジスタ43を介してメモリセル12を構成する2つのインバータ12a,12bの、インバータ12aの入力側とインバータ12bの出力側の接続点における値が‘L’レベルに引落とされ、結果として論理0が書き込まれる。一方、メモリセル11においては、アクセストランジスタ41がオフ状態であり、アクセストランジスタ42はオン状態にあるもののビットバー線62は開放状態であるため、論理0の書き込みは行なわれず、以前の状態が保持されることとなる。
このようにして、制御信号Initを‘H’レベルにした状態で、メモリセル11に論理1の書き込みを行ない、またメモリセル12に論理0の書き込みを行なうことにより、メモリセル11には論理1の初期化データを、またメモリセル12には論理0の初期化データを書き込むことができる。以下、同様にして、メモリセル回路1を構成する全てのメモリセル(全ビット)に対して、論理0の書き込みと論理1の書き込みとの双方を順次に行なうことにより、従来の、全てのメモリセルの領域を一括して初期化する技術と比較し、ビット書込回路71,72に備えられたトランジスタのサイズを小さく抑えることができる。従って、回路規模を抑えたまま、メモリセルの初期化を行なうことができる。
図2は、本発明の第2の半導体メモリ装置の第1実施形態の回路構成を示す図である。
図2に示す半導体メモリ装置1_2には、メモリセル回路3が備えられている。このメモリセル回路3には、前述した図1に示す、メモリセル11およびアクセストランジスタ41,42と、メモリセル12およびアクセストランジスタ43,44と、メモリセル13およびアクセストランジスタ45,46と、メモリセル14およびアクセストランジスタ47,48とが備えられている。
ここで、アクセストランジスタ41,42双方のゲートは第1のワード線51に共通接続されるとともに、アクセストランジスタ43,44双方のゲートは第2のワード線52に共通接続されている。また、アクセストランジスタ45,46双方のゲートは第2のワード線54に共通接続されるとともに、アクセストランジスタ47,48双方のゲートは第1のワード線53に共通接続されている。
さらに、アクセストランジスタ41,42はビット線61,ビットバー線62に接続されるとともに、アクセストランジスタ43,44はビット線63,ビットバー線64に接続されている。また、アクセストランジスタ45,46はビット線61,ビットバー線62に接続されるとともに、アクセストランジスタ47,48はビット線63,ビットバー線64に接続されている。
このように構成された半導体メモリ装置1_2では、初期化にあたり、制御信号Initとして‘H’レベル(論理1)が入力される。すると、ANDゲート25,26にはインバータ27を経由して‘L’レベルの制御信号Initが入力され、これによりANDゲート25,26からは共に‘L’レベルの信号が出力される。従って、メモリセル11,14への書込みが禁止され、メモリセル12,13については論理0の書込みと論理1の書込みとのいずれの書込みも可能である。
そこで、例えば、初期化のシーケンスにおいて、最初に制御信号Initを‘L’レベルにして、メモリセル回路3を構成する全てのメモリセル(全ビット)に対して特定のパターン(全て論理1又は論理0、若しくは論理101010のような単純なパターン)を書き込み、次に制御信号Initを‘H’レベルにして、上記特定のパターンを反転したパターン(論理1は論理0、論理0は論理1に反転したパターン)を書き込む。ここで、例えば、ANDゲート22から‘H’レベルの信号が出力された場合は、メモリセル11,13,14のように書込み禁止のビットは不変だが、メモリセル12のように書込み可能のビットはビットの値を反転することができるため、結果的に任意の値へ初期化することができる。この技術では、特定のビットについてワード線の機能を制限するだけなので、以下に説明するDRAMのように、ビットの反転信号を有さない半導体メモリ装置においても同様の構成をとることで、特定の値への初期化を可能にすることができる。
図3は、本発明の第2の半導体メモリ装置の第2実施形態の回路構成を示す図である。
図3には、本発明の第2の半導体メモリ装置の第2実施形態であるDRAMの回路構成が示されている。このDRAMとしての半導体メモリ装置1_3には、メモリセル回路4が備えられている。メモリセル回路4には、キャパシタからなるメモリセル111,112,113,114が備えられている。また、メモリセル回路4には、一端がビット線61に接続されるとともに他端がメモリセル111に接続されたアクセストランジスタ41と、一端がビット線63に接続されるとともに他端がメモリセル112に接続されたアクセストランジスタ43と、一端がビットバー線62に接続されるとともに他端がメモリセル113に接続されたアクセストランジスタ46と、一端がビットバー線64に接続されるとともに他端がメモリセル114に接続されたアクセストランジスタ48とが備えられている。
一般に、DRAMの場合、図3に示す半導体メモリ装置1_3のように、ビットセル(図3に示すキャパシタとアクセストランジスタとのペアに相当)は、アドレスが偶数か奇数かによって一対のビット線,ビットバー線のうちのいずれか一方に接続される。このようにすることにより、一対のビット線,ビットバー線の負荷分散と、一対のビット線,ビットバー線それぞれの特性を対象にすることができ、一対のビット線,ビットバー線それぞれの特性の差に起因する読み出し精度のばらつきを小さく抑えることができる。一対のビット線,ビットバー線はプリチャージの時には中間電位に均一化され、その後ワード線が選択され対象のビットセルが一対のビット線,ビットバー線のいずれかに接続される。尚、詳細には、この段階でビットセルが接続されなかったビット線もしくはビットバー線にはダミーのセルが接続される場合もある。
このように構成された半導体メモリ装置1_3では、初期化にあたり、制御信号Initとして‘H’レベル(論理1)が入力される。すると、ANDゲート25,26にはインバータ27を経由して‘L’レベルの制御信号Initが入力され、これによりANDゲート25,26からは共に‘L’レベルの信号が出力される。従って、メモリセル111,114への書込みが禁止され、メモリセル112,113については論理0の書込みと論理1の書込みとのいずれの書込みも可能である。
そこで、例えば、初期化のシーケンスにおいて、最初に制御信号Initを‘L’レベルにして、メモリセル回路4を構成する全てのメモリセル(全ビット)に対して特定のパターンを書き込み、次に制御信号Initを‘H’レベルにして、上記特定のパターンを反転したパターンを書き込む。ここで、例えば、ANDゲート22から‘H’レベルの信号が出力された場合は、メモリセル111,113,114のように書込み禁止のビットは不変だが、メモリセル112のように書込み可能のビットはビットの値を反転することができるため、結果的に任意の値へ初期化することができる。このようにして、特定の値への初期化を行なってもよい。
昨今、LSI中に組み込まれた半導体メモリ装置をテストするために専用のBIST(Buit−In Self Test)回路を一緒に組み込む場合が多く、このような場合においては、初期化シーケンスをBISTの機能に組み込むことで、回路規模の増加を小さく抑えることができる。
1_1,1_2,1_3 半導体メモリ装置
1,3,4 メモリセル回路
2 ワード線制御回路
11,12,13,14,111,112,113,114 メモリセル
11a,11b,12a,12b,13a,13b,14a,14b メモリセル
22,24,25,26 ANDゲート
27 インバータ
41,42,43,44,45,46,47,48 アクセストランジスタ
51,53 第1のワード線
52,54 第2のワード線
61,63 ビット線
62,64 ビットバー線
70 書込許可線
71,72 ビット書込回路
1,3,4 メモリセル回路
2 ワード線制御回路
11,12,13,14,111,112,113,114 メモリセル
11a,11b,12a,12b,13a,13b,14a,14b メモリセル
22,24,25,26 ANDゲート
27 インバータ
41,42,43,44,45,46,47,48 アクセストランジスタ
51,53 第1のワード線
52,54 第2のワード線
61,63 ビット線
62,64 ビットバー線
70 書込許可線
71,72 ビット書込回路
Claims (5)
- 2つのインバータの互いの入力と出力が接続され、該2つのインバータそれぞれの出力が一対のアクセストランジスタそれぞれを介して一対のビット線それぞれに接続されている複数のメモリセルを備えた半導体メモリ装置において、
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と前記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
前記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
前記複数のメモリセルそれぞれに対応する各一対のアクセストランジスタのうち、初期化時に各メモリセルに書き込まれる論理に応じて該各メモリセルごとに選択された一方のアクセストランジスタのゲートが前記第1のワード線に接続されるとともに該各メモリセルごとに選択された他方のアクセストランジスタのゲートが前記第2のワード線に接続されてなることを特徴とする半導体メモリ装置。 - 書込み時に前記一対のビット線を駆動するビット書込回路を備えたことを特徴とする請求項1記載の半導体メモリ装置。
- 複数のメモリセルそれぞれがアクセストランジスタを介してビット線に接続されてなる半導体メモリ装置において、
アドレス信号をデコードするアドレスデコーダと、
初期化時に入力される制御信号と前記アドレスデコーダの出力信号とのAND論理信号により駆動される第1のワード線と、
前記アドレスデコーダの出力信号により駆動される第2のワード線とを備え、
前記複数のメモリセルそれぞれに対応する各アクセストランジスタのゲートが前記第1のワード線および前記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じて該各メモリセルごとに選択された一方のワード線に接続されてなることを特徴とする半導体メモリ装置。 - 前記複数のメモリセルがそれぞれ1つのキャパシタからなることを特徴とする請求項3載の半導体メモリ装置。
- 前記アクセストランジスタが、前記複数のメモリセルそれぞれについて2つずつ備えられ、前記複数のメモリセルそれぞれが、2つのインバータの互いの入力と出力が接続され、該2つのインバータそれぞれの出力が2つのアクセストランジスタそれぞれを介して一対のビット線それぞれに接続されてなるものであって、
前記複数のメモリセルそれぞれに対応する2つのアクセストランジスタ双方のゲートが、前記第1のワード線および前記第2のワード線のうち、初期化時に各メモリセルに書き込まれる論理に応じて該各メモリセルごとに選択された一方のワード線に接続されてなることを特徴とする請求項3記載の半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325824A JP2008140475A (ja) | 2006-12-01 | 2006-12-01 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325824A JP2008140475A (ja) | 2006-12-01 | 2006-12-01 | 半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008140475A true JP2008140475A (ja) | 2008-06-19 |
Family
ID=39601768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006325824A Withdrawn JP2008140475A (ja) | 2006-12-01 | 2006-12-01 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008140475A (ja) |
-
2006
- 2006-12-01 JP JP2006325824A patent/JP2008140475A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8116149B2 (en) | Circuit and method for small swing memory signals | |
US6556471B2 (en) | VDD modulated SRAM for highly scaled, high performance cache | |
JP5178182B2 (ja) | 半導体記憶装置 | |
JP5478772B2 (ja) | 安定性が改善されビットセルサイズが縮小された低出力5tsram | |
US10622039B2 (en) | Dual rail memory with bist circuitry, memory macro and associated hybrid power supply method | |
US6950368B2 (en) | Low-voltage sense amplifier and method | |
KR101505554B1 (ko) | 반도체 메모리 장치 및 상기 반도체 메모리 장치의 동작 방법 | |
WO2010137198A1 (ja) | 半導体記憶装置 | |
US8964451B2 (en) | Memory cell system and method | |
TWI737502B (zh) | 記憶體元件以及鎖存訊號的方法 | |
US20200136622A1 (en) | Level shifter enable | |
US7573757B2 (en) | Semiconductor memory device | |
US7187606B1 (en) | Read port circuit for register file | |
US20060176078A1 (en) | Voltage level shifting circuit and method | |
US7215579B2 (en) | System and method for mode register control of data bus operating mode and impedance | |
US20150036419A1 (en) | Semiconductor apparatus and data reading method | |
JP2010040145A (ja) | 半導体記憶装置 | |
JP2009116994A (ja) | 半導体記憶装置 | |
US7277353B2 (en) | Register file | |
JP2013025848A (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
US7512019B2 (en) | High speed digital signal input buffer and method using pulsed positive feedback | |
JP2008140475A (ja) | 半導体メモリ装置 | |
KR101579958B1 (ko) | 5-트랜지스터 sram 셀 | |
JP2008299907A (ja) | 半導体記憶装置 | |
KR20080071815A (ko) | 정적 노이즈 마진을 줄일 수 있는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |