JP2002229527A - 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents

電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器

Info

Publication number
JP2002229527A
JP2002229527A JP2001121597A JP2001121597A JP2002229527A JP 2002229527 A JP2002229527 A JP 2002229527A JP 2001121597 A JP2001121597 A JP 2001121597A JP 2001121597 A JP2001121597 A JP 2001121597A JP 2002229527 A JP2002229527 A JP 2002229527A
Authority
JP
Japan
Prior art keywords
pixel
sub
signal
mode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001121597A
Other languages
English (en)
Other versions
JP3475938B2 (ja
Inventor
Norio Ozawa
徳郎 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001121597A priority Critical patent/JP3475938B2/ja
Priority to US09/860,637 priority patent/US6965366B2/en
Priority to EP20010304563 priority patent/EP1158482A3/en
Priority to CNB011190752A priority patent/CN1265341C/zh
Priority to TW090112701A priority patent/TW505909B/zh
Priority to KR10-2001-0028862A priority patent/KR100371841B1/ko
Publication of JP2002229527A publication Critical patent/JP2002229527A/ja
Application granted granted Critical
Publication of JP3475938B2 publication Critical patent/JP3475938B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 表示ムラを抑えて、高品位な表示を得る。 【解決手段】 Ｘ方向に延在形成される３ｍ本の走査線
１１２とＹ方向に延在形成されるｎ本のデータ線１１４
との交差に対応してサブ画素１２０ａ、１２０ｂ、１２
０ｃを配設し、Ｙ方向に相隣接するもの同士まとめて１
画素１２０として駆動する。この場合に、第１のモード
では、１画素を構成するサブ画素の各々を、当該画素の
階調を指示する階調データに応じて、それぞれオンまた
はオフさせる一方、第２のモードでは、１画素を構成す
るサブ画素に対し、当該画素の階調を指示する階調デー
タに対応する電圧を共通に印加する。これにより、いず
れのモードでもデータ線に供給する信号は２値的で済
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高品位な階調表示
が可能な電気光学装置の駆動方法、電気光学装置の駆動
回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】一般に、電気光学装置とは、電気光学物
質の電気光学変化を用いて、表示等を行うものである。
ここで、電気光学物質としては、液晶や、エレクトロル
ミネッセンス、蛍光体、ガスなどが用いられるが、例え
ば液晶を用いた液晶装置は、次のような構成となってい
る。すなわち、従来の液晶装置は、マトリクス状に配列
した画素電極や、この画素電極に接続されたスイッチン
グ素子などが設けられた素子基板と、画素電極に対向す
る対向電極が形成された対向基板と、これら両基板との
間に挟持された電気光学物質としての液晶とから構成さ
れる。
【０００３】このような構成において、走査線を介して
スイッチング素子に、オン電圧の走査信号を印加する
と、当該スイッチング素子が導通状態になる。この導通
状態の際、データ線を介して画素電極に、階調に応じた
電圧信号を印加すると、当該画素電極および対向電極に
より液晶層を挟持してなる液晶容量に、当該電圧信号に
応じた電荷が蓄積される。そして、電荷蓄積後、当該ス
イッチング素子をオフ状態にしても、当該液晶層におけ
る電荷の蓄積は、液晶容量自身や蓄積容量などによって
維持される。このように、各スイッチング素子を駆動さ
せ、蓄積させる電荷量を階調に応じて制御すると、液晶
の配向状態が変化するので、画素毎に濃度が変化するこ
とになって、階調表示が可能になる。
【０００４】
【発明が解決しようとする課題】しかしながら、データ
線に印加される電圧信号は、階調に対応する電圧、すな
わちアナログ信号であるので、各種の素子特性や配線抵
抗などの不均一性に起因して、表示ムラが発生しやす
い。
【０００５】一方、１つ画素を複数のサブ画素に分割
し、これらのサブ画素をオンオフ表示させることで階調
表示を実現する面積階調法が知られている。この面積階
調法では、サブ画素をオンオフ表示させるだけで良いの
で、データ線に印加される電圧信号が２値的で済む結
果、各種の素子特性や配線抵抗などの不均一性に起因し
た表示ムラが発生しにくくなる。しかしながら、この面
積階調法では、１画素の分割数をｋとした場合、その階
調数は２kとなり、それよりも多階調の表示を実現する
ことができない。
【０００６】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、面積階調法に
よる表示と、１画素の分割数で規定される階調数よりも
多階調の表示とを適宜切り替えて、各種条件に応じた適
切な表示を選択可能とする電気光学装置の駆動方法、電
気光学装置の駆動回路、電気光学装置および電子機器を
提供することにある。
【０００７】
【課題を解決するための手段】本発明の一つの形態にお
ける電気光学装置の駆動方法は、行方向に形成される走
査線と列方向に形成されるデータ線との交差に対応して
配設されるサブ画素を、相隣接するもの同士まとめて１
画素として駆動し、第１のモードでは、前記１画素を構
成するサブ画素の各々を、当該画素の階調を指示する階
調データに応じて、それぞれオンまたはオフさせる一
方、第２のモードでは、前記１画素を構成するサブ画素
の各々を、当該画素の階調データに対応して、共通の階
調にさせる。この方法によれば、第１のモードでは、サ
ブ画素のオンオフに応じた面積階調法による表示が画素
毎に行われる一方、第２のモードでは、１画素を構成す
るサブ画素が互いに同一濃度になる階調表示が行われ
る。このため、第２のモードにおける階調数は、１画素
を構成するサブ画素の個数に依存しない。したがって、
動きのある画像や自然画等を表示する場合などにおい
て、第２のモードを選択すると、より豊かな多階調表示
が可能になる。なお、この駆動方法において、第１また
は第２のモードの選択については、別途に設けられる判
断機構より種々の条件（画像の質や、電池の残量、動作
の状態など）を考慮して行う構成としても良いし、ユー
ザが手動で選択して行う構成としても良い。
【０００８】この電気光学装置の駆動方法において、第
１のモードでは、選択した走査線との交差に対応するサ
ブ画素を、当該サブ画素を含む画素の階調データのう
ち、対応するビットにしたがってオンまたはオフさせる
方法が好ましい。第１のモードにおいて、サブ画素のオ
ンまたはオフを指示するビット、すなわち２値的な信号
を当該サブ画素に供給すれば良いので、素子特性や配線
抵抗等の不均一性の影響を受けにくくなる。このため、
動きのない又は少ない画像を表示する場合や、同一階調
の画素を広範囲で表示する場合などにおいて、第１のモ
ードを選択すると、表示ムラのない高品位な表示が可能
になる。
【０００９】さらに、第１のモードでは、前記１画素を
構成するサブ画素の各々に対し、当該画素の階調を指示
する階調データのうち、対応するビットをそれぞれ保持
させるとともに、当該ビットにしたがってオンまたはオ
フさせる方法が好ましい。こうすると、サブ画素を常時
書き換える必要がなく、オンオフ状態に変更が生じてい
ないサブ画素については、ビットの保持内容を書き換え
ないで済むので、その分、低消費電力を図ることが可能
になる。
【００１０】ここで、第１のモードでは、保持させたビ
ットによらずにサブ画素を一旦オフさせ、その後、保持
させたビットにしたがって、サブ画素のオンまたはオフ
を継続させる方法が好ましい。こうすると、一旦、サブ
画素の表示内容がオフ状態にリセットされた後に、保持
されたビットにしたがってサブ画素が再びオン、また
は、継続してオフにされる。すなわち、サブ画素のオン
オフが、保持されたビットにしたがってリフレッシュさ
れることになる。さらに、サブ画素をオンさせるとき、
当該サブ画素を一旦オフさせ、その後における当該サブ
画素のオン極性を、基準レベルに対し反転させる方法が
望ましい。こうすると、サブ画素の交流駆動を、当該サ
ブ画素を一旦オフさせるタイミングを契機として実行す
ることができる。
【００１１】一方、この電気光学装置の駆動方法におい
て、前記第２のモードでは、選択した走査線との交差に
対応するサブ画素に、当該サブ画素を含む画素の階調デ
ータに対応するタイミングにて、時間的に変化する電圧
をサンプリングさせるためのタイミング信号を、データ
線を介して供給する方法が好ましい。第２のモードにお
いて、データ線に供給される信号が、サンプリングを指
示するだけの２値的な信号となるので、第２のモードに
おいても、第１のモードと同様に、高品位な表示が可能
となる。また、この駆動方法では、第１のモードにおい
て、前記走査線を１本毎に選択する一方、前記第２のモ
ードにおいて、１画素としてまとめられるサブ画素同士
が前記列方向に相隣接していれば、前記走査線を、１画
素を構成するサブ画素の個数に相当する本数毎に選択
し、１画素としてまとめられるサブ画素同士が前記行方
向に相隣接していれば、前記走査線を、１本毎に選択す
る。いずれにしても、走査線を選択する毎に、前記サブ
画素に印加させる電圧の極性を、基準レベルに対し反転
する方法が好ましい。こうすると、サブ画素でまとめら
れる１画素の書込特性が、走査線を選択する毎に反転さ
れるので、フリッカの発生が抑えられる。
【００１２】次に、本発明の一つの形態における電気光
学装置の駆動回路は、行方向に形成される走査線と列方
向に形成されるデータ線との交差に対応して配設される
サブ画素を、相隣接するもの同士まとめて１画素として
駆動する電気光学装置の駆動回路であって、第１のモー
ドでは、前記走査線を１本毎に選択する一方、第２のモ
ードでは、前記走査線を、１本毎に、または、１画素を
構成するサブ画素の個数に相当する本数毎に選択する走
査線駆動回路と、前記第１のモードでは、前記走査線駆
動回路によって選択された走査線との交差に対応するサ
ブ画素に対して、当該サブ画素を含む画素の階調データ
のうち、対応するビットにしたがってオンまたはオフを
指示する信号を、データ線を介して供給する一方、前記
第２のモードでは、選択された走査線との交差に対応す
るサブ画素に対し、当該サブ画素を含む画素の階調デー
タに対応するタイミングにて、時間的に変化する電圧を
サンプリングさせるためのタイミング信号を、データ線
を介して供給するデータ線駆動回路とを具備する構成と
なっている。この構成によれば、上記駆動方法と同様
に、第１のモードでは、表示ムラのない高品位な表示が
可能となる一方、第２のモードでは、より豊かな階調表
示が可能となる。
【００１３】この構成では、前記第１のモードにおい
て、前記走査線駆動回路によって選択される走査線に対
応するサブ画素のオンオフ状態に変化がなければ、前記
走査線の選択を禁止するイネーブル回路を備えるのが好
ましい。イネーブル回路によって、走査線の選択が禁止
されると、その分、低消費電力化が図られる。
【００１４】一方、本発明の一つの形態における電気光
学装置の駆動回路は、行方向に形成される走査線と列方
向に形成されるデータ線との交差に対応して配設される
サブ画素を、走査線を介して選択するとともに、相隣接
するサブ画素同士まとめて１画素の表示を行わせる電気
光学装置の駆動回路であって、第１のモードでは、前記
走査線を１本毎に選択する一方、第２のモードでは、１
画素を構成するサブ画素の個数に相当する本数毎に選択
する構成となっている。この構成によれば、第１のモー
ドまたは第２のモードに応じて、走査線を適切に選択す
る走査線駆動回路が提供される。
【００１５】この駆動回路は、パルス信号を順次出力す
るシフトレジスタと、前記第１のモードであれば、前記
パルス信号のパルス幅を互いに重複しないように制御す
る一方、前記第２のモードであれば、前記パルス信号の
パルス幅を、走査線を１本毎に選択する場合に制御され
た信号のパルス幅よりも広くなるように制御して、それ
ぞれ制御したパルス信号を、選択すべき走査線に供給す
る論理回路とを有する構成が好ましい。この構成によれ
ば、特別な制御信号等を必要とすることなく、モードに
応じて、適切に走査線を選択することが可能となる。
【００１６】ところで、シフトレジスタは、入力信号を
シフトするラッチ回路が多段接続された構成が一般的で
あるが、このような構成では、解像度が上がると、ラッ
チ回路の段数が増加するだけでなく、高速動作が要求さ
れて、消費電力が大きくなってしまう傾向がある。そこ
で、走査線を選択するための駆動回路にあっては、パル
ス信号を順次出力するシフトレジスタと、前記第１のモ
ードであれば、前記パルス信号を、互いに重複しないよ
うに時間軸上に複数に分割する一方、前記第２モードで
あれば、前記パルス信号のパルス幅を互いに重複しない
ように制御して、それぞれ分割または制御したパルス信
号を、選択すべき走査線に供給する論理回路とを有する
構成が好ましい。この構成では、一のパルス信号が時間
軸上に分割されて、走査線に供給されるので、ラッチ回
路の段数が低減されるとともに、消費電力を低く抑える
ことが可能となる。
【００１７】また、本発明の一つの形態における電気光
学装置の駆動回路は、行方向に形成される走査線と列方
向に形成されるデータ線との交差に対応して配設される
サブ画素を、データ線を介して駆動するとともに、相隣
接するサブ画素同士まとめて１画素の表示を行わせる電
気光学装置の駆動回路であって、第１のモードでは、選
択された走査線との交差に対応するサブ画素に対して、
当該サブ画素を含む画素の階調データのうち、対応する
ビットにしたがってオンまたはオフを指示する信号を、
データ線を介して供給する一方、第２のモードでは、選
択された走査線との交差に対応するサブ画素に対し、当
該サブ画素を含む画素の階調データに対応するタイミン
グにて、時間的に変化する電圧をサンプリングさせるた
めのタイミング信号を、データ線を介して供給する構成
となっている。この構成によれば、第１のモードまたは
第２のモードに応じて、２値的な信号をデータ線に適切
に供給するデータ線駆動回路が提供される。
【００１８】この前記駆動回路は、選択された走査線と
の交差に対応するサブ画素を含む画素の階調データのう
ち、対応するビットにしたがってオンまたはオフを指示
する信号を出力する第１の回路と、選択された走査線と
の交差に対応するサブ画素を含む画素の階調データに応
じた期間だけアクティブレベルとなる信号を出力する第
２の回路と、前記第１のモードであれば、前記第１の回
路による信号を選択する一方、前記第２のモードであれ
ば、前記第２の回路による信号を選択して、当該サブ画
素に対応するデータ線に供給するセレクタとを含む構成
が好ましい。この構成によれば、セレクタによって、第
１のモードでは、第１の回路による信号が選択される一
方、第２のモードでは、第２の回路による信号が選択さ
れて、データ線に供給される。
【００１９】くわえて、本発明の一つの形態における電
気光学装置は、行方向に形成される走査線と列方向に形
成されるデータ線との交差に対応して配設されるサブ画
素が、相隣接するもの同士まとめられて１画素としての
表示を行う電気光学装置であって、第１のモードでは、
前記１画素を構成するサブ画素の各々が、それぞれ、当
該サブ画素を含む画素の階調データのうち、対応するビ
ットにしたがってオンまたはオフする一方、第２のモー
ドでは、前記１画素を構成するサブ画素の各々が、共通
に、当該画素の階調を指示する階調データに対応した階
調となる構成となっている。この構成によれば、上記駆
動方法および上記駆動回路と同様に、第１のモードで
は、表示ムラのない高品位な表示が可能となる一方、第
２のモードでは、より豊かな階調表示が可能となる。
【００２０】この電気光学装置において、前記第１のモ
ードであれば、前記サブ画素をオンさせる電圧が印加さ
れる一方、前記第２のモードであれば、時間的に変化す
る電圧が印加される第１信号線と、少なくとも前記第１
のモードであれば、当該サブ画素をオフさせる電圧が印
加される第２信号線とを、さらに備え、前記サブ画素
は、対応する走査線に供給される信号に応じてオンまた
はオフする第１スイッチと、前記第１スイッチがオンし
たときに、対応するデータ線の信号レベルに応じた内容
を保持する保持素子と、前記第１のモードであれば、前
記保持素子の保持内容に応じて前記第１または第２信号
線のいずれかを選択する一方、前記第２のモードであれ
ば、前記第１スイッチがオンしている期間であって、当
該サブ画素によってまとめられる１画素の階調データに
応じたタイミングにて、前記第１信号線に印加される電
圧をサンプリングする第２スイッチと、前記第２スイッ
チにより選択またはサンプリングされた電圧が印加され
るサブ画素電極とを含む構成が好ましい。この構成によ
れば、第１のモードにおいて、第１スイッチがオフした
場合であっても、サブ画素電極には、当該サブ画素をオ
ンまたはオフさせる電圧が、保持素子による保持内容に
したがって印加される。このため、サブ画素を常時書き
換える必要がなく、表示内容に変更があったときだけ書
き換えれば済むので、高品位な表示を低い消費電力で実
現することが可能となる。
【００２１】この電気光学装置においては、サブ画素毎
に、サブ画素電極に印加される電圧を保持する蓄積容量
を備える構成が好ましい。この構成によれば、第２のモ
ードにおいて、サブ画素電極に印加された電圧のリーク
が抑えられる。このように蓄積容量を備える場合、前記
蓄積容量の一端が当該サブ画素電極に接続され、他端が
定電位の信号線に接続される構成が望ましい。この構成
によれば、蓄積容量は、モードにかかわらず定電位の信
号線と画素電極との間で電圧を保持することになる。さ
らに、前記第２の信号線は、前記第２のモードでも前記
サブ画素をオフにさせる電圧が印加されて、前記定電位
の信号線として用いられる構成が好ましい。この構成に
よれば、蓄積容量を共通接続するための配線を別途設け
る必要がないので、その分、構成が簡略化される。
【００２２】また、上述したように、第２のモードで
は、１画素を構成するサブ画素に共通の電圧が印加され
るが、１画素を構成するサブ画素の面積は互いに異な
る。このため、同一の画素に含まれるサブ画素の蓄積容
量であっても、要求される保持特性は異なるので、蓄積
容量は、対応するサブ画素電極の面積に応じたものであ
る構成が望ましい。
【００２３】ところで、この電気光学装置における保持
素子は、１つの容量からなり、前記第１のモードであれ
ば、当該容量の両端には、互いに排他的な信号レベルの
電圧が印加される構成としても良い。この構成によれ
ば、第１のモードにおいて、保持素子である容量に保持
内容の変更が生じても、電荷が当該容量の電極間を移動
するだけである。このため、余計に電力が消費されるこ
ともないし、容量に要求される容量も小さくて済む。
【００２４】一方、この電気光学装置における保持素子
は、２つの容量からなり、前記第１のモードであれば、
当該２つの容量は、互いに排他的に電荷を蓄積し、当該
２つの容量における一方の電極がともに定電位の信号線
に共通接地されている構成としても良い。この構成によ
れば、第１のモードにおいて、保持素子である２つの容
量に保持内容の変更が生じても、電荷が、定電位である
第２の信号線を介して当該２つの容量の間を移動するだ
けであるので、余計に電力が生じされることもない。こ
こで、保持素子が２つの容量からなる場合、前記第２の
信号線には、前記第２のモードでも前記サブ画素をオフ
にさせる電圧が印加されて、前記定電位の信号線として
用いられる構成が望ましい。この構成によれば、２つの
容量を共通接続するための配線を別途設ける必要がない
ので、その分、構成が簡略化される。
【００２５】くわえて、この電気光学装置のサブ画素
は、前記第２スイッチを制御する論理素子を有し、前記
論理素子に電源の低位側電圧を給電する第１給電線と、
前記論理素子に電源の高位側電圧を給電する第２給電線
とが、前記走査線または前記データ線の形成方向に沿っ
て交互に配置する構成が好ましい。この構成によれば、
サブ画素に含まれる論理素子の電源は、高位側電圧と低
位側電圧とを、交互に配置する給電線によって得られる
ので、サブ画素毎に２本の給電線を設ける必要がなくな
る。このため、その分、構成の簡略化が可能となる。
【００２６】ところで、この電気光学装置における第１
スイッチは、相補型素子である構成が好ましい。第１ス
イッチを、一方のチャネル型トランジスタとする場合に
は、そのしきい値電圧を考慮して、走査線に印加する電
圧を設定する必要があるが、相補型とすると、これを考
慮する必要がなくなる。同様に、第２スイッチは、相補
型素子である構成が好ましい。第２スイッチを、一方の
チャネル型トランジスタとする場合には、そのしきい値
電圧を考慮して、データ線に印加する電圧を設定する必
要があるが、相補型とすると、これを考慮する必要がな
くなる。したがって、第１および第２スイッチについて
は、ともに相補型素子である構成が望ましい。この構成
によれば、走査線およびデータ線に供給する電圧レベル
を共通化した２値て済ませることができるので、電源回
路の負担を減らすことが可能となる。
【００２７】一方、この電気光学装置では、各行毎に設
けられ、前記第１のモードにおいて、前記サブ画素のオ
ンまたはオフの更新を指示する更新指示信号を供給する
表示更新制御線と、各行毎に設けられ、前記第１のモー
ドにおいて、対応する行に対し前記更新が指示されたと
き、前記サブ画素をオフにさせるオフ電圧信号が、前記
更新が指示されないとき、前記サブ画素をオンにさせる
オン電圧信号が、それぞれ供給される一方、前記第２の
モードにおいて、対応する行の走査線が選択されたと
き、時間的に変化するランプ電圧信号が供給される信号
線とを備え、さらに、前記サブ画素は、一端が対応する
列のデータ線に接続されるとともに、対応する行の走査
線が選択されたときにオンする第３スイッチと、前記第
３スイッチの他端における信号レベルを保持する保持素
子と、一端が対応する行の信号線に接続されるととも
に、前記第第３スイッチの他端における信号レベルに応
じてオンまたはオフする第４スイッチと、一端が対応す
る行の信号線に接続されるとともに、対応する行に対し
前記更新が指示されたときにオンする第５スイッチと、
前記第４スイッチおよび前記第５スイッチの他端に共通
接続されるサブ画素電極とを備える構成もまた、第１お
よび第２スイッチを備える構成と同様に好ましい。この
構成によれば、第１のモードにおいて、ある行の走査線
が選択されたとき、当該行に位置するサブ画素では第３
スイッチがオンして、対応する列のデータ線に供給され
る信号レベルが保持素子に保持される。ここで、サブ画
素のオンまたはオフの更新が指示されると、第５スイッ
チがオンするので、サブ画素電極には、対応する行の信
号線に供給されるオフ電圧信号が一旦印加される。ただ
し、この後、第３スイッチおよび第５スイッチがオフす
ると、第４スイッチが、保持素子による保持内容にした
がってオンまたはオフするので、サブ画素電極には、オ
ン電圧信号が再び印加される、または、オフ電圧信号が
継続して印加されることになる。すなわち、サブ画素の
オンオフが、保持されたビットにしたがってリフレッシ
ュされることになる。このため、オンオフ状態に変化が
ないサブ画素に対しては、保持素子による保持内容を書
き換えないで済むので、その分、低消費電力を図ること
が可能になる。一方、第２のモードでは、第４スイッチ
が、ランプ電圧信号を、対応するデータ線の信号レベル
に応じてサンプリングして、サブ画素電極に供給するこ
とになるので、容易に多階調表示が可能になる。
【００２８】このように、第３、第４および第５スイッ
チを備える構成においても、第２のモードである場合
に、サブ画素電極に印加された電圧のリークが抑えられ
るため、サブ画素毎に、サブ画素電極に印加される電圧
を保持する蓄積容量を備える構成が好ましい。
【００２９】そして、本発明の一つの形態における電子
機器は、上記電気光学装置を備えるので、第１のモード
では、表示ムラのない高品位な表示が可能となる一方、
第２のモードでは、より豊かな階調表示が可能となる。
【００３０】
【発明の実施の形態】以下、本発明を実施するための形
態について図面を参照して説明する。
【００３１】＜第１実施形態＞まず、本発明の第１実施
形態に係る電気光学装置について説明する。この電気光
学装置は、電気光学物質として液晶を用いて、その電気
光学的な変化により所定の表示を行う透過型の液晶装置
である。そして、この電気光学装置では、１画素が３つ
のサブ画素から構成されるとともに、後述するように、
３つのサブ画素による面積階調法による表示が第１のモ
ードにおいて行われ、また、３つのサブ画素が共通の濃
度になる表示が第２のモードにおいて行われる構成とな
っている。
【００３２】＜電気光学装置の構成＞ここで、図１
（ａ）は、この電気光学装置１００の構成を示す斜視図
であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線
の断面図である。これらの図に示されるように、電気光
学装置１００は、各種素子やサブ画素電極１２１８等が
形成された素子基板１０１と、対向電極１０８等が設け
られた対向基板１０２とが、スペーサ１０３を含むシー
ル材１０４によって一定の間隙を保って、互いに電極形
成面が対向するように貼り合わせられるとともに、この
間隙に電気光学物質として例えばＴＮ（Twisted Nemati
c）型の液晶１０５が封入された構成となっている。
【００３３】なお、後述するように、サブ画素電極１２
１８の３つが１画素に対応するものとなるが、第１のモ
ードにおいて面積階調法による階調表示を行うこととの
関係上、３つのサブ画素電極１２１８の面積比は、およ
そ１：２：４となるように設定されている。また、素子
基板１０１には、本実施形態では、ガラスや、半導体、
石英などが用いられるが、不透明な基板を用いても良
い。ただし、素子基板１０１に、不透明な基板を用いる
場合には、透過型ではなく反射型として用いる必要があ
る。また、シール材１０４は、対向基板１０２の周辺に
沿って形成されるが、液晶１０５を封入するために一部
が開口している。このため、液晶１０５の封入後に、そ
の開口部分が封止材１０６によって封止されている。
【００３４】次に、素子基板１０１の対向面であって、
シール材１０４の外側一辺には、後述するデータ線駆動
回路１８０が形成されている。さらに、この一辺の外周
部分には、複数の実装端子１０７が形成されて、外部回
路から各種信号を入力する構成となっている。また、こ
の一辺に隣接する２辺には、それぞれ走査線駆動回路１
３０などが形成されて、走査線を両側から駆動する構成
となっている。なお、走査線に供給される走査信号の遅
延が問題にならないのであれば、走査線駆動回路１３０
を片側１個だけに形成する構成でも良い。また、残りの
一辺には、２個の走査線駆動回路１３０において共用さ
れる配線（図示省略）などが形成される。このような走
査線駆動回路１３０や、データ線駆動回路１８０など、
素子基板１０１の周辺に形成される回路の構成素子は、
サブ画素を構成する薄膜トランジスタ（Thin Film Tran
sistor：以下「ＴＦＴ」と称する）と共通のプロセスで
形成される。このように周辺回路を素子基板１０１に内
蔵させ、かつ、その構成素子を共通のプロセスで形成す
ると、周辺回路を別基板上に形成して外付けするタイプ
の電気光学装置と比較して、装置全体の小型化や低コス
ト化を図る上で有利となる。
【００３５】一方、対向基板１０２に設けられる対向
（共通）電極１０８は、素子基板１０１との貼合部分に
おける４隅のうち、少なくとも１箇所に設けられた銀ペ
ースト等などの導通材によって、素子基板１０１に形成
された実装端子１０７と電気的に接続される構成となっ
ている。ほかに、対向基板１０２には、特に図示はしな
いが、サブ画素電極１２１８と対向する領域に、必要に
応じて着色層（カラーフィルタ）が設けられる。ただ
し、後述するプロジェクタのように色光変調の用途に適
用する場合、対向基板１０２に着色層を形成する必要は
ない。また、着色層を設けると否かとにかかわらず、光
のリークによるコントラスト比の低下を防止するため
に、サブ画素電極１２１８と対向する領域以外の部分に
は遮光膜が設けられている（図示省略）。
【００３６】また、素子基板１０１および対向基板１０
２の対向面には、液晶１０５における分子の長軸方向が
両基板間で約９０度連続的に捻れるようにラビング処理
された配向膜が設けられる一方、その各背面側には配向
方向に応じた偏光子がそれぞれ設けられるが、本件とは
直接関係しないので、その図示については省略すること
にする。なお、図１（ｂ）においては、対向電極１０８
や、画素電極１２１８、実装端子１０７等には厚みを持
たせているが、これは、位置関係を示すための便宜的な
措置であり、実際には、基板の厚みに対して充分に無視
できるほど薄い。
【００３７】＜電気光学装置の電気的な構成＞続いて、
本実施形態に係る電気光学装置の電気的な構成について
説明する。図２は、この電気的な構成を示すブロック図
である。この図に示されるように、３ｍ本の走査線１１
２がＸ（行）方向に延在して形成される一方、ｎ本のデ
ータ線１１４がＹ（列）方向に形成されている（ｍ、ｎ
はいずれも整数）。そして、これらの走査線１１２とデ
ータ線１１４との交差に対応して、サブ画素１２０ａ、
１２０ｂ、１２０ｃが配列し、列方向において相隣接す
る３つのサブ画素１２０ａ、１２０ｂ、１２０ｃがまと
められて１つの画素１２０となっている。したがって、
本実施形態では、画素１２０は、ｍ行ｎ列のマトリクス
状に配列することになる。
【００３８】さらに、第１信号線１１５と第２信号線１
１６とが、走査線１１２に沿った方向に１行毎に形成さ
れる一方、補データ線１１４’がデータ線１１４に沿っ
た方向に１列毎に形成されている。なお、図２におい
て、走査線１１２、第１信号線１１５および第２信号線
１１６は等間隔で配列しているが、実際には、サブ画素
１２０ａ、１２０ｂ、１２０ｃの面積比が、図３に示さ
れるように約１：２：４にて形成されることとの関係
上、これらの比に応じた間隔で配列することになる。
【００３９】ここで、本実施形態に係る電気光学装置で
は、動作モードが、第１のモードと第２のモードとに分
けられ、このうち、第１のモードであれば、１画素につ
いて３ビットの階調データＤａｔａで指示される８階調
の表示を行う一方、第２のモードであれば、１画素につ
いて４ビットの階調データＤａｔａで指示される１６階
調の表示を行う構成となっている。詳細には、本実施形
態に係る電気光学装置は、第１のモードであれば、階調
データＤａｔａの最下位ビット、中位ビット、最上位ビ
ットの値にしたがって、サブ画素１２０ａ、１２０ｂ、
１２０ｃをそれぞれオンオフ表示させることにより、８
階調の面積階調表示を行う一方、第２のモードであれ
ば、１画素を構成する３つのサブ画素に対し、４ビット
の階調データに対応するタイミングにてランプ電圧信号
をサンプリングさせることにより、１６階調表示（３つ
のサブ画素同士は共通濃度）を行う構成となっている。
【００４０】なお、以下の説明では、サブ画素１２０
ａ、１２０ｂ、１２０ｃに対応する行を特定するため、
一般的に、上から数えてｉ行目に位置する画素１２０の
うち、サブ画素１２０ａに対応する１行をｉ−ａ行と表
記し、サブ画素１２０ｂに対応する１行をｉ−ｂ行と表
記し、サブ画素１２０ａに対応する１行をｉ−ｃ行と表
記することにする（ｉは、１〜ｍのいずれかの整数であ
る）。この場合、ｉ−ａ行目、ｉ−ｂ行目、ｉ−ｃ行目
における３行分のサブ画素が、ｉ行目に位置する画素の
１行分を構成することになる。
【００４１】次に、走査線駆動回路１３０は、（３ｍ＋
１）段のシフトレジスタ１３２と、走査信号セレクタ１
３４とを備えて、各走査線１１２に対して走査信号を所
定の順番で供給するものである。ここで、説明の便宜
上、ｉ−ａ行目、ｉ−ｂ行目、ｉ−ｃ行目に対応して出
力される走査信号をそれぞれＹｉ−ａ、Ｙｉ−ｂ、Ｙｉ
−ｃと表記することにする（ただし、走査線１１２に実
際に供給される走査信号は、後述するＡＮＤゲート１５
２を介して出力されたものである）。
【００４２】ここで、走査線駆動回路１３０は、第１の
モードにおいては、アクティブレベルとなる期間が互い
に重複しない走査信号であって、そのアクティブ期間
が、１水平走査期間の１／３に相当する期間である走査
信号を、図２において上から下方向に、走査線１１２の
１本毎に順番に供給する。一方、第２のモードにおい
て、走査線駆動回路１３０は、アクティブレベルとなる
期間が互いに重複しない走査信号であって、そのアクテ
ィブ期間が、１水平走査期間に相当する期間である走査
信号を、上から下方向に、走査線１１２の３本毎にまと
めて順番に供給する。すなわち、第２のモードであれ
ば、ｉ行目の画素１行分を構成するｉ−ａ行目、ｉ−ｂ
行目、ｉ−ｃ行目の走査線１１２に供給される走査信号
Ｙｉ−ａ、Ｙｉ−ｂ、Ｙｉ−ｃは、ｉ行目の画素１行分
が選択される１水平走査期間において同時にアクティブ
レベルになる。なお、この走査線駆動回路１３０につい
ての詳細については後述することにする。
【００４３】一方、カウンタ１６０は、クロック信号Ｃ
ＬＫａをカウントして、そのカウント結果Ｑを、４ビッ
トで出力するものである。すなわち、カウンタ１６０
は、１０進数で表記すると「０」から「１５」までのカ
ウント結果Ｑを出力するものである。ここで、カウンタ
１６０は、１水平走査期間の最初に出力されるラッチパ
ルスＬＰ（図２では図示省略）により、カウント結果Ｑ
を「０」にリセットして、クロック信号ＣＬＫａのカウ
ントを開始する一方、最大値である「１５」までカウン
トすると、そのカウントを一時的に停止する構成となっ
ている。
【００４４】続いて、電圧セレクタ１７０は、別途外部
電源により生成された複数電圧のうち、いずれかを選択
して、次に説明する電圧信号Ｖbkp、Ｖwt、Ｖbknとして
出力するものである。すなわち、電圧セレクタ１７０
は、第１のモードにおいては、電圧信号Ｖbkpとしてサ
ブ画素をオンさせる正極側電圧信号Ｖbk(+)を選択し、
電圧信号Ｖwtとしてサブ画素をオフさせる電圧信号を選
択し、また、電圧信号Ｖbknとしてサブ画素をオンさせ
る負極側電圧信号Ｖbk(-)を選択する。一方、電圧セレ
クタ１７０は、第２のモードにおいては、電圧信号Ｖbk
pとして、カウント結果Ｑに対応する電圧を選択し、電
圧信号Ｖwtおよび電圧信号Ｖbknとして、サブ画素をオ
フさせる電圧信号をそれぞれ選択する。
【００４５】ここで、本実施形態に係る電気光学装置
が、電圧無印加状態で白表示を行うノーマリーホワイト
モードであるとした場合、サブ画素をオンさせる電圧信
号Ｖbk(+)とは、この信号が仮にサブ画素電極１２１８
（図４参照）に印加されると、当該サブ画素が黒表示に
なる信号のうち、正極側信号を言い、また、サブ画素を
オフさせる電圧信号Ｖwtとは、この信号が仮にサブ画素
電極１２１８に印加されると、当該サブ画素が白表示に
なる信号であり、さらに、電圧信号Ｖbk(-)とは、この
信号が仮にサブ画素電極１２１８に印加されると、当該
サブ画素が黒表示になる信号のうち、負極側信号を言
う。
【００４６】詳述すると、本実施形態では、上述したよ
うにサブ画素電極１２１８と対向電極１０８とによって
液晶１０５が挟持されるので、サブ画素をオフさせる信
号の電圧は、対向電極１０８に印加される電圧に略等し
い。また、サブ画素をオンさせる正極側信号とは、対向
電極１０８に印加される電圧に対し高位側のオン電圧信
号をいい、サブ画素をオンさせる負極側信号とは、対向
電極１０８に印加される電圧に対して低位側のオン電圧
信号をいう。すなわち、サブ画素をオンさせる正極側電
圧信号Ｖbk(+)と負極側電圧信号Ｖbk(-)とのほぼ中間電
位が、サブ画素をオフさせる電圧信号Ｖwtになる関係に
ある。
【００４７】また、本実施形態において、電圧セレクタ
１７０は、第２のモードである場合に、カウント結果Ｑ
が１０進表記で「０」であれば、サブ画素をオフさせる
電圧信号を選択し、その後、カウント結果Ｑがアップす
るにつれて、徐々に電圧が上昇または下降する電圧を選
択する。さらに、電圧セレクタ１７０は、第２のモード
である場合、上昇・下降方向を、１水平走査期間毎に切
り替え、さらに、１垂直走査期間経過後、同一の水平走
査期間においても、切り替える構成となっている。
【００４８】ここで、本実施形態において、第１または
第２のモードのいずれかとするかについては、例えば外
部の制御回路によって出力される信号Ｍｏｄｅのレベル
にしたがって規定される構成となっている。詳細には、
信号ＭｏｄｅがＬレベルであれば、第１のモードが指定
される一方、信号ＭｏｄｅがＨレベルであれば、第２の
モードが指定される構成となっている。このため、信号
Ｍｏｄｅは、電圧セレクタ１７０のほか、走査線駆動回
路１３０（走査信号セレクタ１３４）や、後述するデー
タ線駆動回路１８０にも供給されている。
【００４９】続いて、Ｖｂｋセレクタ１４０は、行毎に
設けられて、電圧セレクタ１７０による電圧信号Ｖbk
p、Ｖwt、Ｖbknのいずれかを次のように選択して、対応
する第１信号線１１５および第２信号線１１６にそれぞ
れ出力するものである。すなわち、Ｖｂｋセレクタ１４
０は、第１のモードにおいて、仮に電圧信号Ｖbkp（Ｖb
k(+)）を保持して、対応する第１信号線１１５に出力し
ていた場合、対応する走査線１１２への走査信号がアク
ティブレベルになれば、当該選択前に保持していた極性
とは反対極性の電圧信号Ｖbkn（Ｖbk(-)）を選択・保持
する。反対に、Ｖｂｋセレクタ１４０は、第１のモード
において、電圧信号Ｖbknを保持して、対応する第１信
号線１１５に出力していた場合、対応する走査線１１２
への走査信号がアクティブレベルになれば、当該選択前
に選択していた極性とは反対極性の電圧信号Ｖbkpを選
択・保持する。すなわち、Ｖｂｋセレクタ１４０は、第
１のモードでは、電圧信号ＶbkpまたはＶbknを、１垂直
走査期間毎に交互に選択して、対応する第１信号線１１
５に出力する構成となっている。
【００５０】一方、Ｖｂｋセレクタ１４０は、第２のモ
ードであれば、対応する行が選択される１水平走査期間
に限り、電圧信号Ｖbkpであるランプ電圧信号を選択し
て、対応する第１信号線１１５に出力する。ここで、第
２のモードにおいて、ｉ行目の画素１行分が選択される
１水平走査期間では、走査信号Ｙｉ−ａ、Ｙｉ−ｂ、Ｙ
ｉ−ｃが同時にアクティブレベルになるから、ｉ−ａ行
目、ｉ−ｂ行目、ｉ−ｃ行目に対応する３つのＶｂｋセ
レクタ１４０は、互いに同一のランプ電圧信号を出力す
ることになる。なお、Ｖｂｋセレクタ１４０は、第１お
よび第２のモードにかかわらず、電圧セレクタ１７０に
より選択された電圧信号Ｖwtを、対応する第２信号線１
１６に出力する。
【００５１】ここで説明の便宜上、ｉ−ａ行目、ｉ−ｂ
行目、ｉ−ｃ行目に対応するＶｂｋセレクタ１４０によ
り選択される電圧信号のうち、第１信号線１１５に出力
される電圧信号の各々を、それぞれＶｂｋｉ−ａ、Ｖｂ
ｋｉ−ｂ、Ｖｂｋｉ−ｃと表記し、第２信号線１１６に
出力される電圧信号の各々を、それぞれＶｗｔｉ−ａ、
Ｖｗｔｉ−ｂ、Ｖｗｔｉ−ｃと表記することにする。な
お、このＶｂｋセレクタ１４０の詳細については後述す
ることにする。
【００５２】次に、イネーブル回路１５０は、走査線１
１２の１本毎に対応して設けられるＡＮＤゲート１５２
からなる。ここで、ＡＮＤゲート１５２の入力端のうち
一方には、走査線駆動回路１３０からの走査信号が供給
され、他方には、信号ＥＮＢが共通に供給されている。
このため、信号ＥＮＢがＨレベルであれば、各ＡＮＤゲ
ート１５２が開くので、走査線駆動回路１３０からの走
査信号がそのまま出力される一方、信号ＥＮＢがＬレベ
ルであれば、ＡＮＤゲート１５２がすべて閉じるので、
走査信号は非アクティブレベルにされることになる。な
お、説明の便宜上、ｉ−ａ行目、ｉ−ｂ行目、ｉ−ｃ行
目のＡＮＤゲート１５２によって、実際に走査線１１２
に出力される走査信号の各々を、それぞれＧｉ−ａ、Ｇ
ｉ−ｂ、Ｇｉ−ｃと表記することにする。
【００５３】さて、データ線駆動回路１８０は、データ
線１１４、補データ線１１４’をそれぞれ各モードにし
たがって駆動するものである。詳細については後述する
が、第１のモードにおいて、データ線駆動回路１８０
は、アクティブレベルになっている走査線１１２に位置
するサブ画素に対し、当該サブ画素でまとめられる１画
素の階調データＤａｔａのうち、対応するビットを、当
該サブ画素に対応する列のデータ線１１４に供給し、そ
の反転ビットを、対応する列の補データ線１１４’に供
給する。一方、第２のモードにおいて、データ線駆動回
路１８０は、アクティブレベルになっている３本の走査
線１１２に位置する３つのサブ画素（すなわち、１画素
を構成する３つのサブ画素）に対し、ランプ電圧信号を
当該画素の階調データＤａｔａに対応してサンプリング
させるためのタイミング信号を、当該画素に対応する列
のデータ線１１４に供給するが、すべての補データ線１
１４’にはＬレベルの信号を供給する。なお、説明の便
宜上、左から数えてｊ列目に対応するデータ線１１４、
補データ線１１４’に供給されるデータ信号をそれぞれ
Ｓｊ、Ｓｊ’と表記することにする（ただし、ｊは１〜
ｎのいずれかの整数である）。
【００５４】＜サブ画素の詳細＞続いて、第１実施形態
におけるサブ画素１２０ａ、１２０ｂ、１２０ｃの詳細
について説明する。ここで、図４は、ｉ行ｊ列に位置す
る１画素分の構成を示す回路図である。この図に示され
るように、ｉ行ｊ列に位置する画素を構成する３つのサ
ブ画素１２０ａ、１２０ｂ、１２０ｃは、電気的には同
一構成となっている（ただし、面積が互いに異なるのは
上述した通りである）。そこで、第１のモードにおい
て、階調データの最下位ビットに対応してオンオフする
サブ画素１２０ａを例にとると、このサブ画素１２０ａ
には、スイッチＳＷ１、ＳＷ２からなる第１スイッチ１
２０２と、スイッチＳＷ５、ＳＷ６からなる第２スイッ
チ１２０４とが備えられる。
【００５５】このうち、スイッチＳＷ１は、走査信号Ｇ
ｉ−ａがアクティブレベル（Ｈレベル）になると、オン
するものであり、その一端は、データ信号Ｓｊが供給さ
れるデータ線１１４に接続される一方、その他端は、保
持素子である容量Ｃｍの一方の電極に接続されている。
同様に、スイッチＳＷ２は、走査信号Ｇｉ−ａがアクテ
ィブレベルになると、オンするものであり、その一端
は、データ信号Ｓｊ’が供給される補データ線１１４’
に接続される一方、その他端は、容量Ｃｍの他方の電極
に接続されている。
【００５６】続いて、スイッチＳＷ５は、容量Ｃｍの一
端における電圧がＨレベルであればオンして、第１信号
線１１５に供給される電圧信号Ｖｂｋｉ−ａをサブ画素
電極１２１８に印加するものであり、また、スイッチＳ
Ｗ６は、容量Ｃｍの他端における電圧がＨレベルであれ
ばオンして、第２信号線１１６に供給される電圧信号Ｖ
ｗｔｉ−ａをサブ画素電極１２１８に印加するものであ
る。
【００５７】このような構成において、第１のモードで
ある場合、上述したように、走査信号Ｇｉ−ａがアクテ
ィブレベルになると、ｉ行ｊ列の画素に対応する階調デ
ータＤａｔａの最下位ビットがデータ信号Ｓｊとして供
給され、その反転ビットがデータ信号Ｓｊ’として供給
される。このため、走査信号Ｇｉ−ａがアクティブレベ
ルになってスイッチＳＷ１、ＳＷ２がオンしたとき、容
量Ｃｍの両電極には互いに排他的な論理レベルの電圧が
印加されるので、スイッチＳＷ５、ＳＷ６のいずれか一
方のみがオンし、他方はオフすることになる。すなわ
ち、データ信号ＳｊがＨレベルであれば、スイッチＳＷ
５がオンし、スイッチＳＷ６がオフする一方、データ信
号ＳｊがＬレベルであれば、スイッチＳＷ５がオフし、
スイッチＳＷ６がオンすることになる。さらに、走査信
号Ｇｉ−ａが非アクティブレベルになって、スイッチＳ
Ｗ１、ＳＷ２がオフしても、容量Ｃｍにおける蓄積によ
ってスイッチＳＷ５、ＳＷ６のオンオフ状態が維持され
る。
【００５８】一方、第１のモードにおいて、ｉ−ａ行目
のＶｂｋセレクタ１４０は、上述したように、第１信号
線１１５に対し電圧信号ＶbkpまたはＶbknを選択して電
圧信号Ｖｂｋｉ−ａとして供給する一方、第２信号線１
１６に対し電圧信号Ｖwtを電圧信号Ｖｗｔｉ−ａとして
供給する。ここで、第１のモードにおける電圧信号Ｖbk
pまたはＶbknは、サブ画素をオン（黒表示）させる電圧
信号Ｖbk(+)またはＶbk(-)であり、電圧信号Ｖwtは、サ
ブ画素をオフ（白表示）させる信号である。
【００５９】したがって、スイッチＳＷ１、ＳＷ２がオ
フしても、容量Ｃｍの保持内容にしたがってスイッチＳ
Ｗ５、ＳＷ６のオンオフ状態が維持されるので、サブ画
素電極１２１８には、引き続き、オンまたはオフさせる
電圧が印加されることになる結果、当該サブ画素１２０
ａは、黒表示または白表示を維持することになる。そし
て、このような動作がサブ画素１２０ｂ、１２０ｃに対
しても個別に行われる結果、１つの画素としてみれば、
サブ画素の面積比率に応じた階調表示が行われることに
なる。
【００６０】ここで、第１のモードにおいて容量Ｃｍの
両電極には、常に、互いに排他的な論理レベルの電圧が
印加されることになるので、サブ画素に対するオンオフ
の指示に変更があっても、電荷が容量Ｃｍの電極間を移
動するだけである。このため、電力が余計に消費される
こともないし、要求される容量も小さくて済む。さら
に、第１信号線１１５に供給される電圧信号Ｖbkpまた
はＶbknは、対応する行のＶｂｋセレクタ１４０によっ
て１垂直走査期間毎に交互に選択されるので、階調デー
タＤａｔａの最下位ビット（すなわち当該サブ画素１２
０ａのオンまたはオフを指示するビット）を、容量Ｃｍ
にひとたび書き込んでしまえば、再び選択して書き換え
なくても、当該液晶容量が交流駆動されることになる。
すなわち、サブ画素のオンオフに変更がなければ、同一
内容のビットを再度書き込む必要がない。
【００６１】したがって、１行分のサブ画素のオンオフ
に変更がない場合、当該行に対応する走査信号がアクテ
ィブレベルになる期間に信号ＥＮＢをＬレベルにさせる
と、走査信号の非アクティブレベルが維持されるので、
書き換えに伴う電力の消費を抑えることが可能になる。
【００６２】一方、第２のモードである場合には、上述
したようにデータ信号Ｓｊ’はＬレベルになる。このた
め、走査信号Ｇｉ−ａがアクティブレベルになってスイ
ッチＳＷ２がオンしても、容量Ｃｍにおける他端の電極
にはＬレベルの電圧が印加されるので、スイッチＳＷ６
はオフすることになる。一方、走査信号Ｇｉ−ａがアク
ティブレベルになって、スイッチＳＷ１がオンしたと
き、スイッチＳＷ５は、データ信号Ｓｊたるタイミング
信号がＨレベルである期間だけオンし、それ以外ではオ
フすることになる。
【００６３】ここで、第２のモードである場合に、ｉ−
ａ行目に対応する走査信号Ｇｉ−ａ（Ｙｉ−ａ）がアク
ティブレベルになるとき、同一行に対応する第１信号線
１１５には、電圧信号Ｖｂｋｉ−ａとしてランプ電圧信
号が供給されるので、スイッチＳＷ５がオンしている期
間、液晶容量には、ランプ電圧信号がサンプリングされ
る一方、オフした瞬間に、その直前にサンプリングされ
たランプ電圧信号が液晶容量にホールドされることにな
る。そして、走査信号Ｇｉ−ａが非アクティブレベルに
なって、スイッチＳＷ１がオフしても、ホールドされた
電圧は、当該液晶容量とともに、サブ画素電極１２１８
と第２信号線１１６との間には形成された蓄積容量Ｃｓ
によって保持されるので、サブ画素１２０ａは、書き込
まれた電圧に対する濃度を維持することになる。
【００６４】また、第２のモードでは、走査信号Ｇｉ−
ａ、Ｇｉ−ｂ、Ｇｉ−ｃが同時にアクティブレベルにな
るので、さらに、電圧信号Ｖｂｋｉ−ａ、Ｖｂｋｉ−
ｂ、Ｖｂｋｉ−ｃは、同一のランプ電圧信号になるの
で、サブ画素１２０ｂ、１２０ｃについても、サブ画素
１２０ａと同様な動作が共通に行われることになる。こ
の結果、３つのサブ画素１２０ａ、１２０ｂ、１２０ｃ
は、結局同一の濃度になり、１つの画素としてみても、
その濃度の階調表示が行われることになる。なお、サブ
画素１２０ａ、１２０ｂ、１２０ｃの液晶容量は、サブ
画素電極１２１８の面積比に応じて約１：２：４になる
ので、蓄積容量Ｃｓの大きさについても、これに応じた
容量比となるように設定するのが望ましい。
【００６５】＜走査線駆動回路の詳細＞次に、走査線駆
動回路１３０の詳細について説明する。まず、上述した
図２において、シフトレジスタ１３２は、１垂直走査期
間の最初に供給されるパルス信号を、水平走査の基準と
なるクロック信号にしたがって順次シフトして出力する
ものである。詳細には、シフトレジスタ１３２は、入力
したパルス信号をクロック信号にしたがってラッチして
出力するラッチ回路を、走査線１１２の総本数たる３ｍ
よりも１段多い（３ｍ＋１）段接続したものである。
【００６６】ここで、説明の便宜上、ｉ−ａ行目、ｉ−
ｂ行目、ｉ−ｃ行目に対応するラッチ回路から出力され
るパルス信号を、それぞれＹｓｉ−ａ、Ｙｓｉ−ｂ、Ｙ
ｓｉ−ｃと表記すると、例えば１−ａ行目、１−ｂ行
目、１−ｃ行目、２−ａ行目に対応するパルス信号Ｙｓ
１−ａ、Ｙｓ１−ｂ、Ｙｓ１−ｃ、Ｙｓ２−ａは、図６
（ａ）または図６（ｂ）に示されるように、互いにアク
ティブレベルになる期間が半分（クロック信号の半周
期）ずつ、重複して出力される。
【００６７】次に、走査信号セレクタ（論理回路）１３
４の詳細構成について説明する。図５は、この構成を示
す回路図である。この図において、ＯＲゲート１３４２
およびＡＮＤゲート１３４４の組は、一般的に、ｉ−ｂ
行目およびｉ−ｃ行目に対応して設けられるものであ
り、このうち、ＯＲゲート１３４２は、これらの行に対
応するラッチ回路（シフトレジスタ１３２におけるラッ
チ回路）から出力されるパルス信号Ｙｓｉ−ｂ、Ｙｓｉ
−ｃの論理和信号を出力し、また、ＡＮＤゲート１３４
４は、対応するＯＲゲート１３４２による論理和信号と
信号Ｍｏｄｅとの論理積信号を、ｉ行目に対応する信号
Ｍｏｄｉとして出力する。
【００６８】また、ＡＮＤゲート１３４６は、行毎に対
応して設けられ、シフトレジスタ１３２において相隣接
するラッチ回路から出力されるパルス信号同士の論理積
信号を出力するものである。ここで、説明の便宜上、各
ＡＮＤゲート１３４６の出力信号のうち、一般的に、ｉ
−ａ行目、ｉ−ｂ行目、ｉ−ｃ行目に対応して出力され
る論理積信号を、それぞれＹｐｉ−ａ、Ｙｐｉ−ｂ、Ｙ
ｐｉ−ｃと表記することにする。
【００６９】そして、ＯＲゲート１３４８は、行毎に対
応して設けられるものであり、その入力端の一方には、
対応するＡＮＤゲート１３４６による論理積信号が供給
されている。一方、一般的に、ｉ−ａ行目、ｉ−ｂ行
目、ｉ−ｃ行目のそれぞれに対応するＯＲゲート１３４
８の他方の入力端には、これらのｉ行に対応するＡＮＤ
ゲート１３４４の論理積信号Ｍｏｄｉが共通に供給され
ている。そして、ＯＲゲート１３４８の論理和信号が、
対応する走査線１１２への走査信号として出力される構
成となっている。なお、走査線１１２に実際に出力され
る走査信号は、さらに、イネーブル回路１５０における
ＡＮＤゲート１５２を介した信号である。
【００７０】このような構成において、信号Ｍｏｄｅが
Ｌレベルになる第１のモードでは、ＡＮＤゲート１３４
４が閉じる結果、ＡＮＤゲート１３４６の出力が、その
ままＯＲゲート１３４８の出力となる。すなわち、第１
のモードでは、シフトレジスタ１３２において相隣接す
るラッチ回路から出力される信号同士の重複部分がＡＮ
Ｄゲート１３４６によって求められて、これが走査信号
として出力されることになる。したがって、第１のモー
ドにおいては、図６（ａ）に示されるように、アクティ
ブレベルとなる期間が互いに重複しない走査信号Ｙ１−
ａ、Ｙ１−ｂ、Ｙ１−ｃ、Ｙ２−ａ、…、が、走査線１
１２の１本毎に上から下方向に順番に供給されることに
なる。
【００７１】一方、信号ＭｏｄｅがＨレベルである第２
のモードでは、ＡＮＤゲート１３４２が開くので、その
出力たる信号Ｍｏｄｉは、ＯＲゲート１３４２の出力に
依存する。ここで、ＯＲゲート１３４２がＨレベルにな
るのは、シフトレジスタ１３２におけるラッチ回路から
出力されるパルス信号のうち、一般的に、パルス信号Ｙ
ｓｉ−ｂまたはＹｓｉ−ｃがアクティブレベルになる期
間である。すなわち、この期間は、第１のモードで言う
ところの走査信号Ｙｉ−ａ、Ｙｉ−ｂまたはＹｉ−ｃが
順次アクティブレベルになる期間に相当する。そして、
ＯＲゲート１３４２がＨレベルになる期間では、これに
対応する３つのＯＲゲート１３４４もＨレベルになるの
で、これらに対応する走査線１１２への走査信号Ｙｉ−
ａ、Ｙｉ−ｂ、Ｙｉ−ｃも共通にアクティブレベルにな
る。
【００７２】したがって、第２のモードでは、図６
（ｂ）に示されるように、第１に、シフトレジスタ１３
２において相隣接するラッチ回路からパルス信号Ｙｓ１
−ａ、Ｙｓ１−ｂ、Ｙｓ１−ｃ、Ｙｓ２−ａ、…、が出
力されると、第２に、これらの重複部分が、ＡＮＤゲー
ト１３４６により、論理積信号Ｙｐ１−ａ、Ｙｐ１−
ｂ、Ｙｐ１−ｃ、…、として求められる点については第
１のモードと同様であるが、次の点で相違することにな
る。すなわち、パルス信号Ｙｓ１−ｂまたはＹｓ１−ｃ
がＨレベルになる期間に、１行目に対応する信号Ｍｏｄ
１がＨレベルになるので、当該期間において、１行目の
画素を構成するサブ画素の３行に対応する走査信号Ｙ１
−ａ、Ｙ１−ｂ、Ｙ１−ｃが共通にＨレベルになり、続
いて、パルス信号Ｙｓ２−ｂまたはＹｓ２−ｃがＨレベ
ルになる期間に、信号Ｍｏｄ２がＨレベルになるので、
当該期間において、２行目の画素を構成するサブ画素の
３行に対応する走査信号Ｙ２−ａ、Ｙ２−ｂ、Ｙ２−ｃ
が共通にＨレベルになる。一般的に、パルス信号Ｙｓｉ
−ｂまたはＹｓｉ−ｃがＨレベルになる期間に、ｉ行目
の画素を構成するサブ画素の３行に対応する走査信号Ｙ
ｉ−ａ、Ｙｉ−ｂ、Ｙｉ−ｃが共通にＨレベルになる。
【００７３】したがって、第２のモードにおいては、ア
クティブレベルとなる期間が互いに重複しない走査信号
が、走査線１１２の３本毎に（すなわち１画素を構成す
るサブ画素の個数に相当する本数毎に）まとめて上から
下方向に順番に供給されることになる。なお、第２のモ
ードにおいて、走査信号のアクティブレベルになる期間
は、パルス信号Ｙｓｉ−ｂまたはＹｓｉ−ｃがＨレベル
になる期間と等しくなるから、第１のモードにおけるア
クティブ期間の３倍になる。
【００７４】＜Ｖｂｋセレクタの詳細＞続いて、Ｖｂｋ
セレクタ１４０の詳細について説明する。図７は、Ｖｂ
ｋセレクタ１４０の構成を示す回路図である。なお、こ
の図に示されるＶｂｋセレクタ１４０は、１−ａ行目、
１−ｂ行目、１−ｃ行目の各々に対応するものである
が、互いに同一構成であるので、ここでは、１−ａ行目
に対応するＶｂｋセレクタ１４０を例にとって説明す
る。
【００７５】この図において、スイッチ１４１２は、走
査線駆動回路１３０により出力される走査信号Ｙ１−ａ
がアクティブレベル（Ｈレベル）である場合にオンする
ものであり、その一端は、信号ＰＳが供給される信号線
に接続される一方、その他端は、容量１４２２の一端、
スイッチ１４１６の制御入力端、および、インバータ１
４２４の入力端にそれぞれ接続されている。
【００７６】ここで、容量１４２２の他端は接地され、
また、インバータ１４２４の出力端はスイッチ１４１４
の制御入力端に接続されている。さらに、スイッチ１４
１４の一端は、電圧セレクタ１７０（図２参照）により
選択される電圧信号Ｖbknの給電線に接続され、また、
スイッチ１４１６の一端は、電圧信号Ｖbkpの給電線に
接続される一方、両者スイッチの他端は、第１信号線１
１５に共通接続されている。ここで、スイッチ１４１
４、１４１６は、それぞれ制御入力端がＨレベルである
場合にオンするものであるが、両者の制御入力端は、そ
れぞれインバータ１４２４の出力端、入力端に接続され
ているため、両者は互いに排他的にオンオフすることに
なる。
【００７７】さて、信号ＰＳは、信号ＭｏｄｅがＬレベ
ルである第１のモードの場合に、図８（ａ）に示される
ように、１水平走査期間１Ｈ（３本の走査線１１２を順
次選択するのに要する期間）毎に論理レベルが反転する
信号であって、１垂直走査期間経過後、同じ３本の走査
線１１２が選択される１水平走査期間１Ｈでみても、論
理レベルが反転する信号である。
【００７８】このため、第１のモードであれば、信号Ｐ
ＳがＨレベルである１水平走査期間１Ｈにおいて、走査
信号Ｙ１−ａがＨレベルになると、当該Ｈレベルが容量
１４２２の一端に保持されるとともに、スイッチ１４１
４がオフし、スイッチ１４１６がオンする。したがっ
て、１−ａ行目に対応する第１信号線１１５に供給され
る電圧信号Ｖｂｋ１−ａは、図８（ａ）に示されるよう
に、電圧セレクタ１７０による電圧信号Ｖbkp、すなわ
ち、サブ画素１２０ａをオンさせる正極側電圧信号Ｖbk
(+)になる。
【００７９】ここで、走査信号Ｙ１−ａがＬレベルにな
って、スイッチ１４１２がオフしても、容量１４２２の
一端がＨレベルに保持されるので、スイッチ１４１４、
１４１６のオンオフ状態が維持される。このため、１−
ａ行目に対応する第１信号線１１５に供給される電圧信
号Ｖｂｋ１−ａは、引き続き電圧信号Ｖbk(+)である。
そして、１垂直走査期間経過して、次に走査信号Ｙ１−
ａがＨレベルになるとき、信号ＰＳは、今度はＬレベル
であるから、１−ａ行目に対応する第１信号線１１５に
供給される電圧信号Ｖｂｋ１−ａは、電圧信号Ｖbkn、
すなわち、サブ画素１２０ａをオンさせる負極側電圧信
号Ｖbk(-)になる。
【００８０】このような動作は、サブ画素の総行数に相
当する３ｍ個のＶｂｋセレクタ１４０毎に行われる。し
たがって、第１のモードであれば、ある行に対応する第
１信号線１１５には、電圧信号Ｖbk(-)、Ｖbk(+)が、そ
の行の走査信号がＨレベルになる毎に（すなわち１垂直
走査期間毎に）、交互に印加されることになる。このた
め、第１のモードでは、データ線１１４へのデータ信号
Ｓｊ、Ｓｊ’を変更することなく、サブ画素の交流駆動
が実行されることになる。さらに、第１のモードでは、
１つの画素１２０を構成する３つのサブ画素１２０ａ、
１２０ｂ、１２０ｃに対応する３行が選択される１水平
走査期間１Ｈ毎に、信号ＰＳの論理レベルが反転するの
で、画素単位でみて１行毎に、書き込み極性が反転する
ことになる。
【００８１】一方、信号ＭｏｄｅがＨレベルである第２
のモードの場合、信号ＰＳは、図８（ｂ）に示されるよ
うに、走査線駆動回路１３０により出力されるいずれか
の走査信号がＨレベルに遷移するタイミングの直前から
直後までの期間においてのみ、Ｌレベルになる。このた
め、第２のモードである場合に、走査信号Ｙ１−ａがＨ
レベルになると、その直前において信号ＰＳがＬレベル
になっているので、スイッチ１４１４がオンし、スイッ
チ１４１６がオフする。ただし、この直後に、信号ＰＳ
がＨレベルに遷移するので、スイッチ１４１４がオフ
し、スイッチ１４１６がオンする。したがって、１−ａ
行目に対応する第１信号線１１５に供給される電圧信号
Ｖｂｋ１−ａは、図８（ｂ）に示されるように、走査信
号Ｙ１−ａがＨレベルになった瞬間では、サブ画素をオ
フにさせる電圧信号Ｖbkn（Ｖwt）であるが、この直後
に、カウント結果Ｑに応じた電圧を有する電圧信号Ｖbk
p、すなわちランプ電圧信号になる。
【００８２】そして、走査信号Ｙ１−ａがＬレベルにな
る直前において、信号ＰＳが再びＬレベルになるので、
スイッチ１４１４がオンし、スイッチ１４１６がオフす
る結果、電圧信号Ｖｂｋ１−ａは、再び、電圧信号Ｖbk
n（Ｖwt）になり、以降、この状態が、１垂直走査期間
経過して、次に走査信号Ｙ１−ａがＨレベルになるまで
継続することになる。したがって、第２のモードにおい
て、第１信号線１１５には、対応する走査信号がＨレベ
ルになる期間だけ（厳密に言えば、スイッチ１４１６が
オンする期間だけ）、ランプ電圧信号である電圧信号Ｖ
bkpが印加され、それ以外の期間では、オフ電圧信号で
ある電圧信号Ｖwtが印加されることになる。このような
動作は、３本の走査線１１２に対応するもの同士共通に
行われる。また、この第２のモードにおいてもランプ電
圧信号の上昇・下降方向は、１水平走査期間１Ｈ毎に反
転するので、画素単位でみて１行毎に（サブ画素単位で
みて３行毎に）、極性反転する書き込みが行われること
になる。なお、第２のモードにおけるランプ電圧信号の
上昇・下降方向の切り替えは、上述したように電圧セレ
クタ１７０において行われている。
【００８３】＜データ線駆動回路の詳細＞次に、データ
線駆動回路１８０について説明する。図９は、この詳細
な構成を示すブロック図である。この図において、シフ
トレジスタ１８３は、１水平走査期間１Ｈにおいて、互
いにアクティブレベルが重複しない信号Ｘｓ１、Ｘｓ
２、…、Ｘｓｎを順次出力するものである。このシフト
レジスタ１８３は、走査線駆動回路１３０におけるシフ
トレジスタ１３２と同様なラッチ回路が、データ線１１
４の総数ｎよりも１段多い（ｎ＋１）段接続されたもの
であり（図示省略）、１水平走査期間の最初に供給され
るパルス信号を、ドットクロック信号にしたがって順次
シフトして出力する。なお、実際には、互いに隣接する
ラッチ回路から出力される信号同士の論理積信号を求め
るＡＮＤゲートが、例えば図５に示される走査信号セレ
クタ１３４のＡＮＤゲート１３４６と同様に設けられる
が、ここでは説明・図示を省略することにする。
【００８４】さて、シフトレジスタ１８３の出力側に
は、ｎ個のスイッチ１８４が設けられている。そして、
一般的にｊ列目に対応する信号Ｘｓｊがアクティブレベ
ル（Ｈレベル）になると、対応するスイッチ１８４がオ
ンして、階調データＤａｔａをサンプリングする構成と
なっている。ここで、階調データＤａｔａは、画素１２
０の濃度を指示するものであって、外部から所定のタイ
ミングで順次供給されるものである。説明の便宜上、階
調データＤａｔａの各ビットを、最下位ビット（LSB）
から順番に、ａ、ｂ、ｃ、ｄと表記することにする。上
述したように本実施形態に係る電気光学装置は、第１の
モードである場合に８階調表示を行う一方、第２のモー
ドである場合に１６階調表示を行うので、第１のモード
において、階調データＤａｔａは、ａ、ｂ、ｃの３ビッ
トから構成される一方、第２のモードにおいて、階調デ
ータＤａｔａは、ａ、ｂ、ｃ、ｄの４ビットから構成さ
れることになる。したがって、いずれのモードにおいて
もビットａが最下位ビットになり、また、ビットｄは、
第１のモードにおいては用いられないことになる。
【００８５】次に、第１ラッチ回路１８５は、ｎ個の１
ラッチ−１、１ラッチ−２、…、１ラッチ−ｎを備える
ものである。そして、一般的にｊ列目に対応する１ラッ
チ−ｊは、信号Ｘｓｊがアクティブレベルになったとき
に、対応するスイッチ１８４によってサンプリングされ
た階調データＤａｔａを１水平走査期間１Ｈに相当する
期間だけ保持するものである。
【００８６】さらに、第２ラッチ回路１８６は、ｎ個の
単位回路１８６０を備えて、第１のモードにおいては、
ラッチした階調データのビットａ、ｂ、ｃを、１水平走
査期間１Ｈにわたって順次シフトして、データ信号Ｓｊ
として出力するとともに、これとは相補的なデータ信号
Ｓｊinvを出力する一方、第２のモードにおいては、ラ
ッチした階調データのビットａ、ｂ、ｃ、ｄで示される
期間だけＨレベルになるタイミング信号をデータ信号Ｓ
ｊとして出力するものである。なお、単位回路１８６０
の詳細構成については、さらに後述することにする。
【００８７】そして、ｎ個のセレクタ１８７が、ｎ個の
単位回路１８６０の出力に１対１に対応して設けられて
いる。このセレクタ１８７は、信号ＭｏｄｅがＬレベル
である第１のモードの場合には、単位回路１８６０によ
る相補的なデータ信号Ｓｊinvを選択する一方、信号Ｍ
ｏｄｅがＨレベルである第２のモードの場合には、Ｌレ
ベルを選択して、補データ線１１４’に供給するもので
ある。
【００８８】＜単位回路の詳細＞続いて、第２ラッチ回
路１８６における単位回路１８６０の１個分の詳細につ
いて、一般的にｊ列目に対応するものを例にとって説明
する。図１０は、この構成を示すブロック図である。こ
の図において、符号１８６１で示される２ラッチ−ｊ
は、第１ラッチ回路１８５における１ラッチ−ｊによっ
てラッチされた階調データの各ビットａ、ｂ、ｃ、ｄ
を、１水平走査期間１Ｈの最初に出力されるラッチパル
スＬＰにしたがって再度ラッチするものである。
【００８９】この２ラッチ−ｊによりラッチされた階調
データのうち、ビットａ、ｂ、ｃは、それぞれａ−ラッ
チ１８６２、ｂ−ラッチ１８６３およびｃ−ラッチ１８
６４にセットされる。ここで、ａ−ラッチ１８６２、ｂ
−ラッチ１８６３およびｃ−ラッチ１８６４は、ビット
ａ、ｂ、ｃの順番で、１水平走査期間１Ｈを３分割した
期間毎に出力されるクロック信号ＣＬＫｓにしたがっ
て、シフトして出力するものである。したがって、これ
らのラッチにより第１回路が構成される。
【００９０】一方、２ラッチ−ｊにより再度ラッチされ
た階調データの全ビットａ、ｂ、ｃ、ｄは、デコーダ１
８６５に供給されている。ここで、デコーダ（第２回
路）１８６５は、カウンタ１６０（図２参照）によるカ
ウント結果Ｑと、ビットａ、ｂ、ｃ、ｄで示される階調
データＤａｔａの値とを比較して、次のようなタイミン
グ信号を生成するものである。すなわち、デコーダ１８
６５は、タイミング信号をラッチパルスＬＰの立ち上が
りでＨレベルにセットする一方、カウント結果Ｑが、ビ
ットａ、ｂ、ｃ、ｄで示される階調データＤａｔａの値
に一致したときに、該タイミング信号をＬレベルにリセ
ットするものである。したがって、このタイミング信号
は、１水平走査期間１Ｈの開始から、階調データＤａｔ
ａの値に応じた期間だけＨレベルになる。
【００９１】そして、セレクタ１８６６は、信号Ｍｏｄ
ｅがＬレベルである第１のモードの場合には、ａ−ラッ
チ１８６２、ｂ−ラッチ１８６３およびｃ−ラッチ１８
６４によりシフトして出力されるビットａ、ｂ、ｃを選
択する一方、信号ＭｏｄｅがＨレベルである第２のモー
ドの場合には、デコーダ１８６６によるタイミング信号
を選択して、データ信号Ｓｊとして出力するものであ
る。
【００９２】なお、データ線駆動回路１８０は、実際に
は、第２ラッチ回路１８６における単位回路１８６０を
含めて相補的な回路により構成されるので、データ信号
Ｓｊと同時に、これとは排他的なレベルにあるデータ信
号Ｓｊinvも同時に生成される（ただし、第２のモード
である場合、データ信号Ｓｊinvは、セレクタ１８７に
よって選択されないので、補データ線１１４’に出力さ
れない）。また、ａ−ラッチ１８６２、ｂ−ラッチ１８
６３およびｃ−ラッチ１８６４は、第１のモードにおい
てのみ用いられるものであり、また、デコーダ１８６５
は、第２のモードにおいてのみ用いられるものであるた
め、信号Ｍｏｄｅにしたがって両者のいずれか一方のみ
を動作させ、他方を停止させる構成としても良いのは、
もちろんである。
【００９３】＜第１実施形態に係る電気光学装置の動作
＞次に、第１実施形態に係る電気光学装置の動作につい
て、第１のモードと第２のモードとに分けて説明する。
【００９４】＜第１のモード＞まず、信号ＭｏｄｅがＬ
レベルである第１のモードにおける動作について説明す
る。なお、第１のモードにおいて、階調データＤａｔａ
は、上述したようにビットａ、ｂ、ｃの３ビットであ
る。
【００９５】ここで、図１１は、第１のモードの動作を
示すタイミングチャートである。この図に示されるよう
に、階調データＤａｔａについては、１行１列、１行２
列、…、１行ｎ列の画素１２０に対応するものが順番に
供給され、続いて、２行１列、２行２列、…、２行ｎ列
の画素１２０に対応するものが順番に供給され、以下同
様に、ｍ行１列、ｍ行２列、…、ｍ行ｎ列の画素１２０
に対応するものが順番に供給される。
【００９６】このうち、１行目の画素１２０に対応する
階調データＤａｔａが供給されるタイミングについて着
目する。まず、１行１列の画素１２０に対応する階調デ
ータＤａｔａが供給されるタイミングにおいて、シフト
レジスタ１８０（図９参照）から出力される信号Ｘｓ１
がアクティブレベルになると、当該階調データＤａｔａ
は、第１ラッチ回路１８５における１列目の１ラッチ−
１にラッチされる。次に、１行２列の画素１２０に対応
する階調データＤａｔａが供給されるタイミングにおい
て、信号Ｘｓ２がアクティブレベルになると、当該階調
データＤａｔａは、第１ラッチ回路１８５における２列
目の１ラッチ−２にラッチされ、以下同様にして、１行
ｎ列の画素１２０に対応する階調データＤａｔａが第１
ラッチ回路１８５におけるｎ列目の１ラッチ−ｎにラッ
チされる。これにより、１行目に位置する画素１２０に
ついての階調データＤａｔａが、１ラッチ−１、１ラッ
チ−２、…、１ラッチ−ｎに、それぞれラッチされるこ
とになる。
【００９７】次に、ラッチパルスＬＰが出力されると、
１ラッチ−１、１ラッチ−２、…、１ラッチ−ｎにそれ
ぞれラッチされた階調データＤａｔａが、第２ラッチ回
路１８５における２ラッチ−１、２ラッチ−２、…、２
ラッチ−ｎにそれぞれ一斉にラッチされる。そして、各
列においてラッチされた階調データＤａｔａのうち、ビ
ットａ、ｂ、ｃは、それぞれａ−ラッチ１８６２、ｂ−
ラッチ１８６３、ｃ−ラッチ１８６４（図１０参照）に
より、クロック信号ＣＬＫｓにしたがって転送される。
【００９８】ここで、信号ＭｏｄｅがＬレベルである第
１のモードでは、セレクタ１８６６は、ａ−ラッチ１８
６２の出力を選択して、データ信号としてデータ線１１
４に供給するので、例えば１列目に対応するデータ信号
Ｓ１は、１水平走査期間１Ｈを３分割した第１番目の期
間において、１行１列の画素に対応する階調データのビ
ットａのレベルになり、第２番目の期間において当該階
調データのビットｂのレベルになり、第３番目の期間に
おいて当該階調データのビットｃのレベルになる。２列
目以降に対応するデータ信号Ｓ２、Ｓ３、…、Ｓｎにつ
いても同様である。なお、第１のモードにおいて、各セ
レクタ１８７（図９参照）は、それぞれ単位回路１８６
０による相補的なデータ信号を選択して、補データ線１
１４’に供給する。
【００９９】一方、第１番目の期間においては、走査信
号Ｇ１−ａがアクティブレベルになるので、１−ａ行目
に位置するｎ個のサブ画素１２０ａが、対応する列のデ
ータ信号（すなわち最下位ビットａ）に対応してオンま
たはオフの表示を行うことになる。続いて、第２番目の
期間においては、走査信号Ｇ１−ｂがアクティブレベル
になるので、１−ｂ行目に位置するｎ個のサブ画素１２
０ｂが、対応する列のデータ信号（すなわちビットｂ）
に対応してオンまたはオフの表示を行うことになる。そ
して、第３番目の期間においては、走査信号Ｇ１−ｃが
アクティブレベルになるので、１−ｃ行目に位置するｎ
個のサブ画素１２０ｃが、対応する列のデータ信号（す
なわち最上位ビットｃ）に対応してオンまたはオフの表
示を行うことになる。
【０１００】以下、同様な動作が、２−ａ行目、２−ｂ
行目、２−ｃ行目、３−ａ行目、３−ｂ行目、３−ｃ行
目、…、ｍ−ａ行目、ｍ−ｂ行目、ｍ−ｃ行目に位置す
るサブ画素１２０ａ、１２０ｂ、１２０ｃに対して線順
次的に行われることになる。ここで、サブ画素１２０
ａ、１２０ｂ、１２０ｃの面積比率は、ビットａ、ｂ、
ｃの重みに対応して約１：２：４に設定されているの
で、同一列において相隣接する３つのサブ画素１２０
ａ、１２０ｂ、１２０ｃを１つの画素１２０としてみれ
ば、面積階調法による階調表示が行われていることにな
る。
【０１０１】なお、各行の第１信号線１１５に供給され
る電圧信号には、サブ画素に対応する３行毎に、Ｖbk
(+)、Ｖbk(-)の一方が交互に選択されるので、書込極性
は、画素単位（サブ画素単位ではない）でみて１行毎に
反転することになる。このため、フリッカの発生が抑え
られることになる。さらに、同一の第１信号線１１５に
供給される電圧信号は、１垂直走査期間経過すると、選
択されるべきタイミングにて、Ｖbk(+)、Ｖbk(-)のいず
れか一方から他方に切り替えられるので、各サブ画素で
は、液晶１０５が交流駆動されることになる。
【０１０２】くわえて、各サブ画素１２０ａ、１２０
ｂ、１２０ｃは、容量Ｃｍによる保持内容に応じて、第
１信号線１１５に供給される電圧信号Ｖbk(+)もしくは
Ｖbk(-)、または、第２信号線１１６に供給される電圧
信号Ｖwtの一方を選択して、オンまたはオフの表示を行
うので、走査信号を１垂直走査期間毎に、アクティブレ
ベルにすることによるデータの書き換えを行う必要がな
い。このため、サブ画素１２０ａ、１２０ｂ、１２０ｃ
のオンまたはオフを変更する必要がないのであれば、対
応する走査線１１２を選択するタイミングにおいて信号
ＥＮＢをＬレベルにすれば、当該走査線１１２において
電圧変動が発生しない。したがって、走査線１１２の容
量負荷に伴って電力が消費されることもないし、第１ス
イッチ１２０２（図４参照）もスイッチングしないの
で、これに伴って電力が消費されることもない。これに
より、それらの分だけ消費電力化が可能となる。
【０１０３】＜第２のモード＞続いて、信号Ｍｏｄｅが
Ｈレベルである第２のモードにおける動作について説明
する。なお、第２のモードにおいて、階調データＤａｔ
ａは、上述したようにビットａ、ｂ、ｃ、ｄの４ビット
である。ここで、図１２は、第２のモードの動作を示す
タイミングチャートである。この図に示されるように、
第２のモードでの動作のうち、第２ラッチ回路１８６に
おける２ラッチ−１、２ラッチ−２、…、２ラッチ−ｎ
によって、階調データＤａｔａがそれぞれ一斉にラッチ
されるまでの動作は、第１のモードと同様である。
【０１０４】すなわち、第１に、階調データＤａｔａに
ついては、１行１列、１行２列、…、１行ｎ列の画素１
２０に対応するものが順番に供給され、続いて、２行１
列、２行２列、…、２行ｎ列の画素１２０に対応するも
のが順番に供給され、以下同様に、ｍ行１列、ｍ行２
列、…、ｍ行ｎ列の画素１２０に対応するものが順番に
供給される点と、第２に、例えば１行１列、１行２列、
…、１行ｎ列の画素１２０に対応する階調データＤａｔ
ａが供給される各タイミングにおいて、信号Ｘｓ１、Ｘ
ｓ２、…、Ｘｓｎが順番にアクティブレベルになると、
これらの階調データＤａｔａが、第１ラッチ回路１８５
における１ラッチ−１、１ラッチ−２、…、１ラッチ−
ｎに、それぞれラッチされ、これにより、１行目に位置
する画素１２０についての階調データＤａｔａが、それ
ぞれラッチされる点と、第３に、ラッチパルスＬＰが出
力されると、それぞれラッチされた階調データＤａｔａ
が、第２ラッチ回路１８５における２ラッチ−１、２ラ
ッチ−２、…、２ラッチ−ｎにそれぞれ一斉にラッチさ
れる点とにおいて、第１のモードと同様である。
【０１０５】ただし、第２のモードにおいては、２ラッ
チ−１、２ラッチ−２、…、２ラッチ−ｎによってラッ
チされた階調データＤａｔａのビットａ、ｂ、ｃ、ｄ
は、対応する列のデコーダ１８６５に供給される。ここ
で、一般的にｊ列目に対応するデコーダ１８６５は、そ
の出力信号たるタイミング信号のレベルを、ラッチパル
スＬＰの立ち上がりでＨレベルにセットした後、カウン
ト結果Ｑが、２ラッチ−ｊにより供給されたビットａ、
ｂ、ｃ、ｄで示される値に一致したときに、Ｌレベルに
リセットする。
【０１０６】ここで、信号ＭｏｄｅがＨレベルである第
２のモードでは、セレクタ１８６６は、デコーダ１８６
６によるタイミング信号を選択して、データ信号として
データ線１１４に供給するので、例えば１行１列、１行
２列、…、１行ｎ列の画素１２０に対応する階調データ
Ｄａｔａが、２ラッチ−１、２ラッチ−２、…、２ラッ
チ−ｎにラッチされた場合に、１行１列の画素に対応す
る階調データＤａｔａが１０進表記で「１０」に対応す
るものであれば（２進表記でａ＝０、ｂ＝１、ｃ＝０、
ｄ＝１であれば）、１列目に対応するデータ信号Ｓ１
は、図１２に示されるように、ラッチパルスＬＰの立ち
上がりにてＨレベルに一旦セットされた後、カウント結
果Ｑが「１０」に相当するタイミングにてＬレベルにな
る。図１２では、１列目に対応するデータ信号Ｓ１のみ
しか図示されていないが、２列目以降のデータ信号Ｓ
２、Ｓ３、…、Ｓｎについても、同様に、対応する階調
データＤａｔａの内容に応じて信号レベルが変化する。
なお、第２のモードにおいて、各セレクタ１８７（図９
参照）は、それぞれＬレベルを選択して、補データ線１
１４’に供給するので、データ信号Ｓ１’〜Ｓｎ’は、
いずれも常時Ｌレベルになる。
【０１０７】一方、２ラッチ−１、２ラッチ−２、…、
２ラッチ−ｎにおいて、ラッチパルスＬＰにより、１行
１列、１行２列、…、１行ｎ列の画素１２０に対応する
階調データＤａｔａがラッチされる期間では、１−ａ行
目、１−ｂ行目、１−ｃ行目に対応する走査信号Ｇ１−
ａ、Ｇ１−ｂ、Ｇ１−ｃが同時にアクティブレベルにな
る。ここで、走査線１１２に実際に出力される走査信号
Ｇ１−ａ、Ｇ１−ｂ、Ｇ１−ｃは、イネーブル回路１５
０の通過前では、走査信号Ｙ１−ａ、Ｙ１−ｂ、Ｙ１−
ｃであり、これらの走査信号が同時にアクティブレベル
になる期間においては、電圧信号Ｖｂｋ１−ａ、Ｖｂｋ
１−ｂ、Ｖｂｋ１−ｃは、同一のランプ電圧信号になる
（図８（ｂ）参照）。
【０１０８】したがって、走査信号Ｇ１−ａ、Ｇ１−
ｂ、Ｇ１−ｃがアクティブレベルになると、１−ａ行
目、１−ｂ行目、１−ｃ行目の走査線１１２と、一般的
にｊ列目のデータ線１１４との交差に対応するサブ画素
１２０ａ、１２０ｂ、１２０ｃにあっては、スイッチＳ
Ｗ１（図４参照）が同時にオンするとともに、データ信
号ＳｊがＨレベルになる期間にスイッチＳＷ５が同時に
オンする結果、１−ａ行目、１−ｂ行目、１−ｃ行目の
第１信号線１１５に供給されるランプ電圧信号がそれぞ
れ液晶容量にサンプリングされる。そして、データ信号
Ｓ１がＬレベルになると、スイッチＳＷ５がオフするの
で、その直前のランプ電圧信号が、液晶容量にそれぞれ
ホールドされることになる。
【０１０９】このため、第２のモードにおいて、１つの
画素１２０を構成するサブ画素１２０ａ、１２０ｂ、１
２０ｃは、ホールドされた電圧に応じて互いに同一濃度
になる階調表示が行われることになる。同様な動作は、
２行目、３行目、…、ｍ行目に位置する画素１２０に対
して線順次的に行われることになる。すなわち、１行の
画素を構成する３行のサブ画素毎に、データ信号に応じ
てランプ電圧信号をサンプル＆ホールドする動作が、１
水平走査期間１Ｈ毎に行われることになる。
【０１１０】なお、例えば１−ａ行目、１−ｂ行目、１
−ｃ行目の第１信号線１１５に下降方向のランプ電圧信
号が供給された場合、その次の２−ａ行目、２−ｂ行
目、２−ｃ行目の第１信号線１１５には上昇方向のラン
プ電圧信号が供給されるから（図８（ｂ）参照）、書込
極性は、第１のモードと同様に、画素単位（サブ画素単
位ではない）でみて１行毎に反転することになる。この
ため、フリッカの発生が抑えられることになる。また例
えば、１−ａ行目、１−ｂ行目、１−ｃ行目の第１信号
線１１５に下降方向の電圧信号が供給されて、１垂直走
査期間経過した場合、同一の１−ａ行目、１−ｂ行目、
１−ｃ行目の第１信号線１１５には上昇方向の電圧信号
が供給されるので、各サブ画素では、液晶１０５が交流
駆動されることになる。
【０１１１】＜第１実施形態のまとめ＞このように、第
１実施形態に係る電気光学装置によれば、第１のモード
では、階調データＤａｔａにしたがってサブ画素１２０
ａ、１２０ｂ、１２０ｃがオンオフされる結果、面積階
調法による階調表示が行われることになる。この際、オ
ンオフの変更が生じたサブ画素に対してのみ、容量Ｃｍ
の保持内容を書き換えれば済むので、表示ムラの少ない
高品位な表示を低消費電力で行うことが可能となる。一
方、第２のモードでは、１画素が３分割されているにも
かかわらず、互いに同一濃度になる階調表示が行われる
ので、サブ画素数以上の多階調の表示が可能となる。し
たがって、本実施形態に係る電気光学装置によれば、状
況に応じていずれかのモードを選択することにより、表
示ムラの少ない高品位な表示と、多階調表示とを両立す
ることが可能となる。
【０１１２】なお、第１のモードを選択すべき場合とし
ては、静止画を表示する場合や、文字・線画を表示する
場合、電池残量が少ない場合、待機モードである場合な
どが挙げられ、反対に、第２のモードを選択すべき場合
としては、動画を表示する場合や、自然画や絵画などを
表示する場合などが挙げられる。そして、これらの選択
は、別途外部に設けられる判断機構よって、これらの条
件を考慮して自動的に選択する構成として良いし、別途
設けられるスイッチ等によってユーザが手動で選択する
構成としても良い。また、上述した第１実施形態にあっ
ては、走査線１１２の１本に対応して第１信号線１１
５、第２信号線１１２が配列する構成としたが、走査線
１１２の３本毎に、設ける構成としても良い。
【０１１３】＜サブ画素について他の構成例＞上述した
第１実施形態では、画素１２０を構成する３つのサブ画
素１２０ａ、１２０ｂ、１２０ｃは、図４に示される構
成であったが、第１スイッチ１２０２におけるスイッチ
ＳＷ１、ＳＷ２や、第２スイッチ１２０４におけるスイ
ッチＳＷ５、ＳＷ６については、実際には、例えば図１
３に示されるように、ポリシリコンプロセスによるＮチ
ャネル型ＴＦＴ（Thin Film Transistor）１２２１、１
２２２、１２２５、１２２６で構成されることになる。
したがって、走査線１１２やデータ線１１４、補データ
線１１４’に供給する論理レベルの電圧については、厳
密には言えば、これらのトランジスタ素子の特性を考慮
して設定する必要がある。
【０１１４】このような素子の特性を考慮する手間を省
くためには、まず、第１スイッチ１２０２を構成するス
イッチＳＷ１、ＳＷ２を、図１４に示されるように、Ｐ
チャネル型トランジスタとＮチャネル型トランジスタと
を相補的に組み合わせた相補型トランジスタ１２３１、
１２３２とする構成が考えられる。この構成によれば、
図１３におけるトランジスタ１２２１、１２２２におけ
るオフセット電圧がキャンセルされるので、走査線１１
２に供給する電圧レベルを、その分下げることができ
る。ただし、この構成では、１行のサブ画素について、
互いに排他的なレベル関係にある２つの走査信号を供給
する必要がある。例えば、一般的にｉ−ａ行目について
言えば、走査信号Ｇｉ−ａのほか、これと排他的レベル
にある走査信号Ｇｉ−ａ’も供給する必要が生じる。す
なわち、１行のサブ画素に対して走査線１１２、１１
２’の２本が必要となる。
【０１１５】また同様に、素子の特性を考慮する手間を
省くためには、第２スイッチ１２０４を構成するスイッ
チＳＷ５、ＳＷ６を、図１４に示されるように、Ｐチャ
ネル型トランジスタとＮチャネル型トランジスタとを相
補的に組み合わせた相補型トランジスタ１２３５、１２
３６とする構成が考えられる。この構成によれば、図１
３におけるトランジスタ１２２５、１２２６におけるオ
フセット電圧がキャンセルされるので、データ線１１４
および補データ線１１４’に供給する電圧レベルを、そ
の分下げることができる。
【０１１６】そして、第１スイッチ１２０２および第２
スイッチ１２０４について、いずれも相補型トランジス
タとすれば、走査線１１２、および、データ線１１４
（補データ線１１４’）に供給する電圧レベルの両者を
下げることができるので、これらの電圧レベルを共用化
することが可能となる。このようにすると、必要となる
電圧数が少なくなるので、電源回路の構成が簡略化され
て、その分、低コスト化を図ることが可能となる。
【０１１７】なお、図１４において、蓄積容量Ｃｓの他
端は、容量線１９５に共通接続されているが、第１実施
形態では、第１および第２のモードにおいて第２信号線
１１６に供給される電圧信号がオフ電圧に相当する電圧
信号Ｖwtであり、固定的であるため、この第２の信号線
１１６に接続する構成としても良い。ただし、相補型ト
ランジスタで構成する場合、書込インピーダンスを低減
する目的で、第１信号線１１５および第２信号線１１６
に対して同一のランプ電圧信号を供給することが好まし
いので、この場合には、図１４に示されるように容量線
１９５に接続する構成が良い、と考える。
【０１１８】また、第１実施形態において、第１のモー
ドである場合に、データ線１１４および補データ線１１
４’の電圧を保持する保持素子を、容量Ｃｍの１つで構
成したが、図１５に示されるように、データ線１１４、
補データ線１１４’の電圧レベルを、それぞれ独立して
保持する容量Ｃｍ１、Ｃｍ２の２つで構成しても良い。
ここで、第１のモードにおいて、データ線１１４に供給
されるデータ信号Ｓｊ、および、補データ線１１４’に
供給されるデータ信号Ｓｊ’の論理レベルは、互いに排
他的であるので、これらの論理レベルに変更が生じて
も、電荷が、共通接続される第２信号線１１６を介し
て、同一サブ画素内の容量Ｃｍ１、Ｃｍ２の間を移動す
るだけである。このため、余計な電力消費が発生しない
し、共通接続される第２信号線１１６の電位変動も発生
しない。なお、この場合にも、第１スイッチ１２０２に
おけるスイッチＳＷ１、ＳＷ２や、第２スイッチ１２０
４におけるスイッチＳＷ５、ＳＷ６については、実際に
は、例えば図１６に示されるように、ポリシリコンプロ
セスによるＮチャネル型ＴＦＴ１２２１、１２２２、１
２２５、１２２６で構成されることになる。
【０１１９】さらに、第１実施形態において、第２のモ
ードである場合に、補データ線１１４’をＬレベルとす
ることにより、サブ画素に対するモードの制御を間接的
に行う構成としたが、本発明は、これに限られず、信号
Ｍｏｄｅをサブ画素に供給して、サブ画素に対するモー
ドの制御を直接的に行う構成としても良い。このような
構成の一例を図１７に示す。
【０１２０】この構成では、図１７に示されるように、
信号Ｍｏｄｅを供給する信号線１９７が、走査線１１２
に近接して平行に設けられる。そして、サブ画素毎に、
信号Ｍｏｄｅと容量Ｃｍ１における保持電圧との否定論
理和を求めるＮＯＲゲート１２４０が設けられ、この否
定論理和信号により第２スイッチ１２０４のスイッチＳ
Ｗ６のオンオフが制御される構成となっている。このよ
うな構成において、信号ＭｏｄｅがＬレベルである第１
のモードでは、ＮＯＲゲート１２４０の出力が、容量Ｃ
ｍ１における保持電圧のみによって規定されるので、ス
イッチＳＷ５、ＳＷ６が互いに排他的にオンオフするこ
とになる。一方、信号ＭｏｄｅがＨレベルである第２の
モードでは、ＮＯＲゲート１２４０の出力は、容量Ｃｍ
１における保持電圧にかかわらずＬレベルになるので、
スイッチＳＷ６がオフになる。したがって、この構成で
も、第１実施形態と同様な動作が行われることになる。
【０１２１】なお、このような構成では、第１実施形態
と比較して、ＮＯＲゲート１２４０に電源電圧を別途供
給する必要があるが、サブ画素の１行に対して、低位側
電圧および高位側電圧を給電する給電線を２本設ける必
要はない。すなわち、図１７に示されるように、電源の
低位側電圧Ｖｓｓを給電する第１給電線１９１と、高位
側電圧Ｖｄｄを給電する第２給電線１９２とをサブ画素
の１行毎に交互に配設すれば、１つのサブ画素に対応す
るＮＯＲゲート１２４０は、そのサブ画素の１行に対応
する走査線１１２に近接する給電線と、当該走査線１１
２に隣接する走査線１１２において近接する給電線とに
より、電源の低位側電圧Ｖｓｓおよび高位側電圧Ｖｄｄ
の双方を得ることができるからである。また、このよう
な構成において、第１給電線１９１および第２給電線１
９２は、ともに定電位であるので、容量Ｃｍ１について
は、図１７に示されるように、第１給電線１９１または
第２給電線１９２のいずれかに交互に接地すれば良い。
【０１２２】＜第２実施形態＞上述した第１実施形態で
は、１つのサブ画素おけるスイッチ数が、図４、図１
３、図１４、図１５および図１６に示されるように、４
個必要であった。また、図１７に示される構成において
は３個であるが、別途ＮＯＲゲート１２４０が設けられ
るので、いずれにしても、１つのサブ画素当たりのトラ
ンジスタ数は、最低でも４個必要であった。
【０１２３】周知のように、１画素当たりの構成素子数
の増加するにつれて歩留まりが低下するので、１つのサ
ブ画素当たりのトランジスタ数が少ない構成が望まし
い。そこで、第１実施形態よりも、必要なトランジスタ
数が少なくて済む第２実施形態について説明する。
【０１２４】図１８は、この第２実施形態に係る電気光
学装置の電気的な構成を示すブロック図である。なお、
この図において、図２に示される構成と同一の部分に
は、同一の符号を付与して、その説明を省略することに
する。このため、第２実施形態については、第１実施形
態との相違点を中心に説明することにする。
【０１２５】まず、この第２実施形態では、列に対応す
る補データ線１１４’が設けられていない。このため、
第２実施形態におけるデータ線駆動回路１８２には、各
列に対応するセレクタ１８７（図９参照）などが設けら
れていない。また、各行には、走査線１１２が設けられ
ているが、第１信号線１１５および第２信号線１１６に
替わって、表示更新制御線１１３、第３信号線１４５お
よび容量線１９５が設けられている。
【０１２６】このうち、容量線１９５には、図１４に示
された構成と同様に、例えば、時間的に常に一定の電圧
Ｖsgがすべてのサブ画素にわたって共通に印加されてい
る。なお、電圧Ｖsgとしては、例えば、オフ電圧に相当
する電圧信号Ｖwtを用いることが可能である。
【０１２７】次に、表示更新制御線１１３には、第１の
モードにおいて、対応する行に位置するサブ画素の表示
を、保持素子Ｃｍの保持内容に応じて更新するための信
号（更新指示信号）が供給される。また、第３信号線１
４５には、第１のモードにおいては、対応する行に位置
するサブ画素をオンするための電圧信号が供給される一
方、第２のモードにおいては、第１実施形態と同様なラ
ンプ電圧信号が供給される。
【０１２８】これらの表示更新制御線１１３および第３
信号線１４５に供給される信号は、対応する行に設けら
れたＶＬＣセレクタ１４２によって選択されるものであ
る。すなわち、第２実施形態では、Ｖｂｋセレクタ１４
０に替わって、ＶＬＣセレクタ１４２が行毎に設けられ
る。
【０１２９】なお、説明の便宜上、ｉ−ａ行目、ｉ−ｂ
行目、ｉ−ｃ行目に対応するＶＬＣセレクタ１４２によ
り選択されて、対応する表示更新制御線１１３に供給さ
れる信号を、それぞれＲｉ−ａ、Ｒｉ−ｂ、Ｒｉ−ｃと
表記し、また、対応する第３信号線１４５に供給される
電圧信号を、それぞれＶＬＣｉ−ａ、ＶＬＣｉ−ｂ、Ｖ
ＬＣｉ−ｃと表記することにする。なお、このＶＬＣセ
レクタ１４２の詳細については後述することにする。
【０１３０】＜サブ画素の詳細＞続いて、第２実施形態
におけるサブ画素１２０ａ、１２０ｂ、１２０ｃの詳細
構成について説明する。ここで、図１９は、ｉ行ｊ列に
位置する１画素分の構成を示す回路図である。この図に
示されるように、ｉ行ｊ列に位置する画素を構成する３
つのサブ画素１２０ａ、１２０ｂ、１２０ｃは、電気的
には同一構成となっている（ただし、面積が互いに異な
るのは第１実施形態と同様である）。そこで、第１のモ
ードにおいて、階調データの最下位ビットに対応してオ
ンオフするサブ画素１２０ａを例にとると、このサブ画
素１２０ａには、第３スイッチ１２５２、第４スイッチ
１２５４および第５スイッチ１２５６が備えられる。
【０１３１】このうち、第３スイッチ１２５２は、走査
信号Ｇｉ−ａがアクティブレベル（Ｈレベル）になる
と、オンするものであり、その一端は、データ信号Ｓｊ
が供給されるデータ線１１４に接続される一方、その他
端は、保持素子である容量Ｃｍの一方の電極に接続され
ている。なお、容量Ｃｍの他方の電極は、容量線１９５
に接続されている。
【０１３２】次に、第４スイッチ１２５４は、容量Ｃｍ
の一端における電圧がＨレベルであればオンするもので
ある。また、第５スイッチ１２５６は、ｉ−ａ行目の表
示更新制御線１１３に供給された信号Ｒｉ−ａがアクテ
ィブレベル（Ｈレベル）になると、オンするものであ
る。ここで、第４スイッチ１２５４の一端および第５ス
イッチ１２５６の一端は、ｉ−ａ行目に対応して電圧信
号ＶＬＣｉ−ａが供給される第３信号線１４５に共通接
続される一方、両スイッチの他端は、サブ画素電極１２
１８の一端および蓄積容量Ｃｓの一端に共通接続されて
いる。なお、本実施形態において、蓄積容量Ｃｓの他端
は、すべてのサブ画素にわたって容量線１９５に共通接
続されている点は上述した通りである（図１８参照）。
また、サブ画素１２０ａ、１２０ｂ、１２０ｃの液晶容
量は、サブ画素電極１２１８の面積比に応じて約１：
２：４になるので、蓄積容量Ｃｓの大きさについては、
これに応じた容量比となるように設定するのが望ましい
ことは第１実施形態と同様である。
【０１３３】さらに、第２実施形態では、３つのサブ画
素１２０ａ、１２０ｂ、１２０ｃが、図１９に示される
ように構成されていたが、第３スイッチ１２５２、第４
スイッチ１２５４、第５スイッチ１２５６については、
実際には、例えば図２７に示されるように、能動層とし
てポリシリコンを用いたＮチャネル型ＴＦＴで構成され
ることになる。このような構成において、これらのＮチ
ャネル型ＴＦＴについては、Ｐチャネル型と組み合わせ
て相補型構成として良いのは、もちろんである。
【０１３４】＜ＶＬＣセレクタの詳細＞続いて、ＶＬＣ
セレクタ１４２の詳細について説明する。図２０は、Ｖ
ＬＣセレクタ１４２の構成を示す回路図である。なお、
この図に示されるＶＬＣセレクタ１４２は、１−ａ行
目、１−ｂ行目、１−ｃ行目の各々に対応するものであ
るが、互いに同一構成であるので、ここでは、１−ａ行
目に対応するＶＬＣセレクタ１４２を例にとって説明す
る。この図において、スイッチ１４６２は、当該行に対
応して走査線駆動回路１３０により出力される走査信号
Ｙ１−ａがアクティブレベル（Ｈレベル）である場合に
オンするものであり、その一端は、信号ＰＳが供給され
る信号線に接続される一方、その他端は、容量１４７２
の一端、スイッチ１４６４の制御入力端、および、イン
バータ１４７４の入力端にそれぞれ接続されている。
【０１３５】このうち、容量１４７２の他端は、論理レ
ベルの低位側電圧の給電線に接地され、また、インバー
タ１４７４の出力端は、スイッチ１４６６の制御入力端
に接続されている。さらに、スイッチ１４６４の一端
は、電圧信号Ｖbkpの給電線に接続され、また、スイッ
チ１４６６の一端は、電圧信号Ｖb knの給電線に接続さ
れており、両スイッチの他端は、スイッチ１４９３の一
端に共通接続されている。
【０１３６】ここで、スイッチ１４６４、１４６６は、
それぞれ、制御入力端がＨレベルである場合にオンする
ものであるが、両者の制御入力端は、それぞれインバー
タ１４７４の入力端、出力端に接続されているので、両
スイッチは互いに排他的にオンオフすることになる。す
なわち、容量１４７２の一端に保持された電圧に応じ
て、電圧信号Ｖbkp、Ｖbknのいずれかが選択されて、ス
イッチ１４９３の一端に供給される構成となっている。
【０１３７】一方、ＡＮＤゲート１４８２は、走査信号
Ｙ１−ａと、信号Ｍｏｄｅをインバータ１４１により反
転した信号との論理積信号を求めて、これを信号Ｒ１−
ａとして表示更新制御線１１３に供給するものである。
また、ＡＮＤゲート１４８２の論理積信号は、スイッチ
１４９１の制御入力端と、インバータ１４８４を介して
スイッチ１４９３の制御入力端とにもそれぞれ供給され
ている。
【０１３８】このうち、スイッチ１４９１の一端は、電
圧信号Ｖwtの給電線に接続される一方、スイッチ１４９
１、１４９３の他端は、第３信号線１４５に共通接続さ
れている。ここで、スイッチ１４９１、１４９３は、そ
れぞれ、制御入力端がＨレベルである場合にオンするも
のであるが、両者の制御入力端は、それぞれインバータ
１４８４の入力端、出力端に接続されているので、両ス
イッチは互いに排他的にオンオフすることになる。すな
わち、ＡＮＤゲート１４８２による論理積信号のレベル
に応じて、電圧信号Ｖwt、または、ＶbkpもしくはＶbkn
のいずれかが選択され、電圧信号ＶＬＣ１−ａとして第
３信号線１４５に供給される構成となっている。
【０１３９】このような構成において、信号Ｍｏｄｅが
Ｌレベルである第１のモードにおいては、ＡＮＤゲート
１４８２が開くので、走査線駆動回路１３０による走査
信号Ｙ１−ａがそのまま信号Ｒ１−ａとして出力される
ことになる。一方、信号ＰＳは、第１実施形態と同様で
あり、詳細には図２１に示されるように、信号Ｍｏｄｅ
がＬレベルである第１のモードの場合、１水平走査期間
１Ｈ（３本の走査線１１２を順次選択するのに要する期
間）毎に論理レベルが反転する信号であって、１垂直走
査期間経過後、同じ３本の走査線１１２が選択される１
水平走査期間１Ｈでみても、論理レベルが反転する信号
である。
【０１４０】このため、第１のモードにおいて、信号Ｐ
ＳがＨレベルになる１水平走査期間１Ｈで走査信号Ｙ１
−ａがＨレベルになると、当該Ｈレベルが容量１４７２
の一端に保持されるとともに、スイッチ１４６４がオン
し、スイッチ１４６６がオフする。また、ＡＮＤゲート
１４８２によって、スイッチ１４９１がオンし、スイッ
チ１４９３がオフする。したがって、第１のモードにお
いて、走査信号Ｙ１−ａがアクティブレベルになる期間
では、電圧信号ＶＬＣ１−ａとして電圧信号Ｖwtが選択
されて出力されることになる。
【０１４１】この後、走査信号Ｙ１−ａがＬレベルにな
って、スイッチ１４６２がオフしても、容量１４７２の
一端には、信号ＰＳのＨレベルが保持されているので、
スイッチ１４６４、１４６６のオンオフ状態が維持され
る。一方、走査信号Ｙ１−ａがＬレベルになれば、ＡＮ
Ｄゲート１４８２による信号Ｒ１−ａもＬレベルになる
ので、スイッチ１４９１がオフし、スイッチ１４９３が
オンして、以降このオンオフ状態が維持される。したが
って、第１のモードにおいて、信号ＰＳがＨレベルにな
る１水平走査期間１Ｈにおいて、走査信号Ｙ１−ａがＬ
レベルに遷移すると、１垂直走査期間１Ｖ経過して再び
走査信号Ｙ１−ａがＨレベルになるまで、電圧信号ＶＬ
Ｃ１−ａとして電圧信号Ｖbkp、すなわちＶbk(+)が選択
されて出力されることになる。
【０１４２】そして再び、走査信号Ｙ１−ａがＨレベル
になると、スイッチ１４９１がオンし、スイッチ１４９
３がオフするので、電圧信号Ｖwtが、ＶＬＣ１−ａとし
て出力される。ここで、再び走査信号Ｙ１−ａがＨレベ
ルになるのは、図２１に示されるように信号ＰＳがＬレ
ベルになっている場合である。このため、再び走査信号
Ｙ１−ａがＨレベルになるときに、容量１４７２の一端
に保持されるのはＬレベルであるので、スイッチ１４６
４がオフし、スイッチ１４６６がオンすることになる。
したがって、第１のモードにおいて、信号ＰＳがＬレベ
ルになる１水平走査期間１Ｈにおいて、走査信号Ｙ１−
ａがＬレベルに遷移すると、１垂直走査期間１Ｖ経過し
て再び走査信号Ｙ１−ａがＨレベルになるまで、電圧信
号ＶＬＣ１−ａとして電圧信号Ｖbkn、すなわちＶbk(-)
が選択されて出力されることになる。
【０１４３】このような動作は、他の行のＶＬＣセレク
タ１４２についても、対応する走査信号のレベル変化に
応じて行われる。上述したように、第１のモードにおい
て、走査信号Ｙｉ−ａ、Ｙｉ−ｂ、Ｙｉ−ｃが順次Ｈレ
ベルになる１水平走査期間１Ｈでは、信号ＰＳの論理レ
ベルが同一であるので、これらの走査信号がいずれもＬ
レベルになる期間（ｉ行目の画素における非選択期間）
では、電圧信号ＶＬＣｉ−ａ、ＶＬＣｉ−ｂ、ＶＬＣｉ
−ｃのオン電圧極性は互いに同一になり、また、１垂直
走査期間１Ｖ毎に反転する。さらに、信号ＰＳは、１水
平走査期間１Ｈ毎にレベル反転するので、各行の第３信
号線１４５には、サブ画素に対応する３行毎に、電圧信
号Ｖbk(+)、Ｖbk(-)の一方が交互に供給されることにな
る。
【０１４４】結局、第１のモードにおいて、第２実施形
態での各ＶＬＣセレクタ１４２により第３信号線１４５
に選択出力される電圧信号が、第１実施形態での各Ｖｂ
ｋセレクタ１４０により第１信号線１１５に選択出力さ
れる電圧信号と相違する点は、図８（ａ）と図２１とを
比較すれば判るように、電圧信号Ｖbk(+)、Ｖbk(-)の一
方から他方への切り替わりが、対応する行が選択された
ときに、第１実施形態では、直ちに行われるのに対し
て、第２実施形態では、電圧信号Ｖwtを経て行われる、
という点にある。
【０１４５】一方、信号ＭｏｄｅがＨレベルである第２
のモードの場合、図２０におけるＡＮＤゲート１４８２
が閉じるので、スイッチ１４９１がオフに固定され、ス
イッチ１４９３がオンに固定される。また、第２のモー
ドにおいて、信号ＰＳは、第１実施形態と同様であり、
詳細には図２２に示されるように、走査線駆動回路１３
０により出力されるいずれかの走査信号がＨレベルに遷
移するタイミングの直前から直後までの期間においての
み、Ｌレベルになる。
【０１４６】このため、第２のモードである場合に、走
査信号Ｙ１−ａがＨレベルになると、その直前において
信号ＰＳがＬレベルになっているので、スイッチ１４６
４がオフし、スイッチ１４６６がオンする。ただし、こ
の直後に、信号ＰＳがＨレベルに遷移するので、スイッ
チ１４６４がオンし、スイッチ１４６６がオンする。し
たがって、１−ａ行目に対応する第３信号線１４５に供
給される電圧信号ＶＬＣ１−ａは、図２２に示されるよ
うに、走査信号Ｙ１−ａがＨレベルになった瞬間では、
サブ画素をオフにさせる電圧信号Ｖbkn（Ｖwt）である
が、この直後に、カウント結果Ｑに応じたランプ電圧信
号たる電圧信号Ｖbkpになる。
【０１４７】そして、走査信号Ｙ１−ａがＬレベルにな
る直前において、信号ＰＳが再びＬレベルになるので、
スイッチ１４６４がオフし、スイッチ１４６６がオンす
る結果、電圧信号ＶＬＣ１−ａは、再び、電圧信号Ｖbk
n（Ｖwt）になり、以降、この状態が、１垂直走査期間
経過して、次に走査信号Ｙ１−ａがＨレベルになるまで
継続することになる。結局、第２のモードにおいて、第
２実施形態での各ＶＬＣセレクタ１４２により第３信号
線１４５に選択出力される電圧信号は、第１実施形態で
の各Ｖｂｋセレクタ１４０により第１信号線１１５に選
択出力される電圧信号と、図８（ｂ）と図２２とを比較
すれば判るように、全く同一になる。
【０１４８】＜第２実施形態に係る電気光学装置の動作
＞ここで、第２実施形態に係る電気光学装置の動作につ
いて、第１実施形態と同様に、第１のモードと第２のモ
ードとに分けて説明する。なお、第２実施形態における
走査線駆動回路１３０は、第１実施形態と同様であり、
また、第２実施形態におけるデータ線駆動回路１８２
は、第１実施形態におけるデータ線駆動回路１８０か
ら、補データ線１１４’へデータ信号を出力するための
構成を除いたものであるから、ここでは、サブ画素にお
ける表示動作を中心にして説明することとする。なお、
第２実施形態に係る電気光学装置においても、電圧無印
加状態で白色表示を行うノーマリーホワイトモードにて
動作するものとし、また、一般的にｉ−ａ行ｊ列のサブ
画素１２０ａを例にとって説明することにする。
【０１４９】＜第１のモード＞はじめに、信号Ｍｏｄｅ
がＬレベルである第１のモードの動作について説明す
る。まず、ｉ−ａ行目の走査線１１２に供給される走査
信号Ｇｉ−ａがアクティブレベル（Ｈレベル）になっ
て、第３スイッチ１２５２がオンすると、データ線１１
４を介して供給されるデータ信号Ｓｊのビットレベル
が、容量Ｃｍにおける一方の電極に保持されて、この保
持内容に応じて第４スイッチ１２５４がオフまたはオン
することになる。
【０１５０】具体的には、当該サブ画素１２０ａをオフ
（白表示）にするときには、図２３（ａ）に示されるよ
うに、データ信号ＳｊとしてＬレベルのビットが供給さ
れ、これが容量Ｃｍに保持されるので、第４スイッチ１
２５４がオフすることになる。一方、当該サブ画素１２
０ａをオン（黒表示）にするときには、図２４（ｂ）に
示されるように、データ信号ＳｊとしてＨレベルのビッ
トが供給され、これが容量Ｃｍに保持されるので、第４
スイッチ１２５４がオンすることになる。
【０１５１】ここで、走査信号Ｇｉ−ａがアクティブレ
ベルになるとき、本実施形態では、表示更新制御線１１
３に供給される信号Ｒｉ−ａもアクティブレベルになる
一方、第３信号線１４５には、電圧信号ＶＬＣｉ−ａと
して、当該サブ画素を白表示にさせる電圧信号Ｖwtが供
給されるので、サブ画素電極１２１８に印加される電圧
は、白表示の電圧信号Ｖwtになる。
【０１５２】そして、走査信号Ｇｉ−ａが非アクティブ
レベル（Ｌレベル）になって、第３スイッチ１２５２が
オフしても、第４スイッチのオンオフ状態は、容量Ｃｍ
による保持によって維持される。一方、走査信号Ｇｉ−
ａが非アクティブレベルになるとき、第３信号線１４５
には、電圧信号ＶＬＣｉ−ａとして、当該サブ画素を黒
表示にさせる電圧信号Ｖbk(+)、Ｖbk(-)のいずれか一方
が供給される。また、本実施形態において、走査信号Ｇ
ｉ−ａが非アクティブレベルになる期間では、必ず信号
Ｒｉ−ａも非アクティブレベルになるので、第５スイッ
チ１２５６がオフになる。
【０１５３】このため、当該サブ画素を白表示とすべき
場合、図２３（ｂ）に示されるように、信号Ｒｉ−ａが
アクティブレベルになったときにサブ画素電極１２１８
に印加された電圧信号Ｖwtが、液晶容量および蓄積容量
１２１８により継続して保持されるので、当該サブ画素
１２０ａでは白表示が行われることになる。
【０１５４】一方、当該サブ画素を黒表示とすべき場合
には、図２４（ｂ）に示されるように、第４スイッチ１
２５４のオン状態が容量Ｃｍによって維持されるので、
サブ画素電極１２１８には、電圧信号Ｖbk(+)、Ｖbk(-)
のいずれか一方が印加される結果、当該サブ画素１２０
ａでは黒表示が行われることになる。
【０１５５】なお、電圧信号ＶＬＣｉ−ａは、１垂直走
査期間１Ｖ毎に、走査信号Ｙｉ−ａ（Ｒｉ−ａ）がアク
ティブレベルになるタイミングにおいて電圧信号Ｖwtを
一旦経て、電圧信号Ｖbk(+)、Ｖbk(-)のいずれか一方か
ら他方に、交互に選択されるので（図２１参照）、当該
サブ画素１２０ａにおいて交流駆動が行われることにな
る。
【０１５６】このように、第１のモードにおいて、サブ
画素の表示は、本実施形態においても容量Ｃｍの保持内
容に応じて行われることになるので、ｉ−ａ行にあって
１〜ｎ列のサブ画素１２０ａのすべてにおいて白または
黒の表示状態が変化しないのであれば、以降、走査信号
Ｇｉ−ａをアクティブレベルにする必要がない。そこ
で、走査信号Ｙｉ−ａがアクティブレベルになるタイミ
ングにおいて外部回路によりＬレベルの信号ＥＮＢ（図
１８参照）を供給すれば、対応する走査線１１２におい
て電圧変動が発生しないので、走査線１１２の容量負荷
に伴って電力が消費されることもないし、第３スイッチ
１２５２もスイッチングしないので、これに伴って電力
が消費されることもない。
【０１５７】また、このような容量Ｃｍの保持内容にし
たがった表示動作は、第１のモードにおいて、サブ画素
１２０ｂ、１２０ｃに対しても個別に行われるので、１
つの画素としてみれば、第１実施形態と同様に、サブ画
素の面積比率に応じた階調表示が行われることになる。
【０１５８】＜第２のモード＞次に、信号ＭｏｄｅがＬ
レベルである第２のモードの動作について説明する。こ
の場合、走査線駆動回路１３０による走査信号が、その
まま走査線１１２に供給されるが、ＡＮＤゲート１４８
２（図２０参照）が閉じるので、書込更新制御線１１３
に供給される信号は、常に非アクティブレベルになる。
このため、着目しているｉ−ａ行ｊ列のサブ画素１２０
ａにおいて、第５スイッチ１２５６は、常時オフするこ
とになる。
【０１５９】一方、第２のモードにおいて、走査信号Ｇ
ｉ−ａが１水平走査期間１Ｈにわたってアクティブレベ
ルになると、タイミング信号としてのデータ信号Ｓｊ
は、図２６に示されるように、１水平走査期間１Ｈの開
始から、ｉ行ｊ列の画素に対応する階調データＤａｔａ
の値に応じたタイミングまでの期間だけＨレベルにな
る。また、ｉ−ａ行の第３信号線１４５に供給される電
圧信号ＶＬＣｉ−ａは、走査信号Ｇｉ−ａがアクティブ
レベルになる１水平走査期間１Ｈにおいて時間的に上昇
または下降するランプ電圧信号になる。
【０１６０】ここで、図２６において（ａ）で示される
期間、すなわち、走査信号Ｇｉ−ａおよびデータ信号Ｓ
ｊがともにＨレベルになる期間において、ｉ−ａ行ｊ列
のサブ画素１２０ａでは、第３スイッチ１２５２がオン
するとともに、第４スイッチ１２５４がオンする（図２
５（ａ）参照）。このため、当該サブ画素１２０ａで
は、電圧信号ＶＬＣｉ−ａとしてのランプ電圧信号がサ
ブ画素電極１２１８にサンプリングされることになる。
【０１６１】次に、図２６において（ｂ）で示される期
間、すなわち、走査信号Ｇｉ−ａがＨレベルであるが、
タイミング信号としてのデータ信号ＳｊがＬレベルにな
る期間においては、第３スイッチ１２５２がオンする
が、第４スイッチ１２５４がオフする（図２５（ｂ）参
照）。このため、当該サブ画素１２０ａでは、第４スイ
ッチ１２５４がオフする直前のランプ電圧信号がサブ画
素電極１２１８にホールドされることになる。
【０１６２】そして、図２６において（ｃ）で示される
期間、すなわち、走査信号Ｇｉ−ａおよびデータ信号Ｓ
ｊがともにＬレベルになる期間において、第３スイッチ
１２５２、第４スイッチ１２５４がともにオフするが
（図２５（ｃ）参照）、ホールドされたランプ電圧信号
は、蓄積容量Ｃｓおよび液晶容量によって保持されるの
で、サブ画素１２０ａは、ホールドされた電圧に対応す
る濃度を維持することになる。
【０１６３】ここで、第２のモードにおいては、走査信
号Ｇｉ−ａ（Ｙｉ−ａ）、Ｇｉ−ｂ（Ｙｉ−ｂ）、Ｇｉ
−ｃ（Ｙｉ−ｃ）は、同時にアクティブレベルになるの
で（図２２参照）、１つの画素１２０を構成する３つの
サブ画素１２０ａ、１２０ｂ、１２０ｃにおける第３ス
イッチ１２５２は、ともに同一タイミングにてオンオフ
する。このため、これらのサブ画素における第４スイッ
チについても同一タイミングにてオンオフする。また、
第３信号線１４５に供給される電圧信号ＶＬＣｉ−ａ、
ＶＬＣｉ−ｂ、ＶＬＣｉ−ｃは、走査信号Ｇｉ−ａ、Ｇ
ｉ−ｂ、Ｇｉ−ｃがアクティブレベルになる期間におい
てランプ電圧信号になる。したがって、これらのサブ画
素におけるサブ画素電極１２１８には、いずれも同一の
ランプ電圧信号がホールドされるので、これら３つのサ
ブ画素は、結局同一の濃度になり、１つの画素としてみ
ても、その濃度に対応した階調表示が行われることにな
る。
【０１６４】＜第２実施形態のまとめ＞このように、第
２実施形態に係る電気光学装置によれば、第１実施形態
と同様に、第１のモードでは、階調データＤａｔａにし
たがってサブ画素１２０ａ、１２０ｂ、１２０ｃがオン
オフされる結果、面積階調法による階調表示が行われる
一方、第２のモードでは、１画素１２０を構成する３つ
のサブ画素１２０ａ、１２０ｂ、１２０ｃにわたって互
いに同一濃度になる階調表示が行われることになる。さ
らに、第２実施形態によれば、１つのサブ画素おけるス
イッチ数が３個で済むので、第１実施形態と比較して構
成を簡略化する事が可能となる。なお、第２実施形態で
は、第１のモードにおいて、一般的にｉ−ａ行目、ｉ−
ｂ行目、ｉ−ｃ行目の表示更新制御線１１３に供給され
る信号Ｒｉ−ａ、Ｒｉ−ｂ、Ｒｉ−ｃは、それぞれ、同
一行に対応して出力される走査信号Ｇｉ−ａ（Ｙ１−
ａ）、Ｇｉ−ｂ（Ｙ１−ｂ）、Ｇｉ−ｃ（Ｙ１−ｃ）と
同一タイミングにてアクティブレベルとしたが、一定の
周期で、所定の順番でアクティブレベルになる構成であ
れば十分である。
【０１６５】＜サブ画素の配列＞なお、上述した第１お
よび第２実施形態において、１つの画素１２０を構成す
るサブ画素１２０ａ、１２０ｂ、１２０ｃは、図３に示
されるように、Ｙ方向に配列していたが、本発明はこれ
に限られず、図２８に示されるように、Ｘ方向に配列し
ていても良い。ただし、このような構成では、走査線１
１２については、第１、第２のモードに関係なく、１行
毎に選択するような走査信号を供給する必要があり、ま
た、データ線１１４（補データ線１１４’）について
は、第１のモードにおいて、階調データＤａｔａの各ビ
ットａ、ｂ、ｃを、それぞれ１水平走査期間１Ｈで供給
する一方、第２のモードにおいて、１画素に相当する３
本のデータ線１１４に１水平走査期間１Ｈで共通のタイ
ミング信号を供給する構成となる。
【０１６６】＜走査線駆動回路について他の構成例＞ま
た、上述した第１および第２実施形態に係る走査線駆動
回路１３０は、画素１２０の行数ｍの３倍より１段だけ
多い（３ｍ＋１）段のラッチ回路からなるシフトレジス
タ１３２と、このシフトレジスタ１３２において相隣接
するラッチ回路から出力される論理積を、第１のモード
において走査信号として走査線１１２の１本毎に出力す
る一方、第２のモードにおいては、当該論理積のアクテ
ィブ期間を３倍化して、走査線１１２の３行毎に供給す
る走査信号セレクタ１３４とからなる構成であったが、
図２９に示されるような構成としても良い。
【０１６７】ここで、図２９に示される走査線駆動回路
１３０は、画素１２０の行数ｍよりも１段だけ多い（ｍ
＋１）段のラッチ回路からなるシフトレジスタ１３３
と、次のような走査信号セレクタ１３５とを有してい
る。すなわち、走査信号セレクタ１３５は、シフトレジ
スタ１３３において相隣接するラッチ回路から出力され
るパルス信号の論理積を求めるＡＮＤゲート１３５６
と、この論理積信号と制御信号Ｐａ、Ｐｂ、Ｐｃのいず
れかとの論理積を求めて、走査信号として出力するＡＮ
Ｄゲート１３５８とからなる。
【０１６８】一般的にｉ−ａ行目、ｉ−ｂ行目、ｉ−ｃ
行目の走査線に対応する３つのＡＮＤゲート１３５８に
おける一方の入力端には、ＡＮＤゲート１３５６による
論理積信号Ｙｓｐｉが共通に供給されている。また、ｉ
−ａ行目のＡＮＤゲート１３５８における他方の入力端
には制御信号Ｐａが供給され、また、ｉ−ｂ行目のＡＮ
Ｄゲート１３５８における他方の入力端には制御信号Ｐ
ｂが供給され、そして、ｉ−ｃ行目のＡＮＤゲート１３
５８における他方の入力端には制御信号Ｐｃが供給され
ている。
【０１６９】このような構成において、シフトレジスタ
１３３の段数は、シフトレジスタ１３２のおよそ１／３
程度になるので、各ラッチ回路から出力されるパルス信
号においてアクティブレベルになる期間が、図３０
（ａ）または図３０（ｂ）に示されるように、約３倍に
拡大されるとともに、シフトレジスタ１３２において相
隣接するラッチ回路から出力されるパルス信号同士の論
理積信号、すなわち、ＡＮＤゲート１３５６による出力
信号のアクティブ期間も約３倍に拡大される。
【０１７０】ここで、信号ＭｏｄｅがＬレベルになる第
１のモードである場合、制御信号Ｐａ、Ｐｂ、Ｐｃとし
ては、図３０（ａ）に示されるように、シフトレジスタ
の転送周期において位相を１２０度ずつシフトさせたパ
ルス信号が供給される。このような制御信号Ｐａ、Ｐ
ｂ、Ｐｃによって、ＡＮＤゲート１３５６による出力信
号のアクティブ期間が３分割されて、互いに重複しない
走査信号として、それぞれｉ−ａ行目、ｉ−ｂ行目、ｉ
−ｃ行目の走査線１１２に供給されることになる。
【０１７１】一方、信号ＭｏｄｅがＨレベルになる第２
のモードである場合、制御信号Ｐａ、Ｐｂ、Ｐｃとして
は、図３０（ｂ）に示されるように、常時Ｈレベルの信
号が供給される。これにより、ＡＮＤゲート１３５６に
よる出力信号が３分岐して、ｉ−ａ行目、ｉ−ｂ行目、
ｉ−ｃ行目の走査信号として共通に供給されることにな
る。
【０１７２】したがって、このような構成においても、
第１実施形態や第２実施形態と同じ走査信号を各走査線
１１２にそれぞれ供給することができる。特に、この構
成では、シフトレジスタ１３２の段数が、シフトレジス
タ１３１と比較して約１／３になるので、構成の簡略化
を図ることができるほか、動作速度も約１／３なるの
で、消費電力も抑えられることになる。反面、制御信号
Ｐａ、Ｐｂ、Ｐｃを第１および第２のモードにしたがっ
て別途生成する構成が必要となる。
【０１７３】＜その他＞なお、上述した実施形態にあっ
ては、第１のモードにおいて３ビットの階調データによ
る８階調表示を、第２のモードにおいてビットの階調デ
ータによる１６階調表示を、それぞれ行う構成とした
が、本発明はこれに限られず、いずれのモードにおいて
も同一度数の階調表示を行うとしても良いし、これより
も多階調の表示を行うとしても良い。また、画素をさら
にＲ（赤）、緑（Ｇ）、Ｂ（青）の各色に対応させて、
カラー表示を行うとしても良いのはもちろんである。
【０１７４】また、上述した実施形態にあっては、サブ
画素をオフさせたときに白表示（サブ画素をオンさせた
ときに黒表示）を行うノーマリーホワイトモードとして
説明したが、サブ画素をオフさせたときに黒表示（サブ
画素をオンさせたときに白表示）を行うノーマリーブラ
ックモードとしても良い。
【０１７５】さらに、実施形態にあっては、素子基板１
０１には、ガラス基板を用いたが、ＳＯＩ（Silicon On
Insulator）の技術を適用し、サファイヤや、石英、ガ
ラスなどの絶縁性基板にシリコン単結晶膜を形成して、
ここに各種素子を作り込んで素子基板１０１としても良
い。また、素子基板１０１として、シリコン基板などを
用いるとともに、ここに各種の素子を形成しても良い。
このような場合には、各種スイッチとして、電界効果型
トランジスタを用いることができるので、高速動作が容
易となる。ただし、素子基板１０１が透明性を有しない
場合、画素電極１１８をアルミニウムで形成したり、別
途反射層を形成したりするなどして、液晶装置を反射型
として用いる必要がある。
【０１７６】くわえて、上述した実施形態では、液晶と
してＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Ne
matic）型・強誘電型などのメモリ性を有する双安定型
や、高分子分散型、さらには、分子の長軸方向と短軸方
向とで可視光の吸収に異方性を有する染料（ゲスト）を
一定の分子配列の液晶（ホスト）に溶解して、染料分子
を液晶分子と平行に配列させたＧＨ（ゲストホスト）型
などの液晶を用いても良い。
【０１７７】また、電圧無印加時には液晶分子が両基板
に対して垂直方向に配列する一方、電圧印加時には液晶
分子が両基板に対して水平方向に配列する、という垂直
配向（ホメオトロピック配向）の構成としても良いし、
電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対し
て垂直方向に配列する、という平行（水平）配向（ホモ
ジニアス配向）の構成としても良い。このように、本発
明では、液晶や配向方式として、種々のものに適用する
ことが可能である。
【０１７８】くわえて、電気光学装置としては、液晶装
置のほかに、エレクトロルミネッセンス（ＥＬ）や、プ
ラズマ発光や電子放出による蛍光などを用いて、その電
気光学効果により表示を行う種々の電気光学装置に適用
可能である。この際、電気光学物質としては、ＥＬ、ミ
ラーデバイス、ガス、蛍光体などになる。なお、電気光
学物質としてＥＬを用いる場合、素子基板１０１におい
てＥＬがサブ画素電極１２１８と透明導電膜の対向電極
との間に介在することになるので、液晶装置としてみれ
ば必要であった対向基板１０２は不要となる。このよう
に、本発明は、上述した構成と類似の構成を有する電気
光学装置のすべてに適用可能である。
【０１７９】＜電子機器＞次に、上述した実施形態に係
る電気光学装置を用いた電子機器のいくつかについて説
明する。
【０１８０】＜その１：プロジェクタ＞まず、上述した
電気光学装置１００をライトバルブとして用いたプロジ
ェクタについて説明する。図３１は、このプロジェクタ
の構成を示す平面図である。この図に示されるように、
プロジェクタ２１００内部には、ハロゲンランプ等の白
色光源からなるランプユニット２１０２が設けられてい
る。このランプユニット２１０２から射出された投射光
は、内部に配置された３枚のミラー２１０６および２枚
のダイクロイックミラー２１０８によってＲＧＢの３原
色に分離されて、各原色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここ
で、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの
構成は、上述した実施形態に係る電気光学装置１００と
同様であり、画像信号を入力する処理回路（図示省略）
から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動さ
れるものである。また、Ｂ色の光は、他のＲ色やＧ色と
比較すると、光路が長いので、その損失を防ぐために、
入射レンズ２１２２、リレーレンズ２１２３および出射
レンズ２１２４からなるリレーレンズ系２１２１を介し
て導かれる。
【０１８１】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム２１１２に３方向から入射する。そして、
このダイクロイックプリズム２１１２において、Ｒ色お
よびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進
する。したがって、各色の画像が合成された後、スクリ
ーン２１２０には、投射レンズ２１１４によってカラー
画像が投射されることとなる。なお、ライトバルブ１０
０Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミ
ラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する
光が入射するので、上述したようにカラーフィルタを設
ける必要はない。
【０１８２】＜その２：モバイル型コンピュータ＞次
に、上述した電気光学装置１００を、モバイル型のパー
ソナルコンピュータに適用した例について説明する。図
３２は、このパーソナルコンピュータの構成を示す斜視
図である。図において、コンピュータ２２００は、キー
ボード２２０２を備えた本体部２２０４と、表示部とし
て用いられる電気光学装置１００とを備えている。な
お、この背面には、視認性を高めるためのバックライト
ユニット（図示省略）が設けられる。
【０１８３】＜その３：携帯電話＞さらに、上述した電
気光学装置１００を、携帯電話の表示部に適用した例に
ついて説明する。図３３は、この携帯電話の構成を示す
斜視図である。図において、携帯電話２３００は、複数
の操作ボタン２３０２のほか、受話口２３０４、送話口
２３０６とともに、上述した液晶パネル１００を備える
ものである。このような構成において、待ち受け時に
は、第１のモードを選択する一方、通話時には、第２の
モードを選択する構成が望ましい。なお、この液晶パネ
ル１００の背面にも、視認性を高めるためのバックライ
トユニット（図示省略）が設けられる。
【０１８４】＜電子機器のまとめ＞なお、電子機器とし
ては、図３１、図３２および図３３を参照して説明した
他にも、液晶テレビや、ビューファインダ型・モニタ直
視型のビデオテープレコーダ、カーナビゲーション装
置、ページャ、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、テレビ電話、ＰＯＳ端末、ディジタ
ルスチルカメラ、タッチパネルを備えた機器等などが挙
げられる。そして、これらの各種の電子機器に対して、
実施形態や応用形態に係る電気光学装置が適用可能なの
は言うまでもない。
【０１８５】
【発明の効果】以上説明したように本発明によれば、第
１および第２のいずれのモードにあっても、データ線に
はアナログ信号が供給されないので、表示ムラの発生を
抑えた高品位な表示が可能となる。
【図面の簡単な説明】
【図１】 （ａ）は、本発明の第１実施形態に係る電気
光学装置の外観構成を示す斜視図であり、（ｂ）は、そ
の線Ａ−Ａ’についての断面図である。
【図２】 同電気光学装置の電気的な構成を示すブロッ
ク図である。
【図３】 同電気光学装置における画素の配列を示す平
面図である。
【図４】 同電気光学装置における１画素分の構成を示
す回路図である。
【図５】 同走査線駆動回路における走査信号セレクタ
の構成を示す回路図である。
【図６】 同走査信号駆動回路の動作を説明するための
タイミングチャートである。
【図７】 同電気光学装置におけるＶｂｋセレクタの構
成を示す回路図である。
【図８】 同Ｖｂｋセレクタの動作を説明するためのタ
イミングチャートである。
【図９】 同電気光学装置におけるデータ線駆動回路の
構成を示すブロック図である。
【図１０】 同データ線駆動回路における第２ラッチ回
路のうち、１列分の構成を示すブロック図である。
【図１１】 同電気光学装置において、信号Ｍｏｄｅが
Ｌレベルである第１のモードでの動作を説明するための
タイミングチャートである。
【図１２】 同電気光学装置において、信号Ｍｏｄｅが
Ｈレベルである第２のモードでの動作を説明するための
タイミングチャートである。
【図１３】 同電気光学装置における１画素分の構成例
を示す回路である。
【図１４】 同電気光学装置における１画素分の構成例
を示す回路である。
【図１５】 同電気光学装置における１画素分の構成例
を示す回路である。
【図１６】 同電気光学装置における１画素分の構成例
を示す回路である。
【図１７】 同電気光学装置における１画素分の構成例
を示す回路である。
【図１８】 本発明の第２実施形態に係る電気光学装置
の電気的な構成を示すブロック図である。
【図１９】 同電気光学装置における１画素分の構成を
示す回路図である。
【図２０】 同電気光学装置におけるＶＬＣセレクタの
構成を示す回路図である。
【図２１】 信号ＭｏｄｅがＬレベルである第１のモー
ドにおいて、ＶＬＣセレクタの動作を説明するためのタ
イミングチャートである。
【図２２】 信号ＭｏｄｅがＨレベルである第２のモー
ドにおいて、ＶＬＣセレクタの動作を説明するためのタ
イミングチャートである。
【図２３】 （ａ）、（ｂ）は、それぞれ信号Ｍｏｄｅ
がＬレベルである第１のモードにおいて、サブ画素の白
表示動作を説明するための図である。
【図２４】 （ａ）、（ｂ）は、それぞれ信号Ｍｏｄｅ
がＬレベルである第１のモードにおいて、サブ画素の黒
表示動作を説明するための図である。
【図２５】 （ａ）、（ｂ）および（ｃ）は、それぞれ
信号ＭｏｄｅがＨレベルである第２のモードにおいて、
サブ画素の表示動作を説明するための図である。
【図２６】 信号ＭｏｄｅがＨレベルである第２のモー
ドにおいて、サブ画素の表示動作を説明するためのタイ
ミングチャートである。
【図２７】 同電気光学装置における１画素分の構成例
を示す回路である。
【図２８】 本発明の電気光学装置における画素の配列
例を示す平面図である。
【図２９】 同電気光学装置における走査線駆動回路の
別の構成を示すブロック図である。
【図３０】 同走査線駆動回路の動作を説明するための
タイミングチャートである。
【図３１】 実施形態に係る電気光学装置を適用した電
子機器の一例たるプロジェクタの構成を示す図である。
【図３２】 実施形態に係る電気光学装置を適用した電
子機器の一例たるパーソナルコンピュータの構成を示す
斜視図である。
【図３３】 同電気光学装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００…電気光学装置 １０５…液晶 １１２…走査線 １１３…表示更新制御線 １１４…データ線 １１５…第１信号線 １１６…第２信号線 １２０ａ、１２０ｂ、１２０ｃ…サブ画素 １２０…画素 １３０…走査線駆動回路 １３２…シフトレジスタ １３４…走査信号セレクタ １４０…Ｖｂｋセレクタ １４２…ＶＬＣセレクタ １４５…第３信号線 １８０…データ線駆動回路 １８３…シフトレジスタ １８５…第１ラッチ回路 １８６…第２ラッチ回路 １９１…第１給電線 １９２…第２給電線 １９５…容量線 １２０２…第１スイッチ １２０４…第２スイッチ １２１８…サブ画素電極 １２４０…ＮＯＲゲート １２５２…第３スイッチ １２５４…第４スイッチ １２５６…第５スイッチ １８６６…セレクタ ２１００…プロジェクタ ２２００…パーソナルコンピュータ ２３００…携帯電話
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｇ ６４１Ｋ ６４２ ６４２Ａ Ｆターム(参考） 2H093 NA16 NA31 NA41 NA51 NC01 NC22 NC26 ND06 NE01 NG02 5C006 AA12 AA16 BB16 BC03 BC12 BC20 BF03 BF04 BF11 BF26 BF33 FA22 FA56 5C080 AA05 AA06 AA10 BB05 DD05 EE29 FF11 JJ02 JJ03 JJ04 JJ06

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 行方向に形成される走査線と列方向に形
    成されるデータ線との交差に対応して配設されるサブ画
    素を、相隣接するもの同士まとめて１画素として駆動す
    る電気光学装置の駆動方法であって、 第１のモードでは、前記１画素を構成するサブ画素の各
    々を、当該画素の階調を指示する階調データに応じて、
    それぞれオンまたはオフさせる一方、 第２のモードでは、前記１画素を構成するサブ画素の各
    々を、当該画素の階調データに対応して、共通の階調に
    させることを特徴とする電気光学装置の駆動方法。
  2. 【請求項２】 前記第１のモードでは、選択した走査線
    との交差に対応するサブ画素を、当該サブ画素を含む画
    素の階調データのうち、対応するビットにしたがってオ
    ンまたはオフさせることを特徴とする請求項１に記載の
    電気光学装置の駆動方法。
  3. 【請求項３】 前記第１のモードでは、 前記１画素を構成するサブ画素の各々に対し、当該画素
    の階調を指示する階調データのうち、対応するビットを
    それぞれ保持させるとともに、当該ビットにしたがって
    オンまたはオフさせることを特徴とする請求項２に記載
    の電気光学装置の駆動方法。
  4. 【請求項４】 前記第１のモードでは、 保持させたビットによらずにサブ画素を一旦オフさせ、
    その後、 保持させたビットにしたがって、サブ画素のオンまたは
    オフを継続させることを特徴とする請求項４に記載の電
    気光学装置の駆動方法。
  5. 【請求項５】 サブ画素をオンさせるとき、 当該サブ画素を一旦オフさせ、その後における当該サブ
    画素のオン極性を、基準レベルに対し反転させることを
    特徴とする請求項５に記載の電気光学装置の駆動方法。
  6. 【請求項６】 前記第２のモードでは、選択した走査線
    との交差に対応するサブ画素に、当該サブ画素を含む画
    素の階調データに対応するタイミングにて、時間的に変
    化する電圧をサンプリングさせるためのタイミング信号
    を、データ線を介して供給することを特徴とする請求項
    １に記載の電気光学装置の駆動方法。
  7. 【請求項７】 前記第１のモードにおいては、 前記走査線を１本毎に選択する一方、 前記第２のモードにおいて、 １画素としてまとめられるサブ画素同士が前記列方向に
    相隣接していれば、前記走査線を、１画素を構成するサ
    ブ画素の個数に相当する本数毎に選択し、 １画素としてまとめられるサブ画素同士が前記行方向に
    相隣接していれば、前記走査線を、１本毎に選択するこ
    とを特徴とする請求項１に記載の電気光学装置の駆動方
    法。
  8. 【請求項８】 前記走査線を選択する毎に、前記サブ画
    素に印加させる電圧の極性を、基準レベルに対し反転す
    ることを特徴とする請求項７に記載の電気光学装置の駆
    動方法。
  9. 【請求項９】 行方向に形成される走査線と列方向に形
    成されるデータ線との交差に対応して配設されるサブ画
    素を、相隣接するもの同士まとめて１画素として駆動す
    る電気光学装置の駆動回路であって、 第１のモードでは、前記走査線を１本毎に選択する一
    方、 第２のモードでは、前記走査線を、１本毎に、または、
    １画素を構成するサブ画素の個数に相当する本数毎に選
    択する走査線駆動回路と、 前記第１のモードでは、 前記走査線駆動回路によって選択された走査線との交差
    に対応するサブ画素に対して、当該サブ画素を含む画素
    の階調データのうち、対応するビットにしたがってオン
    またはオフを指示する信号を、データ線を介して供給す
    る一方、 前記第２のモードでは、 選択された走査線との交差に対応するサブ画素に対し、
    当該サブ画素を含む画素の階調データに対応するタイミ
    ングにて、時間的に変化する電圧をサンプリングさせる
    ためのタイミング信号を、データ線を介して供給するデ
    ータ線駆動回路とを具備することを特徴とする電気光学
    装置の駆動回路。
  10. 【請求項１０】 前記第１のモードにおいて、前記走査
    線駆動回路によって選択される走査線に対応するサブ画
    素のオンオフ状態に変化がなければ、前記走査線の選択
    を禁止するイネーブル回路を備えることを特徴とする請
    求項９に記載の電気光学装置の駆動回路。
  11. 【請求項１１】 行方向に形成される走査線と列方向に
    形成されるデータ線との交差に対応して配設されるサブ
    画素を、走査線を介して選択するとともに、相隣接する
    サブ画素同士まとめて１画素の表示を行わせる電気光学
    装置の駆動回路であって、 第１のモードでは、前記走査線を１本毎に選択する一
    方、 第２のモードでは、１画素を構成するサブ画素の個数に
    相当する本数毎に選択することを特徴とする電気光学装
    置の駆動回路。
  12. 【請求項１２】 前記駆動回路は、 パルス信号を順次出力するシフトレジスタと、 前記第１のモードであれば、前記パルス信号のパルス幅
    を互いに重複しないように制御する一方、 前記第２のモードであれば、前記パルス信号のパルス幅
    を、走査線を１本毎に選択する場合に制御された信号の
    パルス幅よりも広くなるように制御して、 それぞれ制御したパルス信号を、選択すべき走査線に供
    給する論理回路とを有することを特徴とする請求項１１
    に記載の電気光学装置の駆動回路。
  13. 【請求項１３】 前記駆動回路は、 パルス信号を順次出力するシフトレジスタと、 前記第１のモードであれば、前記パルス信号を、互いに
    重複しないように時間軸上に複数に分割する一方、 前記第２モードであれば、前記パルス信号のパルス幅を
    互いに重複しないように制御して、それぞれ分割または
    制御したパルス信号を、選択すべき走査線に供給する論
    理回路とを有することを特徴とする請求項１１に記載の
    電気光学装置の駆動回路。
  14. 【請求項１４】 行方向に形成される走査線と列方向に
    形成されるデータ線との交差に対応して配設されるサブ
    画素を、データ線を介して駆動するとともに、相隣接す
    るサブ画素同士まとめて１画素の表示を行わせる電気光
    学装置の駆動回路であって、 第１のモードでは、選択された走査線との交差に対応す
    るサブ画素に対して、当該サブ画素を含む画素の階調デ
    ータのうち、対応するビットにしたがってオンまたはオ
    フを指示する信号を、データ線を介して供給する一方、 第２のモードでは、選択された走査線との交差に対応す
    るサブ画素に対し、当該サブ画素を含む画素の階調デー
    タに対応するタイミングにて、時間的に変化する電圧を
    サンプリングさせるためのタイミング信号を、データ線
    を介して供給することを特徴とする電気光学装置の駆動
    回路。
  15. 【請求項１５】 前記駆動回路は、 選択された走査線との交差に対応するサブ画素を含む画
    素の階調データのうち、対応するビットにしたがってオ
    ンまたはオフを指示する信号を出力する第１の回路と、 選択された走査線との交差に対応するサブ画素を含む画
    素の階調データに応じた期間だけアクティブレベルとな
    る信号を出力する第２の回路と、 前記第１のモードであれば、前記第１の回路による信号
    を選択する一方、前記第２のモードであれば、前記第２
    の回路による信号を選択して、当該サブ画素に対応する
    データ線に供給するセレクタとを含むことを特徴とする
    請求項１３に記載の電気光学装置の駆動回路。
  16. 【請求項１６】 行方向に形成される走査線と列方向に
    形成されるデータ線との交差に対応して配設されるサブ
    画素が、相隣接するもの同士まとめられて１画素として
    の表示を行う電気光学装置であって、 第１のモードでは、前記１画素を構成するサブ画素の各
    々が、それぞれ、当該サブ画素を含む画素の階調データ
    のうち、対応するビットにしたがってオンまたはオフす
    る一方、 第２のモードでは、前記１画素を構成するサブ画素の各
    々が、共通に、当該画素の階調を指示する階調データに
    対応した階調となることを特徴とする電気光学装置。
  17. 【請求項１７】 前記第１のモードであれば、前記サブ
    画素をオンさせる電圧が印加される一方、前記第２のモ
    ードであれば、時間的に変化する電圧が印加される第１
    信号線と、 少なくとも前記第１のモードであれば、当該サブ画素を
    オフさせる電圧が印加される第２信号線とを、さらに備
    え、 前記サブ画素は、 対応する走査線に供給される信号に応じてオンまたはオ
    フする第１スイッチと、 前記第１スイッチがオンしたときに、対応するデータ線
    の信号レベルに応じた内容を保持する保持素子と、 前記第１のモードであれば、前記保持素子の保持内容に
    応じて前記第１または第２信号線のいずれかを選択する
    一方、前記第２のモードであれば、前記第１スイッチが
    オンしている期間であって、当該サブ画素によってまと
    められる１画素の階調データに応じたタイミングにて、
    前記第１信号線に印加される電圧をサンプリングする第
    ２スイッチと、 前記第２スイッチにより選択またはサンプリングされた
    電圧が印加されるサブ画素電極とを含むことを特徴とす
    る請求項１６に記載の電気光学装置。
  18. 【請求項１８】 前記サブ画素毎に、 サブ画素電極に印加される電圧を保持する蓄積容量を備
    えることを特徴とする請求項１７に記載の電気光学装
    置。
  19. 【請求項１９】 前記蓄積容量は、一端が当該サブ画素
    電極に接続され、他端が定電位の信号線に接続されるこ
    とを特徴とする請求項１８に記載の電気光学装置。
  20. 【請求項２０】 前記第２の信号線は、前記第２のモー
    ドでも前記サブ画素をオフにさせる電圧が印加されて、
    前記定電位の信号線として用いられることを特徴とする
    請求項１９に記載の電気光学装置。
  21. 【請求項２１】 前記蓄積容量は、サブ画素電極の面積
    に応じたものであることを特徴とする請求項１８に記載
    の電気光学装置。
  22. 【請求項２２】 前記保持素子は、１つの容量からな
    り、 前記第１のモードであれば、当該容量の両端には、互い
    に排他的な信号レベルの電圧が印加されることを特徴と
    する請求項１７に記載の電気光学装置。
  23. 【請求項２３】 前記保持素子は、２つの容量からな
    り、 前記第１のモードであれば、当該２つの容量は、互いに
    排他的に電荷を蓄積し、当該２つの容量における一方の
    電極がともに定電位の信号線に共通接地されていること
    を特徴とする請求項１７に記載の電気光学装置。
  24. 【請求項２４】 前記第２の信号線は、前記第２のモー
    ドでも前記サブ画素をオフにさせる電圧が印加されて、
    前記定電位の信号線として用いられることを特徴とする
    請求項２３に記載の電気光学装置。
  25. 【請求項２５】 前記サブ画素は、 前記第２スイッチを制御する論理素子を有し、 前記論理素子に電源の低位側電圧を給電する第１給電線
    と、前記論理素子に電源の高位側電圧を給電する第２給
    電線とが、前記走査線または前記データ線の形成方向に
    沿って交互に配置することを特徴とする請求項１７に記
    載の電気光学装置。
  26. 【請求項２６】 前記第１スイッチは、相補型素子から
    なることを特徴とする請求項１７に記載の電気光学装
    置。
  27. 【請求項２７】 前記第２スイッチは、相補型素子から
    なることを特徴とする請求項１７に記載の電気光学装
    置。
  28. 【請求項２８】 前記第１および第２スイッチは、とも
    に相補型素子からなることを特徴とする請求項１７に記
    載の電気光学装置。
  29. 【請求項２９】 各行毎に設けられ、前記第１のモード
    において、前記サブ画素のオンまたはオフの更新を指示
    する更新指示信号を供給する表示更新制御線と、 各行毎に設けられ、 前記第１のモードにおいて、対応する行に対し前記更新
    が指示されたとき、前記サブ画素をオフにさせるオフ電
    圧信号が、前記更新が指示されないとき、前記サブ画素
    をオンにさせるオン電圧信号が、それぞれ供給される一
    方、 前記第２のモードにおいて、対応する行の走査線が選択
    されたとき、時間的に変化するランプ電圧信号が供給さ
    れる信号線とを備え、 さらに、前記サブ画素は、 一端が対応する列のデータ線に接続されるとともに、対
    応する行の走査線が選択されたときにオンする第３スイ
    ッチと、 前記第３スイッチの他端における信号レベルを保持する
    保持素子と、 一端が対応する行の信号線に接続されるとともに、前記
    第第３スイッチの他端における信号レベルに応じてオン
    またはオフする第４スイッチと、 一端が対応する行の信号線に接続されるとともに、対応
    する行に対し前記更新が指示されたときにオンする第５
    スイッチと、 前記第４スイッチおよび前記第５スイッチの他端に共通
    接続されるサブ画素電極とを備えることを特徴とする請
    求項１６に記載の電気光学装置。
  30. 【請求項３０】 前記サブ画素毎に、 サブ画素電極に印加される電圧を保持する蓄積容量を備
    えることを特徴とする請求項２９に記載の電気光学装
    置。
  31. 【請求項３１】 前記蓄積容量は、一端が当該サブ画素
    電極に接続され、他端が定電位の信号線に接続されるこ
    とを特徴とする請求項３０に記載の電気光学装置。
  32. 【請求項３２】 前記蓄積容量は、サブ画素電極の面積
    に応じたものであることを特徴とする請求項３０に記載
    の電気光学装置。
  33. 【請求項３３】 請求項１６に記載の電気光学装置を備
    えることを特徴とする電子機器。
JP2001121597A 2000-05-26 2001-04-19 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 Expired - Lifetime JP3475938B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001121597A JP3475938B2 (ja) 2000-05-26 2001-04-19 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
US09/860,637 US6965366B2 (en) 2000-05-26 2001-05-21 System and method for driving an electro-optical device
EP20010304563 EP1158482A3 (en) 2000-05-26 2001-05-23 Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus
CNB011190752A CN1265341C (zh) 2000-05-26 2001-05-25 电光装置的驱动方法、电光装置的驱动电路、电光装置和电子机器
TW090112701A TW505909B (en) 2000-05-26 2001-05-25 Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus
KR10-2001-0028862A KR100371841B1 (ko) 2000-05-26 2001-05-25 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자기기

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-156659 2000-05-26
JP2000156659 2000-05-26
JP2000366962 2000-12-01
JP2000-366962 2000-12-01
JP2001121597A JP3475938B2 (ja) 2000-05-26 2001-04-19 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2002229527A true JP2002229527A (ja) 2002-08-16
JP3475938B2 JP3475938B2 (ja) 2003-12-10

Family

ID=27343525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001121597A Expired - Lifetime JP3475938B2 (ja) 2000-05-26 2001-04-19 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器

Country Status (6)

Country Link
US (1) US6965366B2 (ja)
EP (1) EP1158482A3 (ja)
JP (1) JP3475938B2 (ja)
KR (1) KR100371841B1 (ja)
CN (1) CN1265341C (ja)
TW (1) TW505909B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040994A (ja) * 2000-07-24 2002-02-08 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2010152384A (ja) * 2010-02-10 2010-07-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2019185000A (ja) * 2017-09-15 2019-10-24 株式会社半導体エネルギー研究所 表示装置および電子機器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193625B2 (en) 1999-04-30 2007-03-20 E Ink Corporation Methods for driving electro-optic displays, and apparatus for use therein
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
JP3613246B2 (ja) * 2002-02-08 2005-01-26 セイコーエプソン株式会社 表示装置、その駆動方法及び電子機器
CN104238227B (zh) * 2002-06-13 2019-03-22 伊英克公司 用于寻址双稳电光媒质的方法
JP2006500617A (ja) * 2002-09-23 2006-01-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス表示装置
GB0308167D0 (en) * 2003-04-09 2003-05-14 Koninkl Philips Electronics Nv Active matrix array device electronic device and operating method for an active matrix device
US11250794B2 (en) 2004-07-27 2022-02-15 E Ink Corporation Methods for driving electrophoretic displays using dielectrophoretic forces
KR100687041B1 (ko) * 2005-01-18 2007-02-27 삼성전자주식회사 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법
JP4667904B2 (ja) * 2005-02-22 2011-04-13 株式会社 日立ディスプレイズ 表示装置
KR101182771B1 (ko) * 2005-09-23 2012-09-14 삼성전자주식회사 액정 표시 패널과 그의 구동 방법 및 그를 이용한 액정표시 장치
TWI336805B (en) * 2006-12-07 2011-02-01 Chimei Innolux Corp Liquid crystal display device and driving method thereof
US20080252622A1 (en) * 2007-04-16 2008-10-16 Tpo Displays Corp. Systems for displaying images and driving method thereof
JP5116359B2 (ja) * 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
CN101681211A (zh) 2007-05-21 2010-03-24 伊英克公司 用于驱动视频电光显示器的方法
US8174923B2 (en) * 2007-11-08 2012-05-08 Rambus Inc. Voltage-stepped low-power memory device
JP2009168849A (ja) * 2008-01-10 2009-07-30 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
US8310423B2 (en) * 2008-03-05 2012-11-13 Epson Imaging Devices Corporation Liquid crystal display device and head-up display
JP4693009B2 (ja) * 2008-10-07 2011-06-01 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
US8982058B2 (en) * 2009-09-30 2015-03-17 Apple Inc. Touch screen border regions
JP5386409B2 (ja) * 2010-03-08 2014-01-15 群創光電股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
US9041694B2 (en) * 2011-01-21 2015-05-26 Nokia Corporation Overdriving with memory-in-pixel
US9208714B2 (en) * 2011-08-04 2015-12-08 Innolux Corporation Display panel for refreshing image data and operating method thereof
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
KR102092703B1 (ko) * 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
US9626046B2 (en) * 2013-09-24 2017-04-18 Apple Inc. Devices and methods for reduction of display to touch crosstalk
TWI502578B (zh) 2013-12-05 2015-10-01 Au Optronics Corp 閘極驅動器
CN103928002B (zh) * 2013-12-31 2016-06-15 厦门天马微电子有限公司 一种栅极驱动电路及显示器
US20150213752A1 (en) * 2014-01-28 2015-07-30 Nvidia Corporation Adjustable screen display size for an electronic device
TWI517123B (zh) * 2014-03-31 2016-01-11 友達光電股份有限公司 畫素電路及其畫素電壓調整方法
KR101562214B1 (ko) * 2014-05-08 2015-10-23 주식회사 라온텍 액정 표시 장치의 구동 회로
KR102347852B1 (ko) * 2014-09-05 2022-01-06 삼성전자주식회사 터치 스크린 패널, 전자 노트 및 휴대용 단말기
TWI570684B (zh) * 2015-08-20 2017-02-11 友達光電股份有限公司 畫素電路
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196582A (ja) 1982-05-12 1983-11-16 セイコーインスツルメンツ株式会社 表示素子
JPH02240687A (ja) 1989-03-15 1990-09-25 Hitachi Ltd 液晶表示装置
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
JP3202345B2 (ja) 1992-09-09 2001-08-27 株式会社東芝 液晶表示装置
JP3191081B2 (ja) 1994-03-11 2001-07-23 キヤノン株式会社 ディスプレイ装置
EP0673012A3 (en) 1994-03-11 1996-01-10 Canon Information Syst Res Control for a display with multiple common lines for each pixel.
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JPH08234703A (ja) 1995-02-28 1996-09-13 Sony Corp 表示装置
JP3347629B2 (ja) 1995-12-28 2002-11-20 キヤノン株式会社 カラー表示パネル及び装置
EP0782124B1 (en) 1995-12-28 2003-04-09 Canon Kabushiki Kaisha Colour display panel and apparatus with improved subpixel arrangement
JPH1068931A (ja) * 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US6094187A (en) 1996-12-16 2000-07-25 Sharp Kabushiki Kaisha Light modulating devices having grey scale levels using multiple state selection in combination with temporal and/or spatial dithering
FR2772501B1 (fr) 1997-12-15 2000-01-21 Thomson Lcd Dispositif de commande matriciel
GB9803441D0 (en) 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
JPH11326874A (ja) 1998-05-15 1999-11-26 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
JP4185208B2 (ja) * 1999-03-19 2008-11-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4538915B2 (ja) * 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
JP2002116742A (ja) 2000-10-11 2002-04-19 Mitsubishi Electric Corp 液晶表示装置ならびにそれを備えた携帯電話機および携帯情報端末機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040994A (ja) * 2000-07-24 2002-02-08 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2010152384A (ja) * 2010-02-10 2010-07-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2019185000A (ja) * 2017-09-15 2019-10-24 株式会社半導体エネルギー研究所 表示装置および電子機器
US11694648B2 (en) 2017-09-15 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Display device with switches connecting signal lines and gate lines
JP7430980B2 (ja) 2017-09-15 2024-02-14 株式会社半導体エネルギー研究所 表示装置および電子機器

Also Published As

Publication number Publication date
CN1326179A (zh) 2001-12-12
TW505909B (en) 2002-10-11
KR20020014986A (ko) 2002-02-27
EP1158482A2 (en) 2001-11-28
US6965366B2 (en) 2005-11-15
JP3475938B2 (ja) 2003-12-10
EP1158482A8 (en) 2002-04-10
CN1265341C (zh) 2006-07-19
EP1158482A3 (en) 2003-08-27
US20020024511A1 (en) 2002-02-28
KR100371841B1 (ko) 2003-02-12

Similar Documents

Publication Publication Date Title
JP3475938B2 (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
US7075507B2 (en) Electro-optical device, gray scale display method, and electronic apparatus
US7019726B2 (en) Power consumption of display apparatus during still image display mode
US7602361B2 (en) Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation
JP4196999B2 (ja) 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器
JP4114655B2 (ja) 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
JP4538915B2 (ja) 電気光学装置の駆動方法
JP3613180B2 (ja) 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
US7030851B2 (en) Electrooptical device, driving circuit for driving the electrooptical device, driving method for driving the electrooptical device, and electronic equipment
US6788282B2 (en) Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus
JP2005202159A (ja) 電気光学装置、その駆動回路、その駆動方法および電子機器
JP2001100707A (ja) 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
JP2001166749A (ja) 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2001249636A (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2002229528A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP3823645B2 (ja) 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2002162944A (ja) 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
JP4276637B2 (ja) 電気光学装置、および電子機器
JP2002049346A (ja) 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
JP2004279567A (ja) 電気光学装置の駆動方法及び駆動回路、電気光学装置並びに電子機器
JP2010152384A (ja) 電気光学装置及び電子機器
JP2002162942A (ja) 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

R150 Certificate of patent or registration of utility model

Ref document number: 3475938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term