JPH1068931A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH1068931A JPH1068931A JP8226378A JP22637896A JPH1068931A JP H1068931 A JPH1068931 A JP H1068931A JP 8226378 A JP8226378 A JP 8226378A JP 22637896 A JP22637896 A JP 22637896A JP H1068931 A JPH1068931 A JP H1068931A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- data signal
- signal line
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
Abstract
(57)【要約】
【課題】 駆動回路一体型のアクティブマトリクス型液
晶表示装置において、システム全体の低コスト化と、低
消費電力化、良品率の向上を図る。 【解決手段】 駆動回路一体型のアクティブマトリクス
型液晶表示装置において、画素を副画素に分割して、２
値表示に対応する映像信号を用いて表示領域の面積によ
り中間調表示を行う（面積階調表示法）とともに、デー
タ信号線駆動回路を走査回路とラッチ回路とデータ信号
出力回路とから構成し、対向電極の振幅を最適化する。
これにより、外部からアナログ信号や中間電圧を入力す
る必要がなくなるとともに、駆動回路を全てデジタル回
路で構成することが可能となる。また、面積階調表示法
では、データ信号線数が増加するので、駆動回路および
実装コストの増大することから、駆動回路を一体化する
構成にする。
晶表示装置において、システム全体の低コスト化と、低
消費電力化、良品率の向上を図る。 【解決手段】 駆動回路一体型のアクティブマトリクス
型液晶表示装置において、画素を副画素に分割して、２
値表示に対応する映像信号を用いて表示領域の面積によ
り中間調表示を行う（面積階調表示法）とともに、デー
タ信号線駆動回路を走査回路とラッチ回路とデータ信号
出力回路とから構成し、対向電極の振幅を最適化する。
これにより、外部からアナログ信号や中間電圧を入力す
る必要がなくなるとともに、駆動回路を全てデジタル回
路で構成することが可能となる。また、面積階調表示法
では、データ信号線数が増加するので、駆動回路および
実装コストの増大することから、駆動回路を一体化する
構成にする。
Description
【０００１】
【発明の属する技術分野】本発明は、入力されたデジタ
ル映像信号に基づいて画像を表示する駆動回路一体型の
アクティブマトリクス型液晶表示装置に関するものであ
り、特に、全ての回路をデジタル駆動することにより、
素子特性のバラツキに対して寛容で、しかも、大幅な低
消費電力化と低コスト化を実現することができる液晶表
示装置に関する。
ル映像信号に基づいて画像を表示する駆動回路一体型の
アクティブマトリクス型液晶表示装置に関するものであ
り、特に、全ての回路をデジタル駆動することにより、
素子特性のバラツキに対して寛容で、しかも、大幅な低
消費電力化と低コスト化を実現することができる液晶表
示装置に関する。
【０００２】
【従来の技術】従来の液晶表示装置として、アクティブ
マトリクス型液晶表示装置を例にとって、以下に説明す
る。
マトリクス型液晶表示装置を例にとって、以下に説明す
る。
【０００３】この液晶表示装置は、図２４に示すよう
に、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、
データ信号線駆動回路ＳＤとからなっている。画素アレ
イＡＲＹは、互いに交差する複数の走査信号線ＧＬと複
数のデータ信号線ＳＬとを備えており、隣接する２本の
走査信号線ＧＬと隣接する２本のデータ信号線ＳＬとで
包囲された部分に、画素ＰＩＸがマトリクス状に設けら
れている。データ信号線駆動回路ＳＤは、クロック信号
ＣＫＳ等のタイミング信号に同期して、入力された映像
信号ＤＡＴをサンプリングし、必要に応じて増幅して、
各データ信号線ＳＬに書き込む働きをする。走査信号線
駆動回路ＧＤは、クロック信号ＣＫＧ等のタイミング信
号に同期して、走査信号線ＧＬを順次選択し、画素ＰＩ
Ｘ内にあるスイッチ素子の開閉を制御することにより、
各データ信号線ＳＬに書き込まれた映像信号（データ）
を各画素ＰＩＸに書き込むとともに、各画素ＰＩＸに書
き込まれたデータを保持させる働きをする。
に、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、
データ信号線駆動回路ＳＤとからなっている。画素アレ
イＡＲＹは、互いに交差する複数の走査信号線ＧＬと複
数のデータ信号線ＳＬとを備えており、隣接する２本の
走査信号線ＧＬと隣接する２本のデータ信号線ＳＬとで
包囲された部分に、画素ＰＩＸがマトリクス状に設けら
れている。データ信号線駆動回路ＳＤは、クロック信号
ＣＫＳ等のタイミング信号に同期して、入力された映像
信号ＤＡＴをサンプリングし、必要に応じて増幅して、
各データ信号線ＳＬに書き込む働きをする。走査信号線
駆動回路ＧＤは、クロック信号ＣＫＧ等のタイミング信
号に同期して、走査信号線ＧＬを順次選択し、画素ＰＩ
Ｘ内にあるスイッチ素子の開閉を制御することにより、
各データ信号線ＳＬに書き込まれた映像信号（データ）
を各画素ＰＩＸに書き込むとともに、各画素ＰＩＸに書
き込まれたデータを保持させる働きをする。
【０００４】図２４における各画素ＰＩＸは、図２５に
示すように、電界効果トランジスタよりなるスイッチ素
子の画素トランジスタＳＷと、画素容量（液晶容量ＣＬ
および必要によって付加される補助容量ＣＳよりなる）
とによって構成される。図２５において、スイッチ素子
である画素トランジスタＳＷのドレイン及びソースを介
してデータ信号線ＳＬｍと画素容量の一方の電極とが接
続され、画素トランジスタＳＷのゲートは走査信号線Ｇ
Ｌｎに接続され、画素容量の他方の電極は全画素に共通
の共通電極線に接続されている。そして、各液晶容量Ｃ
Ｌに印加される電圧により、液晶の透過率または反射率
が変調され、表示に供する。
示すように、電界効果トランジスタよりなるスイッチ素
子の画素トランジスタＳＷと、画素容量（液晶容量ＣＬ
および必要によって付加される補助容量ＣＳよりなる）
とによって構成される。図２５において、スイッチ素子
である画素トランジスタＳＷのドレイン及びソースを介
してデータ信号線ＳＬｍと画素容量の一方の電極とが接
続され、画素トランジスタＳＷのゲートは走査信号線Ｇ
Ｌｎに接続され、画素容量の他方の電極は全画素に共通
の共通電極線に接続されている。そして、各液晶容量Ｃ
Ｌに印加される電圧により、液晶の透過率または反射率
が変調され、表示に供する。
【０００５】ところで、従来のアクティブマトリクス型
液晶表示装置は、画素トランジスタＳＷの基板材料とし
てガラス等の透明基板上に形成された非晶質シリコン薄
膜が用いられ、走査信号線駆動回路ＧＤやデータ信号線
駆動回路ＳＤはそれぞれ外付けＩＣで構成されてきた。
液晶表示装置は、画素トランジスタＳＷの基板材料とし
てガラス等の透明基板上に形成された非晶質シリコン薄
膜が用いられ、走査信号線駆動回路ＧＤやデータ信号線
駆動回路ＳＤはそれぞれ外付けＩＣで構成されてきた。
【０００６】これに対して、近年、大画面化に伴う画素
トランジスタの駆動力向上や、駆動ＩＣの実装コストの
低減、或いは、実装における信頼性等の要求から、多結
晶シリコン薄膜を用いて、モノリシックに画素アレイと
駆動回路を形成する技術が報告されている。さらに、よ
り大画面化および低コスト化を目指して、ガラスの歪み
点（約６００℃）以下のプロセス温度で、トランジスタ
をガラス基板上の多結晶シリコン薄膜で形成することも
試みられている。例えば、図２６に示すように、絶縁性
基板ＳＵＢ上に、画素アレイＡＲＹ（マトリクス状に配
列された画素ＰＩＸより成る）と走査信号線駆動回路Ｇ
Ｄ、データ信号線駆動回路ＳＤが搭載され、これにコン
トロール回路ＣＴＬと電源回路ＶＧＥＮが接続される構
成がとられている。
トランジスタの駆動力向上や、駆動ＩＣの実装コストの
低減、或いは、実装における信頼性等の要求から、多結
晶シリコン薄膜を用いて、モノリシックに画素アレイと
駆動回路を形成する技術が報告されている。さらに、よ
り大画面化および低コスト化を目指して、ガラスの歪み
点（約６００℃）以下のプロセス温度で、トランジスタ
をガラス基板上の多結晶シリコン薄膜で形成することも
試みられている。例えば、図２６に示すように、絶縁性
基板ＳＵＢ上に、画素アレイＡＲＹ（マトリクス状に配
列された画素ＰＩＸより成る）と走査信号線駆動回路Ｇ
Ｄ、データ信号線駆動回路ＳＤが搭載され、これにコン
トロール回路ＣＴＬと電源回路ＶＧＥＮが接続される構
成がとられている。
【０００７】次に、映像データをデータ信号線に書き込
む方式について述べる。データ信号線の駆動方式として
は、アナログ方式とデジタル方式とがある。外付けの駆
動ＩＣの場合には、いずれの方式においても、内部にア
ンプ回路を内蔵して駆動力を確保しているが、前述の駆
動回路一体型の液晶表示装置では、その構成素子に特性
バラツキの大きい薄膜トランジスタを用いているので、
アンプ回路のようなアナログ回路を用いることは問題が
ある（特性バラツキに対応した出力電圧バラツキが発生
し、表示画像に縦縞等の不具合が生ずる）。したがっ
て、駆動回路一体型の液晶表示装置では、以下に述べる
ような、内部にアンプ回路等を備えない駆動回路が用い
られるのが一般的である。
む方式について述べる。データ信号線の駆動方式として
は、アナログ方式とデジタル方式とがある。外付けの駆
動ＩＣの場合には、いずれの方式においても、内部にア
ンプ回路を内蔵して駆動力を確保しているが、前述の駆
動回路一体型の液晶表示装置では、その構成素子に特性
バラツキの大きい薄膜トランジスタを用いているので、
アンプ回路のようなアナログ回路を用いることは問題が
ある（特性バラツキに対応した出力電圧バラツキが発生
し、表示画像に縦縞等の不具合が生ずる）。したがっ
て、駆動回路一体型の液晶表示装置では、以下に述べる
ような、内部にアンプ回路等を備えない駆動回路が用い
られるのが一般的である。
【０００８】アナログ方式の例として、ここでは、前述
の駆動回路一体型の液晶表示装置で最も一般的に用いら
れている点順次駆動方式について述べる。
の駆動回路一体型の液晶表示装置で最も一般的に用いら
れている点順次駆動方式について述べる。
【０００９】点順次駆動方式におけるデータ信号線駆動
回路は、図２７に示すように、走査回路（シフトレジス
タ）ＳＲと、バッファ回路ＢＵＦと、ＲＧＢ各色に対応
するサンプリング回路ＳＭＰからなり、走査回路ＳＲの
各段の出力パルスに同期させてサンプリング回路ＳＭＰ
を開閉することにより、映像信号線ＤＡＴに入力された
映像信号をデータ信号線ＳＬに書き込む。ここで、バッ
ファ回路ＢＵＦは、走査回路ＳＲからの出力信号を取り
込んで増幅するとともに、必要に応じて反転信号を生成
するものである。
回路は、図２７に示すように、走査回路（シフトレジス
タ）ＳＲと、バッファ回路ＢＵＦと、ＲＧＢ各色に対応
するサンプリング回路ＳＭＰからなり、走査回路ＳＲの
各段の出力パルスに同期させてサンプリング回路ＳＭＰ
を開閉することにより、映像信号線ＤＡＴに入力された
映像信号をデータ信号線ＳＬに書き込む。ここで、バッ
ファ回路ＢＵＦは、走査回路ＳＲからの出力信号を取り
込んで増幅するとともに、必要に応じて反転信号を生成
するものである。
【００１０】この方式は、回路構成が非常に簡単になる
という長所がある反面、以下のような短所もある。すな
わち、短時間（１ドット期間またはその数倍程度）に画
像データをデータ信号線に書き込む必要があるため、映
像データを供給する外部回路の出力インピーダンスを小
さくしなければならない。また、映像のソースがデジタ
ル信号である場合には、アナログ信号に変換する必要も
ある。したがって、外部の映像信号生成部分での寄与を
考慮すると、液晶表示装置全体としての消費電力はかな
り大きくなる。このシステムの構成の例を図２８に示
す。図２８において、デジタル−アナログ変換器ＤＡＣ
およびバッファアンプＡＭＰでの消費電力が非常に大き
い。
という長所がある反面、以下のような短所もある。すな
わち、短時間（１ドット期間またはその数倍程度）に画
像データをデータ信号線に書き込む必要があるため、映
像データを供給する外部回路の出力インピーダンスを小
さくしなければならない。また、映像のソースがデジタ
ル信号である場合には、アナログ信号に変換する必要も
ある。したがって、外部の映像信号生成部分での寄与を
考慮すると、液晶表示装置全体としての消費電力はかな
り大きくなる。このシステムの構成の例を図２８に示
す。図２８において、デジタル−アナログ変換器ＤＡＣ
およびバッファアンプＡＭＰでの消費電力が非常に大き
い。
【００１１】一方、デジタル方式のデータ信号線駆動回
路としても様々な構成があるが、ここでは、外部から供
給された階調電圧を選択して、直接（増幅せずに）デー
タ信号線に供給するマルチプレクサ方式のものについて
述べる。以下の例では、入力映像信号がＲＧＢ各３ビッ
ト（８階調）である場合について説明する。
路としても様々な構成があるが、ここでは、外部から供
給された階調電圧を選択して、直接（増幅せずに）デー
タ信号線に供給するマルチプレクサ方式のものについて
述べる。以下の例では、入力映像信号がＲＧＢ各３ビッ
ト（８階調）である場合について説明する。
【００１２】この方式のデータ信号線駆動回路は、図２
９に示すように、走査回路（シフトレジスタ）ＳＲと、
複数個（この例では、３ビット×ＲＧＢ＝９個）のラッ
チ回路ＬＡＴと、同数の転送回路ＴＲＦと、３個のデコ
ーダ回路ＤＥＣ（この例では、それぞれ、２3＝８個の
論理積回路からなる）と、複数個（この例では、２3×
ＲＧＢ＝２４個）のアナログスイッチＡＳＷとを備えて
いる。そして、このデータ信号線駆動回路には、クロッ
ク信号ＣＫＳやスタート信号ＳＰＳ等の他に、転送信号
ＴＲＰと、複数個（この例では、３ビット×ＲＧＢ＝９
個）のデジタル映像信号ＳＩＧと、複数個（この例で
は、２3＝８個）の階調電源ＶＧＳが供給されている。
このデータ信号線駆動回路において、走査回路ＳＲ各段
の出力パルスに同期させてラッチ回路ＬＡＴを開閉する
ことにより、デジタル映像信号ＳＩＧを取り込み、水平
帰線期間内に転送回路ＴＲＦによりデコーダ回路ＤＥＣ
へ転送する。そして、デコーダ回路ＤＥＣにおいてデコ
ードされた信号に基づいて、複数の階調電源ＶＧＳの内
の１つを選択し、次の水平走査期間でデータ信号線ＳＬ
に出力する。
９に示すように、走査回路（シフトレジスタ）ＳＲと、
複数個（この例では、３ビット×ＲＧＢ＝９個）のラッ
チ回路ＬＡＴと、同数の転送回路ＴＲＦと、３個のデコ
ーダ回路ＤＥＣ（この例では、それぞれ、２3＝８個の
論理積回路からなる）と、複数個（この例では、２3×
ＲＧＢ＝２４個）のアナログスイッチＡＳＷとを備えて
いる。そして、このデータ信号線駆動回路には、クロッ
ク信号ＣＫＳやスタート信号ＳＰＳ等の他に、転送信号
ＴＲＰと、複数個（この例では、３ビット×ＲＧＢ＝９
個）のデジタル映像信号ＳＩＧと、複数個（この例で
は、２3＝８個）の階調電源ＶＧＳが供給されている。
このデータ信号線駆動回路において、走査回路ＳＲ各段
の出力パルスに同期させてラッチ回路ＬＡＴを開閉する
ことにより、デジタル映像信号ＳＩＧを取り込み、水平
帰線期間内に転送回路ＴＲＦによりデコーダ回路ＤＥＣ
へ転送する。そして、デコーダ回路ＤＥＣにおいてデコ
ードされた信号に基づいて、複数の階調電源ＶＧＳの内
の１つを選択し、次の水平走査期間でデータ信号線ＳＬ
に出力する。
【００１３】この方式では、データ信号線に映像信号を
書き込む期間がほぼ１水平期間分あるため、書き込みが
不十分になる恐れは少ない。しかし、前述のように、回
路規模が非常に大きくなる（３ビット入力の駆動回路に
おいても、それぞれ９個のラッチ回路と転送回路、及
び、それぞれ２４個の論理積回路とアナログスイッチが
必要）こと、および、階調電圧を直接データ信号線ＳＬ
に書き込むことができるような出力インピーダンスの低
い外部電源回路ＶＧＮが複数個（表示階調数分だけ）必
要になるなどの短所もある。このシステムの構成例を図
３０に示す。ここでも、階調電圧を供給する外部電源回
路ＶＧＮの出力インピーダンスを低くすることが必要
（全てのデータ信号線に同一の階調電圧を出力できるだ
けの駆動力が必要）であることから、システム全体とし
ての消費電力はかなり大きくなると予想される。
書き込む期間がほぼ１水平期間分あるため、書き込みが
不十分になる恐れは少ない。しかし、前述のように、回
路規模が非常に大きくなる（３ビット入力の駆動回路に
おいても、それぞれ９個のラッチ回路と転送回路、及
び、それぞれ２４個の論理積回路とアナログスイッチが
必要）こと、および、階調電圧を直接データ信号線ＳＬ
に書き込むことができるような出力インピーダンスの低
い外部電源回路ＶＧＮが複数個（表示階調数分だけ）必
要になるなどの短所もある。このシステムの構成例を図
３０に示す。ここでも、階調電圧を供給する外部電源回
路ＶＧＮの出力インピーダンスを低くすることが必要
（全てのデータ信号線に同一の階調電圧を出力できるだ
けの駆動力が必要）であることから、システム全体とし
ての消費電力はかなり大きくなると予想される。
【００１４】
【発明が解決しようとする課題】ところで、近年、携帯
型の情報端末が広く普及するようになってきたが、これ
らの機器は電池駆動されることが多いため、そこに搭載
される表示装置には、可搬性（小型化）とともに、低消
費電力性が強く要求されている。しかしながら、前述の
ような従来の駆動法では、映像電源供給回路等の表示装
置外部での消費電力が非常に大きくなり、システムとし
ての低消費電力性が得られない可能性がある。
型の情報端末が広く普及するようになってきたが、これ
らの機器は電池駆動されることが多いため、そこに搭載
される表示装置には、可搬性（小型化）とともに、低消
費電力性が強く要求されている。しかしながら、前述の
ような従来の駆動法では、映像電源供給回路等の表示装
置外部での消費電力が非常に大きくなり、システムとし
ての低消費電力性が得られない可能性がある。
【００１５】したがって、低消費電力化をより追求する
ためには、表示装置（画素アレイおよび駆動回路）以外
の部分での消費電力を削減できるような構成および駆動
方法をとる必要がある。すなわち、大きな電力を消費す
る可能性があるアナログ回路や中間電圧生成回路（階調
電圧生成回路）などを用いない駆動方式が望まれる。
ためには、表示装置（画素アレイおよび駆動回路）以外
の部分での消費電力を削減できるような構成および駆動
方法をとる必要がある。すなわち、大きな電力を消費す
る可能性があるアナログ回路や中間電圧生成回路（階調
電圧生成回路）などを用いない駆動方式が望まれる。
【００１６】さらに、前述の低消費電力性とともに、表
示装置の小型化をも両立できるような構成および駆動法
がより望ましい。
示装置の小型化をも両立できるような構成および駆動法
がより望ましい。
【００１７】また、通常用いられているカラー液晶表示
装置では、バックライトでの消費電力が全体の半分以上
を占めるため、低消費電力性を優先させるものとして、
バックライトを用いない反射型の表示装置も考案されて
いる。反射型液晶表示装置ではそのコントラスト比があ
まり高くないため、従来と同様の駆動方式を採用する必
要が無い場合もある。すなわち、反射型液晶表示装置に
特化した、より低コストの駆動法や、より低消費電力性
が実現できる駆動法を採用できる余地がある。
装置では、バックライトでの消費電力が全体の半分以上
を占めるため、低消費電力性を優先させるものとして、
バックライトを用いない反射型の表示装置も考案されて
いる。反射型液晶表示装置ではそのコントラスト比があ
まり高くないため、従来と同様の駆動方式を採用する必
要が無い場合もある。すなわち、反射型液晶表示装置に
特化した、より低コストの駆動法や、より低消費電力性
が実現できる駆動法を採用できる余地がある。
【００１８】一方、機器の小型化に関しては、前述のよ
うに、多結晶シリコン薄膜トランジスタ等を用いて駆動
回路を画素アレイと一体形成した液晶表示装置が有効で
あるが、これには以下のような問題が考えられる。
うに、多結晶シリコン薄膜トランジスタ等を用いて駆動
回路を画素アレイと一体形成した液晶表示装置が有効で
あるが、これには以下のような問題が考えられる。
【００１９】多結晶シリコン薄膜トランジスタにおいて
は、シリコン結晶の粒径が素子（薄膜トランジスタや多
結晶シリコン薄膜で形成された抵抗など）の大きさと同
程度のオーダーであるために、単結晶シリコン基板上の
素子に比べて、特性のバラツキが避けられない。このよ
うな素子を用いて、前述のアナログ駆動回路やマルチプ
レクサ方式のデジタル駆動回路を構成すると、主に出力
段のトランジスタの特性バラツキのために、表示用の階
調電圧を高精度に書き込むことができず、良好な階調表
示ができなくなる可能性がある。
は、シリコン結晶の粒径が素子（薄膜トランジスタや多
結晶シリコン薄膜で形成された抵抗など）の大きさと同
程度のオーダーであるために、単結晶シリコン基板上の
素子に比べて、特性のバラツキが避けられない。このよ
うな素子を用いて、前述のアナログ駆動回路やマルチプ
レクサ方式のデジタル駆動回路を構成すると、主に出力
段のトランジスタの特性バラツキのために、表示用の階
調電圧を高精度に書き込むことができず、良好な階調表
示ができなくなる可能性がある。
【００２０】さらに、特に、６００℃以下の比較的低温
で形成される多結晶シリコン薄膜トランジスタにおいて
は、駆動能力や素子耐圧等の制約から素子サイズが大き
くなるために、前述の特性バラツキの影響がより大きく
現れることになる。
で形成される多結晶シリコン薄膜トランジスタにおいて
は、駆動能力や素子耐圧等の制約から素子サイズが大き
くなるために、前述の特性バラツキの影響がより大きく
現れることになる。
【００２１】したがって、多結晶シリコン薄膜トランジ
スタを用いて駆動回路を一体形成した液晶表示装置にお
いては、素子の特性バラツキが顕著には現れないよう
な、すなわち、高精度な書き込み電圧が要求されないよ
うな構成および駆動法を採用することが望ましい。
スタを用いて駆動回路を一体形成した液晶表示装置にお
いては、素子の特性バラツキが顕著には現れないよう
な、すなわち、高精度な書き込み電圧が要求されないよ
うな構成および駆動法を採用することが望ましい。
【００２２】本発明は、このような従来技術の課題を解
決すべくなされたものであり、多結晶シリコン薄膜トラ
ンジスタで構成された駆動回路一体型液晶表示装置にお
いて、素子特性のバラツキに対して寛容で、しかも、消
費電力を大幅に低減した液晶表示装置を提供することを
目的とする。
決すべくなされたものであり、多結晶シリコン薄膜トラ
ンジスタで構成された駆動回路一体型液晶表示装置にお
いて、素子特性のバラツキに対して寛容で、しかも、消
費電力を大幅に低減した液晶表示装置を提供することを
目的とする。
【００２３】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、一方向に配列された複数のデ
ータ信号線と、前記データ信号線に交差する方向に配列
された複数の走査信号線と、マトリクス状に設けられた
複数の画素からなるアクティブマトリクス型液晶表示装
置において、前記データ信号線に画像データを供給する
データ信号線駆動回路、および前記走査信号線に走査信
号を供給する走査信号線駆動回路が、前記画素とともに
同一の基板上に形成された多結晶シリコン薄膜トランジ
スタで構成され、前記各画素は複数の副画素からなり、
かつ前記各副画素は２値表示で駆動されるので、そのこ
とにより上記目的が達成される。
リクス型液晶表示装置は、一方向に配列された複数のデ
ータ信号線と、前記データ信号線に交差する方向に配列
された複数の走査信号線と、マトリクス状に設けられた
複数の画素からなるアクティブマトリクス型液晶表示装
置において、前記データ信号線に画像データを供給する
データ信号線駆動回路、および前記走査信号線に走査信
号を供給する走査信号線駆動回路が、前記画素とともに
同一の基板上に形成された多結晶シリコン薄膜トランジ
スタで構成され、前記各画素は複数の副画素からなり、
かつ前記各副画素は２値表示で駆動されるので、そのこ
とにより上記目的が達成される。
【００２４】また、前記アクティブマトリクス型液晶表
示装置において、前記各副画素に対応するデータ信号線
が前記データ信号線駆動回路に接続されるときのピッチ
の平均が、５０μｍ以下であるので、そのことにより上
記目的が達成される。
示装置において、前記各副画素に対応するデータ信号線
が前記データ信号線駆動回路に接続されるときのピッチ
の平均が、５０μｍ以下であるので、そのことにより上
記目的が達成される。
【００２５】また、前記アクティブマトリクス型液晶表
示装置において、前記データ信号線駆動回路が、走査回
路とラッチ回路とデータ信号出力回路とからなるので、
そのことにより上記目的が達成される。
示装置において、前記データ信号線駆動回路が、走査回
路とラッチ回路とデータ信号出力回路とからなるので、
そのことにより上記目的が達成される。
【００２６】また、前記アクティブマトリクス型液晶表
示装置において、表示のコントラスト比が１５対１以下
であり、かつ前記各副画素に印加される画像データの極
性は１フレーム毎に反転されるので、そのことにより上
記目的が達成される。
示装置において、表示のコントラスト比が１５対１以下
であり、かつ前記各副画素に印加される画像データの極
性は１フレーム毎に反転されるので、そのことにより上
記目的が達成される。
【００２７】また、前記アクティブマトリクス型液晶表
示装置において、前記各副画素の電極が、前記各副画素
を構成するスイッチ素子を覆うように形成され、照射光
を反射するので、そのことにより上記目的が達成され
る。
示装置において、前記各副画素の電極が、前記各副画素
を構成するスイッチ素子を覆うように形成され、照射光
を反射するので、そのことにより上記目的が達成され
る。
【００２８】また、前記アクティブマトリクス型液晶表
示装置において、前記各画素を構成する前記各副画素の
面積比が、それぞれ２であり、前記各画素は３個の前記
副画素から構成されており、赤、緑、青の各色に対応す
る３個の前記画素で１個の絵素を構成することにより、
カラー表示を行うので、そのことにより上記目的が達成
される。
示装置において、前記各画素を構成する前記各副画素の
面積比が、それぞれ２であり、前記各画素は３個の前記
副画素から構成されており、赤、緑、青の各色に対応す
る３個の前記画素で１個の絵素を構成することにより、
カラー表示を行うので、そのことにより上記目的が達成
される。
【００２９】また、前記アクティブマトリクス型液晶表
示装置において、前記各画素を構成する前記各副画素の
面積比が、それぞれ２であり、前記データ信号線駆動回
路が画素アレイの両側に分けて配置されており、かつ前
記各画素は６個の前記副画素から構成されており、赤、
緑、青の各色に対応する３個の前記画素で１個の絵素を
構成することにより、カラー表示を行うので、そのこと
により上記目的が達成される。
示装置において、前記各画素を構成する前記各副画素の
面積比が、それぞれ２であり、前記データ信号線駆動回
路が画素アレイの両側に分けて配置されており、かつ前
記各画素は６個の前記副画素から構成されており、赤、
緑、青の各色に対応する３個の前記画素で１個の絵素を
構成することにより、カラー表示を行うので、そのこと
により上記目的が達成される。
【００３０】また、前記アクティブマトリクス型液晶表
示装置において、前記画素の対向電極は、液晶素子の駆
動電圧と同一の振幅で交流駆動され、前記データ信号線
駆動回路は、論理回路から構成されているので、そのこ
とにより上記目的が達成される。
示装置において、前記画素の対向電極は、液晶素子の駆
動電圧と同一の振幅で交流駆動され、前記データ信号線
駆動回路は、論理回路から構成されているので、そのこ
とにより上記目的が達成される。
【００３１】また、前記アクティブマトリクス型液晶表
示装置において、液晶層に印加される電圧の極性反転周
期に同期して、前記データ信号線駆動回路に入力される
デジタル映像信号の極性が反転され、前記データ信号線
駆動回路を構成するデータ信号出力回路には、極性反転
周期に対応する信号は入力されないので、そのことによ
り上記目的が達成される。
示装置において、液晶層に印加される電圧の極性反転周
期に同期して、前記データ信号線駆動回路に入力される
デジタル映像信号の極性が反転され、前記データ信号線
駆動回路を構成するデータ信号出力回路には、極性反転
周期に対応する信号は入力されないので、そのことによ
り上記目的が達成される。
【００３２】また、前記アクティブマトリクス型液晶表
示装置において、前記データ信号線駆動回路における走
査回路およびラッチ回路の駆動電圧は、前記データ信号
線に出力されるデータ信号電圧よりも大きく、前記デー
タ信号線駆動回路におけるデータ信号出力回路は、前記
走査回路および前記ラッチ回路の駆動電圧よりも小さい
電圧で駆動されるインバータを備えているので、そのこ
とにより上記目的が達成される。
示装置において、前記データ信号線駆動回路における走
査回路およびラッチ回路の駆動電圧は、前記データ信号
線に出力されるデータ信号電圧よりも大きく、前記デー
タ信号線駆動回路におけるデータ信号出力回路は、前記
走査回路および前記ラッチ回路の駆動電圧よりも小さい
電圧で駆動されるインバータを備えているので、そのこ
とにより上記目的が達成される。
【００３３】また、前記アクティブマトリクス型液晶表
示装置において、前記走査信号線駆動回路はレベルシフ
タを有しており、前記データ信号線駆動回路の入力信号
レベルと、前記走査信号線駆動回路の入力信号レベル
は、相互に等しいので、そのことにより上記目的が達成
される。
示装置において、前記走査信号線駆動回路はレベルシフ
タを有しており、前記データ信号線駆動回路の入力信号
レベルと、前記走査信号線駆動回路の入力信号レベル
は、相互に等しいので、そのことにより上記目的が達成
される。
【００３４】また、前記アクティブマトリクス型液晶表
示装置において、前記データ信号線駆動回路は、画素ア
レイの両側に分けて配置されており、前記各データ信号
線駆動回路には、異なる副画素に対応するデジタル映像
信号が入力されるので、そのことにより上記目的が達成
される。
示装置において、前記データ信号線駆動回路は、画素ア
レイの両側に分けて配置されており、前記各データ信号
線駆動回路には、異なる副画素に対応するデジタル映像
信号が入力されるので、そのことにより上記目的が達成
される。
【００３５】また、前記アクティブマトリクス型液晶表
示装置において、フレーム変調法により、見かけ上の表
示階調を増加させているので、そのことにより上記目的
が達成される。
示装置において、フレーム変調法により、見かけ上の表
示階調を増加させているので、そのことにより上記目的
が達成される。
【００３６】また、前記アクティブマトリクス型液晶表
示装置において、ディザ法により、見かけ上の表示階調
を増加させているので、そのことにより上記目的が達成
される。
示装置において、ディザ法により、見かけ上の表示階調
を増加させているので、そのことにより上記目的が達成
される。
【００３７】また、前記アクティブマトリクス型液晶表
示装置において、前記多結晶シリコン薄膜トランジスタ
は、６００℃以下のプロセスでガラス基板上に形成され
るので、そのことにより上記目的が達成される。
示装置において、前記多結晶シリコン薄膜トランジスタ
は、６００℃以下のプロセスでガラス基板上に形成され
るので、そのことにより上記目的が達成される。
【００３８】以下、上記構成による作用を説明する。
【００３９】請求項１に記載のアクティブマトリクス型
液晶表示装置においては、多結晶シリコン薄膜トランジ
スタにより構成された駆動回路を一体形成した画像表示
装置において、２値表示に対応する映像信号を用いて表
示領域の面積により中間調表示を行う（面積階調表示
法）ので、以下に示すように、素子の特性バラツキやノ
イズ等に対する許容度アップ、システムの簡素化、低消
費電力化、データ信号線駆動回路の実装の実現、駆動回
路部のコスト削減、検査の容易化、低コスト化などに効
果がある。
液晶表示装置においては、多結晶シリコン薄膜トランジ
スタにより構成された駆動回路を一体形成した画像表示
装置において、２値表示に対応する映像信号を用いて表
示領域の面積により中間調表示を行う（面積階調表示
法）ので、以下に示すように、素子の特性バラツキやノ
イズ等に対する許容度アップ、システムの簡素化、低消
費電力化、データ信号線駆動回路の実装の実現、駆動回
路部のコスト削減、検査の容易化、低コスト化などに効
果がある。
【００４０】面積階調表示法では、各副画素電極には２
値表示に対応する映像信号が書き込まれるので、その印
加電圧付近で液晶の配向（すなわち、液晶の透過率や反
射率）がほとんど変化しないような電圧値を選ぶことに
より、印加電圧に多少の変動があっても、表示にその影
響が現れないようにすることができる。したがって、画
素トランジスタのリーク電流や、データ信号線駆動回路
における各出力ライン毎の出力電圧のバラツキ（出力ト
ランジスタの特性バラツキに起因する）等に対する許容
レベルが大きくなる。特に、多結晶シリコン薄膜トラン
ジスタでは、非晶質シリコン薄膜トランジスタに較べて
リーク電流が大きく、また、単結晶シリコントランジス
タに較べて閾値電圧等の特性バラツキが大きくなるの
で、この表示方法を多結晶シリコン薄膜上に形成した駆
動回路一体型表示装置に採用することにより、大幅な歩
留まり向上が期待される。もう少し具体的に述べると、
データ信号線駆動回路の出力バラツキに関しては、単結
晶シリコンによる駆動ＩＣでは５〜２０ｍＶ以下に抑え
られているので、如何なる駆動法においても問題は顕在
化していないが、多結晶シリコン薄膜トランジスタにお
いては、その閾値電圧のバラツキが場合によっては数百
ｍＶ以上に上ることもあり、中間電圧で階調表示する駆
動法（前述のアナログ方式やマルチプレクサ方式）では
表示縞や階調逆転などが生ずる恐れがあるので、本発明
のような２値表示で階調表示する駆動法のメリットが出
てくる。
値表示に対応する映像信号が書き込まれるので、その印
加電圧付近で液晶の配向（すなわち、液晶の透過率や反
射率）がほとんど変化しないような電圧値を選ぶことに
より、印加電圧に多少の変動があっても、表示にその影
響が現れないようにすることができる。したがって、画
素トランジスタのリーク電流や、データ信号線駆動回路
における各出力ライン毎の出力電圧のバラツキ（出力ト
ランジスタの特性バラツキに起因する）等に対する許容
レベルが大きくなる。特に、多結晶シリコン薄膜トラン
ジスタでは、非晶質シリコン薄膜トランジスタに較べて
リーク電流が大きく、また、単結晶シリコントランジス
タに較べて閾値電圧等の特性バラツキが大きくなるの
で、この表示方法を多結晶シリコン薄膜上に形成した駆
動回路一体型表示装置に採用することにより、大幅な歩
留まり向上が期待される。もう少し具体的に述べると、
データ信号線駆動回路の出力バラツキに関しては、単結
晶シリコンによる駆動ＩＣでは５〜２０ｍＶ以下に抑え
られているので、如何なる駆動法においても問題は顕在
化していないが、多結晶シリコン薄膜トランジスタにお
いては、その閾値電圧のバラツキが場合によっては数百
ｍＶ以上に上ることもあり、中間電圧で階調表示する駆
動法（前述のアナログ方式やマルチプレクサ方式）では
表示縞や階調逆転などが生ずる恐れがあるので、本発明
のような２値表示で階調表示する駆動法のメリットが出
てくる。
【００４１】また、２値表示に対応する映像信号を書き
込むため、印加電圧に多少の変動があっても表示にその
影響が現れないという理由から、面積階調表示法は以下
のような擾乱に対しても有効である。例えば、各信号線
における映像信号の減衰やなまり、信号線間や信号線と
画素電極間のクロストーク、液晶セル厚のバラツキ、温
度などの周囲環境の変化に伴うトランジスタ特性や液晶
特性の変化、トランジスタ特性や液晶特性の経時変化な
どである。
込むため、印加電圧に多少の変動があっても表示にその
影響が現れないという理由から、面積階調表示法は以下
のような擾乱に対しても有効である。例えば、各信号線
における映像信号の減衰やなまり、信号線間や信号線と
画素電極間のクロストーク、液晶セル厚のバラツキ、温
度などの周囲環境の変化に伴うトランジスタ特性や液晶
特性の変化、トランジスタ特性や液晶特性の経時変化な
どである。
【００４２】また、面積階調表示法では、２値表示に対
応する映像信号を用いるので、前述の点順次駆動法やマ
ルチプレクサ駆動法のように中間電圧を供給する必要が
なく、したがって、消費電力の大きいＤＡコンバータや
アンプ、階調電圧生成回路が不要となり、外部電源回路
の構成が単純になるとともに、その消費電力も小さくな
るという効果がある。特に、近年、普及が著しい携帯情
報端末などでは、内部の情報処理はデジタル信号で行っ
ているので、表示装置への出力もデジタル信号である。
本方式では、映像入力はデジタル信号であるので、アナ
ログ方式では必要となるＤＡ変換が不要となり、システ
ムのコストと消費電力の低減効果が大きい。
応する映像信号を用いるので、前述の点順次駆動法やマ
ルチプレクサ駆動法のように中間電圧を供給する必要が
なく、したがって、消費電力の大きいＤＡコンバータや
アンプ、階調電圧生成回路が不要となり、外部電源回路
の構成が単純になるとともに、その消費電力も小さくな
るという効果がある。特に、近年、普及が著しい携帯情
報端末などでは、内部の情報処理はデジタル信号で行っ
ているので、表示装置への出力もデジタル信号である。
本方式では、映像入力はデジタル信号であるので、アナ
ログ方式では必要となるＤＡ変換が不要となり、システ
ムのコストと消費電力の低減効果が大きい。
【００４３】さらに、面積階調表示法では、駆動回路を
一体化することにより、これ以外の点でも消費電力に関
してメリットがある。以下にその理由を述べる。従来の
点順次方式のアナログ型画像表示装置においては、一定
の時間内に充分な精度で映像信号をデータ信号線に書き
込むには、トータルのインピーダンス（主に、外部の映
像信号出力回路の出力インピーダンスと、駆動回路出力
部の抵抗）をある値以下に抑えておく必要がある。多結
晶シリコン薄膜トランジスタでは、その駆動力は、単結
晶シリコントランジスタに較べてかなり劣っている（同
一チャネル幅当たりの相互コンダクタンスで２桁以上）
ため、多結晶シリコン薄膜トランジスタを用いて駆動回
路を一体化した場合、その書き込み能力は、大きなサイ
ズの薄膜トランジスタを用いた場合でも、駆動ＩＣに較
べてかなり小さくなる（駆動回路出力部の抵抗が高くな
る）。したがって、それに見合う分だけ、外部の映像信
号出力回路の出力インピーダンスを下げる必要がある
が、それにより、映像信号出力回路での定常電流が増加
し消費電力の増大を招く。すなわち、現在、駆動回路一
体型表示装置として唯一実用化されている点順次方式の
アナログ型画像表示装置においては、駆動回路を一体化
すると、外部回路での消費電力が増加する可能性が大き
い。これに対して、面積階調表示法では、後述のように
充分な書き込み時間が確保されているので、駆動回路を
一体化したときにも、外部回路の出力インピーダンスを
小さくする必要はない。むしろ、駆動回路と画素アレイ
とを近接して一体化できるので、その部分での寄生容量
が減少し消費電力の低減が図られる。
一体化することにより、これ以外の点でも消費電力に関
してメリットがある。以下にその理由を述べる。従来の
点順次方式のアナログ型画像表示装置においては、一定
の時間内に充分な精度で映像信号をデータ信号線に書き
込むには、トータルのインピーダンス（主に、外部の映
像信号出力回路の出力インピーダンスと、駆動回路出力
部の抵抗）をある値以下に抑えておく必要がある。多結
晶シリコン薄膜トランジスタでは、その駆動力は、単結
晶シリコントランジスタに較べてかなり劣っている（同
一チャネル幅当たりの相互コンダクタンスで２桁以上）
ため、多結晶シリコン薄膜トランジスタを用いて駆動回
路を一体化した場合、その書き込み能力は、大きなサイ
ズの薄膜トランジスタを用いた場合でも、駆動ＩＣに較
べてかなり小さくなる（駆動回路出力部の抵抗が高くな
る）。したがって、それに見合う分だけ、外部の映像信
号出力回路の出力インピーダンスを下げる必要がある
が、それにより、映像信号出力回路での定常電流が増加
し消費電力の増大を招く。すなわち、現在、駆動回路一
体型表示装置として唯一実用化されている点順次方式の
アナログ型画像表示装置においては、駆動回路を一体化
すると、外部回路での消費電力が増加する可能性が大き
い。これに対して、面積階調表示法では、後述のように
充分な書き込み時間が確保されているので、駆動回路を
一体化したときにも、外部回路の出力インピーダンスを
小さくする必要はない。むしろ、駆動回路と画素アレイ
とを近接して一体化できるので、その部分での寄生容量
が減少し消費電力の低減が図られる。
【００４４】また、画素を複数の副画素に分割する構成
を、非晶質シリコン薄膜トランジスタからなる画素アレ
イと駆動ＩＣとの組み合わせに適用しようとすると、実
装が不可能になる場合があるが、多結晶シリコン薄膜ト
ランジスタを用いた駆動回路一体型の画像表示装置では
そのような問題は回避される。すなわち、この表示法に
おいては、分割された副画素の各々が別々の画素として
視覚的に認識されないような大きさにする必要がある
が、１画素の大きさを現在主流のパネル（１２．１型Ｓ
ＶＧＡパネルで、ＲＧＢ各画素からなる１絵素は約３０
０μｍ角）と同レベルとすると、１画素を２個の副画素
に分割した場合でも、各副画素に対応するデータ信号線
の配置ピッチは約５０μｍとなる（データ信号線駆動回
路を画素アレイの片側にのみ配置した場合）。同様に、
１画素を３個の副画素に分割した場合には約３３μｍと
なる。一方、現在の実装技術で実現可能な最小の配線ピ
ッチは、５０〜７０μｍであるので、これ以上の精細度
／画面サイズの比をもつ表示装置は、画素アレイと一体
形成した駆動回路でのみ可能となる。
を、非晶質シリコン薄膜トランジスタからなる画素アレ
イと駆動ＩＣとの組み合わせに適用しようとすると、実
装が不可能になる場合があるが、多結晶シリコン薄膜ト
ランジスタを用いた駆動回路一体型の画像表示装置では
そのような問題は回避される。すなわち、この表示法に
おいては、分割された副画素の各々が別々の画素として
視覚的に認識されないような大きさにする必要がある
が、１画素の大きさを現在主流のパネル（１２．１型Ｓ
ＶＧＡパネルで、ＲＧＢ各画素からなる１絵素は約３０
０μｍ角）と同レベルとすると、１画素を２個の副画素
に分割した場合でも、各副画素に対応するデータ信号線
の配置ピッチは約５０μｍとなる（データ信号線駆動回
路を画素アレイの片側にのみ配置した場合）。同様に、
１画素を３個の副画素に分割した場合には約３３μｍと
なる。一方、現在の実装技術で実現可能な最小の配線ピ
ッチは、５０〜７０μｍであるので、これ以上の精細度
／画面サイズの比をもつ表示装置は、画素アレイと一体
形成した駆動回路でのみ可能となる。
【００４５】次に、画素アレイと駆動回路との合計コス
トについて考える。面積階調表示法を、従来の非晶質シ
リコン薄膜トランジスタによる画素アレイと駆動ＩＣで
実現しようとすると、駆動ＩＣコスト及び実装コストの
大幅な増大を招くため、コスト競争力が損なわれる。何
故なら、一般にＩＣのコストはそのチップ面積に比例す
るが、液晶駆動用ＩＣは回路規模に比べて出力端子が多
いため、そのチップ面積は端子数（より正確には、パッ
ドの配置）で決まる傾向にある。面積階調表示法では、
従来の駆動法（アナログ方式やマルチプレクサ方式）に
較べてデータ信号出力パッドの数が増加する（３ビット
の場合で３倍）ので、それに応じてチップ面積も増加し
コストが上昇する。また、実装に関しても、接続端子数
の増加（３ビットの場合で３倍）に伴ってそのコストが
上昇する。これに対し、駆動回路一体型表示装置では、
駆動回路部のコストは、出力線数ではなく、回路の占有
面積に依存するので、面積階調表示法を採用することに
よるコストアップはない（むしろ、後述のように、駆動
回路が簡素化されるので、他の駆動法に較べて占有面積
が小さくなり、コストが低減される）。したがって、駆
動部のコスト上昇を招かずに面積階調表示法を実現する
ためには、駆動回路を一体化することが非常に有効とな
る。言い換えると、駆動回路を一体化することによるコ
スト削減効果は、面積階調表示法の場合には、他の駆動
方法に較べてビット数倍（入力デジタル信号が３ビット
の場合には３倍）ほど大きくなる。これは、面積階調表
示法と駆動回路一体化技術を組み合わせることにより、
特徴的に現れる効果である。
トについて考える。面積階調表示法を、従来の非晶質シ
リコン薄膜トランジスタによる画素アレイと駆動ＩＣで
実現しようとすると、駆動ＩＣコスト及び実装コストの
大幅な増大を招くため、コスト競争力が損なわれる。何
故なら、一般にＩＣのコストはそのチップ面積に比例す
るが、液晶駆動用ＩＣは回路規模に比べて出力端子が多
いため、そのチップ面積は端子数（より正確には、パッ
ドの配置）で決まる傾向にある。面積階調表示法では、
従来の駆動法（アナログ方式やマルチプレクサ方式）に
較べてデータ信号出力パッドの数が増加する（３ビット
の場合で３倍）ので、それに応じてチップ面積も増加し
コストが上昇する。また、実装に関しても、接続端子数
の増加（３ビットの場合で３倍）に伴ってそのコストが
上昇する。これに対し、駆動回路一体型表示装置では、
駆動回路部のコストは、出力線数ではなく、回路の占有
面積に依存するので、面積階調表示法を採用することに
よるコストアップはない（むしろ、後述のように、駆動
回路が簡素化されるので、他の駆動法に較べて占有面積
が小さくなり、コストが低減される）。したがって、駆
動部のコスト上昇を招かずに面積階調表示法を実現する
ためには、駆動回路を一体化することが非常に有効とな
る。言い換えると、駆動回路を一体化することによるコ
スト削減効果は、面積階調表示法の場合には、他の駆動
方法に較べてビット数倍（入力デジタル信号が３ビット
の場合には３倍）ほど大きくなる。これは、面積階調表
示法と駆動回路一体化技術を組み合わせることにより、
特徴的に現れる効果である。
【００４６】また、画素アレイおよび駆動回路の検査
が、非常に高速で、しかも、信頼性の高いものになると
いうメリットもある。駆動回路を内蔵した液晶表示装置
は、外部より駆動回路に検査用の信号を入力し、各信号
線の電位等をモニターすることにより、画素アレイおよ
び駆動回路の動作チェックが容易にできるものである
が、特に、面積階調表示法では、映像信号が２値表示に
対応するため、信号電圧の僅かな変化を検出する必要が
ないことによる。すなわち、従来のように、アナログ電
圧により中間調表示を行う場合には、映像信号の僅かな
変化（リーク電流やクロストーク、波形なまり等によ
る）が表示に影響を与えるので、微少な信号電圧差をも
検出する必要があり、また、検出できない場合には、そ
の検査の信頼性が低下することになっていたが、面積階
調表示法では、信号検出の精度はある程度低くてもよい
（完全にデジタルではない）ため、ほとんどの不具合を
検出することができるとともに、その検出も高速に行う
ことができる。
が、非常に高速で、しかも、信頼性の高いものになると
いうメリットもある。駆動回路を内蔵した液晶表示装置
は、外部より駆動回路に検査用の信号を入力し、各信号
線の電位等をモニターすることにより、画素アレイおよ
び駆動回路の動作チェックが容易にできるものである
が、特に、面積階調表示法では、映像信号が２値表示に
対応するため、信号電圧の僅かな変化を検出する必要が
ないことによる。すなわち、従来のように、アナログ電
圧により中間調表示を行う場合には、映像信号の僅かな
変化（リーク電流やクロストーク、波形なまり等によ
る）が表示に影響を与えるので、微少な信号電圧差をも
検出する必要があり、また、検出できない場合には、そ
の検査の信頼性が低下することになっていたが、面積階
調表示法では、信号検出の精度はある程度低くてもよい
（完全にデジタルではない）ため、ほとんどの不具合を
検出することができるとともに、その検出も高速に行う
ことができる。
【００４７】請求項２に記載のアクティブマトリクス型
液晶表示装置においては、データ信号線がデータ信号線
駆動回路に接続されるときの平均ピッチが、５０μｍ以
下としているので、前述のように、現在の実装技術では
不可能な精細度／画面サイズ比の画像表示装置を実現す
ることができる。面積階調表示法において、１画素を複
数（ｎ個）の副画素に分割する場合には、各副画素に対
してデータ信号線が必要となるため、同一の解像度を得
ようとすると、データ信号線の配置ピッチは従来の画素
構成の１／ｎになる。一方、駆動回路ＩＣを外付けにす
る従来の液晶表示装置においては、データ信号線と駆動
回路を電気的に接続する必要があり、通常、これにはテ
ープキャリアパッケージ（ＴＣＰ）が用いられるが、そ
の実装可能なピッチの下限は５０〜７０μｍであるた
め、副画素の平均ピッチがこれより小さい場合には、実
装が困難になる。したがって、データ信号線の平均の配
置ピッチが５０μｍ以下である場合には、駆動回路を画
素アレイと同一基板上に構成することが非常に有効であ
る。
液晶表示装置においては、データ信号線がデータ信号線
駆動回路に接続されるときの平均ピッチが、５０μｍ以
下としているので、前述のように、現在の実装技術では
不可能な精細度／画面サイズ比の画像表示装置を実現す
ることができる。面積階調表示法において、１画素を複
数（ｎ個）の副画素に分割する場合には、各副画素に対
してデータ信号線が必要となるため、同一の解像度を得
ようとすると、データ信号線の配置ピッチは従来の画素
構成の１／ｎになる。一方、駆動回路ＩＣを外付けにす
る従来の液晶表示装置においては、データ信号線と駆動
回路を電気的に接続する必要があり、通常、これにはテ
ープキャリアパッケージ（ＴＣＰ）が用いられるが、そ
の実装可能なピッチの下限は５０〜７０μｍであるた
め、副画素の平均ピッチがこれより小さい場合には、実
装が困難になる。したがって、データ信号線の平均の配
置ピッチが５０μｍ以下である場合には、駆動回路を画
素アレイと同一基板上に構成することが非常に有効であ
る。
【００４８】請求項３に記載のアクティブマトリクス型
液晶表示装置においては、データ信号線駆動回路を走査
回路（シフトレジスタ回路）とラッチ回路とデータ信号
出力回路とから構成しているので、回路規模およびその
占有面積が小さくなり、コストの低減、狭額縁化、低消
費電力化を図ることができる。また、駆動回路を構成す
るトランジスタのサイズを小さくすることができるの
で、信頼性の向上も図ることができる。
液晶表示装置においては、データ信号線駆動回路を走査
回路（シフトレジスタ回路）とラッチ回路とデータ信号
出力回路とから構成しているので、回路規模およびその
占有面積が小さくなり、コストの低減、狭額縁化、低消
費電力化を図ることができる。また、駆動回路を構成す
るトランジスタのサイズを小さくすることができるの
で、信頼性の向上も図ることができる。
【００４９】従来のマルチプレクサ方式のデジタル型駆
動方式では、中間電圧を高精度に書き込むために、ほぼ
１水平走査期間分の書き込み時間を必要としていたが、
面積階調表示法では、２値表示に対応する電圧を書き込
めばよく、また、前述のように多少のバラツキ（変動や
書き込み不足等）は許容されるので、水平帰線期間で十
分である。したがって、マルチプレクサ方式では必要で
あった１水平走査期間分の信号を一括転送する転送回路
は不要となる。
動方式では、中間電圧を高精度に書き込むために、ほぼ
１水平走査期間分の書き込み時間を必要としていたが、
面積階調表示法では、２値表示に対応する電圧を書き込
めばよく、また、前述のように多少のバラツキ（変動や
書き込み不足等）は許容されるので、水平帰線期間で十
分である。したがって、マルチプレクサ方式では必要で
あった１水平走査期間分の信号を一括転送する転送回路
は不要となる。
【００５０】一方、データ信号線の容量は数ｐＦ以上あ
るので、これをシフトレジスタ回路の出力パルス幅の期
間でこれを充電することは困難である。したがって、入
力容量の小さいラッチ回路を備えて、少なくとも水平帰
線期間の終わりまで（実際には、次の水平走査期間の映
像信号が入力されるまで）デジタル映像信号を保持する
ことが有効である。
るので、これをシフトレジスタ回路の出力パルス幅の期
間でこれを充電することは困難である。したがって、入
力容量の小さいラッチ回路を備えて、少なくとも水平帰
線期間の終わりまで（実際には、次の水平走査期間の映
像信号が入力されるまで）デジタル映像信号を保持する
ことが有効である。
【００５１】このような構成とすることにより、データ
信号線駆動回路を構成する各薄膜トランジスタは最小寸
法（最小チャネル幅）としても、面積階調表示法には充
分な書き込み性能をもつ。これに対して、点順次方式の
アナログ型画像表示装置においては、シフトレジスタ回
路の出力パルス幅の期間でデータ信号線を充電する必要
があるので、出力部のサンプリング回路（アナログスイ
ッチ）は非常に大きなサイズ（チャネル幅）のものが必
要になる。また、マルチプレクサ方式のデジタル型画像
表示装置においても、回路構成が複雑（複数のデコーダ
回路やアナログスイッチが必要）であるため、その占有
面積はかなり大きなものとなる。以上のように、面積階
調表示法では、データ信号線駆動回路を、比較的簡単な
回路構成で、しかも、最小サイズのトランジスタにより
構成することができるので、その占有面積を小さくする
ことができる。その結果、製造コストが削減されるとと
もに、データ信号線駆動回路側の狭額縁化、駆動回路部
の負荷容量が削減されることによる低消費電力化が期待
できる。
信号線駆動回路を構成する各薄膜トランジスタは最小寸
法（最小チャネル幅）としても、面積階調表示法には充
分な書き込み性能をもつ。これに対して、点順次方式の
アナログ型画像表示装置においては、シフトレジスタ回
路の出力パルス幅の期間でデータ信号線を充電する必要
があるので、出力部のサンプリング回路（アナログスイ
ッチ）は非常に大きなサイズ（チャネル幅）のものが必
要になる。また、マルチプレクサ方式のデジタル型画像
表示装置においても、回路構成が複雑（複数のデコーダ
回路やアナログスイッチが必要）であるため、その占有
面積はかなり大きなものとなる。以上のように、面積階
調表示法では、データ信号線駆動回路を、比較的簡単な
回路構成で、しかも、最小サイズのトランジスタにより
構成することができるので、その占有面積を小さくする
ことができる。その結果、製造コストが削減されるとと
もに、データ信号線駆動回路側の狭額縁化、駆動回路部
の負荷容量が削減されることによる低消費電力化が期待
できる。
【００５２】さらに、面積階調表示法のデータ信号線駆
動回路では、サイズの大きなトランジスタを必要としな
いため、駆動回路の信頼性も向上する。薄膜トランジス
タは、その周囲が絶縁物で囲まれているため、単結晶基
板上のトランジスタに較べて、発生した熱が蓄積されや
すく、それによる熱破壊が懸念される。発生する熱量
は、トランジスタに流れる電流に比例するので、最小サ
イズのトランジスタのみで構成される面積階調表示法で
は、熱による劣化や破壊の確率が小さくなり、信頼性が
向上する。
動回路では、サイズの大きなトランジスタを必要としな
いため、駆動回路の信頼性も向上する。薄膜トランジス
タは、その周囲が絶縁物で囲まれているため、単結晶基
板上のトランジスタに較べて、発生した熱が蓄積されや
すく、それによる熱破壊が懸念される。発生する熱量
は、トランジスタに流れる電流に比例するので、最小サ
イズのトランジスタのみで構成される面積階調表示法で
は、熱による劣化や破壊の確率が小さくなり、信頼性が
向上する。
【００５３】請求項４に記載のアクティブマトリクス型
液晶表示装置においては、表示のコントラスト比が１５
対１以下と小さいので、フリッカー（画面のちらつき）
が目立たなくなり、表示品位を損なうことなく、消費電
力低減に効果のあるフレーム反転駆動法を用いることが
できる。
液晶表示装置においては、表示のコントラスト比が１５
対１以下と小さいので、フリッカー（画面のちらつき）
が目立たなくなり、表示品位を損なうことなく、消費電
力低減に効果のあるフレーム反転駆動法を用いることが
できる。
【００５４】通常、ネマティック液晶のように外部電界
により分極が生ずる材料を用いた液晶表示装置において
は、信頼性を確保するために交流駆動を行い、その周期
は、映像のフリッカーを抑えるために、１水平走査期間
（ＶＧＡパネルでは、約３２マイクロ秒）または１ドッ
ト期間（ＶＧＡパネルでは、約４０ナノ秒）とすること
が多い。一方、この交流駆動の周期を１フレーム期間
（ＶＧＡパネルでは、約１６．７ミリ秒）とすること
で、消費電力を低減する効果が期待できる。
により分極が生ずる材料を用いた液晶表示装置において
は、信頼性を確保するために交流駆動を行い、その周期
は、映像のフリッカーを抑えるために、１水平走査期間
（ＶＧＡパネルでは、約３２マイクロ秒）または１ドッ
ト期間（ＶＧＡパネルでは、約４０ナノ秒）とすること
が多い。一方、この交流駆動の周期を１フレーム期間
（ＶＧＡパネルでは、約１６．７ミリ秒）とすること
で、消費電力を低減する効果が期待できる。
【００５５】また、コントラスト比が小さい場合には、
識別できる階調数も少なくなるので、面積階調表示法で
表示階調を多くしにくいという問題（一定の領域に、階
調数に対応する個数の副画素およびデータ信号線駆動回
路を配置する必要がある）が顕在化しない。例えば、現
在、ノートブック型パソコン向けに広く普及している透
過型液晶表示装置では、コントラスト比が２００：１程
度であり、識別可能な階調数は１２８〜２５６階調であ
る。これより類推すると、コントラスト比が１５：１の
液晶表示装置では、識別可能な階調数は９〜１９階調に
とどまると予想される。したがって、画素の分割を３個
にとどめても（８階調に相当）、それが原因となる表示
品位の低下は大きな問題とはならないと予想される。
識別できる階調数も少なくなるので、面積階調表示法で
表示階調を多くしにくいという問題（一定の領域に、階
調数に対応する個数の副画素およびデータ信号線駆動回
路を配置する必要がある）が顕在化しない。例えば、現
在、ノートブック型パソコン向けに広く普及している透
過型液晶表示装置では、コントラスト比が２００：１程
度であり、識別可能な階調数は１２８〜２５６階調であ
る。これより類推すると、コントラスト比が１５：１の
液晶表示装置では、識別可能な階調数は９〜１９階調に
とどまると予想される。したがって、画素の分割を３個
にとどめても（８階調に相当）、それが原因となる表示
品位の低下は大きな問題とはならないと予想される。
【００５６】請求項５に記載のアクティブマトリクス型
液晶表示装置においては、反射電極が、各副画素のスイ
ッチ素子を覆うように形成されているので、開口率を大
幅に引き上げることができ、明るく、しかも、コントラ
スト比の大きな反射型液晶表示装置を実現することがで
きる。面積階調表示法においては、１画素を複数の副画
素に分割しているので、１副画素に占めるスイッチ素子
の面積の割合が特に大きくなる。透過型の液晶表示装置
ではスイッチ素子の領域は遮光されるので、開口率が大
幅に低下する可能性があるが、反射型の液晶表示装置に
おいては、反射電極をスイッチ素子の上方に形成するこ
とにより、開口率をほとんど低下しないようにすること
ができる。
液晶表示装置においては、反射電極が、各副画素のスイ
ッチ素子を覆うように形成されているので、開口率を大
幅に引き上げることができ、明るく、しかも、コントラ
スト比の大きな反射型液晶表示装置を実現することがで
きる。面積階調表示法においては、１画素を複数の副画
素に分割しているので、１副画素に占めるスイッチ素子
の面積の割合が特に大きくなる。透過型の液晶表示装置
ではスイッチ素子の領域は遮光されるので、開口率が大
幅に低下する可能性があるが、反射型の液晶表示装置に
おいては、反射電極をスイッチ素子の上方に形成するこ
とにより、開口率をほとんど低下しないようにすること
ができる。
【００５７】また、反射型の液晶表示装置が直視用であ
る場合には、一般に、コントラスト比が小さい（前述の
ように、１５：１以下になる場合が多い）ため、前記請
求項４での効果がそのまま当てはまる。
る場合には、一般に、コントラスト比が小さい（前述の
ように、１５：１以下になる場合が多い）ため、前記請
求項４での効果がそのまま当てはまる。
【００５８】請求項６に記載のアクティブマトリクス型
液晶表示装置においては、画素を構成する各副画素の面
積比がそれぞれ２（画素を構成する各副画素の面積が、
１：２：４：・・・：２n-1）であるので、最小の副画
素数で２n階調の内のいずれの階調をも表示することが
できる。また、この場合には、各副画素を駆動する信号
は、入力されるデジタル映像信号にそのまま対応するの
で、データ信号線駆動回路内で演算処理をする必要がな
く、回路構成が極めて単純になる。
液晶表示装置においては、画素を構成する各副画素の面
積比がそれぞれ２（画素を構成する各副画素の面積が、
１：２：４：・・・：２n-1）であるので、最小の副画
素数で２n階調の内のいずれの階調をも表示することが
できる。また、この場合には、各副画素を駆動する信号
は、入力されるデジタル映像信号にそのまま対応するの
で、データ信号線駆動回路内で演算処理をする必要がな
く、回路構成が極めて単純になる。
【００５９】また、各画素を３個の副画素から構成する
ことにより、５１２色の表示能力を持つので、携帯機器
に適した２５６〜５１２色の表示が可能となる。携帯機
器では、回路規模を小さくするために、画像データのデ
ータ量を小さくしたいという要求が強く、そのため、表
示色数は２５６〜５１２色とすることが多い。特に、低
消費電力化のためには、演算処理部のバンド幅を１バイ
ト（８ビット）にする場合も多く、その時には表示色数
も２５６色（＝８ビット）となる。
ことにより、５１２色の表示能力を持つので、携帯機器
に適した２５６〜５１２色の表示が可能となる。携帯機
器では、回路規模を小さくするために、画像データのデ
ータ量を小さくしたいという要求が強く、そのため、表
示色数は２５６〜５１２色とすることが多い。特に、低
消費電力化のためには、演算処理部のバンド幅を１バイ
ト（８ビット）にする場合も多く、その時には表示色数
も２５６色（＝８ビット）となる。
【００６０】さらに、前述のように、コントラストの低
い表示装置の場合には、識別できる階調は制限されるの
で、それ以上の表示能力を持たせることは無意味であ
る。したがって、そのような場合には、８階調（３ビッ
ト）の表示でも充分である。
い表示装置の場合には、識別できる階調は制限されるの
で、それ以上の表示能力を持たせることは無意味であ
る。したがって、そのような場合には、８階調（３ビッ
ト）の表示でも充分である。
【００６１】各画素を複数の副画素に分割すれば、より
多階調の表示が可能となるが、より多くのデータ信号線
駆動回路やデータ信号線、画素スイッチが必要となるの
で、これを同一面積に配置することが困難になる。前述
のように、良好な表示性能を得るためには、画素を極端
に大きくすることができないため、各画素を３個程度の
副画素に分割することが現実的である。
多階調の表示が可能となるが、より多くのデータ信号線
駆動回路やデータ信号線、画素スイッチが必要となるの
で、これを同一面積に配置することが困難になる。前述
のように、良好な表示性能を得るためには、画素を極端
に大きくすることができないため、各画素を３個程度の
副画素に分割することが現実的である。
【００６２】また、赤、緑、青の各色に対応する３個の
前記画素で１個の絵素を構成しているので、明るいカラ
ー表示が可能となる。面積階調表示法による反射型液晶
表示装置では、前述のように、各副画素毎にスイッチ素
子を設ける必要があるため、開口率を上げるためには、
スイッチ素子の領域をも表示領域として利用することが
望ましい。したがって、各原色に対応する複数の透過型
パネルを積層してカラー表示を行う方式ではなく、各原
色に対応した３個の画素で１絵素を構成し、対応する領
域にカラーフィルターを配置する方式の方が有利にな
る。
前記画素で１個の絵素を構成しているので、明るいカラ
ー表示が可能となる。面積階調表示法による反射型液晶
表示装置では、前述のように、各副画素毎にスイッチ素
子を設ける必要があるため、開口率を上げるためには、
スイッチ素子の領域をも表示領域として利用することが
望ましい。したがって、各原色に対応する複数の透過型
パネルを積層してカラー表示を行う方式ではなく、各原
色に対応した３個の画素で１絵素を構成し、対応する領
域にカラーフィルターを配置する方式の方が有利にな
る。
【００６３】請求項７に記載のアクティブマトリクス型
液晶表示装置においても、前述の請求項６に対するもの
と同様の作用が期待される。したがって、以下では、異
なる部分についてのみ述べる。
液晶表示装置においても、前述の請求項６に対するもの
と同様の作用が期待される。したがって、以下では、異
なる部分についてのみ述べる。
【００６４】ここでは、各画素を６個の副画素から構成
することにより、２６２１４４色の表示能力を持たせて
いる。データ信号線駆動回路を画素アレイの両側に分け
て配置しているため、データ信号線駆動回路の配置ピッ
チが広くなり、片側にのみ配置する場合の２倍の副画素
まで配置が可能になる。
することにより、２６２１４４色の表示能力を持たせて
いる。データ信号線駆動回路を画素アレイの両側に分け
て配置しているため、データ信号線駆動回路の配置ピッ
チが広くなり、片側にのみ配置する場合の２倍の副画素
まで配置が可能になる。
【００６５】現在、表示装置に関してもマルチメディア
対応が要求されつつあり、ＴＶ画像のような自然画を表
示するためには、２６万色程度の表示色数が必要である
ことから、このような用途に対して、本構成は非常に有
効である。
対応が要求されつつあり、ＴＶ画像のような自然画を表
示するためには、２６万色程度の表示色数が必要である
ことから、このような用途に対して、本構成は非常に有
効である。
【００６６】また、プロジェクション用の反射型液晶表
示装置においては、コントラスト比を十分に大きくする
ことが要求されるので、２６万色以上の表示が不可欠で
ある。したがって、この用途に対しても、本構成は非常
に有効である。
示装置においては、コントラスト比を十分に大きくする
ことが要求されるので、２６万色以上の表示が不可欠で
ある。したがって、この用途に対しても、本構成は非常
に有効である。
【００６７】もちろん、画素の分割数は、前記例（請求
項６および７）以外であってもよく、例えば、４０９６
色の表示が要求されるシステムであれば、各画素を４個
の副画素に分割することで対応できる。また、システム
内部の映像データが２バイト（１６ビット）である場合
には、６５５３６色（＝１６ビット）表示が要求される
（ＲＧＢ各色は５ビットないし６ビット表示）。そのよ
うな場合に、データ信号線駆動回路を、画素アレイの片
側にのみ配置するか、両側に分割して配置するかは、画
素ピッチとレイアウトルールから決められる。
項６および７）以外であってもよく、例えば、４０９６
色の表示が要求されるシステムであれば、各画素を４個
の副画素に分割することで対応できる。また、システム
内部の映像データが２バイト（１６ビット）である場合
には、６５５３６色（＝１６ビット）表示が要求される
（ＲＧＢ各色は５ビットないし６ビット表示）。そのよ
うな場合に、データ信号線駆動回路を、画素アレイの片
側にのみ配置するか、両側に分割して配置するかは、画
素ピッチとレイアウトルールから決められる。
【００６８】請求項８に記載のアクティブマトリクス型
液晶表示装置においては、画素の対向電極は、液晶素子
の駆動電圧と同一振幅で交流駆動されるので、より低消
費電力化が図ることができる。
液晶表示装置においては、画素の対向電極は、液晶素子
の駆動電圧と同一振幅で交流駆動されるので、より低消
費電力化が図ることができる。
【００６９】一般に回路の消費電力は、駆動電圧の二乗
および駆動周波数に比例する。液晶表示装置に関して言
えば、データ信号線駆動回路の動作周波数は、走査信号
線駆動回路の動作周波数より数百倍速いので、液晶表示
装置の消費電力の大部分はデータ信号線駆動回路の寄与
となる。したがって、このデータ信号線駆動回路の駆動
電圧を小さくすることができれば、消費電力は大幅に低
減される。
および駆動周波数に比例する。液晶表示装置に関して言
えば、データ信号線駆動回路の動作周波数は、走査信号
線駆動回路の動作周波数より数百倍速いので、液晶表示
装置の消費電力の大部分はデータ信号線駆動回路の寄与
となる。したがって、このデータ信号線駆動回路の駆動
電圧を小さくすることができれば、消費電力は大幅に低
減される。
【００７０】画素の対向電極を、液晶素子の駆動電圧と
同一振幅、逆位相で交流駆動することにより、データ信
号線に書き込まれる映像データの振幅を小さくすること
ができるので、映像データを出力するための回路の駆動
電圧も小さくすることができ、その結果、より低消費電
力化が図ることができる。
同一振幅、逆位相で交流駆動することにより、データ信
号線に書き込まれる映像データの振幅を小さくすること
ができるので、映像データを出力するための回路の駆動
電圧も小さくすることができ、その結果、より低消費電
力化が図ることができる。
【００７１】また、対向電極の電位との関係において、
正極性の映像データと負極性の映像データはともに、２
つの電位レベルのいずれかになるため、外部から供給さ
れる映像データ用の電源は高レベルと低レベルのみとな
る（対向電極を一定電圧にした場合や、液晶素子の駆動
電圧と異なる振幅で交流駆動した場合には、３値または
４値の電源を必要とする）。したがって、外部電源回路
の構成が簡単になるとともに、それによる消費電力を大
幅に低減させることができる。
正極性の映像データと負極性の映像データはともに、２
つの電位レベルのいずれかになるため、外部から供給さ
れる映像データ用の電源は高レベルと低レベルのみとな
る（対向電極を一定電圧にした場合や、液晶素子の駆動
電圧と異なる振幅で交流駆動した場合には、３値または
４値の電源を必要とする）。したがって、外部電源回路
の構成が簡単になるとともに、それによる消費電力を大
幅に低減させることができる。
【００７２】また、面積階調表示法においては、入力さ
れる映像データはデジタル信号であるので、クロック信
号等の他の信号も含めて全てデジタル入力である。した
がって、前述のように、データ信号線への映像出力が２
値である場合には、データ信号線駆動回路を論理回路
（デジタル回路）のみで構成することが可能となる。も
ちろん、必要に応じて、信号の電圧レベルを変化させる
レベルシフト回路を挿入することも可能である。
れる映像データはデジタル信号であるので、クロック信
号等の他の信号も含めて全てデジタル入力である。した
がって、前述のように、データ信号線への映像出力が２
値である場合には、データ信号線駆動回路を論理回路
（デジタル回路）のみで構成することが可能となる。も
ちろん、必要に応じて、信号の電圧レベルを変化させる
レベルシフト回路を挿入することも可能である。
【００７３】デジタル回路では、アナログ回路のように
微少な電位差を扱う必要がないため、素子特性のバラツ
キに対する許容量が大きくなり、結果的に良品率の向上
が期待できる。また、デジタル回路では消費電流は充放
電電流とスイッチング電流のみであり、アナログ回路の
ように定常電流が流れることがないので、消費電力を大
幅に削減することができる。
微少な電位差を扱う必要がないため、素子特性のバラツ
キに対する許容量が大きくなり、結果的に良品率の向上
が期待できる。また、デジタル回路では消費電流は充放
電電流とスイッチング電流のみであり、アナログ回路の
ように定常電流が流れることがないので、消費電力を大
幅に削減することができる。
【００７４】請求項９に記載のアクティブマトリクス型
液晶表示装置においては、液晶駆動電圧の極性反転周期
に同期して、データ信号線駆動回路に入力されるデジタ
ル映像信号の極性を反転しているので、入力信号数を減
らすことができるとともに、回路規模を小さくすること
ができる。
液晶表示装置においては、液晶駆動電圧の極性反転周期
に同期して、データ信号線駆動回路に入力されるデジタ
ル映像信号の極性を反転しているので、入力信号数を減
らすことができるとともに、回路規模を小さくすること
ができる。
【００７５】すなわち、反転駆動に対応した極性のデジ
タル映像信号を入力することで、データ信号線駆動回路
内部で、映像データを極性反転させる必要がなくなるた
め、極性反転を制御するための信号を入力する必要がな
くなり、入力端子数の削減を図ることができる。また、
極性反転を制御するための回路も不要となるため、回路
規模の削減を図ることができる。これらは、画像表示装
置の低消費電力化や、良品率向上、コスト削減に効果が
ある。
タル映像信号を入力することで、データ信号線駆動回路
内部で、映像データを極性反転させる必要がなくなるた
め、極性反転を制御するための信号を入力する必要がな
くなり、入力端子数の削減を図ることができる。また、
極性反転を制御するための回路も不要となるため、回路
規模の削減を図ることができる。これらは、画像表示装
置の低消費電力化や、良品率向上、コスト削減に効果が
ある。
【００７６】請求項１０に記載のアクティブマトリクス
型液晶表示装置においては、データ信号出力回路は、他
の回路よりも小さい電圧が供給されるインバータ回路を
備えているので、非常に簡単な回路構成で、画像表示に
適した振幅のデータ信号を出力することができる。
型液晶表示装置においては、データ信号出力回路は、他
の回路よりも小さい電圧が供給されるインバータ回路を
備えているので、非常に簡単な回路構成で、画像表示に
適した振幅のデータ信号を出力することができる。
【００７７】一般に、多結晶シリコン薄膜トランジスタ
は、閾値電圧が高く、素子サイズ（チャネル長やゲート
絶縁膜厚など）が大きいので、駆動電圧を高くせざるを
得ない。特に、６００℃以下の低温プロセスで作製され
た多結晶シリコン薄膜トランジスタでは、その傾向はよ
り強く、充分な動作速度を確保するためには、駆動電圧
として８〜２０Ｖ程度が必要とされている。それに対し
て、液晶素子の駆動電圧は３〜７Ｖ程度（正負それぞ
れ）であり、前述のように、対向電極を液晶駆動電圧と
同振幅で交流駆動する場合には、データ信号線に出力さ
れる信号の振幅は３〜７Ｖとなる。
は、閾値電圧が高く、素子サイズ（チャネル長やゲート
絶縁膜厚など）が大きいので、駆動電圧を高くせざるを
得ない。特に、６００℃以下の低温プロセスで作製され
た多結晶シリコン薄膜トランジスタでは、その傾向はよ
り強く、充分な動作速度を確保するためには、駆動電圧
として８〜２０Ｖ程度が必要とされている。それに対し
て、液晶素子の駆動電圧は３〜７Ｖ程度（正負それぞ
れ）であり、前述のように、対向電極を液晶駆動電圧と
同振幅で交流駆動する場合には、データ信号線に出力さ
れる信号の振幅は３〜７Ｖとなる。
【００７８】このような状況のもとで、振幅の大きなラ
ッチ回路の出力信号（振幅は、多結晶シリコン薄膜トラ
ンジスタ回路の駆動電圧と同一）を、供給電圧の小さい
インバータ回路（電源電圧は、液晶駆動電圧と同一）に
入力することにより、比較的大きな駆動力で所望の電圧
の映像データをデータ信号線に供給することが可能とな
る。また、そのときには、出力インバータ回路の駆動電
源を、他の回路の駆動電源とは異なるものとするだけで
よく、非常に簡単な回路構成となる。
ッチ回路の出力信号（振幅は、多結晶シリコン薄膜トラ
ンジスタ回路の駆動電圧と同一）を、供給電圧の小さい
インバータ回路（電源電圧は、液晶駆動電圧と同一）に
入力することにより、比較的大きな駆動力で所望の電圧
の映像データをデータ信号線に供給することが可能とな
る。また、そのときには、出力インバータ回路の駆動電
源を、他の回路の駆動電源とは異なるものとするだけで
よく、非常に簡単な回路構成となる。
【００７９】請求項１１に記載のアクティブマトリクス
型液晶表示装置においては、走査信号線駆動回路がレベ
ルシフタを備えているので、液晶表示装置への入力信号
のレベルを全て同一にすることができ、外部インターフ
ェース回路への負担を軽くすることができる。
型液晶表示装置においては、走査信号線駆動回路がレベ
ルシフタを備えているので、液晶表示装置への入力信号
のレベルを全て同一にすることができ、外部インターフ
ェース回路への負担を軽くすることができる。
【００８０】走査信号線駆動回路の出力レベル（走査信
号線の振幅）としては、映像信号の画素への書き込みと
保持を可能にする電圧が求められ、それは、映像信号の
振幅の他に、画素トランジスタの特性（閾値電圧やサブ
スレショルド係数など）によって決まる。通常、走査信
号線駆動回路の出力レベルは、液晶駆動電圧の２倍以上
の値が要求されるので、データ信号線駆動回路よりも大
きな電圧で駆動される。
号線の振幅）としては、映像信号の画素への書き込みと
保持を可能にする電圧が求められ、それは、映像信号の
振幅の他に、画素トランジスタの特性（閾値電圧やサブ
スレショルド係数など）によって決まる。通常、走査信
号線駆動回路の出力レベルは、液晶駆動電圧の２倍以上
の値が要求されるので、データ信号線駆動回路よりも大
きな電圧で駆動される。
【００８１】ここで、走査信号線駆動回路にレベルシフ
タを組み込むことにより、走査信号線駆動回路への入力
信号のレベルを如何なるレベルにもすることが可能にな
る。すなわち、走査信号線駆動回路の出力部およびその
前段部分のみを所望の電圧（走査信号線に要求される電
圧）で駆動し、他をデータ信号線駆動回路と同一の電圧
で駆動することにより、走査信号線駆動回路への入力信
号のレベルを、データ信号線駆動回路への入力信号のレ
ベルと同一にすることができる。その結果、外部インタ
ーフェース回路の出力も単一レベルとなるので、外部の
電源回路やレベル変換回路の数を減らすことができ、構
成が単純化される。
タを組み込むことにより、走査信号線駆動回路への入力
信号のレベルを如何なるレベルにもすることが可能にな
る。すなわち、走査信号線駆動回路の出力部およびその
前段部分のみを所望の電圧（走査信号線に要求される電
圧）で駆動し、他をデータ信号線駆動回路と同一の電圧
で駆動することにより、走査信号線駆動回路への入力信
号のレベルを、データ信号線駆動回路への入力信号のレ
ベルと同一にすることができる。その結果、外部インタ
ーフェース回路の出力も単一レベルとなるので、外部の
電源回路やレベル変換回路の数を減らすことができ、構
成が単純化される。
【００８２】また、走査信号線駆動回路の入力信号のレ
ベルも、電圧の小さいデータ信号線駆動回路の電圧レベ
ルと同一にするので、システムとしての消費電力の削減
を図ることができる。
ベルも、電圧の小さいデータ信号線駆動回路の電圧レベ
ルと同一にするので、システムとしての消費電力の削減
を図ることができる。
【００８３】請求項１２に記載のアクティブマトリクス
型液晶表示装置においては、画素アレイの両側に分けて
配置されたデータ信号線駆動回路には、それぞれ異なる
ビットのデジタル映像信号が入力されるので、駆動回路
の占有面積を小さくすることができる。
型液晶表示装置においては、画素アレイの両側に分けて
配置されたデータ信号線駆動回路には、それぞれ異なる
ビットのデジタル映像信号が入力されるので、駆動回路
の占有面積を小さくすることができる。
【００８４】面積階調表示法では、入力されるデジタル
映像信号が、それぞれ別のデータ信号線に対応してお
り、互いに無関係にデータ信号線に出力されるので、例
えば、上位半分のビットを上側のデータ信号線駆動回路
に入力し、下位半分のビットを下側のデータ信号線駆動
回路に入力するようにしても、問題は生じない。むし
ろ、このようにすることにより、デジタル映像信号線を
上下のデータ信号線駆動回路で重複して配置することが
なくなるため、データ信号線駆動回路の占有面積が削減
される。
映像信号が、それぞれ別のデータ信号線に対応してお
り、互いに無関係にデータ信号線に出力されるので、例
えば、上位半分のビットを上側のデータ信号線駆動回路
に入力し、下位半分のビットを下側のデータ信号線駆動
回路に入力するようにしても、問題は生じない。むし
ろ、このようにすることにより、デジタル映像信号線を
上下のデータ信号線駆動回路で重複して配置することが
なくなるため、データ信号線駆動回路の占有面積が削減
される。
【００８５】請求項１３に記載のアクティブマトリクス
型液晶表示装置においては、分割した副画素数に対応す
る階調より多くの中間調表示が可能となる。
型液晶表示装置においては、分割した副画素数に対応す
る階調より多くの中間調表示が可能となる。
【００８６】面積階調表示法では、駆動回路や画素スイ
ッチのピッチが副画素数に応じて小さくなるので、副画
素の数に限度があり、階調数が制限される。したがっ
て、より多階調の映像表示が要求される場合には、擬似
階調表示法の一種であるフレーム変調法を用いることが
有効である。これにより、１〜２ビットに相当する階調
数の増加が期待できる。後述するように、実際には、表
示可能階調数はやや少なくなり、例えば、１画素を３個
の副画素に分割した場合（通常の表示法では８3＝５１
２色表示に相当）においては、２フレーム（極性を考慮
した場合は４フレーム）での変調により３３７５（＝１
５3）色の表示が、また、４フレーム（極性を考慮した
場合は８フレーム）での変調により２４３８９（＝２９
3）色の表示が実現される。
ッチのピッチが副画素数に応じて小さくなるので、副画
素の数に限度があり、階調数が制限される。したがっ
て、より多階調の映像表示が要求される場合には、擬似
階調表示法の一種であるフレーム変調法を用いることが
有効である。これにより、１〜２ビットに相当する階調
数の増加が期待できる。後述するように、実際には、表
示可能階調数はやや少なくなり、例えば、１画素を３個
の副画素に分割した場合（通常の表示法では８3＝５１
２色表示に相当）においては、２フレーム（極性を考慮
した場合は４フレーム）での変調により３３７５（＝１
５3）色の表示が、また、４フレーム（極性を考慮した
場合は８フレーム）での変調により２４３８９（＝２９
3）色の表示が実現される。
【００８７】このフレーム変調法は、特に、液晶表示装
置のコントラスト比が比較的低い場合には、フリッカー
が目立たないため、その欠点が顕在化せず、その有効性
は非常に大きい。
置のコントラスト比が比較的低い場合には、フリッカー
が目立たないため、その欠点が顕在化せず、その有効性
は非常に大きい。
【００８８】請求項１４に記載のアクティブマトリクス
型液晶表示装置においても、分割した副画素数に対応す
る階調より多くの中間調表示が可能となる。
型液晶表示装置においても、分割した副画素数に対応す
る階調より多くの中間調表示が可能となる。
【００８９】前述のように、面積階調表示法では、駆動
回路や画素スイッチのピッチが副画素数に応じて小さく
なるので、副画素の数に限度があり、階調数が制限され
る。したがって、より多階調の映像表示が要求される場
合には、擬似階調表示法の一種であるディザ法を用いる
ことが有効である。これにより、１〜２ビットに相当す
る階調数の増加が期待できる。後述するように、実際に
は、表示可能階調数はやや少なくなり、例えば、１画素
を３個の副画素に分割した場合（通常の表示法では８3
＝５１２色表示に相当）においては、２画素でのディザ
により３３７５（＝１５3）色の表示が、また、４画素
でのディザにより２４３８９（＝２９3）色の表示が実
現される。
回路や画素スイッチのピッチが副画素数に応じて小さく
なるので、副画素の数に限度があり、階調数が制限され
る。したがって、より多階調の映像表示が要求される場
合には、擬似階調表示法の一種であるディザ法を用いる
ことが有効である。これにより、１〜２ビットに相当す
る階調数の増加が期待できる。後述するように、実際に
は、表示可能階調数はやや少なくなり、例えば、１画素
を３個の副画素に分割した場合（通常の表示法では８3
＝５１２色表示に相当）においては、２画素でのディザ
により３３７５（＝１５3）色の表示が、また、４画素
でのディザにより２４３８９（＝２９3）色の表示が実
現される。
【００９０】このディザ法は、特に、液晶表示装置の画
素ピッチが比較的小さい場合には、解像度の低下が目立
たないため効果が大きい。
素ピッチが比較的小さい場合には、解像度の低下が目立
たないため効果が大きい。
【００９１】請求項１５に記載のアクティブマトリクス
型液晶表示装置においては、安価なガラス基板上に前述
の液晶表示装置を形成することができるので、製造コス
トを大幅に低減することができる。
型液晶表示装置においては、安価なガラス基板上に前述
の液晶表示装置を形成することができるので、製造コス
トを大幅に低減することができる。
【００９２】多結晶シリコン薄膜トランジスタは、レー
ザ照射やイオンドーピングなどの技術を利用することに
より、６００℃以下の製造プロセスで形成することが可
能である。一方、近年、ガラス基板の改善も進み、歪み
点が６００℃以上のものも生産されるようになってきて
いる。したがって、石英基板よりも安価で大面積化が可
能なガラス基板上に、データ信号線駆動回路と走査信号
線駆動回路および画素スイッチを、同一のプロセスで形
成することが可能となり、駆動回路一体型の液晶表示装
置の製造コストを低減することができるとともに、大型
の液晶表示装置を製造することが可能となる。
ザ照射やイオンドーピングなどの技術を利用することに
より、６００℃以下の製造プロセスで形成することが可
能である。一方、近年、ガラス基板の改善も進み、歪み
点が６００℃以上のものも生産されるようになってきて
いる。したがって、石英基板よりも安価で大面積化が可
能なガラス基板上に、データ信号線駆動回路と走査信号
線駆動回路および画素スイッチを、同一のプロセスで形
成することが可能となり、駆動回路一体型の液晶表示装
置の製造コストを低減することができるとともに、大型
の液晶表示装置を製造することが可能となる。
【００９３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００９４】(実施の形態１)図１は、本発明に係るアク
ティブマトリクス型液晶表示装置の例を示した構成図で
ある。
ティブマトリクス型液晶表示装置の例を示した構成図で
ある。
【００９５】図１において、液晶表示装置は、絶縁性基
板ＳＵＢ上に、多結晶シリコン薄膜トランジスタにより
構成されたデータ信号線駆動回路ＳＤと走査信号線駆動
回路ＧＤと複数の画素ＰＩＸとを有している。また、各
画素ＰＩＸは複数個の副画素（図１では３個の副画素）
ＳＰＸ１〜３で構成されており、各副画素にはそれぞれ
別々のデータ信号線ＳＬが対応している。そして、画素
を構成する各副画素は、それぞれ、表示および非表示に
対応した２値の映像データが書き込まれ、表示状態にあ
る副画素の面積により階調表示が実現されている。
板ＳＵＢ上に、多結晶シリコン薄膜トランジスタにより
構成されたデータ信号線駆動回路ＳＤと走査信号線駆動
回路ＧＤと複数の画素ＰＩＸとを有している。また、各
画素ＰＩＸは複数個の副画素（図１では３個の副画素）
ＳＰＸ１〜３で構成されており、各副画素にはそれぞれ
別々のデータ信号線ＳＬが対応している。そして、画素
を構成する各副画素は、それぞれ、表示および非表示に
対応した２値の映像データが書き込まれ、表示状態にあ
る副画素の面積により階調表示が実現されている。
【００９６】ここで、本発明に係る多結晶シリコン薄膜
トランジスタの断面構造の例を図２に示す。図２におい
て、薄膜トランジスタ（ＴＦＴ）は、絶縁性基板上にス
タガー構造で形成されているが、これに限らず、逆スタ
ガー構造など他の構造であっても、以下の議論は同様に
成り立つ。この薄膜トランジスタは、絶縁性基板上１に
二酸化シリコンからなる絶縁膜２を介して、多結晶シリ
コン薄膜３が形成されている。この多結晶シリコン薄膜
３上に二酸化シリコンからなるゲート絶縁膜４を介して
アルミニウム等からなるゲート電極５が形成されてい
る。さらにその上に、二酸化シリコンまたは窒化シリコ
ン等からなる層間絶縁膜６が形成されている。一方、多
結晶シリコン薄膜３は、不純物イオン（ｎ型領域には燐
イオン、ｐ型領域には硼素イオン）を注入することによ
りソース領域７およびドレイン領域８が形成されてい
る。このソース領域７およびドレイン領域８は層間絶縁
膜６およびゲート絶縁膜４に設けられたコンタクトホー
ルによりアルミニウム等の金属配線９に接続されてい
る。
トランジスタの断面構造の例を図２に示す。図２におい
て、薄膜トランジスタ（ＴＦＴ）は、絶縁性基板上にス
タガー構造で形成されているが、これに限らず、逆スタ
ガー構造など他の構造であっても、以下の議論は同様に
成り立つ。この薄膜トランジスタは、絶縁性基板上１に
二酸化シリコンからなる絶縁膜２を介して、多結晶シリ
コン薄膜３が形成されている。この多結晶シリコン薄膜
３上に二酸化シリコンからなるゲート絶縁膜４を介して
アルミニウム等からなるゲート電極５が形成されてい
る。さらにその上に、二酸化シリコンまたは窒化シリコ
ン等からなる層間絶縁膜６が形成されている。一方、多
結晶シリコン薄膜３は、不純物イオン（ｎ型領域には燐
イオン、ｐ型領域には硼素イオン）を注入することによ
りソース領域７およびドレイン領域８が形成されてい
る。このソース領域７およびドレイン領域８は層間絶縁
膜６およびゲート絶縁膜４に設けられたコンタクトホー
ルによりアルミニウム等の金属配線９に接続されてい
る。
【００９７】図２に示すような薄膜トランジスタを用い
ることにより、データ信号線駆動回路、および、走査信
号線駆動回路、画素アレイを、同一基板上に、同一プロ
セスで形成することが容易になる。これにより、駆動回
路と画素アレイとを別々に形成する場合よりも、製造コ
ストを下げることが可能となるとともに、実装に伴うコ
ストや信頼性の問題を改善することができる。
ることにより、データ信号線駆動回路、および、走査信
号線駆動回路、画素アレイを、同一基板上に、同一プロ
セスで形成することが容易になる。これにより、駆動回
路と画素アレイとを別々に形成する場合よりも、製造コ
ストを下げることが可能となるとともに、実装に伴うコ
ストや信頼性の問題を改善することができる。
【００９８】この構成では、階調表示を行う際に中間電
圧を必要としないので、外部に消費電力の大きいアナロ
グアンプ（図２８参照）や中間電圧発生電源（図３０参
照）が不要となる。したがって、図３に示すような簡単
なシステム構成となり、システム全体として大幅な低消
費電力化を図ることができる。なお、図３において、Ｄ
ＤＣは、データ信号線駆動回路とは異なる電圧で駆動さ
れる走査信号線駆動回路の駆動電圧を生成するためのＤ
Ｃ−ＤＣコンバータである。
圧を必要としないので、外部に消費電力の大きいアナロ
グアンプ（図２８参照）や中間電圧発生電源（図３０参
照）が不要となる。したがって、図３に示すような簡単
なシステム構成となり、システム全体として大幅な低消
費電力化を図ることができる。なお、図３において、Ｄ
ＤＣは、データ信号線駆動回路とは異なる電圧で駆動さ
れる走査信号線駆動回路の駆動電圧を生成するためのＤ
Ｃ−ＤＣコンバータである。
【００９９】一般に、駆動回路一体型液晶表示装置にお
いては、アナログの映像データを外部から直接（駆動回
路内部のアンプを介さずに）容量性負荷の大きいデータ
信号線に入力する方式（点順次駆動方式）が採られてい
るので、アナログアンプでの消費電力が特に大きくなる
傾向にあった。すなわち、駆動回路一体型液晶表示装置
においては、特に、２値の表示状態に対応した電圧によ
る駆動のメリットが大きくなる。そして、２値の表示状
態に対応した電圧による駆動において階調表示を実現す
るためには、面積階調表示法は非常に有効な手法であ
る。
いては、アナログの映像データを外部から直接（駆動回
路内部のアンプを介さずに）容量性負荷の大きいデータ
信号線に入力する方式（点順次駆動方式）が採られてい
るので、アナログアンプでの消費電力が特に大きくなる
傾向にあった。すなわち、駆動回路一体型液晶表示装置
においては、特に、２値の表示状態に対応した電圧によ
る駆動のメリットが大きくなる。そして、２値の表示状
態に対応した電圧による駆動において階調表示を実現す
るためには、面積階調表示法は非常に有効な手法であ
る。
【０１００】図４に、液晶素子の光学的特性の一例を挙
げる。図４は、現在最も広く用いられているノーマリホ
ワイトモードのＴＮ（ツイスティッド・ネマティック）
液晶素子の電圧と透過率の関係を示した図である。図４
に見られるように、液晶素子の透過率は、中間電圧では
変化率が大きいが、他の領域では電圧変化に対して比較
的平坦な特性を示す。本発明の液晶表示装置において
は、基本的に２値表示であり、図の両端に近い電圧で液
晶素子を駆動しているので、図より明らかなように、印
加電圧が多少変動しても光学的特性はほとんど変化しな
い。したがって、データ信号線への書き込み電圧に高い
精度が要求されないので、出力用トランジスタの駆動力
（トランジスタサイズ）を小さくすることが可能とな
る。その結果、駆動回路の占有面積を小さくすることが
でき、液晶表示装置の小型化が実現される。
げる。図４は、現在最も広く用いられているノーマリホ
ワイトモードのＴＮ（ツイスティッド・ネマティック）
液晶素子の電圧と透過率の関係を示した図である。図４
に見られるように、液晶素子の透過率は、中間電圧では
変化率が大きいが、他の領域では電圧変化に対して比較
的平坦な特性を示す。本発明の液晶表示装置において
は、基本的に２値表示であり、図の両端に近い電圧で液
晶素子を駆動しているので、図より明らかなように、印
加電圧が多少変動しても光学的特性はほとんど変化しな
い。したがって、データ信号線への書き込み電圧に高い
精度が要求されないので、出力用トランジスタの駆動力
（トランジスタサイズ）を小さくすることが可能とな
る。その結果、駆動回路の占有面積を小さくすることが
でき、液晶表示装置の小型化が実現される。
【０１０１】さらに、上記と同じ理由により、素子特性
のバラツキや信号間のクロストーク等に起因する雑音に
対して、余裕度が大きくなる。したがって、プロセス変
動（配線や電極の位置ずれに伴う寄生容量の変動、およ
び、配線幅や膜厚などのバラツキに伴う寄生容量および
寄生抵抗の変動など）やデバイスの特性変動（スイッチ
素子を構成するトランジスタの移動度や閾値電圧、リー
ク電流などの変動）に関連する製造歩留まりが、大幅に
改善される。
のバラツキや信号間のクロストーク等に起因する雑音に
対して、余裕度が大きくなる。したがって、プロセス変
動（配線や電極の位置ずれに伴う寄生容量の変動、およ
び、配線幅や膜厚などのバラツキに伴う寄生容量および
寄生抵抗の変動など）やデバイスの特性変動（スイッチ
素子を構成するトランジスタの移動度や閾値電圧、リー
ク電流などの変動）に関連する製造歩留まりが、大幅に
改善される。
【０１０２】また、他のメリットとして、液晶素子の光
学的特性にヒステリシスがある場合や、温度変化による
変動が大きい場合においても、表示への影響は極めて少
ない。
学的特性にヒステリシスがある場合や、温度変化による
変動が大きい場合においても、表示への影響は極めて少
ない。
【０１０３】図５は、本発明における表示方法を実現す
るためのデータ信号線駆動回路の構成例を示した図であ
る。図５において、データ信号線駆動回路は、走査回路
（シフトレジスタ）ＳＲと、ラッチ回路ＬＡＴ、転送回
路ＴＲＦ、極性反転回路ＸＯＲ、バッファ回路ＢＵＦよ
り成っている。動作について、以下で簡単に説明する。
クロック信号ＣＫＳに同期して出力されるパルス信号に
よって、複数ビットのデジタル映像信号ＳＩＧがラッチ
回路ＬＡＴでラッチされ、１水平走査期間分の映像信号
が水平帰線期間内に転送回路ＴＲＦで一括転送される。
そして、極性反転回路ＸＯＲ（排他的論理和回路などで
構成）により、極性反転の周期で、反転または非反転さ
れ、バッファ回路ＢＵＦにより所望の出力振幅でデータ
信号線ＳＬに出力される。
るためのデータ信号線駆動回路の構成例を示した図であ
る。図５において、データ信号線駆動回路は、走査回路
（シフトレジスタ）ＳＲと、ラッチ回路ＬＡＴ、転送回
路ＴＲＦ、極性反転回路ＸＯＲ、バッファ回路ＢＵＦよ
り成っている。動作について、以下で簡単に説明する。
クロック信号ＣＫＳに同期して出力されるパルス信号に
よって、複数ビットのデジタル映像信号ＳＩＧがラッチ
回路ＬＡＴでラッチされ、１水平走査期間分の映像信号
が水平帰線期間内に転送回路ＴＲＦで一括転送される。
そして、極性反転回路ＸＯＲ（排他的論理和回路などで
構成）により、極性反転の周期で、反転または非反転さ
れ、バッファ回路ＢＵＦにより所望の出力振幅でデータ
信号線ＳＬに出力される。
【０１０４】このように、面積階調表示方式のデータ信
号線駆動回路は、マルチプレクサ方式のデジタル型駆動
回路と較べて、回路構成が極めて単純である。また、点
順次方式のアナログ型駆動回路と較べると、構成素子数
は多いが、各トランジスタのサイズを小さくすることが
できるので、駆動回路の規模（占有面積）としては同程
度となる。
号線駆動回路は、マルチプレクサ方式のデジタル型駆動
回路と較べて、回路構成が極めて単純である。また、点
順次方式のアナログ型駆動回路と較べると、構成素子数
は多いが、各トランジスタのサイズを小さくすることが
できるので、駆動回路の規模（占有面積）としては同程
度となる。
【０１０５】（実施の形態２）図６は、本発明に係るア
クティブマトリクス型液晶表示装置の画素構成の例を示
した図である。
クティブマトリクス型液晶表示装置の画素構成の例を示
した図である。
【０１０６】図６（ａ）および（ｂ）において、各画素
ＰＩＸは４個の副画素ＳＰＸから成っており、データ信
号線ＳＬがデータ信号線駆動回路ＳＤに接続されるとき
の平均ピッチが５０μｍ以下となっている。すなわち、
図６（ａ）のように、データ信号線駆動回路ＳＤが画素
アレイの片側にのみ配置されており、全てのデータ信号
線ＳＬが１つのデータ信号線駆動回路ＳＤに接続されて
いる場合には、１画素の配置ピッチは２００μｍ以下と
なる。また、図６（ｂ）のように、データ信号線駆動回
路ＳＤが画素アレイの両側に第一のデータ信号線駆動回
路ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とに配置
されており、データ信号線ＳＬが２つのデータ信号線駆
動回路ＳＤに半分ずつ接続されている場合には、２画素
分の配置ピッチが２００μｍ以下となっている。
ＰＩＸは４個の副画素ＳＰＸから成っており、データ信
号線ＳＬがデータ信号線駆動回路ＳＤに接続されるとき
の平均ピッチが５０μｍ以下となっている。すなわち、
図６（ａ）のように、データ信号線駆動回路ＳＤが画素
アレイの片側にのみ配置されており、全てのデータ信号
線ＳＬが１つのデータ信号線駆動回路ＳＤに接続されて
いる場合には、１画素の配置ピッチは２００μｍ以下と
なる。また、図６（ｂ）のように、データ信号線駆動回
路ＳＤが画素アレイの両側に第一のデータ信号線駆動回
路ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とに配置
されており、データ信号線ＳＬが２つのデータ信号線駆
動回路ＳＤに半分ずつ接続されている場合には、２画素
分の配置ピッチが２００μｍ以下となっている。
【０１０７】また、図７は、前記画素構成の他の例を示
した図である。
した図である。
【０１０８】図７（ａ）および（ｂ）においては、画素
ＰＩＸの配置ピッチは、図６（ａ）のものと同じである
が、各副画素ＳＰＸの配置が異なっている。すなわち、
図６（ａ）では、各副画素ＳＰＸは、データ信号線ＳＬ
の伸延方向に配列されているが、図７（ａ）では、デー
タ信号線ＳＬの伸延方向に対して垂直方向に配列されて
おり、図７（ｂ）では、両方向にマトリクス状に配列さ
れている。
ＰＩＸの配置ピッチは、図６（ａ）のものと同じである
が、各副画素ＳＰＸの配置が異なっている。すなわち、
図６（ａ）では、各副画素ＳＰＸは、データ信号線ＳＬ
の伸延方向に配列されているが、図７（ａ）では、デー
タ信号線ＳＬの伸延方向に対して垂直方向に配列されて
おり、図７（ｂ）では、両方向にマトリクス状に配列さ
れている。
【０１０９】このように、各副画素の配置に関しては様
々な形態が可能であり、如何なるものであっても本発明
の主旨に当てはまるものである。
々な形態が可能であり、如何なるものであっても本発明
の主旨に当てはまるものである。
【０１１０】ところで、前述のように、駆動回路を一体
形成しない従来の液晶表示装置においては、駆動回路を
実装するのにＴＣＰ（テープキャリアパッケージ）等を
用いるが、現在の技術で可能な実装間隔は５０〜７０μ
ｍ以上である。
形成しない従来の液晶表示装置においては、駆動回路を
実装するのにＴＣＰ（テープキャリアパッケージ）等を
用いるが、現在の技術で可能な実装間隔は５０〜７０μ
ｍ以上である。
【０１１１】一方、前述の面積階調表示法では、データ
信号線は副画素と同じ数だけ必要となるため、そのピッ
チは副画素の数に応じて狭くなる。また、面積階調表示
法は、眼の解像度が副画素のサイズよりも粗いことを利
用して階調表示を行うものであることから、副画素の配
置ピッチ（すなわちデータ信号線の配置ピッチ）をむや
みに大きくすると、良好な表示ができなくなる恐れがあ
る。したがって、副画素の平均的な配置ピッチを５０μ
ｍよりも狭くし、しかも、駆動回路を一体化して実装上
の問題を回避することは、低消費電力化が可能な面積階
調表示法において階調表示を行う上で非常に有効であ
る。
信号線は副画素と同じ数だけ必要となるため、そのピッ
チは副画素の数に応じて狭くなる。また、面積階調表示
法は、眼の解像度が副画素のサイズよりも粗いことを利
用して階調表示を行うものであることから、副画素の配
置ピッチ（すなわちデータ信号線の配置ピッチ）をむや
みに大きくすると、良好な表示ができなくなる恐れがあ
る。したがって、副画素の平均的な配置ピッチを５０μ
ｍよりも狭くし、しかも、駆動回路を一体化して実装上
の問題を回避することは、低消費電力化が可能な面積階
調表示法において階調表示を行う上で非常に有効であ
る。
【０１１２】（実施の形態３）図８は、本発明に係るア
クティブマトリクス型液晶表示装置のデータ信号線駆動
回路の構成例を示した図である。
クティブマトリクス型液晶表示装置のデータ信号線駆動
回路の構成例を示した図である。
【０１１３】図８において、データ信号線駆動回路は、
走査回路ＳＲと、ラッチ回路ＬＡＴと、出力回路ＯＵＴ
（極性反転回路ＸＯＲおよびバッファ回路ＢＵＦから成
る）により構成されており、図５に示した回路構成と較
べて、転送回路ＴＲＦが省かれたものになっている。
走査回路ＳＲと、ラッチ回路ＬＡＴと、出力回路ＯＵＴ
（極性反転回路ＸＯＲおよびバッファ回路ＢＵＦから成
る）により構成されており、図５に示した回路構成と較
べて、転送回路ＴＲＦが省かれたものになっている。
【０１１４】動作について、以下で簡単に説明する。ク
ロック信号ＣＫＳに同期して出力されるパルス信号によ
って、複数ビットのデジタル映像信号ＳＩＧがラッチ回
路ＬＡＴでラッチされる。そして、極性反転回路ＸＯＲ
（排他的論理和回路などで構成）により、極性反転の周
期で、反転または非反転され、バッファ回路ＢＵＦによ
り所望の出力振幅で水平帰線期間内にデータ信号線ＳＬ
に出力される。
ロック信号ＣＫＳに同期して出力されるパルス信号によ
って、複数ビットのデジタル映像信号ＳＩＧがラッチ回
路ＬＡＴでラッチされる。そして、極性反転回路ＸＯＲ
（排他的論理和回路などで構成）により、極性反転の周
期で、反転または非反転され、バッファ回路ＢＵＦによ
り所望の出力振幅で水平帰線期間内にデータ信号線ＳＬ
に出力される。
【０１１５】面積階調表示法では、データ信号線および
画素に書き込む映像データが２値表示に対応する電圧で
あり、また、印加電圧−表示特性の比較的平坦な領域を
利用するので、書き込み電圧に高精度を要求しない。そ
のため、データ信号線への書き込み時間を長くとる必要
はなく、水平帰線期間で十分である。したがって、１水
平走査期間分の映像データを一括転送する転送回路は不
要となり、回路規模を小さくすることが可能となる。
画素に書き込む映像データが２値表示に対応する電圧で
あり、また、印加電圧−表示特性の比較的平坦な領域を
利用するので、書き込み電圧に高精度を要求しない。そ
のため、データ信号線への書き込み時間を長くとる必要
はなく、水平帰線期間で十分である。したがって、１水
平走査期間分の映像データを一括転送する転送回路は不
要となり、回路規模を小さくすることが可能となる。
【０１１６】（実施の形態４）図９は、本発明に係るア
クティブマトリクス型液晶表示装置の駆動波形の例を示
した図である。
クティブマトリクス型液晶表示装置の駆動波形の例を示
した図である。
【０１１７】図９において、横軸は時間を、縦軸は液晶
に印加される電圧を、それぞれ表している。本発明の液
晶表示装置においては、図９のように、同一のフレーム
期間内では全ての画素に同一極性のデータが書き込ま
れ、フレーム期間毎にその極性が反転されるようになっ
ている（フレーム反転駆動）。
に印加される電圧を、それぞれ表している。本発明の液
晶表示装置においては、図９のように、同一のフレーム
期間内では全ての画素に同一極性のデータが書き込ま
れ、フレーム期間毎にその極性が反転されるようになっ
ている（フレーム反転駆動）。
【０１１８】通常のノートパソコン等に用いられている
透過型のアクティブマトリクス型液晶表示装置では、コ
ントラスト比が１００対１〜２００対１程度である。そ
の場合にフレーム反転駆動のみを行うと、極性反転に対
応したフリッカー（画面のちらつき）が観測される恐れ
があるので、ゲートライン反転やソースライン反転、或
いは、ドット反転等を組み合わせて表示を行っている。
しかし、このような駆動法では、反転表示に伴う消費電
力の増大が避けられない。
透過型のアクティブマトリクス型液晶表示装置では、コ
ントラスト比が１００対１〜２００対１程度である。そ
の場合にフレーム反転駆動のみを行うと、極性反転に対
応したフリッカー（画面のちらつき）が観測される恐れ
があるので、ゲートライン反転やソースライン反転、或
いは、ドット反転等を組み合わせて表示を行っている。
しかし、このような駆動法では、反転表示に伴う消費電
力の増大が避けられない。
【０１１９】本発明では、コントラスト比が１５対１以
下の液晶表示装置において、前述のフレーム反転駆動の
みを用いている。コントラスト比が小さい表示装置にお
いては、フリッカーはほとんど目立たず、表示に支障が
ないことから、より低消費電力化が可能なフレーム反転
駆動を採用する利点がある。
下の液晶表示装置において、前述のフレーム反転駆動の
みを用いている。コントラスト比が小さい表示装置にお
いては、フリッカーはほとんど目立たず、表示に支障が
ないことから、より低消費電力化が可能なフレーム反転
駆動を採用する利点がある。
【０１２０】（実施の形態５）図１０は、本発明に係る
アクティブマトリクス型液晶表示装置の構造の例を示し
た断面図である。
アクティブマトリクス型液晶表示装置の構造の例を示し
た断面図である。
【０１２１】図１０において、本発明の液晶表示装置
は、反射型の液晶表示装置であり、液晶層を挟んだ２枚
の基板により構成されている。一方（上方）の基板１０
は透明性基板であり、その上にカラーフィルタ１１と遮
光膜１２および透明電極１３が形成されている。他方
（下方）の基板１０ａには、スイッチ素子であるトラン
ジスタ１４と、これを駆動するための走査信号線（ゲー
トライン）１５、映像信号を供給するデータ信号線（ソ
ースライン）１６、および、反射電極１７が形成されて
いる。そして、走査信号線１５とデータ信号線１６と反
射電極１７とをそれぞれ電気的に絶縁するために第一の
層間絶縁膜１８および第二の層間絶縁膜１９が形成され
ている。ここで、トランジスタ１４としては、半導体基
板上のＭＯＳトランジスタであっても、絶縁性基板上の
薄膜トランジスタであってもよい。また、本実施の形態
においては、液晶層２０はネマティック液晶と二色性色
素の混合物からなっており、ゲストホストモードにより
表示を行っている。
は、反射型の液晶表示装置であり、液晶層を挟んだ２枚
の基板により構成されている。一方（上方）の基板１０
は透明性基板であり、その上にカラーフィルタ１１と遮
光膜１２および透明電極１３が形成されている。他方
（下方）の基板１０ａには、スイッチ素子であるトラン
ジスタ１４と、これを駆動するための走査信号線（ゲー
トライン）１５、映像信号を供給するデータ信号線（ソ
ースライン）１６、および、反射電極１７が形成されて
いる。そして、走査信号線１５とデータ信号線１６と反
射電極１７とをそれぞれ電気的に絶縁するために第一の
層間絶縁膜１８および第二の層間絶縁膜１９が形成され
ている。ここで、トランジスタ１４としては、半導体基
板上のＭＯＳトランジスタであっても、絶縁性基板上の
薄膜トランジスタであってもよい。また、本実施の形態
においては、液晶層２０はネマティック液晶と二色性色
素の混合物からなっており、ゲストホストモードにより
表示を行っている。
【０１２２】面積階調表示法では、画素を複数の副画素
に分割するため、１画素中のスイッチ素子の数が増加
し、スイッチ素子が占める領域が大きくなる。したがっ
て、開口率を高めるためには、スイッチ素子上をも有効
に利用することが重要になる。透過型液晶表示装置とは
違って、反射型液晶表示装置では、反射電極をデータ信
号線とは別の導電層とすることにより、スイッチ素子上
にも形成することができるので、開口部を副画素領域ほ
ぼいっぱいまで大きくすることができる。
に分割するため、１画素中のスイッチ素子の数が増加
し、スイッチ素子が占める領域が大きくなる。したがっ
て、開口率を高めるためには、スイッチ素子上をも有効
に利用することが重要になる。透過型液晶表示装置とは
違って、反射型液晶表示装置では、反射電極をデータ信
号線とは別の導電層とすることにより、スイッチ素子上
にも形成することができるので、開口部を副画素領域ほ
ぼいっぱいまで大きくすることができる。
【０１２３】さらに、前述のフレーム反転駆動法と組み
合わせることにより、画素間および副画素間の電極間隔
を最小限に狭くすることができる。これは、フレーム反
転駆動法では、隣接する画素間および副画素間で、表示
電極（図１０においては反射電極）の電位が常に同極性
である（実際は１フレーム期間で１水平期間のみ逆極性
となるが、影響は小さい）ので、横方向電界が小さくな
り、電極間の距離を小さくしても、表示品位を低下させ
るディスクリネーションの発生が起こらないためであ
る。
合わせることにより、画素間および副画素間の電極間隔
を最小限に狭くすることができる。これは、フレーム反
転駆動法では、隣接する画素間および副画素間で、表示
電極（図１０においては反射電極）の電位が常に同極性
である（実際は１フレーム期間で１水平期間のみ逆極性
となるが、影響は小さい）ので、横方向電界が小さくな
り、電極間の距離を小さくしても、表示品位を低下させ
るディスクリネーションの発生が起こらないためであ
る。
【０１２４】図１１は、反射型液晶素子の電圧−反射率
特性の例を表した図である。反射型液晶表示装置で良好
な視認性を得るためには、ある程度広い立体角への反射
が必要であり、そのために輝度（各方向での反射率）が
制限される。その結果、コントラスト比が、透過型液晶
表示装置に較べて小さくなる（図１１では約６）ので、
前記実施の形態４で述べた構成を実現することができ
る。
特性の例を表した図である。反射型液晶表示装置で良好
な視認性を得るためには、ある程度広い立体角への反射
が必要であり、そのために輝度（各方向での反射率）が
制限される。その結果、コントラスト比が、透過型液晶
表示装置に較べて小さくなる（図１１では約６）ので、
前記実施の形態４で述べた構成を実現することができ
る。
【０１２５】（実施の形態６）図１２（ａ）および
（ｂ）は、本発明に係るアクティブマトリクス型液晶表
示装置の画素構成の例を示した図である。
（ｂ）は、本発明に係るアクティブマトリクス型液晶表
示装置の画素構成の例を示した図である。
【０１２６】図１２（ａ）においては、データ信号線駆
動回路ＳＤは、画素アレイの片側にのみ配置されてお
り、全てのデータ信号線ＳＬは、このデータ信号線駆動
回路に接続されている。また、１つの絵素は、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素から構成さ
れ、さらに、各画素は、電極面積Ｓの比が１：２：４で
ある３個の各副画素ＳＰＸから成っている。
動回路ＳＤは、画素アレイの片側にのみ配置されてお
り、全てのデータ信号線ＳＬは、このデータ信号線駆動
回路に接続されている。また、１つの絵素は、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素から構成さ
れ、さらに、各画素は、電極面積Ｓの比が１：２：４で
ある３個の各副画素ＳＰＸから成っている。
【０１２７】このように面積比を２とすることで、任意
の階調が表示できるとともに、入力されるデジタル映像
信号のそれぞれのビットを、各副画素に対応させること
ができるので、データ信号線駆動回路内での演算処理が
不要となり、その回路構成が簡単化される。
の階調が表示できるとともに、入力されるデジタル映像
信号のそれぞれのビットを、各副画素に対応させること
ができるので、データ信号線駆動回路内での演算処理が
不要となり、その回路構成が簡単化される。
【０１２８】また、画素の分割数を増加させれば、それ
に応じて表示可能な階調数も増加するが、それに伴っ
て、画素や駆動回路を構成する素子や配線の配置が難し
くなる。面積階調表示法において良好な階調表示を得る
ための絵素サイズは約３００μｍ以下であることを考慮
すると、前述の多結晶シリコン薄膜トランジスタの製造
プロセスにおいては、１画素を４個以上の副画素に分割
することは困難になる場合がある（もちろん、デバイス
構造やプロセス仕様によっては、これより大きな分割数
でも可能となり得ることは言うまでもない）。
に応じて表示可能な階調数も増加するが、それに伴っ
て、画素や駆動回路を構成する素子や配線の配置が難し
くなる。面積階調表示法において良好な階調表示を得る
ための絵素サイズは約３００μｍ以下であることを考慮
すると、前述の多結晶シリコン薄膜トランジスタの製造
プロセスにおいては、１画素を４個以上の副画素に分割
することは困難になる場合がある（もちろん、デバイス
構造やプロセス仕様によっては、これより大きな分割数
でも可能となり得ることは言うまでもない）。
【０１２９】また、分割数を増やすことは、表示領域と
ならない副画素間の隙間を増加させるため、開口率が低
下し、明るさやコントラスト比が低下するという問題も
ある。
ならない副画素間の隙間を増加させるため、開口率が低
下し、明るさやコントラスト比が低下するという問題も
ある。
【０１３０】一方、前述の反射型液晶表示装置のように
コントラスト比の小さい液晶表示装置においては、認識
できる階調数は少なくなることから、むやみに分割数を
増加させることは意味がない。現在の透過型液晶表示装
置では、コントラスト比が２００：１で１２８〜２５６
階調の表示が可能であることから考えて、前述のコント
ラスト比が６程度の反射型液晶表示装置では、８階調程
度の表示性能があれば十分である。
コントラスト比の小さい液晶表示装置においては、認識
できる階調数は少なくなることから、むやみに分割数を
増加させることは意味がない。現在の透過型液晶表示装
置では、コントラスト比が２００：１で１２８〜２５６
階調の表示が可能であることから考えて、前述のコント
ラスト比が６程度の反射型液晶表示装置では、８階調程
度の表示性能があれば十分である。
【０１３１】したがって、８階調表示が可能で表示性能
に支障がなく、しかも、画素や駆動回路の配置が容易で
あるという点で、１画素が３個の副画素からなる構成は
非常に実用性がある。
に支障がなく、しかも、画素や駆動回路の配置が容易で
あるという点で、１画素が３個の副画素からなる構成は
非常に実用性がある。
【０１３２】ところで、反射型カラー液晶表示装置の構
成としては、赤（Ｒ）・緑（Ｇ）・青（Ｂ）に対応する
３画素を平面的に並べ、カラーフィルターを用いて加法
混色する方法と、シアン（Ｃ）・マゼンタ（Ｍ）・イエ
ロー（Ｙ）に対応する３層の液晶素子を積層して減法混
色する方法とがよく知られている。
成としては、赤（Ｒ）・緑（Ｇ）・青（Ｂ）に対応する
３画素を平面的に並べ、カラーフィルターを用いて加法
混色する方法と、シアン（Ｃ）・マゼンタ（Ｍ）・イエ
ロー（Ｙ）に対応する３層の液晶素子を積層して減法混
色する方法とがよく知られている。
【０１３３】減法混色では、原理的には明るい表示が得
られるはずであるが、各液晶素子は（少なくとも３層の
内の２層は）透過型にする必要があるので、面積階調表
示法のようにスイッチ素子の領域が大きいものに対して
は、開口率が大幅に低下するので不利である。
られるはずであるが、各液晶素子は（少なくとも３層の
内の２層は）透過型にする必要があるので、面積階調表
示法のようにスイッチ素子の領域が大きいものに対して
は、開口率が大幅に低下するので不利である。
【０１３４】したがって、面積階調表示法におけるカラ
ー表示は、ＲＧＢに対応する３画素を平面的に配置する
ことにより行うことが望ましい。
ー表示は、ＲＧＢに対応する３画素を平面的に配置する
ことにより行うことが望ましい。
【０１３５】一方、図１２（ｂ）においては、データ信
号線駆動回路ＳＤは、画素アレイの両側に第一のデータ
信号線駆動回路ＳＤ１と第二のデータ信号線駆動回路Ｓ
Ｄ２とが配置されており、データ信号線ＳＬは、これら
２個のデータ信号線駆動回路に半分ずつ接続されている
という点で、図１２（ａ）とは異なっている。この構成
においては、データ信号線の接続ピッチが図１２（ａ）
のものに較べて２倍になるため、より高精細なパネル
（同一サイズで画素数の多いパネル、または、同一画素
数で画面サイズの小さいパネル）への適用が可能とな
る。
号線駆動回路ＳＤは、画素アレイの両側に第一のデータ
信号線駆動回路ＳＤ１と第二のデータ信号線駆動回路Ｓ
Ｄ２とが配置されており、データ信号線ＳＬは、これら
２個のデータ信号線駆動回路に半分ずつ接続されている
という点で、図１２（ａ）とは異なっている。この構成
においては、データ信号線の接続ピッチが図１２（ａ）
のものに較べて２倍になるため、より高精細なパネル
（同一サイズで画素数の多いパネル、または、同一画素
数で画面サイズの小さいパネル）への適用が可能とな
る。
【０１３６】（実施の形態７）図１３は、本発明に係る
アクティブマトリクス型液晶表示装置の画素構成の他の
例を示した図である。
アクティブマトリクス型液晶表示装置の画素構成の他の
例を示した図である。
【０１３７】図１３において、データ信号線駆動回路Ｓ
Ｄは、画素アレイの両側に第一のデータ信号線駆動回路
ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とが配置さ
れており、データ信号線ＳＬは、これら２個のデータ信
号線駆動回路に半分ずつ接続されている。また、１つの
絵素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素か
ら構成され、さらに、各画素は、電極面積Ｓの比が１：
２：４：８：１６：３２である６個の各副画素ＳＰＸか
ら成っている。
Ｄは、画素アレイの両側に第一のデータ信号線駆動回路
ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とが配置さ
れており、データ信号線ＳＬは、これら２個のデータ信
号線駆動回路に半分ずつ接続されている。また、１つの
絵素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素か
ら構成され、さらに、各画素は、電極面積Ｓの比が１：
２：４：８：１６：３２である６個の各副画素ＳＰＸか
ら成っている。
【０１３８】以下、前記実施の形態６と共通の事項につ
いては説明を省略し、本実施の形態に特徴的な事項につ
いてのみ述べる。
いては説明を省略し、本実施の形態に特徴的な事項につ
いてのみ述べる。
【０１３９】前述のように、画素の分割数を増加させれ
ば、それに応じて表示可能な階調数も増加するが、それ
に伴って、画素や駆動回路を構成する素子や配線の配置
が難しくなる。したがって、階調数を増やす必要がある
場合には、データ信号線駆動回路を画素アレイの両側に
分配して、データ信号線のピッチを実効的に拡げること
が有効となる。これにより、副画素の数は２倍まで増や
すことが可能となり、実施の形態６と同じデータ信号線
ピッチに対して、６個の副画素が配置できるようにな
り、６４階調（２６２１４４色）の表示が可能となる。
ば、それに応じて表示可能な階調数も増加するが、それ
に伴って、画素や駆動回路を構成する素子や配線の配置
が難しくなる。したがって、階調数を増やす必要がある
場合には、データ信号線駆動回路を画素アレイの両側に
分配して、データ信号線のピッチを実効的に拡げること
が有効となる。これにより、副画素の数は２倍まで増や
すことが可能となり、実施の形態６と同じデータ信号線
ピッチに対して、６個の副画素が配置できるようにな
り、６４階調（２６２１４４色）の表示が可能となる。
【０１４０】これは、反射型液晶表示装置のコントラス
ト比が大きく改善された場合や、プロジェクタ用パネル
として用いたときなどに、特に有効である。
ト比が大きく改善された場合や、プロジェクタ用パネル
として用いたときなどに、特に有効である。
【０１４１】（実施の形態８）図１４は、本発明に係る
アクティブマトリクス型液晶表示装置の駆動波形の例を
示した図である。
アクティブマトリクス型液晶表示装置の駆動波形の例を
示した図である。
【０１４２】図１４においては、表示画像（白／黒）、
入力される映像信号の電位ＶＳＩＧ、画素電極（データ
信号線）の電位ＶＳＬ、対向電極の電位ＶＣＯＭ、及
び、液晶素子に印加される電圧ＶＳＬ−ＶＣＯＭ（画素
電極と対向電極との間の電位差）を示している。
入力される映像信号の電位ＶＳＩＧ、画素電極（データ
信号線）の電位ＶＳＬ、対向電極の電位ＶＣＯＭ、及
び、液晶素子に印加される電圧ＶＳＬ−ＶＣＯＭ（画素
電極と対向電極との間の電位差）を示している。
【０１４３】図１４に見られるように、本発明の液晶表
示装置では、前述のフレーム反転駆動法において、対向
電極の電圧ＶＣＯＭを液晶素子の駆動電圧と同一の振幅
で交流駆動している。したがって、データ信号線に書き
込む映像データＶＳＬの振幅は、正極性と負極性を考慮
しても２値となる。すなわち、正極性での電圧印加時と
負極性での電圧非印加時に対応する電位と、正極性での
電圧非印加時と負極性での電圧印加時に対応する電位で
ある。
示装置では、前述のフレーム反転駆動法において、対向
電極の電圧ＶＣＯＭを液晶素子の駆動電圧と同一の振幅
で交流駆動している。したがって、データ信号線に書き
込む映像データＶＳＬの振幅は、正極性と負極性を考慮
しても２値となる。すなわち、正極性での電圧印加時と
負極性での電圧非印加時に対応する電位と、正極性での
電圧非印加時と負極性での電圧印加時に対応する電位で
ある。
【０１４４】対向電極を交流駆動しない場合には、正極
性での電圧印加時と、正極性および負極性での電圧非印
加時、負極性での電圧印加時の、３レベルの電圧を書き
込む必要があった。その場合には、データ信号線駆動回
路の出力段は３値出力に対応するようにする必要がある
ので、回路構成が複雑になる。さらに、外部に３レベル
の出力を有する電源回路を備える必要があり、システム
としての消費電力の増加が懸念される。
性での電圧印加時と、正極性および負極性での電圧非印
加時、負極性での電圧印加時の、３レベルの電圧を書き
込む必要があった。その場合には、データ信号線駆動回
路の出力段は３値出力に対応するようにする必要がある
ので、回路構成が複雑になる。さらに、外部に３レベル
の出力を有する電源回路を備える必要があり、システム
としての消費電力の増加が懸念される。
【０１４５】本発明では、データ信号線駆動回路の出力
レベルが２値であるので、このような問題が回避され
る。その結果、液晶表示装置の小型化や低消費電力化が
実現できる。
レベルが２値であるので、このような問題が回避され
る。その結果、液晶表示装置の小型化や低消費電力化が
実現できる。
【０１４６】また、出力が２値であるので、データ信号
線駆動回路を全て論理回路（デジタル回路）で構成する
ことができる。面積階調表示法においては、データ信号
線駆動回路に入力されるデータは、クロック信号ＣＫＳ
やスタート信号ＳＰＳ、転送信号ＴＲＰ、フレーム信号
ＦＲＭを含めて、全てデジタル信号となるので、データ
信号線駆動回路内の消費電力を大幅に削減することがで
きる。さらに、データ信号線駆動回路内では２値の信号
のみを扱うことになるので、素子特性に多少のバラツキ
があっても表示に支障はない。もちろん、前述のよう
に、外部に消費電力の大きいアナログ回路は不要であ
り、システム全体としての低消費電力化が達成される。
線駆動回路を全て論理回路（デジタル回路）で構成する
ことができる。面積階調表示法においては、データ信号
線駆動回路に入力されるデータは、クロック信号ＣＫＳ
やスタート信号ＳＰＳ、転送信号ＴＲＰ、フレーム信号
ＦＲＭを含めて、全てデジタル信号となるので、データ
信号線駆動回路内の消費電力を大幅に削減することがで
きる。さらに、データ信号線駆動回路内では２値の信号
のみを扱うことになるので、素子特性に多少のバラツキ
があっても表示に支障はない。もちろん、前述のよう
に、外部に消費電力の大きいアナログ回路は不要であ
り、システム全体としての低消費電力化が達成される。
【０１４７】（実施の形態９）図１５は、本発明に係る
アクティブマトリクス型液晶表示装置における駆動波形
の例を示した図である。
アクティブマトリクス型液晶表示装置における駆動波形
の例を示した図である。
【０１４８】図１５においては、表示画像（白／黒）、
入力される映像信号の電位ＶＳＩＧ、画素電極（データ
信号線）の電位ＶＳＬ、対向電極の電位ＶＣＯＭ、及
び、液晶素子に印加される電圧ＶＳＬ−ＶＣＯＭ（画素
電極と対向電極との間の電位差）を示している。
入力される映像信号の電位ＶＳＩＧ、画素電極（データ
信号線）の電位ＶＳＬ、対向電極の電位ＶＣＯＭ、及
び、液晶素子に印加される電圧ＶＳＬ−ＶＣＯＭ（画素
電極と対向電極との間の電位差）を示している。
【０１４９】図１５に見られるように、本発明の液晶表
示装置では、液晶の交流駆動の周期に対応して、入力さ
れる映像信号ＶＳＩＧの極性を反転させている。したが
って、入力された映像信号をそのままの極性で（必要に
応じて振幅を変えて）データ信号線に出力すればよい。
示装置では、液晶の交流駆動の周期に対応して、入力さ
れる映像信号ＶＳＩＧの極性を反転させている。したが
って、入力された映像信号をそのままの極性で（必要に
応じて振幅を変えて）データ信号線に出力すればよい。
【０１５０】そのため、データ信号線駆動回路の構成
は、図１６に示すように、非常に簡単なものとすること
ができる。図１６において、データ信号線駆動回路は、
走査回路ＳＲと、ラッチ回路ＬＡＴと、バッファ回路Ｂ
ＵＦにより構成されており、図５に示した回路構成と較
べて、転送回路ＴＲＦと極性反転回路ＸＯＲが省かれた
ものになっている。また、図８に示した回路構成と較べ
ても、極性反転回路ＸＯＲが省かれたものになってい
る。
は、図１６に示すように、非常に簡単なものとすること
ができる。図１６において、データ信号線駆動回路は、
走査回路ＳＲと、ラッチ回路ＬＡＴと、バッファ回路Ｂ
ＵＦにより構成されており、図５に示した回路構成と較
べて、転送回路ＴＲＦと極性反転回路ＸＯＲが省かれた
ものになっている。また、図８に示した回路構成と較べ
ても、極性反転回路ＸＯＲが省かれたものになってい
る。
【０１５１】以上のように、本構成により、データ信号
線駆動回路の構成を極めて小規模にすることができるの
で、コストや消費電力、額縁面積等の点で、さらに大き
なメリットがある。
線駆動回路の構成を極めて小規模にすることができるの
で、コストや消費電力、額縁面積等の点で、さらに大き
なメリットがある。
【０１５２】（実施の形態１０）図１７は、本発明に係
るアクティブマトリクス型液晶表示装置におけるデータ
信号線駆動回路の構成例を示した図である。図１７にお
いて、データ信号線駆動回路は、図１６に示したものと
基本的に同様の構成であるが、より低次のレベルでの回
路図を示したものである。
るアクティブマトリクス型液晶表示装置におけるデータ
信号線駆動回路の構成例を示した図である。図１７にお
いて、データ信号線駆動回路は、図１６に示したものと
基本的に同様の構成であるが、より低次のレベルでの回
路図を示したものである。
【０１５３】図１７に示すデータ信号線駆動回路におい
ては、走査回路２段分の出力信号の積を用いて、複数ビ
ットのデジタル映像信号ＳＩＧ（図１７においては、簡
略化のために１ビット分の回路のみを示している）をラ
ッチし、その信号を、液晶印加電圧に合わせた電圧で駆
動されるインバータ回路を介して、データ信号線ＳＬに
出力している。すなわち、最終段のインバータ回路以外
は、多結晶シリコン薄膜トランジスタ回路が動作するよ
うな電圧（図１７では１０Ｖ）で駆動され、最終段のイ
ンバータ回路には液晶駆動電圧（図１７では５Ｖ）が供
給されている。
ては、走査回路２段分の出力信号の積を用いて、複数ビ
ットのデジタル映像信号ＳＩＧ（図１７においては、簡
略化のために１ビット分の回路のみを示している）をラ
ッチし、その信号を、液晶印加電圧に合わせた電圧で駆
動されるインバータ回路を介して、データ信号線ＳＬに
出力している。すなわち、最終段のインバータ回路以外
は、多結晶シリコン薄膜トランジスタ回路が動作するよ
うな電圧（図１７では１０Ｖ）で駆動され、最終段のイ
ンバータ回路には液晶駆動電圧（図１７では５Ｖ）が供
給されている。
【０１５４】このような構成とすることにより、最終段
のインバータ回路の駆動電圧は低いにも拘わらず、その
入力信号には充分な振幅が与えられるので、データ信号
線へは充分な大きさの信号が出力される。
のインバータ回路の駆動電圧は低いにも拘わらず、その
入力信号には充分な振幅が与えられるので、データ信号
線へは充分な大きさの信号が出力される。
【０１５５】（実施の形態１１）図１８は、本発明にお
ける液晶表示装置の構成例を示した図である。
ける液晶表示装置の構成例を示した図である。
【０１５６】図１８においては、外部コントロール回路
ＣＴＬ（少なくともその出力部）は１０Ｖ電源で駆動さ
れ、データ信号線駆動回路ＳＤ、及び、走査信号線駆動
回路ＧＤへの入力信号（クロック信号やデジタル映像信
号など）は、いずれも、１０Ｖ振幅（＋５Ｖ／−５Ｖ）
となっている。そして、データ信号線駆動回路ＳＤのバ
ッファ部ＢＵＦ、及び、走査信号線駆動回路ＧＤのバッ
ファ部ＢＵＦ以外の部分は、１０Ｖ電源で駆動されてい
る。また、データ信号線駆動回路ＳＤのバッファ部ＢＵ
Ｆには、液晶駆動電圧に合わせて５Ｖ電源（＋２．５Ｖ
／−２．５Ｖ）が供給され、一方、走査信号線駆動回路
ＧＤのバッファ部ＢＵＦには、画素電荷の書き込み・保
持に必要な走査信号線振幅に合わせて、１６Ｖ電源（＋
７Ｖ／−９Ｖ）が供給されている。さらに、前記実施の
形態８で述べたように、対向電極ＣＯＭは、液晶印加電
圧と同振幅の５Ｖ（＋２．５Ｖ／−２．５Ｖ）で交流駆
動されている。
ＣＴＬ（少なくともその出力部）は１０Ｖ電源で駆動さ
れ、データ信号線駆動回路ＳＤ、及び、走査信号線駆動
回路ＧＤへの入力信号（クロック信号やデジタル映像信
号など）は、いずれも、１０Ｖ振幅（＋５Ｖ／−５Ｖ）
となっている。そして、データ信号線駆動回路ＳＤのバ
ッファ部ＢＵＦ、及び、走査信号線駆動回路ＧＤのバッ
ファ部ＢＵＦ以外の部分は、１０Ｖ電源で駆動されてい
る。また、データ信号線駆動回路ＳＤのバッファ部ＢＵ
Ｆには、液晶駆動電圧に合わせて５Ｖ電源（＋２．５Ｖ
／−２．５Ｖ）が供給され、一方、走査信号線駆動回路
ＧＤのバッファ部ＢＵＦには、画素電荷の書き込み・保
持に必要な走査信号線振幅に合わせて、１６Ｖ電源（＋
７Ｖ／−９Ｖ）が供給されている。さらに、前記実施の
形態８で述べたように、対向電極ＣＯＭは、液晶印加電
圧と同振幅の５Ｖ（＋２．５Ｖ／−２．５Ｖ）で交流駆
動されている。
【０１５７】このような構成を実現するために、走査信
号線駆動回路ＧＤは、図１９に示すように、走査回路Ｓ
Ｒと、論理回路ＬＯＧと、レベルシフト回路ＬＳと、バ
ッファ回路ＢＵＦにより構成されている。図１９におい
て、走査回路ＳＲ各段からの出力信号とパルス信号ＧＰ
Ｓとを論理回路ＬＯＧで論理演算（論理積）により得ら
れるパルス信号（＋５Ｖ／−５Ｖ）は、レベルシフト回
路ＬＳによって画素スイッチの導通・非導通を制御でき
るレベル（＋７Ｖ／−９Ｖ）にまで変換される。そし
て、バッファ回路ＢＵＦを介してゲート信号線ＧＬを駆
動している。
号線駆動回路ＧＤは、図１９に示すように、走査回路Ｓ
Ｒと、論理回路ＬＯＧと、レベルシフト回路ＬＳと、バ
ッファ回路ＢＵＦにより構成されている。図１９におい
て、走査回路ＳＲ各段からの出力信号とパルス信号ＧＰ
Ｓとを論理回路ＬＯＧで論理演算（論理積）により得ら
れるパルス信号（＋５Ｖ／−５Ｖ）は、レベルシフト回
路ＬＳによって画素スイッチの導通・非導通を制御でき
るレベル（＋７Ｖ／−９Ｖ）にまで変換される。そし
て、バッファ回路ＢＵＦを介してゲート信号線ＧＬを駆
動している。
【０１５８】本発明の液晶表示装置においては、走査信
号線駆動回路ＧＤはレベルシフタＬＳを内蔵しているの
で、入力信号が如何なるレベルであっても、所望の出力
電圧（走査信号線の電圧）を得ることが可能である。し
たがって、走査信号線駆動回路ＧＤの入力信号のレベル
を、データ信号線駆動回路ＳＤの入力信号のレベルと同
一にすることも可能となる。この構成では、外部コント
ロール回路ＣＴＬの出力レベルを統一できるので、電源
回路などを含めたシステムの簡素化と低消費電力化が期
待できる。
号線駆動回路ＧＤはレベルシフタＬＳを内蔵しているの
で、入力信号が如何なるレベルであっても、所望の出力
電圧（走査信号線の電圧）を得ることが可能である。し
たがって、走査信号線駆動回路ＧＤの入力信号のレベル
を、データ信号線駆動回路ＳＤの入力信号のレベルと同
一にすることも可能となる。この構成では、外部コント
ロール回路ＣＴＬの出力レベルを統一できるので、電源
回路などを含めたシステムの簡素化と低消費電力化が期
待できる。
【０１５９】（実施の形態１２）図２０は、本発明に係
るアクティブマトリクス型液晶表示装置の画素構成の例
を示した図である。
るアクティブマトリクス型液晶表示装置の画素構成の例
を示した図である。
【０１６０】図２０において、データ信号線駆動回路Ｓ
Ｄは、画素アレイの両側に第一のデータ信号線駆動回路
ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とに配置さ
れており、データ信号線ＳＬは、これら２個のデータ信
号線駆動回路に半分ずつ接続されている。また、１つの
絵素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素か
ら構成され、さらに、各画素は、電極面積Ｓの比が１：
２：４：８：１６：３２である６個の各副画素ＳＰＸか
ら成っている。
Ｄは、画素アレイの両側に第一のデータ信号線駆動回路
ＳＤ１と第二のデータ信号線駆動回路ＳＤ２とに配置さ
れており、データ信号線ＳＬは、これら２個のデータ信
号線駆動回路に半分ずつ接続されている。また、１つの
絵素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３個の画素か
ら構成され、さらに、各画素は、電極面積Ｓの比が１：
２：４：８：１６：３２である６個の各副画素ＳＰＸか
ら成っている。
【０１６１】これは、前述の実施の形態６の場合と同様
に、解像度や階調数を増やす必要がある場合に、データ
信号線の接続ピッチを大きくするための構成である。
に、解像度や階調数を増やす必要がある場合に、データ
信号線の接続ピッチを大きくするための構成である。
【０１６２】以下、前記実施の形態６と共通の事項につ
いては説明を省略し、本実施の形態に特徴的な事項につ
いてのみ述べる。
いては説明を省略し、本実施の形態に特徴的な事項につ
いてのみ述べる。
【０１６３】実施の形態６の液晶表示装置（図１３）に
おいては、各絵素（ＲＧＢに対応する３画素からなる）
毎に、対応するデータ信号線ＳＬが、交互に２つのデー
タ信号線駆動回路ＳＤに接続されていたが、図２０に示
す液晶表示装置においては、各画素の上位半分のビット
と下位半分のビットに対応するデータ信号線ＳＬを、そ
れぞれ、上位半分のビットを第一のデータ信号線駆動回
路ＳＤ１に下位半分のビットを第二のデータ信号線駆動
回路ＳＤ２に接続している。
おいては、各絵素（ＲＧＢに対応する３画素からなる）
毎に、対応するデータ信号線ＳＬが、交互に２つのデー
タ信号線駆動回路ＳＤに接続されていたが、図２０に示
す液晶表示装置においては、各画素の上位半分のビット
と下位半分のビットに対応するデータ信号線ＳＬを、そ
れぞれ、上位半分のビットを第一のデータ信号線駆動回
路ＳＤ１に下位半分のビットを第二のデータ信号線駆動
回路ＳＤ２に接続している。
【０１６４】これにより、２つのデータ信号線駆動回路
には、それぞれ異なるデジタル映像信号を入力すること
になる。これに対し、図１３の構成では、２つのデータ
信号線駆動回路に重複して映像信号を入力する必要があ
った。したがって、本実施の形態では、映像信号線数が
削減されることなどにより、データ信号線駆動回路が小
型化される。
には、それぞれ異なるデジタル映像信号を入力すること
になる。これに対し、図１３の構成では、２つのデータ
信号線駆動回路に重複して映像信号を入力する必要があ
った。したがって、本実施の形態では、映像信号線数が
削減されることなどにより、データ信号線駆動回路が小
型化される。
【０１６５】なお、２つのデータ信号線駆動回路へのデ
ジタル映像信号の分配の仕方は、図２０の例に限定され
ることなく、如何なる割り当て方でもよい。
ジタル映像信号の分配の仕方は、図２０の例に限定され
ることなく、如何なる割り当て方でもよい。
【０１６６】（実施の形態１３）図２１は、本発明に係
るアクティブマトリクス型液晶表示装置において、中間
調表示の方法を示した図である。
るアクティブマトリクス型液晶表示装置において、中間
調表示の方法を示した図である。
【０１６７】図２１は、任意の画素の表示階調を時系列
で示したものであり、３個の副画素からなる画素（８階
調表示に対応）において、２フレーム（信号の極性を考
慮する場合には４フレーム）で１５階調の表示を行おう
とするものである。各画素が３個の副画素からなる場
合、それ自体では８階調の表示しかできないが、複数の
フレームを組み合わせることにより、その間の階調をも
表示することができる（フレーム変調法）。
で示したものであり、３個の副画素からなる画素（８階
調表示に対応）において、２フレーム（信号の極性を考
慮する場合には４フレーム）で１５階調の表示を行おう
とするものである。各画素が３個の副画素からなる場
合、それ自体では８階調の表示しかできないが、複数の
フレームを組み合わせることにより、その間の階調をも
表示することができる（フレーム変調法）。
【０１６８】この例では、８階調（各々のレベルを０〜
７とする）の内のレベル３とレベル４の表示を繰り返す
ことにより、擬似的に、１５階調（各々のレベルを０〜
１４とする）の内のレベル７（８階調の内のレベル３と
レベル４の間の階調に相当）を表示するものである。
７とする）の内のレベル３とレベル４の表示を繰り返す
ことにより、擬似的に、１５階調（各々のレベルを０〜
１４とする）の内のレベル７（８階調の内のレベル３と
レベル４の間の階調に相当）を表示するものである。
【０１６９】一般に、フレーム変調法を用いると、表示
変化の周波数が減少してフリッカーが目立つようになる
ので、それを抑えるために、フレーム周波数を高めるな
どの対策が必要になる場合が多いが、反射型のようなコ
ントラスト比の低い液晶表示装置では、フリッカーが目
立たず、そのような対策は不要になるので、この駆動法
を用いるメリットは大きい。
変化の周波数が減少してフリッカーが目立つようになる
ので、それを抑えるために、フレーム周波数を高めるな
どの対策が必要になる場合が多いが、反射型のようなコ
ントラスト比の低い液晶表示装置では、フリッカーが目
立たず、そのような対策は不要になるので、この駆動法
を用いるメリットは大きい。
【０１７０】（実施の形態１４）図２２は、本発明に係
るアクティブマトリクス型液晶表示装置において、中間
調表示の方法を示した図である。
るアクティブマトリクス型液晶表示装置において、中間
調表示の方法を示した図である。
【０１７１】図２２は、隣接する複数個（この例では４
個）の画素の表示階調を示したものであり、３個の副画
素からなる画素（８階調表示に対応）において、２９階
調の表示を行おうとするものである。各画素が３個の副
画素からなる場合、それ自体では８階調の表示しかでき
ないが、複数の画素を組み合わせることにより、その間
の階調をも表示することができる（ディザ法）。
個）の画素の表示階調を示したものであり、３個の副画
素からなる画素（８階調表示に対応）において、２９階
調の表示を行おうとするものである。各画素が３個の副
画素からなる場合、それ自体では８階調の表示しかでき
ないが、複数の画素を組み合わせることにより、その間
の階調をも表示することができる（ディザ法）。
【０１７２】この例では、８階調（各々のレベルを０〜
７とする）の内のレベル３とレベル４を表示をする４個
の画素により、レベル３とレベル４の間で３個の階調表
示が可能となり、全体として、擬似的に、２９階調（各
々のレベルを０〜２８とする）の内のレベル１４を表示
するものである。
７とする）の内のレベル３とレベル４を表示をする４個
の画素により、レベル３とレベル４の間で３個の階調表
示が可能となり、全体として、擬似的に、２９階調（各
々のレベルを０〜２８とする）の内のレベル１４を表示
するものである。
【０１７３】一般に、ディザ法を用いると解像度が低下
するが、解像度よりも表示階調を優先させたい場合など
には、この駆動法は有効である。また、ディザ法による
解像度の低下が認識されない程に、画素の配置ピッチが
十分に小さいときには、さらに有効である。
するが、解像度よりも表示階調を優先させたい場合など
には、この駆動法は有効である。また、ディザ法による
解像度の低下が認識されない程に、画素の配置ピッチが
十分に小さいときには、さらに有効である。
【０１７４】（実施の形態１５）図２３は、本発明に係
るアクティブマトリクス型液晶表示装置を構成する薄膜
トランジスタの製造工程の例を示した図である。
るアクティブマトリクス型液晶表示装置を構成する薄膜
トランジスタの製造工程の例を示した図である。
【０１７５】図２３（ａ）〜（ｋ）は、各工程での断面
図であり、以下で、各製造工程について簡単に説明す
る。
図であり、以下で、各製造工程について簡単に説明す
る。
【０１７６】図２３においては、まず、ガラス基板２１
（ａ）上に堆積した非晶質シリコン薄膜２２（ｂ）に、
エキシマレーザを照射して、多結晶シリコン薄膜２３を
形成する（ｃ）。次に、この多結晶シリコン薄膜２３を
所望の形状にパターニングし（ｄ）、二酸化シリコンか
らなるゲート絶縁膜２４を形成する（ｅ）。さらに、薄
膜トランジスタのゲート電極２５をアルミニウム等で形
成（ｆ）した後、薄膜トランジスタのソース及びドレイ
ン領域２６に不純物イオン（ｎ型領域には燐イオン、ｐ
型領域には硼素イオン）を注入する（ｇ，ｈ）。その
後、二酸化シリコンまたは窒化シリコン等からなる層間
絶縁膜２７を堆積し（ｉ）、コンタクトホール２８を開
口（ｊ）した後、アルミニウム等の金属配線２９を形成
する。この工程において、プロセスの最高温度は、ゲー
ト絶縁膜形成時の６００℃であるので、米国コーニング
社の１７３７ガラス等の高耐熱性ガラスが使用できる。
（ａ）上に堆積した非晶質シリコン薄膜２２（ｂ）に、
エキシマレーザを照射して、多結晶シリコン薄膜２３を
形成する（ｃ）。次に、この多結晶シリコン薄膜２３を
所望の形状にパターニングし（ｄ）、二酸化シリコンか
らなるゲート絶縁膜２４を形成する（ｅ）。さらに、薄
膜トランジスタのゲート電極２５をアルミニウム等で形
成（ｆ）した後、薄膜トランジスタのソース及びドレイ
ン領域２６に不純物イオン（ｎ型領域には燐イオン、ｐ
型領域には硼素イオン）を注入する（ｇ，ｈ）。その
後、二酸化シリコンまたは窒化シリコン等からなる層間
絶縁膜２７を堆積し（ｉ）、コンタクトホール２８を開
口（ｊ）した後、アルミニウム等の金属配線２９を形成
する。この工程において、プロセスの最高温度は、ゲー
ト絶縁膜形成時の６００℃であるので、米国コーニング
社の１７３７ガラス等の高耐熱性ガラスが使用できる。
【０１７７】なお、液晶表示装置においては、この後
に、さらに、層間絶縁膜を介して、透明電極（透過型液
晶表示装置の場合）や反射電極（反射型液晶表示装置の
場合）を形成することになる。
に、さらに、層間絶縁膜を介して、透明電極（透過型液
晶表示装置の場合）や反射電極（反射型液晶表示装置の
場合）を形成することになる。
【０１７８】このようなプロセスを採用することによ
り、安価で大面積化が可能なガラス基板上に多結晶シリ
コン薄膜トランジスタを形成することができるので、液
晶表示装置の低コスト化と大型化が容易に実現できる。
り、安価で大面積化が可能なガラス基板上に多結晶シリ
コン薄膜トランジスタを形成することができるので、液
晶表示装置の低コスト化と大型化が容易に実現できる。
【０１７９】また、このような比較的低温で形成された
多結晶シリコン薄膜トランジスタは、その駆動力が小さ
い、素子寸法が大きい、素子特性のバラツキが大きい等
の問題があり、駆動回路を構成する上で支障となるが、
前述の面積階調表示法を採用することにより、そのよう
な問題点をある程度無視することができる。
多結晶シリコン薄膜トランジスタは、その駆動力が小さ
い、素子寸法が大きい、素子特性のバラツキが大きい等
の問題があり、駆動回路を構成する上で支障となるが、
前述の面積階調表示法を採用することにより、そのよう
な問題点をある程度無視することができる。
【０１８０】
【発明の効果】以上のように、本発明においては、多結
晶シリコン薄膜トランジスタで構成された駆動回路一体
型液晶表示装置において、コントラスト比が比較的小さ
い反射型モードの表示を行う場合には、面積階調表示法
を用いることにより、製造歩留まりが高く、表示の均一
性に優れ、しかも、非常に低消費電力の表示装置を実現
することができる。また、この面積階調表示法を用いた
液晶表示装置は、駆動回路を一体化することにより、他
の表示方法に較べて、大幅な低コスト化が実現される。
晶シリコン薄膜トランジスタで構成された駆動回路一体
型液晶表示装置において、コントラスト比が比較的小さ
い反射型モードの表示を行う場合には、面積階調表示法
を用いることにより、製造歩留まりが高く、表示の均一
性に優れ、しかも、非常に低消費電力の表示装置を実現
することができる。また、この面積階調表示法を用いた
液晶表示装置は、駆動回路を一体化することにより、他
の表示方法に較べて、大幅な低コスト化が実現される。
【０１８１】駆動回路一体型のアクティブマトリクス型
液晶表示装置において、画素が複数の副画素から構成し
て、２値表示に対応する映像信号を用いて表示領域の面
積により中間調表示を行う（面積階調表示法）行うとと
もに、対向電極の振幅を最適化したことにより、外部か
らアナログ信号や中間電圧を入力する必要がなくなると
ともに、駆動回路を全てデジタル回路で構成することが
可能となるので、システムとしての消費電力を大幅に低
減することができる。さらに、デジタル回路では、素子
特性のバラツキがある程度は許容できるので、これに関
する良品率の低下を防止することができる。また、面積
階調表示法では、データ信号線数が増加するので、駆動
回路および実装コストの増大が懸念されるが、駆動回路
を一体化することにより大幅な低コスト化が達成され
る。さらに、面積階調表示法により、素子特性のバラツ
キが許容できるので、多結晶シリコン薄膜トランジスタ
は、６００℃以下のプロセスで基板に形成することがで
きる。
液晶表示装置において、画素が複数の副画素から構成し
て、２値表示に対応する映像信号を用いて表示領域の面
積により中間調表示を行う（面積階調表示法）行うとと
もに、対向電極の振幅を最適化したことにより、外部か
らアナログ信号や中間電圧を入力する必要がなくなると
ともに、駆動回路を全てデジタル回路で構成することが
可能となるので、システムとしての消費電力を大幅に低
減することができる。さらに、デジタル回路では、素子
特性のバラツキがある程度は許容できるので、これに関
する良品率の低下を防止することができる。また、面積
階調表示法では、データ信号線数が増加するので、駆動
回路および実装コストの増大が懸念されるが、駆動回路
を一体化することにより大幅な低コスト化が達成され
る。さらに、面積階調表示法により、素子特性のバラツ
キが許容できるので、多結晶シリコン薄膜トランジスタ
は、６００℃以下のプロセスで基板に形成することがで
きる。
【０１８２】また、面積階調表示法により中間調表示を
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、データ信号線駆動回路を
走査回路とラッチ回路とデータ信号出力回路とから構成
しているので、回路規模および占有面積が小さくなり、
コストの低減、狭額縁化、低消費電力化を図ることがで
きる。また、駆動回路を構成するトランジスタのサイズ
を小さくすることができる。
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、データ信号線駆動回路を
走査回路とラッチ回路とデータ信号出力回路とから構成
しているので、回路規模および占有面積が小さくなり、
コストの低減、狭額縁化、低消費電力化を図ることがで
きる。また、駆動回路を構成するトランジスタのサイズ
を小さくすることができる。
【０１８３】また、データ信号線駆動回路に入力される
デジタル映像信号は、液晶駆動電圧の極性反転周期に同
期して、極性を反転されているので、入力信号数を減ら
すことができるとともに、回路規模を小さくすることが
できるため、画像表示装置の低消費電力化や、良品率向
上、コスト削減に効果がある。
デジタル映像信号は、液晶駆動電圧の極性反転周期に同
期して、極性を反転されているので、入力信号数を減ら
すことができるとともに、回路規模を小さくすることが
できるため、画像表示装置の低消費電力化や、良品率向
上、コスト削減に効果がある。
【０１８４】また、データ信号線駆動回路を構成するデ
ータ信号出力回路は、インバータ回路を備えているの
で、簡単な回路の構成が可能となり、画像表示に適した
振幅のデータ信号を出力することができ、画像表示装置
の小型化および低消費電力化に効果がある。
ータ信号出力回路は、インバータ回路を備えているの
で、簡単な回路の構成が可能となり、画像表示に適した
振幅のデータ信号を出力することができ、画像表示装置
の小型化および低消費電力化に効果がある。
【０１８５】また、データ信号線駆動回路は、画素アレ
イの両側に分けて配置され、データ信号線はそれぞれに
半分ずつ接続されているので、データ信号線の接続ピッ
チを拡げることができ、副画素の分割数を増やすことが
可能となり、さらに階調数を増やすことができる。ま
た、同一の画面サイズで画素数の多いパネル、または、
同一の画素数で画面サイズの小さいパネルへの適用も可
能になる。さらに、面積階調法では、データ信号線駆動
回路に入力されるデジタル映像信号が、それぞれ別のデ
ータ信号線に対応しており、互いに無関係にデータ信号
線に出力されるので、上位半分のビットを一方のデータ
信号線駆動回路に入力し、下位半分のビットを他方のデ
ータ信号線駆動回路に入力する構成にすることができ
る。このようにすることにより、デジタル映像信号を両
方のデータ信号線駆動回路で重複して配置することがな
くなるため、データ信号線駆動回路の占有面積を削減す
ることができ、さらに画像表示装置を小型化でき、低消
費電力化することができる。
イの両側に分けて配置され、データ信号線はそれぞれに
半分ずつ接続されているので、データ信号線の接続ピッ
チを拡げることができ、副画素の分割数を増やすことが
可能となり、さらに階調数を増やすことができる。ま
た、同一の画面サイズで画素数の多いパネル、または、
同一の画素数で画面サイズの小さいパネルへの適用も可
能になる。さらに、面積階調法では、データ信号線駆動
回路に入力されるデジタル映像信号が、それぞれ別のデ
ータ信号線に対応しており、互いに無関係にデータ信号
線に出力されるので、上位半分のビットを一方のデータ
信号線駆動回路に入力し、下位半分のビットを他方のデ
ータ信号線駆動回路に入力する構成にすることができ
る。このようにすることにより、デジタル映像信号を両
方のデータ信号線駆動回路で重複して配置することがな
くなるため、データ信号線駆動回路の占有面積を削減す
ることができ、さらに画像表示装置を小型化でき、低消
費電力化することができる。
【０１８６】また、面積階調表示法により中間調表示を
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、走査信号線駆動回路はレ
ベルシフタを備えているので、走査信号線駆動回路への
入力信号のレベルに関係なく出力信号を所望の電圧で駆
動することができ、データ信号線駆動回路の入力信号の
レベルと同一レベルで走査信号線駆動回路を動作させる
ことができる。このことにより、外部インターフェイス
回路の出力も単一レベルとなるので、電源回路およびレ
ベル変換回路の数を減らすことができ、システム構成を
簡略化することができる。さらに、走査信号線駆動回路
の入力信号のレベルは、電圧の小さいデータ信号線駆動
回路の入力信号のレベルと等しくするので、システム全
体として消費電力の低減を図ることができる。
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、走査信号線駆動回路はレ
ベルシフタを備えているので、走査信号線駆動回路への
入力信号のレベルに関係なく出力信号を所望の電圧で駆
動することができ、データ信号線駆動回路の入力信号の
レベルと同一レベルで走査信号線駆動回路を動作させる
ことができる。このことにより、外部インターフェイス
回路の出力も単一レベルとなるので、電源回路およびレ
ベル変換回路の数を減らすことができ、システム構成を
簡略化することができる。さらに、走査信号線駆動回路
の入力信号のレベルは、電圧の小さいデータ信号線駆動
回路の入力信号のレベルと等しくするので、システム全
体として消費電力の低減を図ることができる。
【０１８７】また、面積階調表示法により中間調表示を
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、擬似階調法であるフレー
ム変調法およびディザ法を組み合わせることにより、さ
らに階調数を増やすことができる。よって、階調数が画
素を構成する副画素の分割により制限されることがな
い。
行うデジタル方式の駆動回路一体型のアクティブマトリ
クス型液晶表示装置において、擬似階調法であるフレー
ム変調法およびディザ法を組み合わせることにより、さ
らに階調数を増やすことができる。よって、階調数が画
素を構成する副画素の分割により制限されることがな
い。
【図１】本発明に係る液晶表示装置の例を示す構成図で
ある。
ある。
【図２】本発明に係る液晶表示装置を構成する多結晶シ
リコン薄膜トランジスタの断面構造を示す図である。
リコン薄膜トランジスタの断面構造を示す図である。
【図３】本発明に係る液晶表示装置において、システム
構成の例を示す図である。
構成の例を示す図である。
【図４】ＴＮ液晶の電圧−透過率特性の例を表す図であ
る。
る。
【図５】本発明に係る液晶表示装置において、データ信
号線駆動回路の構成例を示す図である。
号線駆動回路の構成例を示す図である。
【図６】本発明に係る液晶表示装置において、画素およ
びデータ信号線の構成例を示す図である。
びデータ信号線の構成例を示す図である。
【図７】本発明に係る液晶表示装置において、画素およ
びデータ信号線の他の構成例を示す図である。
びデータ信号線の他の構成例を示す図である。
【図８】本発明に係る液晶表示装置において、データ信
号線駆動回路の他の構成例を示す図である。
号線駆動回路の他の構成例を示す図である。
【図９】本発明に係る液晶表示装置において、液晶素子
の駆動電圧の例を示す図である。
の駆動電圧の例を示す図である。
【図１０】本発明に係る液晶表示装置において、反射型
液晶表示装置の断面構造の例を示す図である。
液晶表示装置の断面構造の例を示す図である。
【図１１】ゲストホストモードにおける液晶の電圧−反
射率特性の例を表す図である。
射率特性の例を表す図である。
【図１２】本発明に係る液晶表示装置において、画素お
よびデータ信号線の他の構成例を示す図である。
よびデータ信号線の他の構成例を示す図である。
【図１３】本発明に係る液晶表示装置において、画素お
よびデータ信号線の他の構成例を示す図である。
よびデータ信号線の他の構成例を示す図である。
【図１４】本発明に係る液晶表示装置において、映像信
号線および画素および対向電極に印加される電圧の例を
示す図である。
号線および画素および対向電極に印加される電圧の例を
示す図である。
【図１５】本発明に係る液晶表示装置において、映像信
号線および画素および対向電極に印加される電圧の他の
例を示す図である。
号線および画素および対向電極に印加される電圧の他の
例を示す図である。
【図１６】本発明に係る液晶表示装置において、データ
信号線駆動回路の他の構成例を示す図である。
信号線駆動回路の他の構成例を示す図である。
【図１７】本発明に係る液晶表示装置において、データ
信号線駆動回路の他の構成例を示す図である。
信号線駆動回路の他の構成例を示す図である。
【図１８】本発明に係る液晶表示装置の構成例を示す図
である。
である。
【図１９】本発明に係る液晶表示装置において、走査信
号線駆動回路の構成例を示す図である。
号線駆動回路の構成例を示す図である。
【図２０】本発明に係る液晶表示装置において、画素お
よびデータ信号線の他の構成例を示す図である。
よびデータ信号線の他の構成例を示す図である。
【図２１】本発明に係る液晶表示装置において、中間調
表示を行う方法を示す図である。
表示を行う方法を示す図である。
【図２２】本発明に係る液晶表示装置において、中間調
表示を行う他の方法を示す図である。
表示を行う他の方法を示す図である。
【図２３】本発明に係る液晶表示装置を構成する薄膜ト
ランジスタの製造プロセスを示す図である。
ランジスタの製造プロセスを示す図である。
【図２４】従来の液晶表示装置の構成例を示す図であ
る。
る。
【図２５】図２４に示す液晶表示装置における画素の内
部構造の例を示す図である。
部構造の例を示す図である。
【図２６】従来の液晶表示装置の他の構成例を示す図で
ある。
ある。
【図２７】従来の液晶表示装置におけるデータ信号線駆
動回路の構成例を示す図である。
動回路の構成例を示す図である。
【図２８】図２７に示すデータ信号線駆動回路を備える
液晶表示装置において、システム構成の例を示す図であ
る。
液晶表示装置において、システム構成の例を示す図であ
る。
【図２９】従来の液晶表示装置におけるデータ信号線駆
動回路の他の構成例を示す図である。
動回路の他の構成例を示す図である。
【図３０】図２９に示すデータ信号線駆動回路を備える
液晶表示装置において、システム構成の例を示す図であ
る。
液晶表示装置において、システム構成の例を示す図であ
る。
ＳＤ データ信号線駆
動回路 ＧＤ 走査信号線駆動
回路 ＳＬ データ信号線 ＧＬ 走査信号線 ＳＵＢ 絶縁性基板 ＰＩＸ 画素 ＳＰＸ 副画素 ＰＡＮＥＬ 表示領域 ＣＯＭ 対向電極 ＳＩＧ、ＤＡＴ 映像信号 ＳＹＮＣ タイミング信号 ＤＤＣ ＤＣ−ＤＣコン
バータ ＳＲ 走査回路（シフ
トレジスタ） ＬＡＴ ラッチ回路 ＴＲＦ 転送回路 ＸＯＲ 極性反転回路 ＢＵＦ バッファ回路 ＯＵＴ 出力回路 ＴＲＰ 転送信号 ＦＲＭ 極性反転信号 ＣＫＳ、／ＣＫＳ、ＣＫＧ クロック信号 ＳＰＳ、ＳＰＧ スタート信号 ＧＰＳ パルス信号 ＬＯＧ 論理回路 ＬＳ レベルシフト回
路 ＣＴＬ 外部コントロー
ル回路 ＡＲＹ 画素アレイ ＣＬ 液晶容量 ＣＳ 補助容量 ＳＷ 画素スイッチ
（トランジスタ） ＶＧＥＮ 電源電圧生成回
路 ＶＳＨ、ＶＧＨ 電源端子 ＶＳＬ、ＶＧＬ 接地端子 ＳＭＰ サンプリング回
路 ＤＡＣ デジタル−アナ
ログコンバータ ＡＭＰ オペアンプ ＤＥＣ デコーダ回路 ＡＳＷ アナログスイッ
チ ＶＧＳ 階調電源 ＶＧＮ 階調電源生成回
路
動回路 ＧＤ 走査信号線駆動
回路 ＳＬ データ信号線 ＧＬ 走査信号線 ＳＵＢ 絶縁性基板 ＰＩＸ 画素 ＳＰＸ 副画素 ＰＡＮＥＬ 表示領域 ＣＯＭ 対向電極 ＳＩＧ、ＤＡＴ 映像信号 ＳＹＮＣ タイミング信号 ＤＤＣ ＤＣ−ＤＣコン
バータ ＳＲ 走査回路（シフ
トレジスタ） ＬＡＴ ラッチ回路 ＴＲＦ 転送回路 ＸＯＲ 極性反転回路 ＢＵＦ バッファ回路 ＯＵＴ 出力回路 ＴＲＰ 転送信号 ＦＲＭ 極性反転信号 ＣＫＳ、／ＣＫＳ、ＣＫＧ クロック信号 ＳＰＳ、ＳＰＧ スタート信号 ＧＰＳ パルス信号 ＬＯＧ 論理回路 ＬＳ レベルシフト回
路 ＣＴＬ 外部コントロー
ル回路 ＡＲＹ 画素アレイ ＣＬ 液晶容量 ＣＳ 補助容量 ＳＷ 画素スイッチ
（トランジスタ） ＶＧＥＮ 電源電圧生成回
路 ＶＳＨ、ＶＧＨ 電源端子 ＶＳＬ、ＶＧＬ 接地端子 ＳＭＰ サンプリング回
路 ＤＡＣ デジタル−アナ
ログコンバータ ＡＭＰ オペアンプ ＤＥＣ デコーダ回路 ＡＳＷ アナログスイッ
チ ＶＧＳ 階調電源 ＶＧＮ 階調電源生成回
路
Claims (15)
- 【請求項１】 一方向に配列された複数のデータ信号線
と、前記データ信号線に交差する方向に配列された複数
の走査信号線と、マトリクス状に設けられた複数の画素
からなるアクティブマトリクス型液晶表示装置におい
て、 前記データ信号線に画像データを供給するデータ信号線
駆動回路、および前記走査信号線に走査信号を供給する
走査信号線駆動回路が、前記画素とともに同一の基板上
に形成された多結晶シリコン薄膜トランジスタで構成さ
れ、 前記各画素は複数の副画素からなり、かつ前記各副画素
は２値表示で駆動されることを特徴とするアクティブマ
トリクス型液晶表示装置。 - 【請求項２】 前記各副画素に対応するデータ信号線が
前記データ信号線駆動回路に接続されるときのピッチの
平均が、５０μｍ以下であることを特徴とする請求項１
に記載のアクティブマトリクス型液晶表示装置。 - 【請求項３】 前記データ信号線駆動回路が、走査回路
とラッチ回路とデータ信号出力回路とからなることを特
徴とする請求項１乃至２の何れかに記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項４】 前記アクティブマトリクス型液晶表示装
置の表示のコントラスト比が１５対１以下であり、かつ
前記各副画素に印加される画像データの極性は１フレー
ム毎に反転されることを特徴とする請求項１乃至３の何
れかに記載のアクティブマトリクス型液晶表示装置。 - 【請求項５】 前記各副画素の電極が、前記各副画素を
構成するスイッチ素子を覆うように形成され、照射光を
反射することを特徴とする請求項１乃至４の何れかに記
載のアクティブマトリクス型液晶表示装置。 - 【請求項６】 前記各画素を構成する前記各副画素の面
積比が、それぞれ２であり、前記各画素は３個の前記副
画素から構成されており、赤、緑、青の各色に対応する
３個の前記画素で１個の絵素を構成することにより、カ
ラー表示を行うことを特徴とする請求項１乃至５の何れ
かに記載のアクティブマトリクス型液晶表示装置。 - 【請求項７】 前記各画素を構成する前記各副画素の面
積比が、それぞれ２であり、前記データ信号線駆動回路
が画素アレイの両側に分けて配置されており、かつ前記
各画素は６個の前記副画素から構成されており、赤、
緑、青の各色に対応する３個の前記画素で１個の絵素を
構成することにより、カラー表示を行うことを特徴とす
る請求項１乃至５の何れかに記載のアクティブマトリク
ス型液晶表示装置。 - 【請求項８】 前記画素の対向電極は、液晶素子の駆動
電圧と同一の振幅で交流駆動され、前記データ信号線駆
動回路は、論理回路から構成されていることを特徴とす
る請求項１乃至７の何れかに記載のアクティブマトリク
ス型液晶表示装置。 - 【請求項９】 液晶層に印加される電圧の極性反転周期
に同期して、前記データ信号線駆動回路に入力されるデ
ジタル映像信号の極性が反転され、前記データ信号線駆
動回路を構成するデータ信号出力回路には、極性反転周
期に対応する信号は入力されないことを特徴とする請求
項８に記載のアクティブマトリクス型液晶表示装置。 - 【請求項１０】 前記データ信号線駆動回路における走
査回路およびラッチ回路の駆動電圧は、前記データ信号
線に出力されるデータ信号電圧よりも大きく、前記デー
タ信号線駆動回路におけるデータ信号出力回路は、前記
走査回路および前記ラッチ回路の駆動電圧よりも小さい
電圧で駆動されるインバータを備えていることを特徴と
する請求項８乃至９の何れかに記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項１１】 前記走査信号線駆動回路はレベルシフ
タを有しており、前記データ信号線駆動回路の入力信号
レベルと、前記走査信号線駆動回路の入力信号レベル
は、相互に等しいことを特徴とする請求項１乃至１０の
何れかに記載のアクティブマトリクス型液晶表示装置。 - 【請求項１２】 前記データ信号線駆動回路は、画素ア
レイの両側に分けて配置されており、前記各データ信号
線駆動回路には、異なる副画素に対応するデジタル映像
信号が入力されることを特徴とする請求項１乃至１１の
何れかに記載のアクティブマトリクス型液晶表示装置。 - 【請求項１３】 フレーム変調法により、見かけ上の表
示階調を増加させていることを特徴とする請求項１乃至
１２の何れかに記載のアクティブマトリクス型液晶表示
装置。 - 【請求項１４】 ディザ法により、見かけ上の表示階調
を増加させていることを特徴とする請求項１乃至１２の
何れかに記載のアクティブマトリクス型液晶表示装置。 - 【請求項１５】 前記多結晶シリコン薄膜トランジスタ
は、６００℃以下のプロセスでガラス基板上に形成され
ることを特徴とする請求項１乃至１４の何れかに記載の
アクティブマトリクス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226378A JPH1068931A (ja) | 1996-08-28 | 1996-08-28 | アクティブマトリクス型液晶表示装置 |
| TW086110540A TW448333B (en) | 1996-08-28 | 1997-07-24 | Active matrix type liquid crystal display device |
| US08/901,649 US6335778B1 (en) | 1996-08-28 | 1997-07-28 | Active matrix type liquid crystal display device using driver circuits which latch-in data during horizontal blanking period |
| KR1019970035796A KR100291158B1 (ko) | 1996-08-28 | 1997-07-29 | 액티브매트릭스형액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226378A JPH1068931A (ja) | 1996-08-28 | 1996-08-28 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1068931A true JPH1068931A (ja) | 1998-03-10 |
Family
ID=16844196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8226378A Pending JPH1068931A (ja) | 1996-08-28 | 1996-08-28 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335778B1 (ja) |
| JP (1) | JPH1068931A (ja) |
| KR (1) | KR100291158B1 (ja) |
| TW (1) | TW448333B (ja) |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073737A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Affichage |
| WO2002047062A1 (fr) * | 2000-12-08 | 2002-06-13 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage electroluminescent |
| JP2002175040A (ja) * | 2000-09-05 | 2002-06-21 | Toshiba Corp | 表示装置及びその駆動方法 |
| JP2002311446A (ja) * | 2001-04-17 | 2002-10-23 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
| JP2002323867A (ja) * | 2001-01-22 | 2002-11-08 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器、及び電子機器の駆動方法 |
| JP2002328356A (ja) * | 2001-04-27 | 2002-11-15 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2002333870A (ja) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法 |
| KR20030038022A (ko) * | 2001-11-08 | 2003-05-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널과 그 구동방법 |
| US6801180B2 (en) | 2000-03-30 | 2004-10-05 | Seiko Epson Corporation | Display device |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| KR100467991B1 (ko) * | 2000-09-05 | 2005-01-24 | 가부시끼가이샤 도시바 | 표시 장치 |
| KR100482333B1 (ko) * | 2002-08-14 | 2005-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 계조 제어장치 및 방법 |
| US6912021B2 (en) | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| US6911784B2 (en) | 2001-01-31 | 2005-06-28 | Nec Corporation | Display apparatus |
| KR100511522B1 (ko) * | 2001-10-30 | 2005-08-31 | 샤프 가부시키가이샤 | 플라즈마 표시장치 및 그 구동방법 |
| US6961040B2 (en) | 2001-04-19 | 2005-11-01 | Eizo Nanao Corporation | Two-dimensional monochrome bit face display |
| JP2006011427A (ja) * | 2004-06-25 | 2006-01-12 | Samsung Electronics Co Ltd | 表示装置の駆動装置及びその駆動方法、並びに表示装置 |
| US7199808B2 (en) | 2002-12-25 | 2007-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display |
| JP2007114625A (ja) * | 2005-10-21 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
| JP2009204898A (ja) * | 2008-02-28 | 2009-09-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器および電気光学装置の駆動方法 |
| US7898623B2 (en) | 2005-07-04 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| WO2012012984A1 (zh) * | 2010-07-28 | 2012-02-02 | 深圳市华星光电技术有限公司 | 液晶显示器 |
| KR101230306B1 (ko) | 2006-02-02 | 2013-02-06 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 |
| CN103000147A (zh) * | 2011-09-09 | 2013-03-27 | 株式会社日本显示器西 | 显示设备、显示设备的驱动方法以及电子装置 |
| US8416170B2 (en) | 2010-07-28 | 2013-04-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display |
| JP2013186294A (ja) * | 2012-03-08 | 2013-09-19 | Japan Display West Co Ltd | 表示装置及び電子機器 |
| US8570264B2 (en) | 2005-02-11 | 2013-10-29 | Samsung Display Co., Ltd. | Liquid crystal display apparatus with wide viewing angle |
| JP2014041366A (ja) * | 2007-12-03 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8723773B2 (en) | 2006-09-25 | 2014-05-13 | Japan Display West Inc. | Electro-optical device and electronic apparatus |
| TWI464506B (zh) * | 2010-04-01 | 2014-12-11 | Au Optronics Corp | 顯示器及其顯示面板 |
| JP2014238585A (ja) * | 2003-12-09 | 2014-12-18 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 干渉系変調器におけるエリアアレイ変調及びリード低減 |
| CN105572942A (zh) * | 2015-12-22 | 2016-05-11 | 友达光电股份有限公司 | 像素组以及使用其的显示装置 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6968375B1 (en) * | 1997-03-28 | 2005-11-22 | Health Hero Network, Inc. | Networked system for interactive communication and remote monitoring of individuals |
| US7196699B1 (en) * | 1998-04-28 | 2007-03-27 | Sharp Kabushiki Kaisha | Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power |
| JP2000075841A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置 |
| JP3846057B2 (ja) * | 1998-09-03 | 2006-11-15 | セイコーエプソン株式会社 | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 |
| TW478169B (en) * | 1999-07-16 | 2002-03-01 | Seiko Epson Corp | Electro optical device and the projection display device using the same |
| JP3508837B2 (ja) * | 1999-12-10 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
| CN1341230A (zh) * | 1999-12-24 | 2002-03-20 | 松下电器产业株式会社 | 液晶装置 |
| KR100734927B1 (ko) * | 1999-12-27 | 2007-07-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4471444B2 (ja) * | 2000-03-31 | 2010-06-02 | 三菱電機株式会社 | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 |
| TWI282457B (en) * | 2000-04-06 | 2007-06-11 | Chi Mei Optoelectronics Corp | Liquid crystal display component with defect restore ability and restoring method of defect |
| TWI282957B (en) * | 2000-05-09 | 2007-06-21 | Sharp Kk | Drive circuit, and image display device incorporating the same |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3475938B2 (ja) * | 2000-05-26 | 2003-12-10 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP4538915B2 (ja) * | 2000-07-24 | 2010-09-08 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
| TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| US7180496B2 (en) | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP3620490B2 (ja) * | 2000-11-22 | 2005-02-16 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JP2002372703A (ja) * | 2001-04-11 | 2002-12-26 | Sanyo Electric Co Ltd | 表示装置 |
| JP4785300B2 (ja) * | 2001-09-07 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 電気泳動型表示装置、表示装置、及び電子機器 |
| JP2003108098A (ja) * | 2001-09-29 | 2003-04-11 | Toshiba Corp | 平面表示装置 |
| KR100780714B1 (ko) * | 2001-10-29 | 2007-11-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 |
| KR100852812B1 (ko) * | 2002-02-01 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 화소 구동 회로 |
| US7301517B2 (en) * | 2002-05-10 | 2007-11-27 | Alps Electric Co., Ltd. | Liquid-crystal display apparatus capable of reducing line crawling |
| KR100890022B1 (ko) * | 2002-07-19 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US6954201B1 (en) * | 2002-11-06 | 2005-10-11 | National Semiconductor Corporation | Data bus system and protocol for graphics displays |
| TW594653B (en) * | 2003-06-02 | 2004-06-21 | Toppoly Optoelectronics Corp | Low leakage thin film transistor circuit |
| US7505034B2 (en) * | 2003-06-17 | 2009-03-17 | Intel Corporation | Method and apparatus for reducing display power consumption by controlling pixel color |
| JP4536440B2 (ja) * | 2003-09-09 | 2010-09-01 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| JP4265788B2 (ja) * | 2003-12-05 | 2009-05-20 | シャープ株式会社 | 液晶表示装置 |
| JP4338511B2 (ja) * | 2003-12-24 | 2009-10-07 | シャープ株式会社 | 液晶表示装置 |
| JP4394512B2 (ja) * | 2004-04-30 | 2010-01-06 | 富士通株式会社 | 視角特性を改善した液晶表示装置 |
| US20060044241A1 (en) * | 2004-08-31 | 2006-03-02 | Vast View Technology Inc. | Driving device for quickly changing the gray level of the liquid crystal display and its driving method |
| JP5090620B2 (ja) * | 2004-12-27 | 2012-12-05 | シャープ株式会社 | 液晶表示装置 |
| KR101082909B1 (ko) * | 2005-02-05 | 2011-11-11 | 삼성전자주식회사 | 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치 |
| CN100573647C (zh) * | 2005-05-16 | 2009-12-23 | 统宝香港控股有限公司 | 矩阵驱动方法及电路，及使用其的显示装置 |
| US20070001954A1 (en) | 2005-07-04 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
| WO2007034876A1 (ja) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| TWI327717B (en) * | 2005-11-22 | 2010-07-21 | Prime View Int Co Ltd | Method and circuit for common voltage setup and measurement |
| WO2007069101A1 (en) | 2005-12-13 | 2007-06-21 | Koninklijke Philips Electronics N.V. | Active matrix array device |
| KR20070063169A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI344133B (en) * | 2006-02-24 | 2011-06-21 | Prime View Int Co Ltd | Thin film transistor array substrate and electronic ink display device |
| KR101257380B1 (ko) * | 2006-04-04 | 2013-04-23 | 삼성디스플레이 주식회사 | 표시장치 |
| TWI478134B (zh) * | 2006-05-31 | 2015-03-21 | Semiconductor Energy Lab | 顯示裝置、顯示裝置的驅動方法、以及電子設備 |
| KR101351922B1 (ko) * | 2006-06-30 | 2014-01-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동 방법 |
| CN101907808B (zh) * | 2007-03-05 | 2013-10-02 | 友达光电股份有限公司 | 主动组件阵列基板及其驱动方法 |
| US7796234B2 (en) * | 2007-04-23 | 2010-09-14 | Sony Ericsson Mobile Communications Ab | Low loss transflective device display comprising a light guide including optical fibers |
| JP5116359B2 (ja) * | 2007-05-17 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR20080112855A (ko) * | 2007-06-22 | 2008-12-26 | 삼성전자주식회사 | 표시 패널 |
| TWI384452B (zh) * | 2008-08-13 | 2013-02-01 | Sitronix Technology Corp | Control circuit and control method of color sequential liquid crystal display device |
| US8704743B2 (en) * | 2008-09-30 | 2014-04-22 | Apple Inc. | Power savings technique for LCD using increased frame inversion rate |
| JP5310214B2 (ja) * | 2009-04-13 | 2013-10-09 | ソニー株式会社 | 表示装置および電子機器 |
| TWI420480B (zh) * | 2009-05-19 | 2013-12-21 | Au Optronics Corp | 光電裝置及其顯示器 |
| KR20130060598A (ko) | 2011-11-30 | 2013-06-10 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 |
| US20140132649A1 (en) * | 2012-11-13 | 2014-05-15 | Pixtronix, Inc. | Subframe controlling circuits and methods for field sequential type digital display apparatus |
| US20140184667A1 (en) * | 2012-12-28 | 2014-07-03 | Nvidia Corporation | Display device with binary mode amoled pixel pattern |
| KR20150005108A (ko) * | 2013-07-04 | 2015-01-14 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102183088B1 (ko) | 2014-02-10 | 2020-11-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102179330B1 (ko) | 2014-03-18 | 2020-11-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 제조 방법 |
| TWI556039B (zh) * | 2015-04-24 | 2016-11-01 | 友達光電股份有限公司 | 液晶顯示器 |
| KR102457207B1 (ko) * | 2015-12-08 | 2022-10-20 | 엘지디스플레이 주식회사 | 공간 광 변조기 및 이를 이용한 홀로그램 디스플레이 |
| KR20180070334A (ko) * | 2016-12-16 | 2018-06-26 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 |
| US10706799B2 (en) * | 2017-12-06 | 2020-07-07 | Au Optronics Corporation | Display device without a driver IC |
| JP7117131B2 (ja) * | 2018-04-10 | 2022-08-12 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置及び表示装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296870A (en) * | 1986-12-19 | 1994-03-22 | U.S. Philips Corporation | Matrix display devices |
| JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| JPH02166419A (ja) * | 1988-12-21 | 1990-06-27 | Nippon I B M Kk | 液晶表示装置 |
| JPH02184821A (ja) | 1989-01-12 | 1990-07-19 | Matsushita Electric Ind Co Ltd | 強誘電性液晶ディスプレイ |
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JPH0497126A (ja) * | 1990-08-16 | 1992-03-30 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| NL9002011A (nl) * | 1990-09-13 | 1992-04-01 | Philips Nv | Weergeefinrichting. |
| US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| TW228633B (ja) * | 1991-01-17 | 1994-08-21 | Semiconductor Energy Res Co Ltd | |
| GB9217336D0 (en) * | 1992-08-14 | 1992-09-30 | Philips Electronics Uk Ltd | Active matrix display devices and methods for driving such |
| JPH0679413A (ja) * | 1992-09-07 | 1994-03-22 | Unitika Ltd | 金属細線の製造方法 |
| JPH06324306A (ja) | 1993-05-11 | 1994-11-25 | Toshiba Corp | 液晶表示装置 |
| JPH07261155A (ja) | 1994-03-24 | 1995-10-13 | Sony Corp | アクティブマトリクス液晶表示素子 |
| GB9407116D0 (en) * | 1994-04-11 | 1994-06-01 | Secr Defence | Ferroelectric liquid crystal display with greyscale |
| US5491347A (en) * | 1994-04-28 | 1996-02-13 | Xerox Corporation | Thin-film structure with dense array of binary control units for presenting images |
| JPH09138390A (ja) * | 1995-09-14 | 1997-05-27 | Canon Inc | 液晶表示装置 |
| DE69627286D1 (de) * | 1995-12-28 | 2003-05-15 | Canon Kk | Farbanzeigetafel und -einrichtung mit verbesserter Unterpixelanordnung |
| US6040812A (en) * | 1996-06-19 | 2000-03-21 | Xerox Corporation | Active matrix display with integrated drive circuitry |
-
1996
- 1996-08-28 JP JP8226378A patent/JPH1068931A/ja active Pending
-
1997
- 1997-07-24 TW TW086110540A patent/TW448333B/zh not_active IP Right Cessation
- 1997-07-28 US US08/901,649 patent/US6335778B1/en not_active Expired - Lifetime
- 1997-07-29 KR KR1019970035796A patent/KR100291158B1/ko not_active IP Right Cessation
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801180B2 (en) | 2000-03-30 | 2004-10-05 | Seiko Epson Corporation | Display device |
| WO2001073737A1 (fr) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Affichage |
| KR100467991B1 (ko) * | 2000-09-05 | 2005-01-24 | 가부시끼가이샤 도시바 | 표시 장치 |
| JP2002175040A (ja) * | 2000-09-05 | 2002-06-21 | Toshiba Corp | 表示装置及びその駆動方法 |
| KR100656830B1 (ko) * | 2000-10-31 | 2006-12-12 | 마쯔시다덴기산교 가부시키가이샤 | 표시장치 및 그 구동방법 |
| US7084848B2 (en) | 2000-10-31 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd | Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns |
| JP2002333870A (ja) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法 |
| KR100739469B1 (ko) * | 2000-10-31 | 2007-07-13 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시장치 |
| WO2002047062A1 (fr) * | 2000-12-08 | 2002-06-13 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage electroluminescent |
| US7173612B2 (en) | 2000-12-08 | 2007-02-06 | Matsushita Electric Industrial Co., Ltd. | EL display device providing means for delivery of blanking signals to pixel elements |
| JP2002323867A (ja) * | 2001-01-22 | 2002-11-08 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器、及び電子機器の駆動方法 |
| US6912021B2 (en) | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| US6911784B2 (en) | 2001-01-31 | 2005-06-28 | Nec Corporation | Display apparatus |
| JP4712215B2 (ja) * | 2001-04-17 | 2011-06-29 | 三菱電機株式会社 | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
| JP2002311446A (ja) * | 2001-04-17 | 2002-10-23 | Mitsubishi Electric Corp | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
| US6961040B2 (en) | 2001-04-19 | 2005-11-01 | Eizo Nanao Corporation | Two-dimensional monochrome bit face display |
| JP2002328356A (ja) * | 2001-04-27 | 2002-11-15 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| KR100511522B1 (ko) * | 2001-10-30 | 2005-08-31 | 샤프 가부시키가이샤 | 플라즈마 표시장치 및 그 구동방법 |
| KR20030038022A (ko) * | 2001-11-08 | 2003-05-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널과 그 구동방법 |
| KR100482333B1 (ko) * | 2002-08-14 | 2005-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 계조 제어장치 및 방법 |
| US7199808B2 (en) | 2002-12-25 | 2007-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display |
| JP4560275B2 (ja) * | 2003-04-04 | 2010-10-13 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置とその駆動方法 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| JP2014238585A (ja) * | 2003-12-09 | 2014-12-18 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． | 干渉系変調器におけるエリアアレイ変調及びリード低減 |
| JP2006011427A (ja) * | 2004-06-25 | 2006-01-12 | Samsung Electronics Co Ltd | 表示装置の駆動装置及びその駆動方法、並びに表示装置 |
| US8570264B2 (en) | 2005-02-11 | 2013-10-29 | Samsung Display Co., Ltd. | Liquid crystal display apparatus with wide viewing angle |
| US7898623B2 (en) | 2005-07-04 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| US8154678B2 (en) | 2005-07-04 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| US8339530B2 (en) | 2005-07-04 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| US8587742B2 (en) | 2005-07-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| JP2007114625A (ja) * | 2005-10-21 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
| KR101230306B1 (ko) | 2006-02-02 | 2013-02-06 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 |
| US8723773B2 (en) | 2006-09-25 | 2014-05-13 | Japan Display West Inc. | Electro-optical device and electronic apparatus |
| JP2014041366A (ja) * | 2007-12-03 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9147368B2 (en) | 2007-12-03 | 2015-09-29 | Semiconductor Energy Laboratory Co., Ltd. | TFT arrangement for display device |
| US9423657B2 (en) | 2007-12-03 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | TFT arrangement for display device |
| JP2009204898A (ja) * | 2008-02-28 | 2009-09-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器および電気光学装置の駆動方法 |
| TWI464506B (zh) * | 2010-04-01 | 2014-12-11 | Au Optronics Corp | 顯示器及其顯示面板 |
| US8416170B2 (en) | 2010-07-28 | 2013-04-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display |
| WO2012012984A1 (zh) * | 2010-07-28 | 2012-02-02 | 深圳市华星光电技术有限公司 | 液晶显示器 |
| JP2013057853A (ja) * | 2011-09-09 | 2013-03-28 | Japan Display West Co Ltd | 表示装置、表示装置の駆動方法、及び、電子機器 |
| CN103000147A (zh) * | 2011-09-09 | 2013-03-27 | 株式会社日本显示器西 | 显示设备、显示设备的驱动方法以及电子装置 |
| JP2013186294A (ja) * | 2012-03-08 | 2013-09-19 | Japan Display West Co Ltd | 表示装置及び電子機器 |
| CN105572942A (zh) * | 2015-12-22 | 2016-05-11 | 友达光电股份有限公司 | 像素组以及使用其的显示装置 |
| CN105572942B (zh) * | 2015-12-22 | 2020-06-05 | 友达光电股份有限公司 | 像素组以及使用其的显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW448333B (en) | 2001-08-01 |
| KR19980018232A (ko) | 1998-06-05 |
| US6335778B1 (en) | 2002-01-01 |
| KR100291158B1 (ko) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100291158B1 (ko) | 액티브매트릭스형액정표시장치 | |
| KR100462133B1 (ko) | 표시 장치 | |
| KR100481099B1 (ko) | 표시 장치 | |
| KR100414338B1 (ko) | 액정 표시 장치, 구동 회로, 구동 방법 및 전자기기 | |
| KR100469877B1 (ko) | 표시 장치 및 그 제어 방법 | |
| JP5801734B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| US7999803B2 (en) | Liquid crystal display device having drive circuit | |
| US9147357B2 (en) | Display device and electronic apparatus | |
| EP1158482A2 (en) | Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus | |
| US7986376B2 (en) | Liquid crystal display device | |
| KR100417310B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기 | |
| JPH07199866A (ja) | 液晶表示装置 | |
| US7199808B2 (en) | Liquid crystal display | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100470843B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| KR100909775B1 (ko) | 액정표시장치 | |
| KR100256002B1 (ko) | 표시장치와 상기 표시장치의 구동회로 및 구동방법 | |
| JPH11161237A (ja) | 液晶表示装置 | |
| KR100469192B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JP3768097B2 (ja) | 表示装置 | |
| US7164404B2 (en) | Display device | |
| US20080013008A1 (en) | Liquid Crystal Driving Circuit and Liquid Crystal Display Device with the Same | |
| JP3668115B2 (ja) | 表示装置 | |
| JP3711006B2 (ja) | 表示装置 | |
| JP4963761B2 (ja) | 表示装置 |