JP2002328356A - アクティブマトリクス型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 各画素がそれぞれ面積の異なるサブ画素電極
より構成され、サブ画素毎に保持回路を有し、静止画表
示モード時に面積階調によって階調表現するアクティブ
マトリクス型表示装置の表示品質を向上させる。 【解決手段】 サブ画素電極５ａ〜５ｄは、画素の実質
中央を横切る水平もしくは／及び垂直方向の線を軸とし
て線対称に配置されている。ので、上下もしくは／及び
左右方向に対して視角特性が均等になり、画像のエッジ
をより鮮明にすることができる。特にサブ画素電極５を
図１のような「同心状の矩形」とすることによって解像
度が低く感じられるというような画質の低下を防止する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。

【０００２】

【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、省
消費電力化に対応すべく研究開発が盛んに行われてい
る。

【０００３】図５に従来例に係る液晶表示装置の一表示
画素の回路構成図を示す。絶縁性基板１０１上に、複数
のゲート信号線１０２、アナログ信号線１０３とが交差
して形成されており、その交差部近傍に両信号線１０
２、１０３に接続された画素選択薄膜トランジスタ１０
４が設けられている。以下、薄膜トランジスタをＴＦＴ
と略す。アナログ信号線１０３は画素選択ＴＦＴ１０４
を介して画素電極１０５に接続されている。また、画素
電極１０５の電圧を１フィールド期間、保持するための
補助容量１０６が設けられており、この補助容量１０６
の一方の端子は画素選択ＴＦＴ１０４に接続され、他方
の電極１０７には各表示画素に共通の電位が印加されて
いる。画素選択ＴＦＴ１０４、画素電極１０５、補助容
量１０６は、各画素にそれぞれ配置されている。

【０００４】基板１０１の周辺領域には、ゲートドライ
バ１０８及びドレインドライバ１０９が配置されてい
る。ゲートドライバ１０８には、複数のゲート信号線１
０２が接続され、順次走査信号を印加する。ドレインド
ライバ１０９には、複数のアナログ信号線１０３が接続
され、各アナログ信号線１０３に応じた映像信号電圧を
印加する。ゲート信号線１０２に走査信号（Ｈレベル）
が印加されると、そのゲート信号線１０２に接続された
画素選択ＴＦＴ１０４がオン状態となり、アナログ信号
線１０３からアナログ映像信号が画素電極１０５に伝達
されると共に、補助容量１０６に保持される。画素電極
１０５に印加された映像信号電圧が液晶に印加され、そ
の電圧に応じて液晶が配向することにより液晶表示を得
ることができる。したがって、動画像、静止画像に関係
なく液晶表示を行うことができる。

【０００５】ところで、各画素にメモリ素子を配置し、
静止画像を表示する場合に、周辺回路の動作を停止さ
せ、表示装置の消費電力を削減する提案が、例えば特開
平８−１９４２０５号公報や、特願２０００−２８２１
６８などでなされている。

【０００６】図６は、従来提案されているメモリ素子付
アクティブマトリクス型表示装置の１画素を示す回路構
成図である。

【０００７】絶縁性基板１０１上に、ゲート信号線１０
２、アドレス信号線１２１とが交差して形成されてお
り、その交差部近傍に両信号線１０２、１２１に接続さ
れた画素選択ＴＦＴ１２２が設けられている。また、デ
ジタル信号線１２３がアドレス信号線１２１と平行な方
向に配置されている。デジタル信号線１２３は、画素１
列に対して供給するデジタル信号のビット数に応じた本
数配置され、図では４ビット、４本配置されている。デ
ジタル信号線１２３は、それぞれメモリ素子１２４に接
続されている。メモリ素子１２４は、画素選択ＴＦＴ１
２２がオンになると、そのときのデジタル信号線１２３
の電圧をオン、もしくはオフの２値で保持する。メモリ
素子１２４の出力は、それぞれサブ画素ＴＦＴ１２５の
ゲートに入力され、そのオン、オフを制御する。サブ画
素ＴＦＴ１２５は、それぞれサブ画素電極１２６に接続
され、サブ画素ＴＦＴ１２５がオンになったサブ画素電
極１２６には、参照電圧Ｒｅｆが供給される。

【０００８】基板１０１の周辺領域には、ゲートドライ
バ１０８及びドレインドライバ１２７が配置されてい
る。ゲートドライバ１０８には、複数のゲート信号線１
０２が接続され、順次走査信号を印加する。ドレインド
ライバ１２７には、複数のアドレス信号線１２１と、デ
ジタル信号線１２３が接続され、各デジタル信号線１２
３に応じた映像信号電圧を印加する。ゲート信号線１０
２及びアドレス信号線１２１に走査信号（Ｈレベル）が
印加されると、それらに接続された画素選択ＴＦＴ１２
２がオン状態となり、メモリ素子１２４が活性化する。
同時にデジタル信号線１２３からデジタル映像信号がメ
モリ素子１２４に伝達される。デジタルデータは、４ビ
ットのデータであり、最下位ビットＤ０がデジタル信号
線１２３ａに、最上位ビットＤ３がデジタル信号線１２
３ｄに伝達される。メモリ素子１２４は、各ビットデー
タがハイの時、ハイを出力するようにデータを保持す
る。ハイを保持したメモリ素子１２４に接続されている
サブ画素ＴＦＴ１２５はオンとなり、これが接続された
サブ画素電極１２６に参照電圧が供給される。サブ画素
電極１２６は、それぞれ異なる面積を有しており、サブ
画素電極１２６ａ〜１２６ｄの面積比は、（１２６ａ：
１２６ｂ：１２６ｃ：１２６ｄ）＝（１：２：４：８）
となっている。従って、それぞれのサブ画素電極１２６
のオン、オフを独立して制御することによって４ビット
１６階調の表示を行うことができる。

【０００９】このような構成の表示装置は、静止画を表
示する場合に、通常の表示よりも消費電力を削減するこ
とができる。即ち、メモリ素子１２４がＳＲＡＭである
場合、次にデータが上書きされるまでそのデータを保持
するので、ゲートドライバ１０８、ドレインドライバ１
２７を停止させても静止画を表示し続けることができ
る。メモリ素子１２４がＤＲＡＭである場合、リフレッ
シュ周期までゲートドライバ１０８、ドレインドライバ
１２７の動作周期を遅くすることができる。

【００１０】また、特願２０００−２８２１６８には、
図５、図６の回路を各画素に並列に配置し、動画表示モ
ードと静止画表示モードとを切り換えることが開示され
ている。

【００１１】

【発明が解決しようとする課題】従来のサブ画素電極１
２６は、表示するデータに応じて、任意の個数のサブ画
素電極１２６を選択して信号を供給し、輝点となるサブ
画素電極と滅点となるサブ画素電極を１つの画素内に混
在させ、輝点の面積によって階調を表現している。静止
画表示モードにおいては、保持回路はハイ、もしくはロ
ウの２値のデータしか保持することができないため電圧
値による階調表現ができないからである。しかし、図６
に図示したサブ画素電極１２６の配置では、例えば１２
６ａのサブ画素電極のみが点灯している画素と１２６ｄ
のみが点灯している画素が隣接する場合と、１２６ａ〜
１２６ｄ全てが点灯している画素同士が隣接する場合と
では、輝点の間隔が異なってしまう。それにより、直線
に段差が見えるなど画像のエッジが鈍り、解像度が低く
視認されたり、ＲＧＢの混色が適切に行われないなど、
表示品質が低下してしまう。

【００１２】そこで、本発明は、サブ画素電極に対応し
て保持回路を有するアクティブマトリクス型表示装置に
おける静止画表示モードの表示品質を向上させることを
目的とする。

【００１３】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされ、画素毎に配置される複数の画素電
極と、画素電極に対応して配置される保持回路とを有
し、保持回路が保持した電圧を画素電極に供給して表示
を行うアクティブマトリクス型表示装置において、画素
電極は、互いに面積の異なる複数のサブ画素電極より構
成され、保持回路の保持電圧に基づいてサブ画素電極毎
にオン、オフが独立して制御され、サブ画素電極は、画
素の実質中央を横切る水平もしくは／及び垂直方向の線
を軸として線対称に配置されているアクティブマトリク
ス型表示装置である。

【００１４】さらに、サブ画素電極のうち、最も小さい
サブ画素電極は、画素の実質中心に位置し、サブ画素電
極のうちｎ番目に小さいサブ画素電極は、ｎ−１番目に
小さいサブ画素電極を囲って配置されている。

【００１５】さらに、サブ画素電極のうち、最も小さい
サブ画素電極が矩形で、これより大きいサブ画素電極
は、外周が矩形で、中央に矩形の開口を有する。

【００１６】

【発明の実施の形態】図１に本発明の第１の実施形態に
係るアクティブマトリクス型表示装置の回路構成図を示
す。

【００１７】無アルカリガラスなどの絶縁性基板１上
に、ゲート信号線２、映像信号線３とが交差して形成さ
れており、その交差部に対応して両信号線２、３に接続
された複数の画素選択ＴＦＴ４が設けられている。映像
信号線３は、各列毎に供給するデジタル信号のビット数
に応じた本数配置され、図では４ビット、４本配置され
ている。以下、各ビットに対応する映像信号線３を区別
して表記する場合、それぞれ３ａ、３ｂ、３ｃ、３ｄと
表記し、これらを総称して映像信号線３と表記する。以
下で述べる他の構成についても、ビット毎に配置される
構成については、番号にａ、ｂ、ｃ、ｄをつけてそれぞ
れを区別する。映像信号線３は画素選択ＴＦＴ４を介し
てそれぞれサブ画素電極５に接続されている。また、サ
ブ画素電極５の電圧を所定期間保持するためのメモリ素
子として、各サブ画素電極５に対応してそれぞれ保持容
量６が設けられており、この保持容量６の一方の端子は
画素選択ＴＦＴ４に接続され、他方の電極７には各表示
画素に共通の電位が印加されている。画素選択ＴＦＴ
４、画素電極５、保持容量６は、各画素にそれぞれ配置
されている。

【００１８】基板１の周辺領域には、ゲートドライバ８
及びドレインドライバ９が配置されている。ゲートドラ
イバ８には、複数のゲート信号線２が接続され、順次走
査信号を印加する。ドレインドライバ９には、列選択線
１０が接続され、順次列選択信号を印加する。列選択線
１０は、列選択ＴＦＴ１１のゲートに接続される。映像
信号共通線１２は、各列の映像信号線３と交差する方向
に配置され、列選択ＴＦＴ１１を介して各列の映像信号
線３に接続されている。

【００１９】基板１に対向して配置される第２の基板に
は、複数の画素に対向して形成される対向電極やカラー
フィルターなどが配置され、両基板間に液晶を封入して
液晶表示装置を形成する。第２の基板に関しては、一般
的に知られている構成と同様であるので詳述を省略す
る。

【００２０】列選択ＴＦＴ１１は、画素電極の各列にビ
ット数だけ配置され、各ビットの列選択ＴＦＴ１１ａ、
１１ｂ、１１ｃ、１１ｄのゲートには、一つの列選択線
１０が共通に接続され、同時にオン、オフする。列選択
ＴＦＴ１１がオンになると、映像信号線３が映像信号共
通線１２に接続され、各ビットのデジタル信号に応じた
映像信号電圧を印加する。

【００２１】本実施形態に係る表示装置は、入力される
映像信号を随時表示して動画を表示する動画表示モード
と、映像信号を保持して静止画を表示し、消費電力を削
減する静止画表示モードを有する。以下、各動作モード
について順次説明する。

【００２２】（１）動画表示モード 動画表示モードは、複数の映像信号共通線１２に共通の
アナログ信号を供給することで、図５に示した従来のア
クティブマトリクス型表示装置とほぼ同様の動作をす
る。まずゲートドライバ８が、所定のゲート信号線２を
選択し、このゲート信号線２に走査信号（Ｈレベル）を
印加すると、それに接続された画素選択ＴＦＴ４が全て
オン状態となる。ドレインドライバ９は、所定の列選択
線１０を選択し、選択信号を出力する。これによって、
この列の４本の映像信号線３ａ、ｂ、ｃ、ｄが映像信号
共通線１２に接続される。４本の映像信号共通線１２に
は、同じアナログ映像信号が供給される。アナログ映像
信号は、映像信号共通線１２、列選択ＴＦＴ１１、映像
信号線３、画素選択ＴＦＴ４を介して画素電極５の各サ
ブ画素電極５ａ〜５ｄに供給されるとともに、保持容量
６に保持される。映像信号共通線１２とサブ画素電極５
ａ〜５ｄとの間に配置されるＴＦＴは、列選択ＴＦＴ１
１と画素選択ＴＦＴ４であるが、いずれもそれぞれのゲ
ートが互いに接続されており、同時にオン、オフする。
そして、各サブ画素電極５には同じアナログ信号電圧が
供給されるので、各サブ画素電極５ａ〜５ｄは、動画表
示モード時には、あたかも一つの画素電極のように動作
する。また、保持容量６ａ〜６ｄは、従来の補助容量１
０６と同じ働きをする。

【００２３】図２は、本実施形態における対向電極と画
素電極５との間に印加される画素電圧Ｖｐと、液晶の透
過率Ｔとの相関を示す特性図である。図２（ａ）は画素
電圧Ｖｐ＝０の時に透過率が最低となるノーマリーブラ
ック（ＮＢ）モード、図２（ｂ）は画素電圧Ｖｐ＝０の
時に透過率が最大となるノーマリーホワイト（ＮＷ）モ
ードを示している。図２（ａ）において、画素電圧Ｖｐ
＝０から画素電圧Ｖｐを徐々にあげていくと、ある電圧
Ｖｐ＝Ｖ１となったときに液晶の透過率Ｔが上昇しはじ
める。その後、画素電圧Ｖｐの上昇に伴って透過率Ｔが
上昇し続け、ある電圧Ｖｐ＝Ｖ２となったとき、透過率
Ｔは最大値となり、それ以上透過率Ｔは上昇しない、輝
度飽和領域となる。ＮＷモードを用いた場合も同様で、
Ｖｐ＝Ｖ３を越えると透過率Ｔが下降し始め、Ｖｐ＝Ｖ
４で透過率Ｔが最低となり、それ以上下降しない輝度飽
和領域となる。ＮＢモード、ＮＷモードともに、Ｖ_min
以上Ｖ_MAX以下の電圧領域では、画素電圧Ｖｐと透過率
Ｔとの相関がほぼ線形（リニア）となる。動画表示モー
ドにおけるアナログ映像信号は、このＶ_min以上Ｖ_{M AX}以
下のリニア領域から選択される任意の電圧である。

【００２４】（２）静止画表示モード 静止画表示モードは、アナログの映像信号をデジタルに
変換し、図示しないフレームメモリに１画面分の映像デ
ータを保存しておき、静止画を表示するモードである。
映像信号共通線１２ａ、ｂ、ｃ、ｄには、それぞれデジ
タル化された映像信号の各ビットデータがハイもしくは
ロウとして供給される。デジタル映像信号の最下位ビッ
トのデータが映像信号共通線１２ａ、最上位ビットのデ
ータが１２ｄに供給される。ゲートドライバ８は、ゲー
ト信号線２に順次操作信号を入力する。ゲート信号線２
にハイが入力されると、そのゲート信号線２に接続され
ている全ての画素選択ＴＦＴ４がオンとなる。デジタル
映像信号の各ビットデータは画素選択ＴＦＴ４を介して
それぞれサブ画素電極５の５ａ〜５ｄ及び保持容量６ａ
〜６ｄに供給され、保持容量６ａ〜６ｄにそれぞれ保持
される。ゲートドライバ８が別のゲート信号線２を選択
し、当該ゲート信号線２がロウとなると、画素選択ＴＦ
Ｔ４がオフして、サブ画素電極５それぞれがフローティ
ングとなる。サブ画素電極５ａ〜５ｄの面積比は、（５
ａ：５ｂ：５ｃ：５ｄ）＝（１：２：４：８）となって
いる。従って、サブ画素電極５ａに最下位ビット、５ｄ
に最上位ビットのデータに基づいた画素電圧を供給し、
それぞれのサブ画素電極５のオン、オフを独立して制御
することによって４ビット１６階調の表示を行うことが
できる。このように、画素電極を複数の領域に分割し、
発光（液晶の場合は光を透過する）面積を制御すること
によって輝度を調節する方式を面積階調方式と呼ぶ。

【００２５】本実施形態においては、静止画表示モード
時の映像信号線と、動画表示モード時の映像信号線は、
共通であるので、例えば特願２０００−２８２１６８に
開示されているような、静止画表示モード時と動画表示
モード時とで、動作する回路を切り換えて表示する場合
に比較して、回路規模を大幅に縮小することができる。

【００２６】次に、保持容量６に保持する電圧について
図２を用いて説明する。上述したように、動画表示モー
ドにおいては、Ｖ_min以上Ｖ_MAX以下のリニアな電圧領域
を用いて表示を行っていた。この電圧を保持してももち
ろんよい。しかし、本実施形態のメモリ素子は、保持容
量６を用いたいわばＤＲＡＭであるので、例えば画素選
択ＴＦＴ４からのリークに起因して保持電圧が徐々に低
下する。従って、所定の周期毎に保持電圧をリフレッシ
ュする必要がある。ここで、動画表示モードで用いるリ
ニア領域の電圧を保持容量６で保持すると、僅かなリー
クによる保持電圧の低下が液晶の透過率の変動に直結す
る。例えばＮＢモードで、オンの電圧としてＶｐ＝Ｖ
_MAXを保持容量６に保持したとする。リフレッシュと次
のリフレッシュとの間の期間に保持電圧、即ち画素電圧
Ｖｐが△Ｖ１低下したとすると、透過率Ｔが△Ｔ１低下
する。そこでリフレッシュが行われ、保持電圧が回復す
ると、透過率Ｔも同時に回復する。これは、画面を観察
したときに輝度差△Ｔ１のフリッカ、即ち表示のちらつ
きとして視認され、表示品質を低下させる要因となる。
そこで、本実施形態においては、保持電圧を画素電圧の
輝度飽和領域に設定して、この問題を解決している。さ
らに詳しくは、輝度飽和領域となる境界電圧Ｖ２、Ｖ４
よりも少なくとも△Ｖだけ高い電圧ＶＨに設定されてい
る。また、保持回路６に保持するロウの電圧は、輝度飽
和領域、即ち境界電圧Ｖ１、Ｖ３よりも低い電圧ＶＬに
設定されている。上述したように、Ｖｐ≦Ｖ１、Ｖｐ≧
Ｖ２もしくはＶｐ≦Ｖ３、Ｖｐ≧Ｖ４の輝度飽和領域に
おいては、画素電圧が変動しても、液晶の透過率Ｔはほ
とんど変動しない。今、リフレッシュと次のリフレッシ
ュとの間に保持電圧が△Ｖ低下するとする。本実施形態
で静止画表示モード時に保持回路６に保持するハイの電
圧は、輝度飽和領域の境界よりも△Ｖ以上高く設定され
ている。従って、保持電圧が△Ｖ低下してもなお、保持
電圧は輝度飽和領域内であり透過率は変動しない。保持
する電圧をこれらＶＨ、ＶＬのように、輝度飽和領域、
さらに境界領域よりも△Ｖ以上高く設定することによっ
て、リフレッシュまでの間に保持電圧が△Ｖ低下しリフ
レッシュ時に保持電圧が回復しても、透過率Ｔは変動せ
ず、表示がちらつくことが防止される。低下する電圧△
Ｖは、画素選択ＴＦＴ４の特性や、液晶からのリーク、
リフレッシュの周期などによって異なる。画素選択ＴＦ
Ｔ４をＮチャネル型ＴＦＴとすれば、リークを小さくし
て、△Ｖを最小限に押さえることができる。

【００２７】次に、サブ画素電極５の形状と配置につい
て述べる。従来のサブ画素電極１２６も、本実施形態の
サブ画素電極５も、５ａ〜５ｄの面積比は（１：２：
４：８）で共通である。しかし、従来のサブ画素電極１
２６の配置では、例えば１２６ａのサブ画素電極のみが
点灯している画素と１２６ｄのみが点灯している画素が
隣接する場合と、１２６ａ〜１２６ｄ全てが点灯してい
る場合とでは、輝点の間隔が異なり、画像のエッジが鈍
り、解像度が低く視認されたり、ＲＧＢの混色が適切に
行われないなど、表示品質が低下してしまう。そこで、
本実施形態においては、画素を同心の矩形としている。
まず、サブ画素電極５ａは、画素の中心に位置する矩形
である。次にサブ画素電極５ｂ〜５ｄは、中央が矩形に
くりぬかれた矩形であって、一つ小さいサブ画素電極の
周囲を囲うように配置されている。さらに詳しくは、５
ａ〜５ｄの外周、及び５ｂ〜５ｄの内周それぞれの矩形
は、全て長方形であり、対角線の交点が全て一致するよ
うに配置されている、いわば同心の矩形である。このよ
うな配置にすることによって、上下、左右方向に対して
視角特性が均等になり、画像のエッジをより鮮明にする
ことができる。また、例えば５ｄのみを点灯させたとき
等は、実際にはリング状の部分が点灯しているにもかか
わらず、このリングが充分に微細であれば、人の目に
は、その中心、即ち対角線の交点に輝点が位置している
ように錯覚される。従って、サブ画素電極５ａ〜５ｄの
一部、もしくは全部が点灯しているときに、画素間隔が
違っているようには視認されず、解像度が低く感じられ
るというような画質の低下を防止することができる。

【００２８】サブ画素電極５の形状は、上述したものの
みに限定されるものではなく、図３に示す形状でも好適
である。図３（ａ）において、サブ画素電極５ａは、画
素の中央に縦長に配置されている。サブ画素電極５ａの
両隣には、サブ画素電極５ｂ１、５ｂ２が配置され、そ
れらは上部に配置された５ｂ３を介して接続されてい
る。その両隣に、サブ画素電極５ｃ、５ｄが順次同様に
配置されている。図３（ｂ）においては、縦長の画素電
極に対し、サブ画素電極５を横長に配置している点が図
３（ａ）と異なる。図３（ａ）（ｂ）いずれも、５ｂ
１、５ｂ２の接続は、図示したように５ｂ３を配置して
同じ層で接続しても良いし、コンタクトを介して下層の
導電層に接続しても良い。図１、図３いずれの形状であ
っても共通していることは、サブ画素電極５の配置が画
素の中央を水平、垂直に横切る線を軸として線対称であ
ることである。図３に示した配置は、例えば５ｂの左右
に配置された部分５ｂ１、５ｂ２を接続する５ｂ３が配
置されているので、厳密には上下方向に線対称とは言え
ないが、５ｂ３の部分はほとんど表示に寄与せず、実質
的に線対称であると言える。このように、サブ画素電極
５を線対称に配置することによって、視角特性を向上さ
せることができる。

【００２９】ところで、液晶に一方向のみの電界を印加
し続けると、液晶劣化の原因となるため、電界の方向を
所定周期毎に反転させる、いわゆる反転駆動を行うこと
が一般的である。この反転駆動は、本実施形態における
動画表示モードにおいては、１フレームに１回反転す
る。即ち、反転周期は６０Ｈｚ程度である。これは、保
持回路を有さない従来の液晶表示装置でも一般的に行わ
れている。しかし、液晶の劣化防止の観点からは、数Ｈ
ｚ程度の反転周期で充分である。また、上述したよう
に、保持容量６がリークすることによって、所定周期毎
に保持内容をリフレッシュする必要がある。以下に、図
４を用いて、保持回路６のリフレッシュと反転周期につ
いて詳述する。

【００３０】図４（ａ）に示すように、保持回路に保持
される電圧、即ち画素電極の電位は、リークにより期間
ｔ１の間に△Ｖ低下する。周期ｔ１でリフレッシュして
保持電圧を維持する。例えばリフレッシュ周期が０．１
秒、１０Ｈｚであるとする。反転駆動は周期ｔ２で行わ
れ、画素電極電位及び対向電極電位が反転される。反転
の周期ｔ２は液晶の劣化が防止できる範囲でできるだけ
遅く設定すると、消費電力を削減することができるので
好適である。本実施形態においては、例えば０．４秒、
２．５Ｈｚである。この反転周期は、リフレッシュの周
期と同期しており、保持回路６は、周期ｔ１で同じデー
タが上書きされ、周期ｔ２で反転されたデータが上書き
される。

【００３１】また、図４（ｂ）に示すように、リフレッ
シュ周期ｔ１と反転周期ｔ２を等しく設定することも可
能である。保持回路６のリークを小さくしたり、保持回
路６に保持する電圧を、輝度飽和領域の境界電圧よりも
充分高く設定することによって、電圧を保持してから輝
度が低下しはじめるまでの期間を長くすることができ
る。リフレッシュ周期ｔ１を長く設定することができれ
ば、リフレッシュ周期t1と反転周期ｔ２とは一致させ、
リフレッシュのための回路と反転駆動のための回路とを
共通として、、回路構成を簡略化することができ、ま
た、同時に行うことによって、消費電力を削減すること
ができる。

【００３２】次に、保持容量６について説明する。１つ
の画素に配置される保持容量６ａ〜６ｄの容量値の合計
は、図５に示した通常のアクティブマトリクス型表示装
置の補助容量１０６に比較して、大きく設定される。保
持容量６の容量値が大きいと、リーク電流による電圧の
低下が小さくなるため、リフレッシュ周期ｔ１をより長
く設定できるからである。例えば保持容量６の合計容量
は、従来の補助容量１０６の４倍程度の容量である。従
来のアクティブマトリクス型表示装置では、補助容量１
０６の容量を大きく設定すると、画素電極に必要な電圧
を印加するのに要する時間が長くなり、６０Ｈｚで動作
させることが困難になる。これに対し、本実施形態のア
クティブマトリクス型表示装置では、動画表示モード時
に４本の映像信号線３に共通の映像信号を供給し、各サ
ブ画素電極５毎に並列して電圧を印加させるので、個々
のサブ画素電極５ａ〜５ｄに対応する個々の保持容量６
ａ〜６ｄの容量値は、さほど大きく設定せずとも動画表
示に支障をきたすことがない。また、静止画表示モード
においては、動画表示モード時の電圧よりも高い電圧を
保持容量６に書き込む必要があるが、静止画表示モード
時に、１フレームの期間を、動画表示モード時よりも長
く設定することで、良好に書き込みを行うことができ
る。

【００３３】次に、各画素に配置する保持容量の容量値
について述べる。動画表示モードにおいて、画素選択Ｔ
ＦＴ４がオンからオフに変化するとき、画素電極５はフ
ローティングとなるので、対向電極とのカップリングに
よって、画素電極の電位が変動する。この時の変動量
は、保持容量６の容量値と、各サブ画素電極５ａ〜５ｄ
が液晶を介して対向電極と形成する液晶容量との和に応
じる。保持容量６の容量値をそれぞれＣａ、Ｃｂ、Ｃ
ｃ、Ｃｄと表記し、各サブ画素電極５に対応する液晶容
量をそれぞれＣ_LCａ、Ｃ_LCｂ、Ｃ_LCｃ、Ｃ_LCｄと表記す
る。この変動値が各サブ画素電極５ａ〜５ｄで異なる
と、フリッカとして視認される。

【００３４】以下に、フリッカを防止できる第１の方法
について説明する。一般的にフリッカの原因となる電位
差△ＶFはゲートのオン、オフを切り換えるゲート電圧
Ｖon-off、トランジスタのゲート、ソース容量Ｃgs、保
持容量Ｃ、液晶容量Ｃ_LCを用いて △ＶF ＝ Ｖon-off Ｃgs /( Ｃgs ＋ Ｃ ＋ Ｃ_LC ) で表される。第１の方法では、各サブ画素電極毎に、保
持容量値と液晶容量値との和が等しくなるように設定し
た。即ち Ｃａ＋Ｃ_LCａ＝Ｃｂ＋Ｃ_LCｂ＝Ｃｃ＋Ｃ_LCｃ＝Ｃｄ＋Ｃ
_LCｄ を満たす。これによって各サブ画素電極毎に△ＶFが等
しくなるので、フリッカを防止することができる。もち
ろん、液晶容量値Ｃ_LCを設計時に厳密に決定しておくこ
とは困難であるので、多少の誤差を含んで設計されて構
わない。ただし、誤差の範囲は Ｃ_LC-Black − Ｃ_LC-White よりも小さくする必要がある。ここで、Ｃ_LC-Blackは黒
を表示したときの液晶容量、Ｃ_LC-Whiteは白を表示した
ときの液晶容量である。

【００３５】また、サブ画素電極５の面積が大きくなる
とこれに対応する液晶容量も大きくなる。従って、 Ｃａ＞Ｃｂ＞Ｃｃ＞Ｃｄ である。また、フリッカを防ぐ観点から、各サブ画素電
極に接続される保持容量６と液晶容量とを比較すると、 Ｃａ＞Ｃ_LCａ Ｃｂ＞Ｃ_LCｂ Ｃｃ＞Ｃ_LCｃ Ｃｄ＞Ｃ_LCｄ としておくと、フリッカ防止に効果的である。

【００３６】フリッカ防止に効果的な第２の方法につい
て述べる。上述したように、各サブ画素電極５の面積は
（１：２：４：８）であるので、液晶容量Ｃ_LCもほぼ （Ｃ_LCａ：Ｃ_LCｂ：Ｃ_LCｃ：Ｃ_LCｄ）＝（１：２：４：
８） を満たす。この時、 （Ｃａ：Ｃｂ：Ｃｃ：Ｃｄ）＝（１：２：４：８） に設定し、且つ画素選択トランジスタ４ａ〜４ｄのチャ
ネル幅Ｗ４ａ〜Ｗ４ｄを （Ｗ４ａ：Ｗ４ｂ：Ｗ４ｃ：Ｗ４ｄ）＝（１：２：４：
８） と設定する。これによって、画素選択トランジスタ４ａ
〜４ｄのゲート、ソース間の容量Ｃgsが同じ比率にな
る。従って、△ＶFをほぼ０として、フリッカを防止す
ることができる。

【００３７】

【発明の効果】以上に述べたように、サブ画素電極は、
画素の実質中央を横切る水平もしくは／及び垂直方向の
線を軸として線対称に配置されているので、上下もしく
は／及び左右方向に対して視角特性が均等になり、画像
のエッジをより鮮明にすることができる。

【００３８】さらに、サブ画素電極のうち、最も小さい
サブ画素電極は、画素の実質中心に位置し、サブ画素電
極のうちｎ番目に小さいサブ画素電極は、ｎ−１番目に
小さいサブ画素電極を囲って配置されている、「同心状
の矩形」であるので、実際にはリング状の部分が点灯し
ているにもかかわらず、人の目には、その中心、即ち対
角線の交点に輝点が位置しているように錯覚され、解像
度が低く感じられるというような画質の低下を防止する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るアクティブマト
リクス型表示装置の回路構成図である。

【図２】画素電極と対向電極間に印加する画素電圧と液
晶透過率との相関図である。

【図３】本発明のサブ画素電極のレイアウトを示す図で
ある。

【図４】本発明における保持回路のリフレッシュと反転
駆動のタイミングを示す図である。

【図５】従来のアクティブマトリクス型表示装置を示す
回路構成図である。

【図６】従来の保持回路付アクティブマトリクス型表示
装置を示す回路構成図である。

【符号の説明】

１：基板 ２：ゲート信号線 ３：映像信号線 ４：画素選択ＴＦＴ ５：画素電極、サブ画素電極 ６：保持容量 １１：列選択ＴＦＴ １２：映像信号共通線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｈ 3/36 3/36 (72)発明者 千田 みちる 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 GA13 JA24 NA01 NA26 2H093 NA16 NA33 NA51 NC34 NC42 ND60 NE03 5C006 AA12 AC11 AC26 BB16 BC06 BF37 FA47 FA55 FA56 5C080 AA01 AA10 BB05 DD07 DD26 EE29 FF11 JJ02 JJ04 JJ05 5C094 AA02 BA03 BA43 CA19 DB04 EA04 EA07 EB02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画素毎に配置される複数の画素電極と、
   前記画素電極に対応して配置される保持回路とを有し、
   前記保持回路が保持した電圧を前記画素電極に供給して
   表示を行うアクティブマトリクス型表示装置において、
   前記画素電極は、互いに面積の異なる複数のサブ画素電
   極より構成され、前記保持回路の保持電圧に基づいて前
   記サブ画素電極毎にオン、オフが独立して制御され、前
   記サブ画素電極は、画素の実質中央を横切る水平もしく
   は／及び垂直方向の線を軸として線対称に配置されてい
   ることを特徴とするアクティブマトリクス型表示装置。
2. 【請求項２】 前記サブ画素電極のうち、最も小さいサ
   ブ画素電極は、画素の実質中心に位置し、前記サブ画素
   電極のうちｎ番目に小さいサブ画素電極は、ｎ−１番目
   に小さいサブ画素電極を囲って配置されていることを特
   徴とする請求項１に記載のアクティブマトリクス型表示
   装置。
3. 【請求項３】 前記サブ画素電極のうち、最も小さいサ
   ブ画素電極が矩形で、これより大きいサブ画素電極は、
   外周が矩形で、中央に矩形の開口を有することを特徴と
   する請求項２に記載のアクティブマトリクス型表示装
   置。