JPS58220185A - 表示素子 - Google Patents
表示素子Info
- Publication number
- JPS58220185A JPS58220185A JP10430982A JP10430982A JPS58220185A JP S58220185 A JPS58220185 A JP S58220185A JP 10430982 A JP10430982 A JP 10430982A JP 10430982 A JP10430982 A JP 10430982A JP S58220185 A JPS58220185 A JP S58220185A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- signal
- output
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、微細ドツト表示素子の構造、液晶材料及び階
調表示法に関するものである。
調表示法に関するものである。
従来の画像表示素子を第1図に示す。液晶とMO8型F
ETアレイを組み合わせて構成されている。第1図に於
て、単位画素を構成するのは半導体層に形成されたMO
8型FKT1.信号蓄積用コンデンサ2.及び液晶セル
3である。この基本的な動作を説明する。まずMO8F
BTをPチャンネルとし、ゲートラインxiにゲート信
号として負のパルス電圧を印加すると、F、ETlはオ
ン状態となり、信号ラインyiに印加した画像信号は、
FIDTlを通じてコンデンサ2に充電される。負のパ
ルスが消滅すれば、FIT 1はオフ状態となり、コン
デンサ2に充電された電圧は液晶セル及びIPETのオ
フ抵抗を通じて放電されながら保持され、液晶に印加さ
れつづける。そして、ゲート信号をxiから” t+1
+ ” L+2・・・・・・と線順次に走査し、その
位置に対応した画像信号を信号ライン3” * yz+
t・・・・・・に印加することによ゛り全体の画像が表
示される。このとき対向電極は、ガラス等に全面に付け
られた共通透明電極で、第1図の4が共通電極端子であ
る。そして、共通電極は常にある電位に保たれている。
ETアレイを組み合わせて構成されている。第1図に於
て、単位画素を構成するのは半導体層に形成されたMO
8型FKT1.信号蓄積用コンデンサ2.及び液晶セル
3である。この基本的な動作を説明する。まずMO8F
BTをPチャンネルとし、ゲートラインxiにゲート信
号として負のパルス電圧を印加すると、F、ETlはオ
ン状態となり、信号ラインyiに印加した画像信号は、
FIDTlを通じてコンデンサ2に充電される。負のパ
ルスが消滅すれば、FIT 1はオフ状態となり、コン
デンサ2に充電された電圧は液晶セル及びIPETのオ
フ抵抗を通じて放電されながら保持され、液晶に印加さ
れつづける。そして、ゲート信号をxiから” t+1
+ ” L+2・・・・・・と線順次に走査し、その
位置に対応した画像信号を信号ライン3” * yz+
t・・・・・・に印加することによ゛り全体の画像が表
示される。このとき対向電極は、ガラス等に全面に付け
られた共通透明電極で、第1図の4が共通電極端子であ
る。そして、共通電極は常にある電位に保たれている。
さて、このよちな画像表示装置は、中間調を含む動画を
表示する場合、すなわちテレビ画像の表示などには最適
であるが、静止画の表示などにはきわめて不適当であっ
た。なぜならば、前述したようにコンデンサ2に充電さ
れた信号は液晶セル3を通じて放電していくので常に書
込み動作を行なわないとコンデンサの両端の電圧がどん
どん下がってしまい、液晶にかかる電圧が変化してしま
う。従って、静止画像を表示する場合でも常に書込み動
作を行なう必要があり常に回路全体を動かしておくため
の電力が必要である。例えば、200X200画素の画
面を毎秒60枚書き込むためには、最大周波数として約
2.5MH2が必要となり、かなり大きな電力を消費し
てしまう。尚、毎秒60枚の画像を書込むというのは、
液晶を交流駆動してフリッカを生じさせないために必要
な最低の値である。さらに、コンデンサへの充電のため
信号ラインに電流を流す必要があり、このための消費電
力の増大もさけられない。一方、従来中間調はコンデン
サに充電された電圧の大小つまり、液晶にかかる電圧の
大小によって表現するためゲストホスト液晶を用いてお
りコントラストが良く明るい表示があった。なぜならば
相転移型液晶の透過率−電圧特性は第2図曲線5に示す
ようにヒスプリシス特性を持っているため、電圧の大小
で所望の中間調を出すことが出来ないのである。
表示する場合、すなわちテレビ画像の表示などには最適
であるが、静止画の表示などにはきわめて不適当であっ
た。なぜならば、前述したようにコンデンサ2に充電さ
れた信号は液晶セル3を通じて放電していくので常に書
込み動作を行なわないとコンデンサの両端の電圧がどん
どん下がってしまい、液晶にかかる電圧が変化してしま
う。従って、静止画像を表示する場合でも常に書込み動
作を行なう必要があり常に回路全体を動かしておくため
の電力が必要である。例えば、200X200画素の画
面を毎秒60枚書き込むためには、最大周波数として約
2.5MH2が必要となり、かなり大きな電力を消費し
てしまう。尚、毎秒60枚の画像を書込むというのは、
液晶を交流駆動してフリッカを生じさせないために必要
な最低の値である。さらに、コンデンサへの充電のため
信号ラインに電流を流す必要があり、このための消費電
力の増大もさけられない。一方、従来中間調はコンデン
サに充電された電圧の大小つまり、液晶にかかる電圧の
大小によって表現するためゲストホスト液晶を用いてお
りコントラストが良く明るい表示があった。なぜならば
相転移型液晶の透過率−電圧特性は第2図曲線5に示す
ようにヒスプリシス特性を持っているため、電圧の大小
で所望の中間調を出すことが出来ないのである。
そこで、本発明は相転移型液晶を用いて、自然な中間調
を表示し、さらに静止画像を表示するのに適した、消費
電力が少ない表示素子を供することを目的とする。
を表示し、さらに静止画像を表示するのに適した、消費
電力が少ない表示素子を供することを目的とする。
以下図面とともに本発明の説明をしていく。
第3図に本発明の表示素子を示す。一つの表示ドツトを
構成するのは、半導体層に形成されたスイッチングトラ
ンジスタ6.7.メモリー七ル8゜信号選択回路9.液
晶セル10である。そして、液晶を交流駆動するための
クロック源11°を具備している。ここで、スイッチン
グトランジスタ6.7はMOS)ランジスタで構成され
る。また、メモリセル8はフリップフロップで構成され
、高い電圧レベルの信号を“1″、低い電圧レヘ’yv
の信号をMOSとすると、′1”の信号が入力されると
出力が”1”(または′0”)&ニセットされ、次にe
′0”の信号が入力されるまで、ずっと前の状態を保持
し、0″の信号が入力されると出力が′O”(または′
ti”)にセットされ、その状態が保持される。さらに
、メモリセル8は入力が“1”のとき出力が“1”にセ
ットされる正入力端子8αと、入力が°゛O#のとき出
力が@1”にセットされる負入力端子8bの二つの入力
端子を具備している。さらに、信号選択回路9の入力に
はクロック源11の信号が入力され、メモリーセル8の
出力を制御信号として、入力信号と同相の信号及び逆相
の信号を選択的に出力するというものであり、信号選択
回路9の出力は表示ドツト電極10αと接続される。そ
して、スイッチングトランジスタ6.7のソースは、そ
れぞれ極性が逆の信号線y番およびyiに接続され、ド
レインはそれぞれメモリセル8の正入力端子8aおよび
負入力端子8bに接続される。いま、クロック源11の
出力を共通電極端子12に接続し、メモリセル8の出力
が“1”のとき信号選択回路9の入力と出力が逆相とな
り、メモリセル8の出力が10#のとき信号選択回路9
の入力と出力が同相とる場合を例にとって動作を説明す
る。まず、ゲートラインxiにゲート信号として負のパ
ルスを印加すると、スイッチングトランジスタ(以下S
・Trと略すl)、、 6 、7はオン状態となり信号
ラインyi、yiに印加された信号は5−Tr6,7を
通してメモリセル8の正入力端子8aと負入力端子8b
に入力され、メモリセル8の出力は画像情報に応じて、
′1”または′OHにセットされる。
構成するのは、半導体層に形成されたスイッチングトラ
ンジスタ6.7.メモリー七ル8゜信号選択回路9.液
晶セル10である。そして、液晶を交流駆動するための
クロック源11°を具備している。ここで、スイッチン
グトランジスタ6.7はMOS)ランジスタで構成され
る。また、メモリセル8はフリップフロップで構成され
、高い電圧レベルの信号を“1″、低い電圧レヘ’yv
の信号をMOSとすると、′1”の信号が入力されると
出力が”1”(または′0”)&ニセットされ、次にe
′0”の信号が入力されるまで、ずっと前の状態を保持
し、0″の信号が入力されると出力が′O”(または′
ti”)にセットされ、その状態が保持される。さらに
、メモリセル8は入力が“1”のとき出力が“1”にセ
ットされる正入力端子8αと、入力が°゛O#のとき出
力が@1”にセットされる負入力端子8bの二つの入力
端子を具備している。さらに、信号選択回路9の入力に
はクロック源11の信号が入力され、メモリーセル8の
出力を制御信号として、入力信号と同相の信号及び逆相
の信号を選択的に出力するというものであり、信号選択
回路9の出力は表示ドツト電極10αと接続される。そ
して、スイッチングトランジスタ6.7のソースは、そ
れぞれ極性が逆の信号線y番およびyiに接続され、ド
レインはそれぞれメモリセル8の正入力端子8aおよび
負入力端子8bに接続される。いま、クロック源11の
出力を共通電極端子12に接続し、メモリセル8の出力
が“1”のとき信号選択回路9の入力と出力が逆相とな
り、メモリセル8の出力が10#のとき信号選択回路9
の入力と出力が同相とる場合を例にとって動作を説明す
る。まず、ゲートラインxiにゲート信号として負のパ
ルスを印加すると、スイッチングトランジスタ(以下S
・Trと略すl)、、 6 、7はオン状態となり信号
ラインyi、yiに印加された信号は5−Tr6,7を
通してメモリセル8の正入力端子8aと負入力端子8b
に入力され、メモリセル8の出力は画像情報に応じて、
′1”または′OHにセットされる。
ゲート信号が消滅すれば、S++Tr6.7はオフ状態
となり、メモリセルは次に新らたな画像情報が入力され
るまで、ずっと11”または′0”の画像情報を保持し
つづける。従って、全ての画素は新らたな情報が書込ま
れるまでは、どんなに長い期間であっても、現在保持し
ている画像情報を保持しつづける。そして、メモリセル
の出力が“1#の表示ドツトは、信号選択回路9の入力
と出力が逆相になるので、クロック源の波形つまり共通
電極電位と、信号選択回路の出力つまり表示ドツト!!
極の波形は、電源電圧を■とすると、それぞれ第4図A
の13α、13hに示すように逆相のクロックとなり、
液晶10には士■の交流電圧14αが印加され選択ドツ
トとなる。一方、メモリセルの出力が0”の表示ドツト
は同様に、第4図Bの13α、13Cのように同相のク
ロックとなるので、液晶10には14.6のごとく全く
電圧が印加されず、非選択ドツトとなる。従って、静止
画像を非常に少ない電力で表示することが可能となる。
となり、メモリセルは次に新らたな画像情報が入力され
るまで、ずっと11”または′0”の画像情報を保持し
つづける。従って、全ての画素は新らたな情報が書込ま
れるまでは、どんなに長い期間であっても、現在保持し
ている画像情報を保持しつづける。そして、メモリセル
の出力が“1#の表示ドツトは、信号選択回路9の入力
と出力が逆相になるので、クロック源の波形つまり共通
電極電位と、信号選択回路の出力つまり表示ドツト!!
極の波形は、電源電圧を■とすると、それぞれ第4図A
の13α、13hに示すように逆相のクロックとなり、
液晶10には士■の交流電圧14αが印加され選択ドツ
トとなる。一方、メモリセルの出力が0”の表示ドツト
は同様に、第4図Bの13α、13Cのように同相のク
ロックとなるので、液晶10には14.6のごとく全く
電圧が印加されず、非選択ドツトとなる。従って、静止
画像を非常に少ない電力で表示することが可能となる。
なぜならば、静止画像の場合、信号ラインyi,yi,
yi+1,yi+1・・・・・・・・・とゲートライン
xi、xi+1・・・・・・・・・の駆動回路を全て停
止してクロック源11のみ動かしておけば良いからであ
り、通常クロック源11の周波数は3QH2程度である
ので、例えば200X200画素の場合、静止画表示時
の消費電力は従来の表示素子の1万分の1程度になる。
yi+1,yi+1・・・・・・・・・とゲートライン
xi、xi+1・・・・・・・・・の駆動回路を全て停
止してクロック源11のみ動かしておけば良いからであ
り、通常クロック源11の周波数は3QH2程度である
ので、例えば200X200画素の場合、静止画表示時
の消費電力は従来の表示素子の1万分の1程度になる。
また、コンデンサに信号を充電するという方式でなく、
基本的に電流を流さずにメモリセルの出力を制御するの
で、信号ライン駆動回路の能力を小さく設計することが
可能となる。さらに共通電極側にもクロックを印加する
方式であるので、電源電圧を■とすると、±Vつまりピ
ークからピークまで2vの交流波形を液晶に印加するこ
とができ、液晶にかかる電圧に比して、電源電圧を従来
型の半分にすることができるので、消費電力は電源電圧
を低くした効果だけで4分の1になる。また、信号は全
て′1”、′0#のデジタル信号であるから、周辺駆動
回路と画像情報処理回路を全て0MO8で構成すること
により、システム全体としても大幅な消費電力の低減を
はかることができる。さて、いままで説明した表示ドツ
トは、′1”、′0”の二階調表示であり、中間調を表
示できない。そこで、第5図に示すように、前記表示ド
ツトを複数個組み合わせて一つの画素を形成する。つま
り画素1°5が行列状にならんでおり、画素15は前記
表示ドツトと同様〜の表示ドツト16a、16h、16
C*16dの4個で構成されている。表示ドツト16h
、1f、C,16己の面積は最も面積の小さい表示ドツ
ト16αのそれぞれ2倍、4倍、8倍の大きさを持ち、
公比2の等比数列の関係にある。また、第5図では表示
ドツトの順番は面積の小さいものから順に並んでいるが
、必ずしもそうである必要はない。そして、この4個の
表示ドツトの組み合わせにより階調を表示するのである
。すなわち4個の表示ドツトの選択、非選択を組み合わ
せることにより16階調の表示が可能となるのである。
基本的に電流を流さずにメモリセルの出力を制御するの
で、信号ライン駆動回路の能力を小さく設計することが
可能となる。さらに共通電極側にもクロックを印加する
方式であるので、電源電圧を■とすると、±Vつまりピ
ークからピークまで2vの交流波形を液晶に印加するこ
とができ、液晶にかかる電圧に比して、電源電圧を従来
型の半分にすることができるので、消費電力は電源電圧
を低くした効果だけで4分の1になる。また、信号は全
て′1”、′0#のデジタル信号であるから、周辺駆動
回路と画像情報処理回路を全て0MO8で構成すること
により、システム全体としても大幅な消費電力の低減を
はかることができる。さて、いままで説明した表示ドツ
トは、′1”、′0”の二階調表示であり、中間調を表
示できない。そこで、第5図に示すように、前記表示ド
ツトを複数個組み合わせて一つの画素を形成する。つま
り画素1°5が行列状にならんでおり、画素15は前記
表示ドツトと同様〜の表示ドツト16a、16h、16
C*16dの4個で構成されている。表示ドツト16h
、1f、C,16己の面積は最も面積の小さい表示ドツ
ト16αのそれぞれ2倍、4倍、8倍の大きさを持ち、
公比2の等比数列の関係にある。また、第5図では表示
ドツトの順番は面積の小さいものから順に並んでいるが
、必ずしもそうである必要はない。そして、この4個の
表示ドツトの組み合わせにより階調を表示するのである
。すなわち4個の表示ドツトの選択、非選択を組み合わ
せることにより16階調の表示が可能となるのである。
また、表示ドツトの数はいくつでも良く、表示ドツトの
面積比が2″の系列を持ち、表示ドツート数をルとすれ
ば、2nの階調表示が可能となるのは当然である。但し
、x、nは0を含む自然数である。第6図は他の表示ド
ツト組み合わせ例であり、表示ドツト17α、17h、
17C,17dの面積比はやはり1 :2:4:8とな
り、第5図の例と同様に16階調の表示が可能となる。
面積比が2″の系列を持ち、表示ドツート数をルとすれ
ば、2nの階調表示が可能となるのは当然である。但し
、x、nは0を含む自然数である。第6図は他の表示ド
ツト組み合わせ例であり、表示ドツト17α、17h、
17C,17dの面積比はやはり1 :2:4:8とな
り、第5図の例と同様に16階調の表示が可能となる。
このように、第3図に示す表示ドツトを第5図や第6図
のように複数個組み合わせて一つの画素とすることによ
り、中間調表示と大幅な消費電力低減を同時に達成する
ことが可能となる。さらに中間調は電圧の大小ではなく
面積で表現するので相転移型液晶の透過率−電圧特性の
ヒステリシス特性は問題とはならない。つまり相転移型
液晶を用いて自然な中間調表示が可能となるのである。
のように複数個組み合わせて一つの画素とすることによ
り、中間調表示と大幅な消費電力低減を同時に達成する
ことが可能となる。さらに中間調は電圧の大小ではなく
面積で表現するので相転移型液晶の透過率−電圧特性の
ヒステリシス特性は問題とはならない。つまり相転移型
液晶を用いて自然な中間調表示が可能となるのである。
また、同一画素数の場合従来型に比して。表示ドツトの
数が4倍になるが、画像信号は信号ラインyiと5eT
r6、またはytと5IITr7の二つの経路を通って
メモリセル8に入力されるので信号経路の冗長度が2倍
になり、表示素子としての歩留りが下がることはない。
数が4倍になるが、画像信号は信号ラインyiと5eT
r6、またはytと5IITr7の二つの経路を通って
メモリセル8に入力されるので信号経路の冗長度が2倍
になり、表示素子としての歩留りが下がることはない。
第7図に、本発明の表示素子の具体例を示す。
つまり、メモリセル用のフリップフロップとじてインバ
ータ18.19を用いて、インバータ18.19の入出
力端子を互いに接続し、インバータ18の入力をメモリ
セルの正入力としてS−T r6と接続し、インバータ
19の入力をメモ°リセルの負入力として5−Tr7と
接続し、さらにインバータ19の出力をメモリセルの出
力とする。そして、信号選択回路として排他的論理和(
以下FORと略す)20を用い、前述のインバータ19
の出力、つまりメモリセルの出力をKOR回路20の一
方の入力とし、クロック源11の出力を1nOR回路2
0の他方の入力にするとともに共通電極端子12にも接
続する。さらに、EOR回路20の出力を表示ドラ)t
lEi10αと接続する。
ータ18.19を用いて、インバータ18.19の入出
力端子を互いに接続し、インバータ18の入力をメモリ
セルの正入力としてS−T r6と接続し、インバータ
19の入力をメモ°リセルの負入力として5−Tr7と
接続し、さらにインバータ19の出力をメモリセルの出
力とする。そして、信号選択回路として排他的論理和(
以下FORと略す)20を用い、前述のインバータ19
の出力、つまりメモリセルの出力をKOR回路20の一
方の入力とし、クロック源11の出力を1nOR回路2
0の他方の入力にするとともに共通電極端子12にも接
続する。さらに、EOR回路20の出力を表示ドラ)t
lEi10αと接続する。
このような構成にすることにより、メモリセルの出力が
“1hにセットされた場合は、液晶に±Vの交流電圧が
かかり、メモリセルの出力が′o#にセットされた場合
は液晶に全く電圧かががらず第3図で説明した表示素子
と全く同じ動作をさせることができる。ここで、インバ
ータ18.19は消費電力を低減するということがら0
M0Sインバータを用いるのが望ましい。
“1hにセットされた場合は、液晶に±Vの交流電圧が
かかり、メモリセルの出力が′o#にセットされた場合
は液晶に全く電圧かががらず第3図で説明した表示素子
と全く同じ動作をさせることができる。ここで、インバ
ータ18.19は消費電力を低減するということがら0
M0Sインバータを用いるのが望ましい。
第8図に本発明の表示素子のさらに他の実施例を示す。
信号選択回路として、2つのトランスミッションケート
(以下TGと略す)21.22を用いたものである。イ
ンバータ18.19によるメモリセルの構成は第7図の
例と同じであるが、メモリセルの出力つまりインバータ
19の出力をTG21のnチャンネル側ゲート及びTG
22のPチャンネル側ゲートに接続し、インバータ19
の入力端子をTG21のPチャンネル側ゲート及びTG
22のnチャンネル側ゲートに接続する。
(以下TGと略す)21.22を用いたものである。イ
ンバータ18.19によるメモリセルの構成は第7図の
例と同じであるが、メモリセルの出力つまりインバータ
19の出力をTG21のnチャンネル側ゲート及びTG
22のPチャンネル側ゲートに接続し、インバータ19
の入力端子をTG21のPチャンネル側ゲート及びTG
22のnチャンネル側ゲートに接続する。
ソシテ、T()21、22の出力を互いに接続して表示
ドツト電極10αと接続し、TG22の入力端子は全表
示ドツト共通に、共通電極と接続してクロック源11と
接続する。さらにTG21の入力端子は全表示ドツト共
通にして、前記クロック源11と逆相のクロックOLと
接続する。このような構成によりJ1メモリ七ルの出力
が”1”のときは、TG21がオン状態、TG22がオ
フ状態になるため、液晶セルには第4図Aのごとく±V
の交流電圧が印加され、同様にメモリセルの出力が0#
のときは、第4図Bのごとく液晶セルには電圧が印加さ
れない。
ドツト電極10αと接続し、TG22の入力端子は全表
示ドツト共通に、共通電極と接続してクロック源11と
接続する。さらにTG21の入力端子は全表示ドツト共
通にして、前記クロック源11と逆相のクロックOLと
接続する。このような構成によりJ1メモリ七ルの出力
が”1”のときは、TG21がオン状態、TG22がオ
フ状態になるため、液晶セルには第4図Aのごとく±V
の交流電圧が印加され、同様にメモリセルの出力が0#
のときは、第4図Bのごとく液晶セルには電圧が印加さ
れない。
第9図に本発明の表示素子のさらに他の°実施例を示す
。5−TrとしてTG24.25を用いたものである。
。5−TrとしてTG24.25を用いたものである。
5−TrとしてTGを用いることにより、電源電圧を低
くしても′″1″と0”の信号を確実に通すので、電源
電圧を低くしても信号経路の冗長度を2倍にすることが
できる。
くしても′″1″と0”の信号を確実に通すので、電源
電圧を低くしても信号経路の冗長度を2倍にすることが
できる。
第7図、第8図、第9図の例では信号選択回路として、
EOR回路またはTG2個を用いているが、要するにメ
モリセルの出力が′1”のときとパ0”のとき、表示ド
ツト電極に印加される交流波形の位相を反転させること
が出来れば良いのであり、AND回路の組み合わせ、O
R回路の組み合わせ等によっても全く同様の動作をさせ
ることができるのはもちろんであり、これらも本発明の
範囲内である。また、5−Tr及び信号ラインを2系列
設けているが、5−Trの不良や信号ライン断線がほと
んどなくなるように、半導体部分を作り込むことが出来
るようになれば、S*Tr。
EOR回路またはTG2個を用いているが、要するにメ
モリセルの出力が′1”のときとパ0”のとき、表示ド
ツト電極に印加される交流波形の位相を反転させること
が出来れば良いのであり、AND回路の組み合わせ、O
R回路の組み合わせ等によっても全く同様の動作をさせ
ることができるのはもちろんであり、これらも本発明の
範囲内である。また、5−Tr及び信号ラインを2系列
設けているが、5−Trの不良や信号ライン断線がほと
んどなくなるように、半導体部分を作り込むことが出来
るようになれば、S*Tr。
信号ラインはそれぞれ1つづつで良い。さらに前述の相
転移型液晶は、二色性色素とカイラルネマチック液晶を
添加した相転移型液晶なども含むものである。
転移型液晶は、二色性色素とカイラルネマチック液晶を
添加した相転移型液晶なども含むものである。
以上のような本発明の表示素子を用いることにより、コ
ントラストが良く明るい表示と、低消費電力を同時に満
足する表示素子を得ることができる。つまり静止画表示
時には50H2程度のクロック源を除いて周辺回路を全
て停止させることと、回路構成を全てデジタル回路にす
ること、さらに共通電極にもクロックを印加することに
よる電源電圧の低下で大幅な消費電力の低減が達成でき
るのである。また、静止画、動画を問わず交流駆動が可
能となるので、痔命、信頼性の点でも優れた表示素子が
得られる。さらに、液晶にかかる電圧は中間的なもので
なく、液晶をオン状態にするだめの電圧と液晶をオフ状
態にするための電−圧のいずれかであるので、相転移型
液晶を用いることが可能となり、良いコントラストと明
るい表示が得られるのである。従って、中間調を持つ微
細ドツトによる美しい表示と、低消費電力化、長寿命、
高信頼性を同時に達成することができ、本発明の工業的
価値は大きい。
ントラストが良く明るい表示と、低消費電力を同時に満
足する表示素子を得ることができる。つまり静止画表示
時には50H2程度のクロック源を除いて周辺回路を全
て停止させることと、回路構成を全てデジタル回路にす
ること、さらに共通電極にもクロックを印加することに
よる電源電圧の低下で大幅な消費電力の低減が達成でき
るのである。また、静止画、動画を問わず交流駆動が可
能となるので、痔命、信頼性の点でも優れた表示素子が
得られる。さらに、液晶にかかる電圧は中間的なもので
なく、液晶をオン状態にするだめの電圧と液晶をオフ状
態にするための電−圧のいずれかであるので、相転移型
液晶を用いることが可能となり、良いコントラストと明
るい表示が得られるのである。従って、中間調を持つ微
細ドツトによる美しい表示と、低消費電力化、長寿命、
高信頼性を同時に達成することができ、本発明の工業的
価値は大きい。
【図面の簡単な説明】
第1図は従来の表示素子を示す回路図、第2図は相転移
型液晶の透過率−電圧特性を示す説明図、第3図は本発
明の表示素子を示す回路図、第4図(A)I(B)は本
発明の表示素子に於ける液晶駆動電圧を示す説明図、第
5図、第6図は本発明の表示素子の画素と表示ドツトを
示す平面図、第7図本発明の実施例を示す回路図、第8
図は本・発明の他の実施例を示す回路図、第9図は本発
明のさらに他の実施例を示す回路図である。 6.7・・・・・・スイッチングトランジスタ8・・・
・・・・・・・・・メモリセルシ 9・・・・・・・・・・・・信号選択回路10・・・・
・・・・・液晶セル 1oa・・・・・・表示ドツト電極 12・・・・・・・・・共通電極端子 16α、13A、13(?・・・・・・クロック波形1
4α、14h・・・・・・液晶駆動電圧波形15・・・
・・・・・・画 素 16Q、16h、16c、16d、17ct。 17b、17C,17d・・・・・・表示ドツト18.
19・・・・・・インバータ 20・・・・・・・・・排他的論理和 21.22,23.24・・・・・・トランスミッシロ
ンゲート 以 上 出願人 株式会社第二精ニー 代理人 弁理士 最上 務
型液晶の透過率−電圧特性を示す説明図、第3図は本発
明の表示素子を示す回路図、第4図(A)I(B)は本
発明の表示素子に於ける液晶駆動電圧を示す説明図、第
5図、第6図は本発明の表示素子の画素と表示ドツトを
示す平面図、第7図本発明の実施例を示す回路図、第8
図は本・発明の他の実施例を示す回路図、第9図は本発
明のさらに他の実施例を示す回路図である。 6.7・・・・・・スイッチングトランジスタ8・・・
・・・・・・・・・メモリセルシ 9・・・・・・・・・・・・信号選択回路10・・・・
・・・・・液晶セル 1oa・・・・・・表示ドツト電極 12・・・・・・・・・共通電極端子 16α、13A、13(?・・・・・・クロック波形1
4α、14h・・・・・・液晶駆動電圧波形15・・・
・・・・・・画 素 16Q、16h、16c、16d、17ct。 17b、17C,17d・・・・・・表示ドツト18.
19・・・・・・インバータ 20・・・・・・・・・排他的論理和 21.22,23.24・・・・・・トランスミッシロ
ンゲート 以 上 出願人 株式会社第二精ニー 代理人 弁理士 最上 務
Claims (1)
- 【特許請求の範囲】 1、 ガラス等の絶縁基板上に形成された半導体層また
は半導体基板上に、行列状に画素が形成され前記画素上
に液晶を介して設置された透光性基板上の透明電極を対
向電極とした表示素子に於て、前記画素の1つは、それ
ぞれ面積の異なる複数の表示ドツトにより構成され、前
記表示ドツトの1つに対して、少なくとも1ピツトの論
理的記憶回路と、前記記憶回路の出力に応じて、クロッ
ク1及びクロック1と逆相のクロック2のいずれかを選
択するための信号選択回路を前記半導体層に形成し、前
記液晶として、相転移型液晶または二色性色素とカイラ
ルネマティック液晶を添加した相転移型液晶を用いたこ
よを特徴とする表示素子。 2、 前記透明電極には、前記クロック1またはり四ツ
ク2のいずれかの信号が印加されていることを特徴とす
る特許請求の範囲第1項記載の表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10430982A JPS58220185A (ja) | 1982-06-17 | 1982-06-17 | 表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10430982A JPS58220185A (ja) | 1982-06-17 | 1982-06-17 | 表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58220185A true JPS58220185A (ja) | 1983-12-21 |
Family
ID=14377316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10430982A Pending JPS58220185A (ja) | 1982-06-17 | 1982-06-17 | 表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58220185A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0375269A2 (en) * | 1988-12-21 | 1990-06-27 | International Business Machines Corporation | Liquid crystal display device |
JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
WO1999012150A1 (fr) * | 1997-08-28 | 1999-03-11 | Seiko Epson Corproration | Dispositif d'affichage |
EP1057167A1 (en) * | 1998-02-18 | 2000-12-06 | Cambridge Display Technology Limited | Electroluminescent devices |
JP2002328356A (ja) * | 2001-04-27 | 2002-11-15 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
JP2006099080A (ja) * | 2004-09-27 | 2006-04-13 | Idc Llc | ビデオデータを送信するシステムおよび方法 |
US7432898B2 (en) | 2001-04-27 | 2008-10-07 | Sanyo Electric Co., Ltd. | Active matrix display device |
JP2017054134A (ja) * | 2000-08-23 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 情報端末 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5078296A (ja) * | 1973-11-09 | 1975-06-26 | ||
JPS5688193A (en) * | 1979-12-19 | 1981-07-17 | Citizen Watch Co Ltd | Display unit |
JPS5692494A (en) * | 1979-12-26 | 1981-07-27 | Seiko Epson Corp | Liquid crystal display device for timepiece |
-
1982
- 1982-06-17 JP JP10430982A patent/JPS58220185A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5078296A (ja) * | 1973-11-09 | 1975-06-26 | ||
JPS5688193A (en) * | 1979-12-19 | 1981-07-17 | Citizen Watch Co Ltd | Display unit |
JPS5692494A (en) * | 1979-12-26 | 1981-07-27 | Seiko Epson Corp | Liquid crystal display device for timepiece |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121235A (en) * | 1988-12-21 | 1992-06-09 | International Business Machines Corporation | Liquid crystal display device having light transmission control layer |
EP0375269B1 (en) * | 1988-12-21 | 1994-05-18 | International Business Machines Corporation | Liquid crystal display device |
EP0375269A2 (en) * | 1988-12-21 | 1990-06-27 | International Business Machines Corporation | Liquid crystal display device |
JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
US6518941B1 (en) | 1997-08-28 | 2003-02-11 | Seiko Epson Corporation | Display device |
WO1999012150A1 (fr) * | 1997-08-28 | 1999-03-11 | Seiko Epson Corproration | Dispositif d'affichage |
US7236164B2 (en) | 1997-08-28 | 2007-06-26 | Seiko Epson Corporation | Display device |
US6429601B1 (en) | 1998-02-18 | 2002-08-06 | Cambridge Display Technology Ltd. | Electroluminescent devices |
EP1057167A1 (en) * | 1998-02-18 | 2000-12-06 | Cambridge Display Technology Limited | Electroluminescent devices |
EP1057167B1 (en) * | 1998-02-18 | 2012-05-02 | Cambridge Display Technology Limited | Organic electroluminescent devices |
JP2017054134A (ja) * | 2000-08-23 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 情報端末 |
JP2002328356A (ja) * | 2001-04-27 | 2002-11-15 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
US7432898B2 (en) | 2001-04-27 | 2008-10-07 | Sanyo Electric Co., Ltd. | Active matrix display device |
JP2006099080A (ja) * | 2004-09-27 | 2006-04-13 | Idc Llc | ビデオデータを送信するシステムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4560275B2 (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
US7369113B2 (en) | Driving device of display device, display device and driving method of display device | |
US6597119B2 (en) | Method for driving an electro-optical device, driving circuit for driving an electro-optical device, electro-optical device, and electronic apparatus | |
JP5019668B2 (ja) | 表示装置及びその制御方法 | |
US5034735A (en) | Driving apparatus | |
US7746308B2 (en) | Liquid crystal display and portable terminal having the same | |
KR101413872B1 (ko) | 액정 장치 및 전자 기기 | |
JPS5823091A (ja) | 画像表示装置 | |
JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
EP1341313A1 (en) | Reference voltage circuit | |
TW530291B (en) | Liquid crystal display and method of driving same | |
CN103310747B (zh) | 液晶显示装置、液晶显示装置的驱动方法以及电子设备 | |
JP3405579B2 (ja) | 液晶表示装置 | |
JP3568615B2 (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
KR20040002469A (ko) | 액정 표시 장치의 구동 방법 및 액정 표시 장치 | |
JPS58220185A (ja) | 表示素子 | |
JPH035724B2 (ja) | ||
US20070146286A1 (en) | Apparatus and method for driving LCD | |
JPS58143389A (ja) | 画像表示装置 | |
JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
JP3750548B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、液晶表示装置の駆動回路および電子機器 | |
JP2000235173A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JPS5965879A (ja) | アクテイブパネル用集積回路基板 | |
JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
JP4963761B2 (ja) | 表示装置 |