JPS58220185A - 表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、微細ドツト表示素子の構造、液晶材料及び階
調表示法に関するものである。

従来の画像表示素子を第１図に示す。液晶とＭＯ８型Ｆ
ＥＴアレイを組み合わせて構成されている。第１図に於
て、単位画素を構成するのは半導体層に形成されたＭＯ
８型ＦＫＴ１．信号蓄積用コンデンサ２．及び液晶セル
３である。この基本的な動作を説明する。まずＭＯ８Ｆ
ＢＴをＰチャンネルとし、ゲートラインｘｉにゲート信
号として負のパルス電圧を印加すると、Ｆ、ＥＴｌはオ
ン状態となり、信号ラインｙｉに印加した画像信号は、
ＦＩＤＴｌを通じてコンデンサ２に充電される。負のパ
ルスが消滅すれば、ＦＩＴ　１はオフ状態となり、コン
デンサ２に充電された電圧は液晶セル及びＩＰＥＴのオ
フ抵抗を通じて放電されながら保持され、液晶に印加さ
れつづける。そして、ゲート信号をｘｉから”　ｔ＋１
　＋　”　Ｌ＋２・・・・・・と線順次に走査し、その
位置に対応した画像信号を信号ライン３”　＊　ｙｚ＋
ｔ・・・・・・に印加することによ゛り全体の画像が表
示される。このとき対向電極は、ガラス等に全面に付け
られた共通透明電極で、第１図の４が共通電極端子であ
る。そして、共通電極は常にある電位に保たれている。

さて、このよちな画像表示装置は、中間調を含む動画を
表示する場合、すなわちテレビ画像の表示などには最適
であるが、静止画の表示などにはきわめて不適当であっ
た。なぜならば、前述したようにコンデンサ２に充電さ
れた信号は液晶セル３を通じて放電していくので常に書
込み動作を行なわないとコンデンサの両端の電圧がどん
どん下がってしまい、液晶にかかる電圧が変化してしま
う。従って、静止画像を表示する場合でも常に書込み動
作を行なう必要があり常に回路全体を動かしておくため
の電力が必要である。例えば、２００Ｘ２００画素の画
面を毎秒６０枚書き込むためには、最大周波数として約
２．５ＭＨ２が必要となり、かなり大きな電力を消費し
てしまう。尚、毎秒６０枚の画像を書込むというのは、
液晶を交流駆動してフリッカを生じさせないために必要
な最低の値である。さらに、コンデンサへの充電のため
信号ラインに電流を流す必要があり、このための消費電
力の増大もさけられない。一方、従来中間調はコンデン
サに充電された電圧の大小つまり、液晶にかかる電圧の
大小によって表現するためゲストホスト液晶を用いてお
りコントラストが良く明るい表示があった。なぜならば
相転移型液晶の透過率−電圧特性は第２図曲線５に示す
ようにヒスプリシス特性を持っているため、電圧の大小
で所望の中間調を出すことが出来ないのである。

そこで、本発明は相転移型液晶を用いて、自然な中間調
を表示し、さらに静止画像を表示するのに適した、消費
電力が少ない表示素子を供することを目的とする。

以下図面とともに本発明の説明をしていく。

第３図に本発明の表示素子を示す。一つの表示ドツトを
構成するのは、半導体層に形成されたスイッチングトラ
ンジスタ６．７．メモリー七ル８゜信号選択回路９．液
晶セル１０である。そして、液晶を交流駆動するための
クロック源１１°を具備している。ここで、スイッチン
グトランジスタ６．７はＭＯＳ）ランジスタで構成され
る。また、メモリセル８はフリップフロップで構成され
、高い電圧レベルの信号を“１″、低い電圧レヘ’ｙｖ
の信号をＭＯＳとすると、′１”の信号が入力されると
出力が”１”（または′０”）＆ニセットされ、次にｅ
′０”の信号が入力されるまで、ずっと前の状態を保持
し、０″の信号が入力されると出力が′Ｏ”（または′
ｔｉ”）にセットされ、その状態が保持される。さらに
、メモリセル８は入力が“１”のとき出力が“１”にセ
ットされる正入力端子８αと、入力が°゛Ｏ＃のとき出
力が＠１”にセットされる負入力端子８ｂの二つの入力
端子を具備している。さらに、信号選択回路９の入力に
はクロック源１１の信号が入力され、メモリーセル８の
出力を制御信号として、入力信号と同相の信号及び逆相
の信号を選択的に出力するというものであり、信号選択
回路９の出力は表示ドツト電極１０αと接続される。そ
して、スイッチングトランジスタ６．７のソースは、そ
れぞれ極性が逆の信号線ｙ番およびｙｉに接続され、ド
レインはそれぞれメモリセル８の正入力端子８ａおよび
負入力端子８ｂに接続される。いま、クロック源１１の
出力を共通電極端子１２に接続し、メモリセル８の出力
が“１”のとき信号選択回路９の入力と出力が逆相とな
り、メモリセル８の出力が１０＃のとき信号選択回路９
の入力と出力が同相とる場合を例にとって動作を説明す
る。まず、ゲートラインｘｉにゲート信号として負のパ
ルスを印加すると、スイッチングトランジスタ（以下Ｓ
・Ｔｒと略すｌ）、、　６　、７はオン状態となり信号
ラインｙｉ、ｙｉに印加された信号は５−Ｔｒ６，７を
通してメモリセル８の正入力端子８ａと負入力端子８ｂ
に入力され、メモリセル８の出力は画像情報に応じて、
′１”または′ＯＨにセットされる。

ゲート信号が消滅すれば、Ｓ＋＋Ｔｒ６．７はオフ状態
となり、メモリセルは次に新らたな画像情報が入力され
るまで、ずっと１１”または′０”の画像情報を保持し
つづける。従って、全ての画素は新らたな情報が書込ま
れるまでは、どんなに長い期間であっても、現在保持し
ている画像情報を保持しつづける。そして、メモリセル
の出力が“１＃の表示ドツトは、信号選択回路９の入力
と出力が逆相になるので、クロック源の波形つまり共通
電極電位と、信号選択回路の出力つまり表示ドツト！！
極の波形は、電源電圧を■とすると、それぞれ第４図Ａ
の１３α、１３ｈに示すように逆相のクロックとなり、
液晶１０には士■の交流電圧１４αが印加され選択ドツ
トとなる。一方、メモリセルの出力が０”の表示ドツト
は同様に、第４図Ｂの１３α、１３Ｃのように同相のク
ロックとなるので、液晶１０には１４．６のごとく全く
電圧が印加されず、非選択ドツトとなる。従って、静止
画像を非常に少ない電力で表示することが可能となる。

なぜならば、静止画像の場合、信号ラインｙｉ，ｙｉ，
ｙｉ＋１，ｙｉ＋１・・・・・・・・・とゲートライン
ｘｉ、ｘｉ＋１・・・・・・・・・の駆動回路を全て停
止してクロック源１１のみ動かしておけば良いからであ
り、通常クロック源１１の周波数は３ＱＨ２程度である
ので、例えば２００Ｘ２００画素の場合、静止画表示時
の消費電力は従来の表示素子の１万分の１程度になる。

また、コンデンサに信号を充電するという方式でなく、
基本的に電流を流さずにメモリセルの出力を制御するの
で、信号ライン駆動回路の能力を小さく設計することが
可能となる。さらに共通電極側にもクロックを印加する
方式であるので、電源電圧を■とすると、±Ｖつまりピ
ークからピークまで２ｖの交流波形を液晶に印加するこ
とができ、液晶にかかる電圧に比して、電源電圧を従来
型の半分にすることができるので、消費電力は電源電圧
を低くした効果だけで４分の１になる。また、信号は全
て′１”、′０＃のデジタル信号であるから、周辺駆動
回路と画像情報処理回路を全て０ＭＯ８で構成すること
により、システム全体としても大幅な消費電力の低減を
はかることができる。さて、いままで説明した表示ドツ
トは、′１”、′０”の二階調表示であり、中間調を表
示できない。そこで、第５図に示すように、前記表示ド
ツトを複数個組み合わせて一つの画素を形成する。つま
り画素１°５が行列状にならんでおり、画素１５は前記
表示ドツトと同様〜の表示ドツト１６ａ、１６ｈ、１６
Ｃ＊１６ｄの４個で構成されている。表示ドツト１６ｈ
、１ｆ、Ｃ，１６己の面積は最も面積の小さい表示ドツ
ト１６αのそれぞれ２倍、４倍、８倍の大きさを持ち、
公比２の等比数列の関係にある。また、第５図では表示
ドツトの順番は面積の小さいものから順に並んでいるが
、必ずしもそうである必要はない。そして、この４個の
表示ドツトの組み合わせにより階調を表示するのである
。すなわち４個の表示ドツトの選択、非選択を組み合わ
せることにより１６階調の表示が可能となるのである。

また、表示ドツトの数はいくつでも良く、表示ドツトの
面積比が２″の系列を持ち、表示ドツート数をルとすれ
ば、２ｎの階調表示が可能となるのは当然である。但し
、ｘ、ｎは０を含む自然数である。第６図は他の表示ド
ツト組み合わせ例であり、表示ドツト１７α、１７ｈ、
１７Ｃ，１７ｄの面積比はやはり１　：２：４：８とな
り、第５図の例と同様に１６階調の表示が可能となる。

このように、第３図に示す表示ドツトを第５図や第６図
のように複数個組み合わせて一つの画素とすることによ
り、中間調表示と大幅な消費電力低減を同時に達成する
ことが可能となる。さらに中間調は電圧の大小ではなく
面積で表現するので相転移型液晶の透過率−電圧特性の
ヒステリシス特性は問題とはならない。つまり相転移型
液晶を用いて自然な中間調表示が可能となるのである。

また、同一画素数の場合従来型に比して。表示ドツトの
数が４倍になるが、画像信号は信号ラインｙｉと５ｅＴ
ｒ６、またはｙｔと５ＩＩＴｒ７の二つの経路を通って
メモリセル８に入力されるので信号経路の冗長度が２倍
になり、表示素子としての歩留りが下がることはない。

第７図に、本発明の表示素子の具体例を示す。

つまり、メモリセル用のフリップフロップとじてインバ
ータ１８．１９を用いて、インバータ１８．１９の入出
力端子を互いに接続し、インバータ１８の入力をメモリ
セルの正入力としてＳ−Ｔ　ｒ６と接続し、インバータ
１９の入力をメモ°リセルの負入力として５−Ｔｒ７と
接続し、さらにインバータ１９の出力をメモリセルの出
力とする。そして、信号選択回路として排他的論理和（
以下ＦＯＲと略す）２０を用い、前述のインバータ１９
の出力、つまりメモリセルの出力をＫＯＲ回路２０の一
方の入力とし、クロック源１１の出力を１ｎＯＲ回路２
０の他方の入力にするとともに共通電極端子１２にも接
続する。さらに、ＥＯＲ回路２０の出力を表示ドラ）ｔ
ｌＥｉ１０αと接続する。

このような構成にすることにより、メモリセルの出力が
“１ｈにセットされた場合は、液晶に±Ｖの交流電圧が
かかり、メモリセルの出力が′ｏ＃にセットされた場合
は液晶に全く電圧かががらず第３図で説明した表示素子
と全く同じ動作をさせることができる。ここで、インバ
ータ１８．１９は消費電力を低減するということがら０
Ｍ０Ｓインバータを用いるのが望ましい。

第８図に本発明の表示素子のさらに他の実施例を示す。

信号選択回路として、２つのトランスミッションケート
（以下ＴＧと略す）２１．２２を用いたものである。イ
ンバータ１８．１９によるメモリセルの構成は第７図の
例と同じであるが、メモリセルの出力つまりインバータ
１９の出力をＴＧ２１のｎチャンネル側ゲート及びＴＧ
２２のＰチャンネル側ゲートに接続し、インバータ１９
の入力端子をＴＧ２１のＰチャンネル側ゲート及びＴＧ
２２のｎチャンネル側ゲートに接続する。

ソシテ、Ｔ（）２１、２２の出力を互いに接続して表示
ドツト電極１０αと接続し、ＴＧ２２の入力端子は全表
示ドツト共通に、共通電極と接続してクロック源１１と
接続する。さらにＴＧ２１の入力端子は全表示ドツト共
通にして、前記クロック源１１と逆相のクロックＯＬと
接続する。このような構成によりＪ１メモリ七ルの出力
が”１”のときは、ＴＧ２１がオン状態、ＴＧ２２がオ
フ状態になるため、液晶セルには第４図Ａのごとく±Ｖ
の交流電圧が印加され、同様にメモリセルの出力が０＃
のときは、第４図Ｂのごとく液晶セルには電圧が印加さ
れない。

第９図に本発明の表示素子のさらに他の°実施例を示す
。５−ＴｒとしてＴＧ２４．２５を用いたものである。

５−ＴｒとしてＴＧを用いることにより、電源電圧を低
くしても′″１″と０”の信号を確実に通すので、電源
電圧を低くしても信号経路の冗長度を２倍にすることが
できる。

第７図、第８図、第９図の例では信号選択回路として、
ＥＯＲ回路またはＴＧ２個を用いているが、要するにメ
モリセルの出力が′１”のときとパ０”のとき、表示ド
ツト電極に印加される交流波形の位相を反転させること
が出来れば良いのであり、ＡＮＤ回路の組み合わせ、Ｏ
Ｒ回路の組み合わせ等によっても全く同様の動作をさせ
ることができるのはもちろんであり、これらも本発明の
範囲内である。また、５−Ｔｒ及び信号ラインを２系列
設けているが、５−Ｔｒの不良や信号ライン断線がほと
んどなくなるように、半導体部分を作り込むことが出来
るようになれば、Ｓ＊Ｔｒ。

信号ラインはそれぞれ１つづつで良い。さらに前述の相
転移型液晶は、二色性色素とカイラルネマチック液晶を
添加した相転移型液晶なども含むものである。

以上のような本発明の表示素子を用いることにより、コ
ントラストが良く明るい表示と、低消費電力を同時に満
足する表示素子を得ることができる。つまり静止画表示
時には５０Ｈ２程度のクロック源を除いて周辺回路を全
て停止させることと、回路構成を全てデジタル回路にす
ること、さらに共通電極にもクロックを印加することに
よる電源電圧の低下で大幅な消費電力の低減が達成でき
るのである。また、静止画、動画を問わず交流駆動が可
能となるので、痔命、信頼性の点でも優れた表示素子が
得られる。さらに、液晶にかかる電圧は中間的なもので
なく、液晶をオン状態にするだめの電圧と液晶をオフ状
態にするための電−圧のいずれかであるので、相転移型
液晶を用いることが可能となり、良いコントラストと明
るい表示が得られるのである。従って、中間調を持つ微
細ドツトによる美しい表示と、低消費電力化、長寿命、
高信頼性を同時に達成することができ、本発明の工業的
価値は大きい。

【図面の簡単な説明】 第１図は従来の表示素子を示す回路図、第２図は相転移
型液晶の透過率−電圧特性を示す説明図、第３図は本発
明の表示素子を示す回路図、第４図（Ａ）Ｉ（Ｂ）は本
発明の表示素子に於ける液晶駆動電圧を示す説明図、第
５図、第６図は本発明の表示素子の画素と表示ドツトを
示す平面図、第７図本発明の実施例を示す回路図、第８
図は本・発明の他の実施例を示す回路図、第９図は本発
明のさらに他の実施例を示す回路図である。 ６．７・・・・・・スイッチングトランジスタ８・・・
・・・・・・・・・メモリセルシ ９・・・・・・・・・・・・信号選択回路１０・・・・
・・・・・液晶セル １ｏａ・・・・・・表示ドツト電極 １２・・・・・・・・・共通電極端子 １６α、１３Ａ、１３（？・・・・・・クロック波形１
４α、１４ｈ・・・・・・液晶駆動電圧波形１５・・・
・・・・・・画　素 １６Ｑ、１６ｈ、１６ｃ、１６ｄ、１７ｃｔ。 １７ｂ、１７Ｃ，１７ｄ・・・・・・表示ドツト１８．
１９・・・・・・インバータ ２０・・・・・・・・・排他的論理和 ２１．２２，２３．２４・・・・・・トランスミッシロ
ンゲート 以　　上 出願人　株式会社第二精ニー 代理人　弁理士　最上　　務

Claims (1)

1. 【特許請求の範囲】 １、　ガラス等の絶縁基板上に形成された半導体層また
   は半導体基板上に、行列状に画素が形成され前記画素上
   に液晶を介して設置された透光性基板上の透明電極を対
   向電極とした表示素子に於て、前記画素の１つは、それ
   ぞれ面積の異なる複数の表示ドツトにより構成され、前
   記表示ドツトの１つに対して、少なくとも１ピツトの論
   理的記憶回路と、前記記憶回路の出力に応じて、クロッ
   ク１及びクロック１と逆相のクロック２のいずれかを選
   択するための信号選択回路を前記半導体層に形成し、前
   記液晶として、相転移型液晶または二色性色素とカイラ
   ルネマティック液晶を添加した相転移型液晶を用いたこ
   よを特徴とする表示素子。 ２、　前記透明電極には、前記クロック１またはり四ツ
   ク２のいずれかの信号が印加されていることを特徴とす
   る特許請求の範囲第１項記載の表示素子。