JP2000235173A

JP2000235173A - 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器

Info

Publication number: JP2000235173A
Application number: JP2000044685A
Authority: JP
Inventors: Akihiko Ito; 昭彦伊藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-02-23
Filing date: 2000-02-22
Publication date: 2000-08-29

Abstract

(57)【要約】【課題】駆動回路や電源回路等の回路構成を簡単にす
る。【解決手段】複数の走査電極と複数の信号電極が互い
に交差配置されてなる電気光学装置において、走査電極
を同時に選択する複数の走査電極毎にグループ分けし、
グループ単位で順次選択するＭＬＳ（Multi-Line Selec
tion）法を用いた液晶表示装置の駆動方法であって、走
査電極に印加する電圧振幅と信号電極に印加する電圧振
幅を同一となるようにする。また、そのような駆動方法
を、多重マトリクス構造の電気光学装置において用い
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置等の電
気光学装置の駆動方法、電気光学装置の駆動回路、電気
光学装置及び電子機器に関する。

【０００２】

【背景技術】（第１の背景技術）第１の背景技術とし
て、国際公開された国際出願ＷＯ９３／１８５０１号
公報に示された液晶表示装置の駆動方法(Multi-Line Se
lection法）がある。この液晶表示装置の駆動方法は、
走査電極と信号電極がマトリクス状に交差してマトリク
ス状の画素を構成する液晶表示パネルにおいて、複数本
の走査電極を組にして同時に選択し、その組毎に順次選
択してくものである。この駆動方法において、走査電極
を４ライン（４本の走査電極）ずつ同時に選択する駆動
方法の一例の波形を図６に示す。図６において、Ｙ１〜
Ｙ８は走査電極に印加する走査電圧波形、Ｘ１は信号電
極に印加する信号電圧波形を示す。走査電極には、１フ
レーム（Ｆ）を構成する４フィールド１ｆ〜４ｆの各フ
ィールドにおける選択期間（Ｈ）において、選択電圧Ｖ
３又は−Ｖ３が印加される。

【０００３】このような駆動方法の場合、比較的走査電
極数が多い時は駆動電圧が高くなっても、図４の液晶の
実効電圧−輝度特性に示す液晶２のように、（飽和電圧
／しきい値電圧）＝（Ｖｓ２／Ｖｔ２）が小さい特性の
液晶を使い、走査電極数が少ない場合（３２本以下くら
い）は液晶１のように、しきい電圧は低いが（飽和電圧
／しきい値電圧）＝（Ｖｓ１／Ｖｔ１）が大きい特性の
液晶を使って駆動電圧を低くしていた。

【０００４】図６に示す従来の駆動方法で、液晶２のよ
うな特性の液晶を使い、液晶に印加する実効電圧のオン
とオフの比が最大になる電圧で駆動することを考える。
例えば、しきい電圧Vｔ２が２．２ボルトの液晶２を用
いて走査電極が６４ライン数の液晶パネルを駆動する場
合には、Ｖ３は約６．７ボルト、Ｖ２は約３．３５ボル
トに設定されることになる。また、駆動する走査電極の
ライン数を１２０本にすると、Ｖ３は約８．９ボルト、
Ｖ２は約３．２６ボルトに設定することとなり、駆動電
圧のレベル数は７レベル必要で、走査電極側駆動回路か
ら出力する選択電圧も高く、走査電極側駆動回路から出
力する選択電圧と信号電極側駆動回路から出力する信号
電圧の差も大きい。

【０００５】このため、従来の駆動方法では、電源回路
が複雑で、消費電力が大きい、走査電極側駆動回路と信
号電極側駆動回路を１つのＩＣの中に作り込むのが難し
い等の課題がある。図１４を用いて、従来の電源回路に
ついて説明する。

【０００６】この電源回路の入力電源電圧は、Ｖｃｃ、
ＧＮＤのみであり単一電源入力となっている。またラッ
チパルスＬＰが入力される。クロック形成回路２１は、
ラッチパルスＬＰに基づき、チャージ・ポンプ回路に必
要な、タイミングの異なるいくつかのクロック信号を形
成するものであり、ＶｃｃおよびＧＮＤを電源としてい
る。負方向６倍昇圧回路２２は、Ｖｃｃを基準にＧＮＤ
を負方向へ６倍昇圧した電圧ＶＥＥをチャージ・ポンプ
動作により発生する。Ｖｃｃが３．３Ｖのとき、ＶＥＥ
は−１６．５Ｖになる。コントラスト調整回路２３は、
最適コントラストとなる選択電圧−Ｖ３をＶＥＥに基づ
き発生する。この選択電圧−Ｖ３は走査電極の負側選択
電圧となる。２倍昇圧回路２４は、選択電圧−Ｖ３を基
準にＧＮＤを２倍昇圧した正側の選択電圧Ｖ３をチャー
ジ・ポンプ動作により発生する。負方向２倍昇圧回路２
５は、Ｖｃｃを基準にＧＮＤを負方向へ２倍昇圧した電
圧である−Ｖ２をチャージ・ポンプ動作により発生す
る。１／２降圧回路２６、２７は、Ｖｃｃ−ＧＮＤ間を
２等分した電圧であるＶ１、ＧＮＤ−（−Ｖ３）間を２
等分して電圧である−Ｖ１をチャージ・ポンプ動作によ
り発生する。中央電位ＶＣにはＧＮＤをそのまま用い
る。またＧＮＤに対して−Ｖ２と対称な電位であるＶ２
には、Ｖｃｃをそのまま用いる。以上で液晶パネルを駆
動する電圧は形成できる。この電源回路では、出力され
るＶ３、Ｖ２、Ｖ１、ＶＣ、−Ｖ１、−Ｖ２、−Ｖ３
は、ＧＮＤに対して対称となる。なお、回路２８は、−
Ｖ３よりＶｃｃだけ高い電圧を形成し、これを走査電極
側駆動回路のロジック電圧ＶＤＤｙとして供給するもの
である。

【０００７】従来ではこのような電源回路を用いること
により、液晶表示装置の駆動電圧７レベルが生成される
が、電源回路は非常に複雑な回路構成となっていた。

【０００８】また、図４に示す液晶１のような特性の液
晶を使い駆動電圧を下げ、消費電力を低減するために液
晶のしきい電圧を下げることで対応する方法も実施され
ているが、液晶のしきい電圧を下げた低電圧駆動の液晶
表示装置は、液晶に印加する実効電圧の（オン電圧／オ
フ電圧）の値が大きく、走査電極のライン数を多くする
事が難しい。そして、むりやり走査電極のライン数を多
くするとコントラストが悪くなり、表示ムラも目立つよ
うになるために、実用上、走査電極のライン数は１６〜
３２本程度までしか駆動する事ができない。なお、従来
の電圧平均化法では、１フレーム期間に１回、１走査電
極を選択していたが、複数ライン同時選択による駆動方
法では、走査選択方法の正規直交性を保ちながら選択期
間を時間的に１フレーム内に均等分散し、これと同時
に、走査電極を特定本数の組（ブロック）にして選択
し、空間的に分散している。ここで、「正規」とは、す
べての走査電圧がフレーム期間単位で同一の実効電圧値
（振幅値）を持つこと意味する。また、「直交」とは、
ある走査電極に与えられる電圧振幅が他の任意の走査電
極に与えられる電圧振幅を１選択期間毎に積和したとき
フレーム期間単位では０になることを意味する。この正
規直交性は、単純マトリクス型液晶表示装置においては
各画素を独立してオン・オフ制御するための大前提であ
る。

【０００９】（第２の背景技術）第２の背景技術とし
て、液晶装置等の電気光学装置には、走査電極（若しく
は共通電極又は走査線とも言う）が配列された側の基板
又は信号電極（若しくはセグメント電極又はデータ線と
も言う）が配列された側の基板に、これらの走査電極及
び信号電極を駆動するため１チップ構造の駆動回路が取
り付けられる形式のものがある。この場合、全ての走査
電極及び信号電極を１チップ構造の駆動回路の出力端子
に接続する必要があるため、駆動回路が取り付けられる
側の基板上に、一端が駆動回路の出力端子に接続された
引き回し配線が画像表示領域の周囲に位置する額縁領域
に多数引き回されることになる。更に、他方の基板に配
線された走査電極又は信号電極と一部の引き回し配線の
他端（上下導通端子）とは、上下導通材を介して相互に
電気的接続される。このように駆動回路として１チップ
構造の駆動回路を用いると、全体としてコンパクト化及
び低コスト化が図られた電気光学装置を構築でき、例え
ば携帯電話等の小型の液晶装置等に好適に用いることが
可能となる。

【００１０】他方、この種の液晶装置等の電気光学装置
には、例えば特開昭６０−６８３７１号公報に開示され
ているように、一方の基板上に多重マトリクス構造の信
号電極が配線され、他方の基板上にストライプ状の走査
電極が配線される形式のものがある。この場合、ｎ（但
し、ｎは２以上の自然数）重マトリクス構造を有する信
号電極を用いれば、通常のマトリクス方式の場合と比較
して、各画素に選択電圧が印加される期間をｎ倍にで
き、画面の明るさ及びコントラスト比を高くできるとさ
れている。更に、例えば特開昭５８−１４３３７３号公
報に開示されているように、データ線ではなく、走査線
を多重マトリクス構造にした液晶表示装置もある。

【００１１】一般にこの種の電気光学装置においては、
装置全体の大きさに対して画面を大きくすることが望ま
しく、このためには、基板上において実際に画面が表示
される画像表示領域を、その周囲に位置すると共に画像
が表示されない額縁領域に対して相対的に大きくするこ
とが望ましい。

【００１２】しかしながら、上述した１チップ構造の駆
動回路を用いると、一端が当該１チップ構造の駆動回路
に接続された多数の引き回し配線を額縁領域における基
板上に配線する必要があるため、額縁領域の面積が大き
くならざるを得ない。これに対処するためには、引き回
し配線の微細化を行うことが必要であるが、このような
微細化を行うことは配線抵抗の増加を招き、画像信号が
劣化してしまうと共に駆動回路の電圧供給性能を高める
必要性も生じてくるという問題点がある。

【００１３】特に一対の基板の一方に走査電極が配線さ
れ他方に信号電極が配線される場合に１チップ構造の駆
動回路を用いると、駆動回路の無い方の基板上の走査電
極又は信号電極を上下導通材を介して駆動回路の在る方
の基板上の引き回し配線に接続する必要がある。従っ
て、貼り合せ時の基板ずれ等を考慮して額縁領域内に一
定面積が必用な上下導通端子を設ける必要があるため、
額縁領域を小さくするのは一層困難となる。

【００１４】更にまた、表示画像の高品位化という基本
的要請の下で、画素ピッチの微細化（即ち、走査電極ピ
ッチ及び信号電極ピッチの微細化）が進められると、引
き回し配線の数も増加することになり、引き回し配線を
配線する額縁領域を小さくすることはより一層困難とな
り、また配線抵抗や駆動回路の電圧供給能力の問題もよ
り深刻化する。

【００１５】他方、前述した多重マトリクス方式の電気
光学装置は、多重マトリクス構造を持つ配線（走査電極
又は信号電極）の画像表示領域内における配線構造が基
本的に複雑であるため、画素ピッチを微細化する程に製
造が極めて困難となると予想されることや微細化する程
に画素の開口領域（即ち、実際に光が透過して表示に寄
与する領域）が画素間の配線により顕著に狭められるこ
となどの理由から、上述の如き走査電極ピッチや信号電
極ピッチの微細化（即ち、画素ピッチの微細化）には全
く馴染まないと考えられている。

【００１６】本発明は以上のような課題を解決するもの
であり、その目的とするところは、駆動電圧レベル数を
削減させつつ低消費電力化が図れる、高品位の画像表示
が可能な、電気光学装置の駆動方法、電気光学装置の駆
動回路、電気光学装置、及び電子機器を提供することに
ある。さらに、他の目的として、電気光学装置における
額縁領域を画像表示領域に対して相対的に小さくしつつ
比較的容易に画素ピッチの微細化を図ることが可能とし
た装置構成を提供することにある。

【００１７】

【課題を解決するための手段】上記した背景技術におけ
る課題を解決するために、本発明に係る電気光学装置の
駆動方法は、複数の走査電極と複数の信号電極が互いに
交差配置されてなり、該走査電極を同時に選択する複数
の走査電極毎にグループ分けし、グループ単位で順次選
択する電気光学装置の駆動方法において、前記走査電極
に印加する電圧振幅と前記信号電極に印加する電圧振幅
を同一とすることを特徴とする。

【００１８】上記構成によれば、駆動電圧を低く抑え、
しかも、駆動電圧レベル数を減らす事ができるため、駆
動電圧を生成する電源回路、駆動回路、液晶パネル等の
トータルでの消費電力を低減する事ができ、電源回路や
駆動回路の簡略化もできる。また、走査電極側駆動回路
の耐圧を低くすることができ低コスト化も実現できる。
また、電源回路、制御回路、信号電極側駆動回路、走査
電極側駆動回路等を１チップにまとめる事も可能にな
り、省スペース化も可能になる。

【００１９】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電極に印加する走査電圧は、非選択電圧
と、前記非選択電圧を基準として正側に位置する第１選
択電圧と負側に位置する第２選択電圧とからなり、前記
信号電極に印加する最大及び最小の信号電圧を前記選択
電圧と共通にすることが好ましい。それにより、駆動電
圧の最高及び最低の電圧を、走査電極側駆動回路と信号
電極側駆動回路とで共通化し、駆動電圧レベル数を低減
することができる。また、それぞれの駆動回路が出力す
る電圧振幅を同じにすることで、駆動回路の耐圧を同じ
にでき、それにより駆動回路の１チップ化を可能とする
ことができる。

【００２０】さらに、上記電気光学装置の駆動方法にお
いて、前記電気光学装置は液晶表示装置であって、（液
晶に印加する実効電圧のオン電圧／オフ電圧）≧（液晶
の飽和電圧／しきい電圧）となるような特性の液晶を、
前記液晶表示学装置の液晶として用いることが好まし
い。それにより、駆動電圧を低く抑えて、コントラスト
を向上する事ができる。

【００２１】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電圧と前記信号電圧を生成する電源回路
は、前記非選択電圧と前記第２選択電圧に基づく昇圧に
より前記第１選択電圧を生成する昇圧回路と、前記第１
選択電圧と前記非選択電圧の中間に位置する前記信号電
圧を生成する第１降圧回路と、前記非選択電圧と前記第
２選択電圧の中間に位置する前記信号電圧を生成する第
２降圧回路とを有することが好ましい。このように、従
来の電源回路に比べて、回路構成が簡略化されることに
なり、駆動回路との１チップＩＣ化も可能とすることが
できる。

【００２２】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電極に選択電圧を印加する走査電極側駆
動回路と、前記信号電極に信号電圧を印加する信号電極
側駆動回路とを１チップの駆動回路ＩＣ内に集積化する
ことが好ましい。それにより、走査電極側と信号電極側
の駆動回路を１チップＩＣとして装置全体の構成を小さ
くすることができる。

【００２３】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電極に選択電圧を印加する走査電極側駆
動回路と、前記信号電極に信号電圧を印加する信号電極
側駆動回路と、前記選択電圧及び前記信号電圧を生成す
る電源回路のうち、少なくとも２つを１チップの駆動回
路ＩＣ内に集積化することが好ましい。それにより、Ｉ
Ｃの部品点数が少なくなり、装置全体の構成を小さくす
ることができる。

【００２４】さらに、上記電気光学装置の駆動方法にお
いて、前記各走査電極を選択する選択電圧を１フレーム
期間内に分散して印加することが好ましい。それによ
り、フレーム期間内にて選択期間が分散されるので、コ
ントラストを向上することができ、静止画表示の場合の
画質を向上することができる。

【００２５】さらに、上記電気光学装置の駆動方法にお
いて、前記各走査電極を選択する選択電圧を１フレーム
期間中の所定期間に連続して印加することが好ましい。
それにより、信号電極に印加する信号電圧の基になる表
示データを、メモリから読み出す場合に、所定期間内は
表示データは同一となるため、その表示データを所定期
間内に保持すれば良くなるので、表示データの読み出し
回数が減り、それに伴う消費電力を抑えることができ
る。

【００２６】さらに、上記電気光学装置の駆動方法にお
いて、同時に選択しようとする前記走査電極の数に仮想
の走査電極を含み、同時選択しようとする前記走査電極
の数から前記仮想の走査電極の数を引いた数の走査電極
を同時選択することが好ましい。それにより、同時選択
しようとする走査電極数を例えば８本とし、仮想走査電
極を１本として７本の走査電極を同時選択すると、本来
なら駆動電圧レベル数が１１レベルなのを、５レベルに
削減することができる。

【００２７】さらに、上記電気光学装置の駆動方法にお
いて、同時に選択する前記走査電極の数が４本ずつであ
ることが好ましい。この場合、本発明によれば、駆動電
圧レベル数を５レベルに抑えることができる。また、同
時に選択する前記走査電極の数が７本ずつであることが
好ましい。この場合、駆動電圧レベル数を５レベルに抑
えることができる。

【００２８】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電極と前記信号電極は、多重マトリクス
構成を成すように交差配置されることが好ましい。これ
により、走査電極又は信号電極の本数を減らして、駆動
回路の回路構成を簡単にすることができる。

【００２９】さらに、上記電気光学装置の駆動方法にお
いて、前記走査電極が形成された基板と前記信号電極が
形成された基板とを対向配置し、前記走査電極に選択電
圧を印加する走査電極側駆動回路及び前記信号電極に信
号電圧を印加する信号電極側駆動回路を集積した１チッ
プの駆動回路ＩＣを前記２つの基板の一方の基板上に搭
載し、当該一方の基板と他方の基板とを上下導通材によ
り接続してなることが好ましい。それにより、電気光学
装置の額縁を小さくすることができる。

【００３０】また、本発明に係る電気光学装置は、複数
の走査電極と複数の信号電極が互いに交差配置されてな
り、該走査電極を同時に選択する複数の走査電極毎にグ
ループ分けし、グループ単位で順次選択する電気光学装
置において、前記走査電極に走査電圧を印加する走査電
極側駆動回路と、前記信号電極に信号電圧を印加する信
号電極側駆動回路とを備え、前記走査電圧の電圧振幅と
前記信号電圧の電圧振幅を同一とすることを特徴とす
る。

【００３１】上記構成の本発明によれば、駆動電圧を低
く抑え、しかも、駆動電圧レベル数を減らす事ができる
ため、駆動電圧を生成する電源回路、駆動回路、液晶パ
ネル等のトータルでの消費電力を低減する事ができ、電
源回路や駆動回路の簡略化もできる。また、走査電極側
駆動回路の耐圧を低くすることができ低コスト化も実現
できる。また、電源回路、制御回路、信号電極側駆動回
路、走査電極側駆動回路等を１チップにまとめる事も可
能になり、省スペース化も可能になる。

【００３２】さらに、上記電気光学装置において、前記
走査電極に印加する走査電圧は、非選択電圧と、前記非
選択電圧を基準として正側に位置する第１選択電圧と負
側に位置する第２選択電圧とからなり、前記信号電極に
印加する最高及び最低の信号電圧を前記選択電圧と共通
にすることが好ましい。それにより、駆動電圧の最高及
び最低の電圧を、走査電極側駆動回路と信号電極側駆動
回路とで共通化し、駆動電圧レベル数を低減することが
できる。また、それぞれの駆動回路が出力する電圧振幅
を同じにすることで、駆動回路の耐圧を同じにでき、そ
れにより駆動回路の１チップ化を可能とすることができ
る。

【００３３】さらに、上記電気光学装置において、前記
電気光学装置は液晶表示装置であって、（液晶に印加す
る実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧
／しきい電圧）となるような特性の液晶を、前記液晶表
示学装置の液晶として用いることが好ましい。それによ
り、駆動電圧を低く抑えて、コントラストを向上する事
ができる。

【００３４】さらに、上記電気光学装置において、前記
走査電圧と前記信号電圧を生成する電源回路は、前記非
選択電圧と前記第２選択電圧に基づく昇圧により前記第
１選択電圧を生成する昇圧回路と、前記第１選択電圧と
前記非選択電圧の中間に位置する前記信号電圧を生成す
る第１降圧回路と、前記非選択電圧と前記第２選択電圧
の中間に位置する前記信号電圧を生成する第２降圧回路
とを有することが好ましい。それにより、従来の電源回
路に比べて、回路構成が簡略化されることになり、駆動
回路との１チップＩＣ化も可能とすることができる。

【００３５】さらに、上記電気光学装置において、前記
走査電極に選択電圧を印加する走査電極側駆動回路と、
前記信号電極に信号電圧を印加する信号電極側駆動回路
と、前記選択電圧及び前記信号電圧を生成する電源回路
のうち、少なくとも２つを１チップの駆動回路ＩＣ内に
集積化することが好ましい。それにより、ＩＣの部品点
数が少なくなり、装置全体の構成を小さくすることがで
きる。

【００３６】さらに、上記電気光学装置において、前記
走査電極と前記信号電極は、多重マトリクス構成を成す
ように交差配置されることが好ましい。これにより、走
査電極又は信号電極の本数を減らして、駆動回路の回路
構成を簡単にすることができる。

【００３７】さらに、上記電気光学装置において、前記
走査電極が形成された基板と前記信号電極が形成された
基板とを対向配置し、前記走査電極に選択電圧を印加す
る走査電極側駆動回路及び前記信号電極に信号電圧を印
加する信号電極側駆動回路を集積した１チップの駆動回
路ＩＣを前記２つの基板の一方の基板上に搭載し、当該
一方の基板と他方の基板とを上下導通材により接続して
なることが好ましい。それにより、電気光学装置の額縁
を小さくすることができる。

【００３８】また、本発明の電気光学装置の駆動回路
は、複数の走査電極と複数の信号電極が互いに交差配置
されてなり、該走査電極を同時に選択する複数の走査電
極毎にグループ分けし、グループ単位で順次選択する電
気光学装置の駆動回路において、前記走査電極に走査電
圧を印加する走査電極側駆動回路と、前記信号電極に信
号電圧を印加する信号電極側駆動回路とを備え、前記走
査電圧の電圧振幅と前記信号電圧の電圧振幅を同一と
し、前記走査電極側駆動回路及び前記信号電極側駆動回
路とを１チップＩＣに集積化して構成することを特徴と
する。

【００３９】上記構成の本発明によれば、駆動電圧を低
く抑え、しかも、駆動電圧レベル数を減らす事ができる
ため、駆動電圧を生成する電源回路、駆動回路、液晶パ
ネル等のトータルでの消費電力を低減する事ができ、電
源回路や駆動回路の簡略化もできる。また、走査電極側
駆動回路の耐圧を低くすることができ低コスト化も実現
できる。また、信号電極側駆動回路、走査電極側駆動回
路等を１チップにまとめる事も可能になり、省スペース
化も可能になる。

【００４０】また、本発明に係る電気光学装置は、一対
の第１及び第２基板と、画像表示領域における前記第１
基板上に設けられ、複数の画素電極部を有する複数の信
号電極手段と、前記画像表示領域における前記第２基板
上に設けられ、前記信号電極手段の延設方向に隣接する
複数個の前記画素電極部と各々交差するように配置され
た複数の走査電極手段と、前記第１または第２基板の一
方の、前記画像表示領域の周囲にある額縁領域内に位置
する所定個所に接続され、前記信号電極手段及び前記走
査電極手段を駆動するための１チップ構造の駆動回路
と、前記額縁領域における前記第１または第２基板の一
方の基板上に配線され、前記複数の信号電極手段の一端
各々と前記駆動回路とを接続する複数の第１引き回し配
線と、前記額縁領域における前記第１及び第２基板間に
設けられ、前記複数の走査電極手段の前記額縁領域内に
延設された端部に各々接続された複数の上下導通手段
と、前記額縁領域における前記第１または第２基板の一
方の基板上に配線され、前記複数の上下導通手段と前記
駆動回路とを接続する複数の第２引き回し配線とを備え
たことを特徴とする。

【００４１】上記構成の本発明によれば、画像表示領域
においては、複数の電極が多重マトリクス状に設けられ
ている。また、１チップ構造の駆動回路は、額縁領域内
に位置し且つ信号電極手段の一端側に位置する所定個所
における基板上に取り付けられている。ここで、額縁領
域においては、所定個所に近い側にある複数の信号電極
手段の一端各々と駆動回路とが第１引き回し配線により
接続されるので、当該第１引き回し配線については、画
像表示領域の周囲を殆ど引き回す必要はない。即ち、第
１引き回し配線の配線長は、基本的に短くて済む。他
方、電極の多重マトリクス構造がｎ（但し、ｎは２以上
の自然数）重マトリクス構造の場合には、各走査電極手
段の幅が、ｎ本の相隣接する信号電極手段からなる画素
配列に対向するようにｎ画素分になる点、及び走査電極
手段の総数が、多重マトリクス構造を持たない場合（言
わば、１重マトリクス構造の場合）と比較して１／ｎ程
度になる点に着目し、走査電極手段の額縁領域内に延設
された端部に接続された複数の上下導通手段各々と駆動
回路とが、第２引き回し配線により接続されるように構
成する。これにより、第２引き回し配線の総数が、多重
マトリクス構造を持たない場合と比較して１／ｎ程度に
減ぜられることにより、第２引き回し配線の額縁領域に
占める領域を全体として１／ｎ程度に小さくできる。即
ち、１チップ構造の駆動回路を用いているにも拘わら
ず、第２引き回し配線が引き回される額縁領域の面積増
加を極めて効率的に抑制できる。逆に、走査電極手段は
各画素のｎ倍程度の幅を持つので微細化を余り必要とす
ることなく、多重マトリクス構造の信号電極手段と１チ
ップ構造の駆動回路とを組み合わせることが可能とな
る。

【００４２】以上の結果、本発明では、比較的配線長が
短い第１引き回し配線と比較的総数が少ない第２引き回
し配線により、額縁領域を画像表示領域に対して小さく
することが可能となる。これに加えて、第１及び第２基
板の貼り合せ時の基板ずれ等を考慮して額縁領域内に一
定面積が必要な上下導通手段についても、多重数ｎに応
じて総数が１／ｎ程度に減ぜられた走査電極手段毎に設
ければ良いので、即ち、上下導通手段の総数についても
１／ｎ程度で済むので、額縁領域を小さくするのが一層
容易となる。更に、比較的配線長が短い第１引き回し配
線と比較的総数が少ない第２引き回し配線により、駆動
回路から走査電極手段及び信号電極手段に至るまでの配
線全体における配線抵抗の増加を抑えることができ、配
線抵抗の増加に起因する画像信号の劣化を未然防止で
き、比較的電圧供給性能の低い或いは耐圧の低い駆動回
路でも十分に高品位の画像表示が可能となり、駆動用の
消費電力の低減にも繋がる。この際、画像信号の１フレ
ーム中の選択時間を多重数ｎに応じてｎ倍にできるた
め、デューティー比を下げることによっても駆動電圧を
下げることができ、同時にコントラスト比や明るさも高
くできるという多重マトリクス構造の本来の作用効果も
害されることはない。

【００４３】以上のように本発明により、額縁領域を画
像表示領域に対して相対的に小さくしつつ比較的容易に
画素ピッチの微細化を図ることが可能であり、しかも駆
動回路の耐圧や電圧供給能力が低くても高品位の画像表
示が可能となり、装置全体の低消費電力化も可能とな
る。

【００４４】さらに、上記電気光学装置において、前記
複数の走査電極手段は、前記画像表示領域の両側からそ
の内部に向けて交互に櫛歯状に配線されていることが好
ましい。それにより、画像表示領域の片側には、走査電
極手段の総数の半分だけ上下導通手段を設ければよく、
従って、額縁領域における第１基板上にも、画像表示領
域の両側に位置する額縁領域部分に各々半分づつ第２引
き回し配線を設ければよい。この結果、画像表示領域を
囲む額縁領域にバランスよく第２引き回し配線を配線で
きるので、限られた額縁領域内に一定幅の配線からなる
第２引き回し配線、及び一定面積を有する上下導通手段
を空間効率良く配置することが可能となる。

【００４５】さらに、上記電気光学装置において、前記
画像表示領域は、前記走査電極手段に沿った方向よりも
前記信号電極手段に沿った方向に長く、前記画像表示領
域では、前記信号電極手段に沿った方向の画素数が前記
走査電極手段に沿った方向の画素数よりも多いように前
記信号電極手段及び前記走査電極手段が設けられている
ことが好ましい。それにより、画像表示領域の長手方向
に多重マトリクス構造を持つ各信号電極手段が伸びてい
るので、信号電極手段の駆動回路に近い側の一端に接続
された第１引き回し配線の総数及び長さについては、そ
の長手方向の長さによらずに各々一定にできる。また、
走査電極手段の総数（即ち第２引き回し配線の総数）に
ついても、長手方向の画素数がｎ個増加する毎に１本の
走査電極手段（即ち１本の第２引き回し配線）を設けれ
ば足り、第２引き回し配線の長さについても画像表示領
域の長手方向の長さに応じた分だけ伸ばせば足りる。従
って、本発明の上述の作用効果は、画像表示領域が長手
方向に長くなる程により顕著に発揮される。

【００４６】さらに、上記電気光学装置において、前記
上下導通手段は、前記第１及び第２基板間に配置された
上下導通材と、前記第１または第２基板の一方の基板上
に設けられ、前記上下導通材と接触すると共に前記第２
引き回し配線の一端に接続された上下導通端子とを含む
ことが好ましい。それにより、走査電極手段は、第１及
び第２基板間に配置された上下導通材に接続され、上下
導通材は、第１基板に設けられており第２引き回し配線
の一端に接続された上下導通端子に接続されているの
で、駆動回路により、第２引き回し配線、上下導通端子
及び上下導通材を介して走査電極手段を駆動すること、
即ち駆動電圧を供給することが可能となる。この際特
に、第１及び第２基板の貼り合せ時の基板ずれ等を考慮
して額縁領域内に一定面積が必要な上下導通端子の総数
は１／ｎで済むので、当該上下導通端子が配置される額
縁領域を小さくするのが非常に容易となる。

【００４７】さらに、上記電気光学装置において、前記
信号電極手段は、前記画素電極部と、前記画素電極部に
接続する信号配線部と、前記画素電極部と前記信号電極
部との間に接続される二端子型非線形素子とを含むこと
が好ましい。それにより、例えば、ＴＦＤ（Thin Film
Diode：薄膜ダイオード）素子等の２端子型非線形素子
を介して各画素電極部分をスイッチング駆動することが
可能となり、特にコントラスト比が高く高品位の画像表
示が可能なアクティブマトリクス駆動が可能となる。

【００４８】さらに、上記電気光学装置において、前記
駆動回路は、前記第１基板上に搭載されていることが好
ましい。それにより、第１基板に駆動回路が、例えばＣ
ＯＧ（Chip On Glass：チップオングラス）実装により
搭載された、全体にコンパクトで小型軽量化及び低消費
電力化に優れた電気光学装置を実現できる。

【００４９】さらに、上記電気光学装置において、前記
第１または第２基板の一方の基板上の前記所定個所には
前記第１及び第２引き回し配線に接続された入力端子が
設けられ、前記駆動回路は前記入力端子に所定の接続手
段を介して接続されていることが好ましい。それによ
り、第１基板に駆動回路が、所定の接続手段として例え
ばＴＡＢ（Tape Automated Bonding）基板や専用コネク
タ又はＡＣＦ（Anisotropic Conductive Film：異方性
導電膜）などを用いて取り付けられる、設計自由度が高
く低コスト化に有利な電気光学装置を実現できる。

【００５０】さらに、上記電気光学装置において、前記
信号電極手段と前記走査電極手段とを入れ替えた構成を
有することが好ましい。それにより、駆動回路が取り付
けられるのと同じ第１基板上に走査電極手段を多重マト
リクス状に設けることにより、第２基板上に設けられた
信号電極手段に接続される上下導通手段及び第２引き回
し配線の数を相対的に少なくでき、よって額縁領域を画
像表示領域に対して相対的に小さくしつつ比較的容易に
画素ピッチの微細化を図ることが可能となり、しかも駆
動回路の耐圧や電圧供給能力が低くても高品位の画像表
示が可能となり、装置全体の低消費電力化も可能とな
る。加えて、信号電極手段側を駆動する能力（即ち、画
像信号電圧を供給する能力）が低い駆動回路を用いて比
較的高品位の画像表示を行うことも可能である。

【００５１】また、本発明に係る電子機器は、上記した
本発明の電気光学装置を表示装置として用いたことを特
徴とする。それにより、額縁が小さい表示装置を得るこ
とができる。

【００５２】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００５３】（実施形態１）図５は本実施形態による電
気光学装置の一例としての液晶表示装置のブロック図を
示すものである。本実施形態の液晶表示装置は、走査電
極５４（Ｙ１〜Ｙｎ）を内面に形成した第１基板と信号
電極５３（Ｘ１〜Ｘｎ）を内面に形成した第２基板とを
対向させ、この一対の基板間に液晶分子が１８０°以上
のねじれ配向を有するＳＴＮ（スーパーツイステッドネ
マチック）型液晶を挟持した液晶表示装置である。この
液晶表示装置は一対の基板の外側に各々偏光板を配置
し、少なくとも一方の偏光板と基板との間には位相差板
が配置される。なお、本実施形態では、視認側と反対側
の偏光板の外側に反射板が配置され、液晶に電圧を印加
すると黒表示になる反射型液晶表示装置を例にして説明
する。また、図５における走査線ドライバ５２（走査電
極側駆動回路やＹドライバともいう）は走査電極５４に
後述する走査電圧波形を印加し、信号線ドライバ５１
（信号電極側駆動回路やＸドライバともいう）は信号電
極５３に下記に説明する信号電圧波形を印加するもので
あり、走査電極５４と信号電極５３の交点に配置される
画素がマトリクス状に形成され、走査電圧波形と信号電
圧波形の差電圧により画素位置の液晶に実効電圧が印加
され、その実効電圧値が液晶のしきい値を超えて電圧印
加されると、オン表示（黒表示）、しきい値以下の実効
電圧が印加されるとオフ表示（白表示、但し液晶パネル
がカラー表示装置の場合はその画素に対応した色表示）
となる。なお、透過型表示装置として液晶表示装置を構
成し、液晶のしきい値を超えた実効電圧印加でオフ表
示、しきい値より低い実効電圧印加でオフ表示としても
構わない。

【００５４】図１は図５に示した液晶表示装置の駆動波
形を示す図である。図１に示す駆動方法は、４本の走査
電極（４ライン）ずつを同時に選択し、４ライン単位で
順次選択する駆動方法（Multi-Line Selection法）であ
り、同時に選択する走査電極には、正規直交行列に基づ
き、ある期間で互いに直交するような信号極性の選択電
圧が同時に与えられる（例えば、同時選択される４ライ
ンのうちの１ラインの選択電圧の信号極性が他と逆とな
り、各ラインは１フレーム期間で４回選択され、そのう
ち他と逆信号極性の選択電圧が１回印加される）。この
駆動方法においては、１ラインを選択する選択期間
（Ｈ）は１フレーム期間（１Ｆ）内に周期的に到来する
ように分散されており、１フレームを構成する１ｆ〜４
ｆの４フィールドの各々において、各ラインが一回選択
される。Ｙ１〜Ｙ８が走査電圧波形で、これが、図５の
液晶表示装置のブロック図に示すＹ１〜Ｙ８の各走査電
極に印加される。そして、Ｘ１が信号電圧波形で、図５
のＸ１の信号電極上に示す表示をした場合の信号電極に
印加される信号電圧波形を示している。

【００５５】従来の駆動方法と異なる点は、本発明の駆
動方法においては、図１に示すように、走査電圧波形の
選択電圧と信号電圧波形の電圧振幅を同じにするところ
にある。具体的には、Ｖｃを基準（例えば０Ｖ）とし
て、走査電圧波形の正極性側の選択電圧Ｖ２と信号電圧
波形の正極性側の電圧Ｖ２が同じ電圧レベルで、走査電
圧波形の負極性側の選択電圧−Ｖ２と信号電圧波形の負
極性側の電圧−Ｖ２が同じ電圧レベルにする。こうする
ことで、駆動電圧のレベル数を図６に示した７レ電圧ベ
ルから５電圧レベルに削減する。

【００５６】次に、使用する液晶の特性について説明す
る。図４は、液晶に印加する実効電圧と輝度の光学特性
を示す図であり、Ｖｔ１とＶｔ２の電圧（しきい電圧）
は、液晶に印加された実効電圧に応じて、液晶表示装置
の画素が明るい状態から暗くなり始める状態に変化する
電圧を示し、Ｖｓ１とＶｓ２（飽和電圧）は液晶に印加
された実効電圧に応じて、液晶表示装置の画素が次第に
暗くなって行き、暗くなった状態の電圧を示す。そし
て、液晶１はしきい電圧の低いもので、液晶２はしきい
電圧が高いものである。

【００５７】このような特性の液晶の中で本発明では液
晶２を使う。この液晶は、比較的Ｖｔ２の電圧は高いが
（Ｖｓ２／Ｖｔ２）が比較的小さく、走査電極の数が増
えてもコントラストを確保したまま駆動できるものであ
る。液晶２は、Ｖｔ２が約２．２ボルト、Ｖｓ２が約
２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５である。

【００５８】そして、本実施形態においては、上記した
本発明の駆動方法と液晶２のような特性の液晶を組み合
わせる事で、駆動電圧を低く抑えて、コントラストの高
い液晶表示装置を実現することができた。以下に、より
具体的に説明する。

【００５９】例えば、走査電極の数を６４本とした場合
で説明すると、上記の本発明の駆動方法を用いた場合に
液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約
４．１ボルト、Ｖ１は約２．０５ボルトになる。この時
の液晶に印加される実効電圧の（オン電圧／オフ電圧）
は約１．１０５になり、（Ｖｓ２／Ｖｔ２）＝１．０５
＜１．１０５を満足しているので十分なコントラストが
確保できる。

【００６０】また、走査電極の数を１２０本とした場合
で説明すると、上記の本発明の駆動方法を用いた場合に
液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約
４．４ボルト、Ｖ１は約２．２ボルトになる。この時の
液晶に印加される実効電圧の（オン電圧／オフ電圧）は
約１．０６になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜
１．０６を満足しているので十分なコントラストが確保
できる。

【００６１】（走査電極側駆動回路の構成例）次に、図
９Ａを用いて、図５の走査線ドライバ５２に相当する本
実施形態の走査電極側駆動回路（Ｙドライバ）２２０に
ついて説明する。なお、本実施形態では走査電極の数を
１２０本として説明する。走査電極側駆動回路２２０
は、ＭＰＵ等からの表示データや制御信号を受け、液晶
表示装置を駆動するのに必要なタイミング信号や表示デ
ータを生成する制御回路（図示省略）からの信号によっ
て同図に示すように、フレーム開始パルスＹＤやラッチ
パルスＬＰなどを基にフィールド毎の走査電極の電圧選
択の列パターンを作成するコード発生部２２１や、後述
する種々の回路を有する半導体集積回路である。

【００６２】本実施形態では、走査電極Ｙ１〜Ｙｎの印
加電圧は、選択期間においてＶ２または−Ｖ２、非選択
期間においては０Ｖであり、合計で３電圧レベルあるの
で、電圧セレクタ２２２に対する選択制御情報は各走査
電極Ｙ１〜Ｙｎ毎２ビットが必要である。このため、複
数ライン同時選択のためのコード発生部２２１は、フィ
ールド計数カウンタ（図示省略する）と第１および第２
シフトレジスタ２２３、２２４をフレーム開始パルスＹ
Ｄで初期化した後、第１フィールドに各走査電極に印加
する選択電圧の電圧選択の列パターンを示す２ビットの
電圧選択コードＤ０、Ｄ１を直並列変換用の第１シフト
レジスタ２２３および第２シフトレジスタ２２４に転送
する。第１シフトレジスタ２２３および第２シフトレジ
スタ２２４は、それぞれ走査電極の本数に対応した１２
０ビットシフトレジスタであり、第１シフトレジスタ２
２３は下位ビットの電圧選択コードＤ０を、第２シフト
レジスタ２２４は上位ビットの電圧選択コードＤ１をそ
れぞれ同一のシフトクロックＣＫにより格納する。シフ
トクロックＣＫは、コード発生部２２１のタイミング生
成回路（図示省略する）により発生する。シフトレジス
タは、シフトクロックＣＫに対して単一の２４０ビット
のシフトレジスタがあるのではなく、シフトクロックＣ
Ｋに対して並列の１２０ビットのシフトレジスタ２２
３、２２４が設けられているので、ラッチパルスＬＰに
より低い周波数で動作させることができ、極めて低消費
電力が可能となっている。

【００６３】第１シフトレジスタ２２３および第２シフ
トレジスタ２２４の各ビットの電圧選択コードＤ０、Ｄ
１は、シフトクロックＣＫの発生を契機に隣接ビットに
シフトされ、選択時間Δｔだけ出力維持される。このシ
フトレジスタの出力はレベルシフタ２２５へ供給され、
その低論理振幅レベルから高論理振幅レベルへ変換され
る。レベルシフタ２２５から出力される高論理振幅レベ
ルの電圧選択コードＤ０、Ｄ１は同時にレベル変換され
た液晶交流化信号ＦＲと共に、波形形成部としてのデコ
ーダ２２７に供給され、選択制御信号が生成される。こ
の選択制御信号で電圧セレクタ２２２が開閉制御される
ことにより各走査電極Ｙ１〜Ｙｎへ、上記図１に示した
印加電圧Ｖ２、Ｖｃ（０Ｖ）、−Ｖ２のいずれかが供給
される。

【００６４】図１０は、電圧セレクタ２２２のブロック
図である。電圧セレクタ２２２は、後述する電源回路か
ら供給される、電圧Ｖ２が供給されるアナログスイッチ
２２２Ａと、電圧Ｖｃが供給されるアナログスイッチ２
２２Ｂと、電圧−Ｖ２が供給されるアナログスイッチ２
２２Ｃと、から構成されている。これらアナログスイッ
チには、それぞれ選択制御信号Ｑ２、Ｑ１、Ｑ０が入力
されるようになっている。

【００６５】本実施形態では、図９Ｂに示すように、複
数の走査電極側駆動回路（Ｙドライバ１〜ｎ）をカスケ
ード接続できるようにコード発生部２２１の機能を初段
Ｙドライバ１と次段以降のＹドライバ２〜ｎとでセレク
ト端子ＭＳを使って変えることを前提としている。すな
わち、初段Ｙドライバ１では、前述のフレーム開始パル
スＹＤによる初期化後、前述の２つのシフタレジスタ２
２３、２２４に向けて電圧選択コードを発生するタイミ
ングに移るが、次段以降は、セレクト端子ＭＳが低レベ
ル入力になっているため、電圧選択コードを発生するタ
イミングには自動的に移らない。次段以降のＹドライバ
２〜ｎは、初段のキャリー信号（ＦＳ）をＦＳＩ入力端
子から入力して初めて電圧選択コードを前述の２つのレ
ジスタ２２３、２２４に向けて発生する。そして、最終
段のＹドライバｎからのキャリー信号（ＦＳ）が出力さ
れたときが、第１フィールドが終了するときである。こ
のときはコントローラからは第２フィールドの開始信号
は来ないので、最終段のＹドライバｎのキャリー信号
（ＦＳ）を初段のＹドライバ１のＦＳＩ端子およびＸド
ライバのＦＳ端子に帰還し、第２フィールドの電圧選択
コードを前述の２つのシフトレジスタ２２３、２２４に
対して発生する。この後、前述した第１フィールドと同
様に動作し、次に第２フィールド、第３フィールドと順
次第４フィールドまでを終了し、次のフィールド（第１
フィールド）の動作に移る。以上の機能は、コントロー
ラに対する同時選択ライン数やＹドライバの端子数の制
約を緩和し、従来の電圧平均化法の場合と同じ周波数の
フレーム開始パルスＹＤ、ラッチパルスＬＰを使うこと
ができる。

【００６６】（信号電極側駆動回路の構成例）次に、信
号電極側駆動回路（Ｘドライバ）の構成を説明する。Ｘ
ドライバは、図１１に示すような構成の半導体集積回路
であり、相互にチップイネーブル出力ＣＥＯとチップイ
ネーブル入力ＣＥＩを介してカスケード接続することが
できる。Ｘドライバは、図１１に示すように、アクティ
ブ・ローの自動パワーセーブ回路としてのチップイネー
ブル・コントロール回路２５１と、主に制御回路（図示
省略する）から供給される信号を基に所要のタイミング
信号などを形成するタイミング回路２５３と、イネーブ
ル信号Ｅの発生を契機に制御回路から転送される表示デ
ータＤＡＴＡ（１ビット、４ビット、または８ビット）
をシフトクロックＸＳＣＬの立ち下る度に順次取り込み
１走査ライン分の表示データＤＡＴＡを格納する入力レ
ジスタ２５５と、入力レジスタ２５５からの１走査ライ
ン分の表示データＤＡＴＡをラッチパルスＬＰの立ち下
がりにより一括ラッチして１シフトクロックＸＳＣＬ以
上の書込み時間をかけてフレームメモリ（ＳＲＡＭ）２
５２のメモリマトリクスに書き込む書込みレジスタ２５
６と、走査スタート信号ＹＤにより初期化され書込み制
御信号ＷＲまたは読み出し制御信号ＲＤの印加の度にフ
レームメモリ２５２の行（ワード線）を順次選択する行
アドレスレジスタ２５７と、フレームメモリ２５２より
の表示データと走査電極の電圧選択パターンとの組から
対応する信号電極の駆動電圧情報を割り出す信号電圧割
り出し回路２５８と、信号電圧割り出し回路２５８から
の低論理振幅レベルの信号を高論理振幅レベルの信号に
変換するレベルシフタ２５９と、レベルシフタ２５９か
ら出力される高論理振幅レベルの電圧選択コード信号に
より、後述する図８に示した電圧Ｖ２、Ｖ１、Ｖｃ（０
Ｖ）、−Ｖ１、−Ｖ２の５レベルからいずれかを選択し
て各信号電極Ｘ１〜Ｘｎに印加する電圧セレクタ２６０
とを有している。

【００６７】信号電圧割り出し回路２５８は、ラッチ回
路２５８−１と、不一致数判定回路２５８−２と、ラッ
チ回路２５８−３とを備えて要る。図１２は、不一致数
判定回路２５８−２を示すブロック図である。不一致数
判定回路２５８−２は、不一致数データａ０，ｂ０、ａ
１，ｂ１、ａ２，ｂ２、ａ３，ｂ３、がそれぞれ入力さ
れる排他的論理和ゲートＥＸ０、ＥＸ１、ＥＸ２、ＥＸ
３を備える。これらの排他的論理和ゲートＥＸ０、ＥＸ
１、ＥＸ２、ＥＸ３の出力は、デコーダ２５８−２１に
入力されデコーダ２５８−２１で選択制御信号Ｑ０、Ｑ
１、Ｑ２、Ｑ３、Ｑ４を生成する。

【００６８】図１３は、電圧セレクタ２６０を示すブロ
ック図である。上記した不一致数判定回路２５８−２で
生成された選択制御信号Ｑ０、Ｑ１、Ｑ２、Ｑ３、Ｑ４
は、ラッチ回路２５８−３とレベルシフタ２５９とを介
して電圧セレクタ２６０に入力される。この電圧セレク
タ２６０は、アナログスイッチ２６１、２６２、２６
３、２６４、２６５を備え、それぞれに順次Ｖ２、Ｖ
１、Ｖｃ、−Ｖ１、−Ｖ２が供給される。そして、アナ
ログスイッチ２６１には上記した選択制御信号Ｑ４が、
アナログスイッチ２６２に選択制御信号Ｑ３が、アナロ
グスイッチ２６３に選択制御信号Ｑ２が、アナログスイ
ッチ２６４に選択制御信号Ｑ１が、アナログスイッチ２
６５に選択制御信号Ｑ０が入力される。これらアナログ
スイッチにより、５レベルの電圧が択一的に選択され
る。

【００６９】（電源回路の構成例）次に、図１６を用い
て、信号電極側駆動回路と走査電極側駆動回路に５レベ
ルの電圧を供給する電源回路について説明する。

【００７０】この電源回路の入力電源電圧は、Ｖｃｃ
（第１入力電位）、ＧＮＤ（第２入力電位）のみであり
単一電源入力となっている。また水平走査期間毎に発生
するパルスからなるラッチパルスＬＰが入力される。ク
ロック形成回路２１は、ラッチパルスＬＰに基づき、チ
ャージ・ポンプ回路に必要な、タイミングの異なるいく
つかのクロック信号を形成するものであり、Ｖｃｃおよ
びＧＮＤを電源とし、ＧＮＤを−Ｖ２としてこれを基準
に他の電圧レベルを決定している。図１での説明では、
Ｖｃ＝０Ｖとして説明したが、この電源回路の構成にお
いては、各駆動電圧をＧＮＤ（０Ｖ）より正側の電圧と
して生成している。どちらの電位関係で液晶表示装置を
駆動しても液晶に印加される実効電圧は同じであるが、
正側のみの駆動電圧生成の方が電源回路の構成は簡単に
なる。

【００７１】そして、同図に示すように、Ｖｃｃに昇圧
回路２９Ａとレギュレータ２９Ｂを接続している。２倍
昇圧回路２４は、ＧＮＤを基準にＶｃを２倍昇圧した正
側の選択電圧Ｖ２をチャージ・ポンプ動作により発生す
る。また、１／２降圧回路２６、２７は、Ｖｃ−Ｖ２間
を２等分した電圧であるＶ１、ＧＮＤ−Ｖｃ間を２等分
した電圧である−Ｖ１をチャージ・ポンプ動作により発
生する。

【００７２】図１５は、チャージ・ポンプ回路の最も基
本となる概念図である。同図においてＳＷａとＳＷｂと
は連動スイッチであり、一方がＡ側に倒れている間は他
方もＡ側に倒れている。また、図１５ではＳＷａ、ＳＷ
ｂを機械的なスイッチで表したが、実際にはスイッチＳ
Ｗａ、ＳＷｂは、Ａ側との導通・遮断を制御するＭＯＳ
トランジスタと、Ｂ側との導通・遮断を制御するＭＯＳ
トランジスタの通常２つのトランジスタスイッチにより
構成できる。

【００７３】ＳＷａ、ＳＷｂがＡ側に切り替わっている
間は、ポンピング・コンデンサＣｐはＶｂ−Ｖａの電圧
で充電される。次いでＳＷａ、ＳＷｂがＢ側に切り替わ
ると、Ｃｐに充電された電荷がバックアップ・コンデン
サＣｂに転送される。このスイッチング動作を繰り返す
ことにより、Ｃｂに加わっている電圧、すなわち、Ｖｅ
−Ｖｄ間の電圧はＶｂ−Ｖａ間の電圧とほぼ等しい値に
近づく。このとき、Ｖｄがある定まった電圧である場合
には、ＶｄよりＶｂ−Ｖａだけ高い電圧がＶｅに発生す
る。逆に、Ｖｅがある定まった電圧である場合には、Ｖ
ｅよりＶｂ−Ｖａだけ低い電圧がＶｄに発生する。以上
がチャージ・ポンプ回路の基本動作である。同図に示す
Ｖａ、Ｖｂ、Ｖｄ、Ｖｅをどこに接続するかによって、
この回路が昇圧回路として機能したり、降圧回路として
機能したりする。

【００７４】このように、図１４に示す従来の電源回路
に比べ、一点鎖線で囲まれた構成部においてコンデンサ
を１３個から６個へ削減できるという利点があり、回路
構成を簡単にすることができる。

【００７５】（電源回路の変形例）図１７は、電源回路
の変形例を示すブロック図である。この変形例は、図１
６に示した電源回路において１／２降圧回路２６、２７
を、抵抗Ｒ１、Ｒ２およびゲート２９Ｃからなる降圧手
段、抵抗Ｒ３、Ｒ４およびゲート２９Ｄからなる降圧手
段で置き換えたものであり、一点鎖線で囲まれた構成部
のコンデンサを２個にすることができ、より回路構成を
簡単にすることができる。

【００７６】また、上記のような駆動方法とすること
で、走査電極側駆動回路の駆動電圧振幅と信号電極側駆
動回路の駆動電圧振幅を同じにできるために、図３に示
すように１チップのＩＣ３１の中に、少なくとも走査電
極側駆動回路（走査線ドライバ）３２と信号電極側駆動
回路（信号線ドライバ）３３の２つをまとめる、あるい
は、走査電極側駆動回路３２と信号電極側駆動回路３３
の２つの他に制御回路３４や、先に説明した構成の電源
回路３５等をまとめる、ように集積化することが可能に
なった。

【００７７】このようにする事で、コントラストが高
く、駆動電圧を低く抑え、しかも、駆動電圧レベル数を
減らす事ができるため、液晶表示装置の電源回路、駆動
回路、液晶パネル等のトータルでの消費電力を低減する
事ができ、電源回路や駆動回路の簡略化もできる。ま
た、走査線数を１２０本としても、ドライバＩＣの耐圧
１０ボルト以下と、低くすることができ低コスト化も実
現できる。また、図３に示すように、電源回路、制御回
路、信号電極側駆動回路、走査電極側駆動回路等を１チ
ップにまとめる事も可能になり、省スペース化も可能に
なる。

【００７８】なお、実施形態１では、選択期間を４つに
分散しているが、２H期間ずつまとめて２つに分散した
り、特開平９−１５５５６に示すような分散方法でも良
い。

【００７９】また、上記の、走査電極側駆動回路、信号
電極側駆動回路、電源回路等は、他の実施形態でも同様
の考え方で応用できる。

【００８０】（実施形態２）本実施形態による液晶表示
装置は、実施形態１と同様な構成であり、図５の液晶表
示装置のブロック図に示すように走査電極５４と信号電
極５３を有し、その間に液晶分子が１８０°以上ねじれ
配向したＳＴＮ（スーパーツイステッドネマチック）型
液晶を挟んて構成される。以下、実施形態１と同様に、
電圧を印加すると黒になる反射型液晶表示装置を例にし
て説明する。

【００８１】図２は本実施形態の駆動波形を示す図であ
る。本実施形態の駆動方法は、４本の走査電極（４ライ
ン）ずつ同時に選択し、４ライン単位で順次選択を行う
駆動方法であり、実施形態１と同様に、同時に選択する
走査電極にはある期間で互いに直交するような正規直交
行列に基づいて選ばれる信号極性の選択電圧が同時に与
えられる。但し、実施形態１は１フレーム期間（１Ｆ）
に選択期間（Ｈ）を分散したのに対し、実施形態２は実
施形態１にて１フレーム期間中に印加されていた４つの
選択電圧１ｈ〜４ｈを一つにまとめて、選択期間（Ｈ）
を構成した一例を各々示している。Ｙ１〜Ｙ８が走査電
圧波形で、これが、図５の液晶表示装置のブロック図に
示すＹ１〜Ｙ８の各走査電極５４に印加される。そし
て、Ｘ１が信号電圧波形で、図５のＸ１の信号電極上に
示す表示をした場合の信号電極５３に印加される信号電
圧波形を示している。

【００８２】本発明の駆動方法においては、図２に示す
ように走査電圧波形の選択電圧と信号電圧波形の電圧振
幅を同じにしている。具体的には、Ｖｃを基準（例えば
０Ｖ）として、走査電圧波形の正極性側の選択電圧Ｖ２
と信号電圧波形の正極性側の電圧Ｖ２が同じ電圧レベル
で、走査電圧波形の負極性側の選択電圧−Ｖ２と信号電
圧波形の負極性側の電圧−Ｖ２が同じ電圧レベルにす
る。こうすることで、駆動電圧の電圧レベル数を、図６
に示すような７電圧レベルから５電圧レベルに削減す
る。

【００８３】次に、使用する液晶の特性について説明す
る。図４は、液晶に印加する実効電圧と輝度の光学特性
を示す図で、Ｖｔ１とＶｔ２の電圧（しきい電圧）は液
晶に印加された実効電圧に応じて、液晶表示装置の画素
が明るい状態から暗くなり始める状態に変化する電圧を
示し、Ｖｓ１とＶｓ２（飽和電圧）は液晶に印加された
実効電圧に応じて、液晶表示装置の画素が次第に暗くな
って行き、暗くなった状態の電圧を示す。そして、液晶
１はしきい電圧の低いもので、液晶２はしきい電圧が高
いものである。

【００８４】このような特性の液晶の中で本発明では液
晶２を使う。この液晶は、比較的Ｖｔ２の電圧は高いが
（Ｖｓ２／Ｖｔ２）が比較的小さく、走査電極のライン
数が増えてもコントラストを確保したまま駆動できるも
のである。液晶２は、Ｖｔ２が約２．２ボルト、Ｖｓ２
が約２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５であ
る。

【００８５】そして、本実施形態では、上記の駆動方法
と液晶２のような特性の液晶を組み合わせる事で、駆動
電圧を低く抑えて、コントラストの高い液晶表示装置を
実現することができた。以下に、より具体的に説明す
る。

【００８６】例えば、走査電極の数を６４本とした場合
で説明すると、上記の駆動方法で液晶に印加する電圧
は、Ｖｃ＝０とした場合、Ｖ２は約４．１ボルト、Ｖ１
は約２．０５ボルトで駆動した。この時の液晶に印加さ
れる実効電圧の（オン電圧／オフ電圧）は約１．１０５
になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．１０５を
満足しているので十分なコントラストが確保できる。

【００８７】また、走査電極の数を１２０本とした場合
で説明すると、上記の本発明の駆動方法を用いた場合に
液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約
４．４ボルト、Ｖ１は約２．２ボルトになる。この時の
液晶に印加される実効電圧の（オン電圧／オフ電圧）は
約１．０６になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜
１．０６を満足しているので十分なコントラストが確保
できる。

【００８８】また、上記のような駆動方法とすること
で、走査電極側駆動回路から出力する走査電圧振幅と信
号電極側駆動回路から出力する信号電圧振幅を同じにで
きるために、図３に示すように１チップのＩＣ３１の中
に、少なくとも走査電極側駆動回路（走査線ドライバ）
３２と信号電極側駆動回路（信号線ドライバ）３３の２
つをまとめる、あるいは、走査電極側駆動回路３２と信
号電極側駆動回路３３の２つの他に制御回路３４や、先
に説明した構成の電源回路３５等をまとめる、ように集
積化することが可能になった。

【００８９】このようにする事で、コントラストが高
く、駆動電圧を低く抑え、しかも、駆動電圧レベル数を
減らす事ができるため、液晶表示装置の電源回路、駆動
回路、液晶パネル等のトータルでの消費電力を低減する
事ができ、電源回路や駆動回路の簡略化もできる。ま
た、走査線数を１２０本としても、ドライバＩＣの耐圧
１０ボルト以下と、低くすることができ低コスト化も実
現できる。また、図３に示すように、電源回路、制御回
路、信号電極側駆動回路、走査電極側駆動回路等を１チ
ップにまとめる事も可能になり、省スペース化も可能に
なる。

【００９０】（実施形態３）図７は本実施形態の駆動波
形を示す図である。本実施形態の駆動方法は、７本の走
査電極（７ライン）ずつ同時に選択し、７ライン単位で
順次選択を行う駆動方法であり、実施形態１と同様に、
同時に選択する走査電極にはある期間で互いに直交する
ような正規直交行列に基づいて選ばれる信号極性の選択
電圧が同時に与えられる。本実施形態３は、実施形態１
と同様に１フレーム期間（１Ｆ）に選択期間（Ｈ）を分
散させるように構成したものである。本実施形態の液晶
表示装置は、図５のブロック図に示した構成と同様であ
るため同図を用いて説明する。

【００９１】走査電極５４（Ｙ１〜Ｙｎ）を内面に形成
した基板と信号電極５３（Ｘ１〜Ｘｎ）を内面に形成し
た基板とを対向させ、この一対の基板間に液晶分子が１
８０°以上のねじれ配向を有するＳＴＮ（スーパーツイ
ステッドネマチック）型液晶を挟持した液晶表示装置で
ある。この液晶表示装置は一対の基板の外側に各々偏光
板を配置し、少なくとも一方の偏光板と基板との間には
位相差板が配置される。なお、本実施形態では、視認側
と反対側の偏光板の外側に反射板が配置され、液晶に電
圧を印加すると黒表示になる反射型液晶表示装置を例に
して説明する。また、図５における走査線ドライバ５２
（走査電極側駆動回路やＹドライバともいう）は走査電
極５４に下記に説明する走査電圧波形を印加し、信号線
ドライバ５１（信号電極側駆動回路やＸドライバともい
う）は信号電極５３に下記に説明する信号電圧波形を印
加するものであり、走査電極５４と信号電極５３の交点
に画素がマトリクス状に形成され、走査電圧波形と信号
電圧波形の差電圧により画素位置の液晶に実効電圧が印
加され、その実効電圧値が液晶のしきい値を超えて電圧
印加されるとオン表示（黒表示）、しきい値以下の実効
電圧が印加されるとオフ表示（白表示、但しカラーフィ
ルタ付きの場合はその色表示）となる。なお、透過型表
示装置として液晶表示装置を構成し、液晶のしきい値を
超えた実効電圧印加でオフ表示、しきい値より低い実効
電圧印加でオフ表示としても構わない。

【００９２】図７に示した駆動方法は、７本の走査電極
（７ライン）ずつを同時に選択し、７ライン単位で順次
選択する駆動方法（Multi-Line Selection法）である。
この方法により、信号電極に出力される電圧レベル数
が、従来であれば９電圧レベル必要だったが、本発明で
は５電圧レベルへ削減することができる。

【００９３】まず、走査電極を複数本ずつ同時に選択す
る駆動方法において電圧レベル数を削減する場合の一般
的な手法を説明する。

【００９４】同時に選択する走査電極の本数ｈの内、ｅ
本を仮想走査電極（仮想ライン）とし、この仮想走査電
極のラインの画素の表示データと走査電極の電圧選択パ
ターン（選択電圧の信号極性パターン）との一致・不一
致を制御することにより、全体の一致・不一致数を制御
し、信号電極へ印加する信号電圧のレベル数を削減す
る。不一致数をＭｉ、Ｖｃを適当な定数とすると、信号
電極への印加電圧Ｖ_columnは、＝Ｖｃ（２Ｍｉ−ｈ）（Ｖｃ：定数）あるいは単純にＶ_column＝Ｖ（ｉ）０≦ｉ≦ｈいずれにせよ、Ｖ_columnはｈ＋１レベルである。

【００９５】例えば、本実施形態のようにサブグループ
がｈ＝８で、同時選択する走査電極を８ラインとして電
圧レベルを削減しない場合の電圧レベルは、例えば−Ｖ
４、−Ｖ３、−Ｖ２、−Ｖ１、０、Ｖ１、Ｖ２、Ｖ３、
Ｖ４の９レベル必要であるのに対し、８ラインのうちの
１ラインを仮想走査電極として実際は７ライン同時選択
とする場合、仮想走査電極で偶数個の不一致となるよう
に制御すると、下表１のようになる。

【００９６】

【表１】

【００９７】上記のように、元の電圧レベル数が９レベ
ルであったものを５電圧レベルにすることができる。図
８は、例えば−Ｖ４、−Ｖ３、−Ｖ２、−Ｖ１、０、Ｖ
１、Ｖ２、Ｖ３、Ｖ４の９レベルの元の電圧レベルの奇
数番目のレベルをＶａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅの５つ
の信号電極への印加電圧に適用した例を示している。

【００９８】なお、上記の仮想走査電極は、通常表示し
なくてもよいので、必ずしも現実に設ける必要はない
が、設ける場合には表示に影響しない部分に設けるとよ
い。

【００９９】このように同時に選択する走査電極には、
正規直交行列に基づき、ある期間で互いに直交するよう
な信号極性の選択電圧が同時に与えられる。図７に示し
た駆動方法においては、１ラインを選択する選択期間
（Ｈ）は１フレーム期間（１Ｆ）内に周期的に到来する
ように分散されており、１フレームを構成する１ｆ〜８
ｆの８フィールドの各々において、各ラインが一回選択
される。同時選択する走査電極は８ラインであるが、１
ラインが仮想走査電極とされて、７ラインに同時に選択
電圧が印加されている。８ライン同時選択であるので、
１フレーム内が８フィールドからなり、各走査電極は１
フレーム内で８回選択される。Ｙ１〜Ｙ８が走査電圧波
形で、これが、図５の液晶表示装置のブロック図に示す
Ｙ１〜Ｙ８の各走査電極に印加される。そして、Ｘ１が
信号電圧波形で、図５のＸ１の信号電極上に示す表示を
した場合の信号電極に印加される電圧波形を示してい
る。

【０１００】本実施形態においては、上記した実施形態
１および実施形態２と同様に、走査電圧波形の選択電圧
と信号電圧波形の電圧振幅を同じにする。具体的には、
Ｖｃを基準（例えば０Ｖ）として、走査電圧波形の正極
性側の選択電圧Ｖ４と信号電圧波形の正極性側の電圧Ｖ
４が同じ電圧レベルで、走査電圧波形の負極性側の選択
電圧−Ｖ４と信号電圧波形の負極性側の電圧−Ｖ４を同
じ電圧レベルにする。こうすることで、駆動電圧のレベ
ル数を従来の駆動方法では１１電圧レベル（選択電圧数
＋信号電圧数）が必要となるところを、５電圧レベルに
削減することができる。

【０１０１】なお、本実施形態では、液晶として図４に
示した液晶２を用いる。この液晶２は、比較的Ｖｔ２の
電圧は高いが（Ｖｓ２／Ｖｔ２）が比較的小さく、走査
線数が増えてもコントラストを確保したまま駆動できる
ものである。液晶２は、Ｖｔ２は約２．２ボルト、Ｖｓ
２は約２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５であ
る。本実施形態においては、上記の駆動方法と液晶２の
ような特性の液晶を組み合わせる事で、駆動電圧を低く
抑えて、コントラストの高い液晶表示装置を実現した。
以下に、より具体的に説明する。

【０１０２】例えば、走査電極の数を２０３本とした場
合で説明すると、上記の本発明の駆動方法を用いた場合
に液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖｔｈ＝
２．２Ｖ、Ｖ４が約５．６６Ｖ、Ｖｔｈ＝１．７Ｖ、Ｖ
４が約４．３７Ｖになる。この場合も、実効電圧の（オ
ン電圧／オフ電圧）は約１．０５６になり、（Ｖｓ２／
Ｖｔ２）＝１．０５＜１．０５６を満足しており十分な
コントラストが確保できる。

【０１０３】また、上記のような駆動方法とすること
で、走査電極側駆動回路の駆動電圧振幅と信号電極側駆
動回路の駆動電圧振幅を同じにできるために、図３に示
すように１チップのＩＣ３１の中に、少なくとも走査電
極側駆動回路（走査線ドライバ）３２と信号電極側駆動
回路（信号線ドライバ）３３の２つをまとめる、あるい
は、走査電極側駆動回路３２と信号電極側駆動回路３３
の２つの他に制御回路３４や、先に説明した構成の電源
回路３５等をまとめる、ように集積化することが可能に
なった。

【０１０４】なお、本実施形態では、７ライン同時選択
を８フィールドに亘って選択パルスを分散させたが、図
１８に示すように、選択パルスを分散させずに、所定期
間に同時選択された走査電極の７ラインを連続して選択
し、同一の走査電極に与える１Ｆ期間内の選択期間を連
続して設け、７ラインの連続繰り返し選択終了後に次の
７ラインを同時選択するような、同時選択と順次選択を
行う選択期間の非分散型の駆動方法を用いてもよい。

【０１０５】本実施形態で用いる信号電極側駆動回路に
おいては、上記したように７ライン同時選択駆動方式を
採用している都合上、１水平期間毎７ラインに亘る表示
データと走査電極の電圧選択の列パターンの行列式から
信号電極電位を決定するよう設定されている。

【０１０６】また、本実施形態においては、電圧レベル
を図８に示すＶ４、Ｖ２、ＶＣ、−Ｖ２、−Ｖ４を選択
するように設定したが、Ｖ３、Ｖ１、ＶＣ、−Ｖ１、−
Ｖ３を選択するように設定することも可能である。

【０１０７】本実施形態によれば、このような構成を備
えることで、コントラストが高く、駆動電圧を低く抑
え、しかも、駆動電圧レベル数を減らす事ができるた
め、液晶表示装置の電源回路、駆動回路、液晶パネル等
のトータルでの消費電力を低減する事ができ、電源回路
や駆動回路の簡略化もできる。また、走査線数を２０３
本としても、ドライバＩＣの耐圧１２ボルト以下と、低
くすることができ低コスト化も実現できる。また、図３
に示すように、電源回路、制御回路、信号電極側駆動回
路、走査電極側駆動回路等を１チップにまとめる事も可
能になり、省スペース化も可能になる。

【０１０８】なお、上記実施形態１〜３において、（全
走査電極数）／（同時に選択する走査電極数）の演算に
おいて余りが出る場合は、余りの走査電極についても、
同時に選択する走査電極数分有るものとみなして信号電
極の信号電圧を選択して駆動する。

【０１０９】（実施形態４）実施形態１〜実施形態３に
おいて説明した液晶表示装置に、少なくとも走査電極側
駆動回路と信号電極側駆動回路の２つをまとめる、ある
いは、走査電極側駆動回路と信号電極側駆動回路の２つ
の他に制御回路、電源回路等をまとめる、ように集積化
して構成されたドライバＩＣ（図３のドライバＩＣ３
１）を実装した構造を、図１９を用いて説明する。

【０１１０】図１９において、１３０４は実施形態１、
２にて説明した走査電極と信号電極がマトリクス状に形
成された液晶パネルである。１３０４ａ、１３０４ｂ
は、内面にそれぞれ走査電極、信号電極を形成したガラ
ス等の一対の基板である。基板１３０４ａに形成された
一方の電極は、図示しない上下導通材により基板１３０
４ｂ上に形成された電極配線に接続される。１３２２は
先に説明した駆動ＩＣ１３２４を搭載したフレキシブル
テープである。ドライバＩＣ１３２２から出力される走
査電圧、信号電圧の出力端子は、基板１３０４ｂの端部
に集中配置された走査電極及び信号電極の入力端子と、
異方性導電膜を介して電気的に接続されると共に、テー
プ１３２２も基板１３０４ｂに接合される。なお、フレ
キシブルテープを用いずに、基板１３０４ｂ上にドライ
バＩＣ３２２をＣＯＧ実装法により直接実装しても良
い。

【０１１１】このように、ドライバＩＣが１チップにな
ることにより、実装構造が簡略化され、部品点数の減
少、実装工程の簡単化、装置の小型化ができる。

【０１１２】（実施形態５）実施形態１、２、３に示す
ような駆動方法による液晶表示装置を携帯電話や小型情
報機器等の電子機器の表示装置として使用する事で、表
示品質が良く、低消費電力、低コスト、省スペースの電
子機器が実現できる。

【０１１３】図２０は、それぞれ本発明の液晶表示装置
を使った電子機器の例を示す外観図である。図２０Ａは
携帯電話を示す斜視図である。１０００は携帯電話本体
を示し、そのうちの１００１は本発明の反射型液晶表示
装置を用いた液晶表示部である。図２０Ｂは、腕時計型
電子機器を示す図である。１１００は時計本体を示して
いる。１１０１は本発明の反射型液晶表示装置を用いた
液晶表示部である。この液晶表示装置は、従来の時計表
示部に比べて高精細の画素を有するので、テレビ画像表
示も可能とすることができ、腕時計型テレビを実現でき
る。

【０１１４】図２０Ｃは、ワープロ、パソコン等の携帯
型情報処理装置を示す図である。１２００は情報処理装
置を示し、１２０２はキーボード等の入力部、１２０６
は本発明の液晶表示装置を用いた表示部、１２０４は情
報処理装置本体を示す。各々の電子機器は電池により駆
動される電子機器であるので、駆動電圧の低いＩＣ化さ
れた駆動回路とすることにより、電池寿命を延ばすこと
が出来る。また、１チップのドライバＩＣ化により部品
点数が大幅に減り、より軽量化・小型化できる。

【０１１５】尚、上記実施形態１から５では同時に選択
するライン数を４ラインと７ラインの場合で説明してい
るが、同時選択ライン数は２、３、５、６、８、・・・
と何ラインにしても、走査電圧波形の電圧振幅と信号電
圧波形の電圧振幅を同じにする事で、同様の駆動方法が
できる。

【０１１６】また、駆動する走査電極数を６４と１２０
と２０３で、液晶２のタイプとの組み合わせで説明した
が、走査電極数は６４以下でも６４以上でも、低消費電
力化や低コスト化を可能にする。また、液晶１のような
低電圧液晶との組み合わせによってより低消費電力化が
可能になる。

【０１１７】また、２値表示（オン表示／オフ表示）に
よる説明をしたが、選択期間に信号電極に印加する電圧
波形をパルス幅階調（ＰＷＭ）した場合や、フレーム階
調（ＦＲＣ）した場合等の階調表示の場合にも同様に実
現できる。

【０１１８】また、液晶パネルの液晶として反射型ＳＴ
Ｎ型を例示してきたが、液晶はこれに限定されるもので
はなく、強誘電型や反強誘電型などの双安定性を有する
液晶や、高分子分散型液晶や、ＴＮ型液晶や、ネマチッ
ク液晶など、種々用いることができる。また、液晶パネ
ルは、反射型を例にして説明したが、透過型液晶パネル
においても本発明を用いることができる。

【０１１９】また、液晶パネルは単純マトリクス型液晶
パネルを例として説明してきたが、一方のパネル基板上
に画素電極をマトリクス配置し、これに二端子型非線形
素子からなるスイッチング素子を接続し、走査電極と信
号電極との間に液晶層と二端子型スイッチング素子が電
気的に直列接続されるアクティブマトリクス型液晶パネ
ルとして構成し、本発明の駆動方法を用いてもよい。

【０１２０】なお、Multi-line Selection法による駆動
方法においては、走査電極に印加する選択電圧の信号極
性は、正規直交行列に基づいて決定される。この信号極
性とは、走査電圧の非選択電圧Ｖｃを基準とした場合の
信号極性である。Ｖｃ＝０Ｖとすると、正極性の選択電
圧と負極性の選択電圧が正規直交行列に基づいて決定さ
れる。しかし、すべての走査電圧をＧＮＤ電位からプラ
ス電位あるいはマイナス電位として駆動電圧を生成する
こともでき、その場合はＶｃ≠０Ｖであるので、このＶ
ｃから正極性側と負極性側に生成された選択電圧から、
正規直交行列に基づいて選ぶことになる。

【０１２１】以上述べたように、実施形態１から実施形
態５の液晶表示装置の駆動方法と駆動回路によれば、駆
動電圧を低く抑え、しかも、駆動電圧レベル数を減らす
事ができるため、液晶表示装置の電源回路、駆動回路、
液晶パネル等のトータルでの消費電力を低減する事がで
き、電源回路や駆動回路の簡略化もできる。また、液晶
の特性を最適化する事でコントラストも向上する。ま
た、ドライバＩＣの耐圧を低くすることができ低コスト
化も実現できる。また、電源回路、制御回路、信号電極
側駆動回路、走査電極側駆動回路等を１チップにまとめ
る事も可能になり、省スペース化も可能になる。また、
本発明の電子機器は、本発明の駆動方法、駆動回路を用
いた液晶表示装置を組み込んでいるため、表示品質が良
く、低消費電力、低コスト、省スペースの電子機器が実
現できた。

【０１２２】（実施形態６）図２１から図２４は、本発
明の実施形態６を示している。本実施形態は、実施形態
１〜３のいずれかの駆動方法を用いた液晶表示装置のパ
ネル構造を説明するものである。尚、図２１は液晶装置
の外観を示し、図２２はこの液晶装置の第１基板上の信
号電極等の平面レイアウトを示し、図２３は、この液晶
装置の第２基板上の走査電極等の平面レイアウトを示し
ており、図２４は、これらの電極の具体的な構成例を拡
大して示している。

【０１２３】図２１に示すように、実施形態６に係る液
晶装置は、第１基板１（図１９の１３０４ａに相当）及
び第２基板２（図１９の１３０４ｂに相当）が対向配置
されており、両基板間にはＳＴＮ型液晶が封入されてい
る。平面的に見て液晶が封入された両基板の中央には、
実際に画像が表示される画像表示領域３が規定され、こ
の周囲に額縁領域４が規定されている。額縁領域４にお
ける第１基板１上の実装領域１ａには、１チップ構造の
駆動回路１００が搭載されている。このドライバＩＣ１
００は、図３のドライバＩＣ３１、図１９の１３２４に
相当するドライバＩＣである。

【０１２４】図２１及び図２２に示すように、画像表示
領域３における第１基板１上には、複数の信号電極１０
が走査電極２０と多重マトリクスを構成するように配置
されている。特に各信号電極１０は、画素対応して設け
られた複数の画素電極部分１０ａとこれらと接続する信
号配線部分１０ｂとから構成されており、Ｙ方向に伸延
している。これに対し、図２１及び図２３に示すよう
に、画像表示領域３における第２基板２上には、複数の
走査電極２０が、１ラインの走査電極が複数の信号電極
１０にそれぞれ接続された複数の画素電極部分１０ａと
各々重なるように配置されている。即ち各走査電極はＸ
方向に伸延している。走査電極２０と信号電極１０は、
図５における走査電極５４と信号電極５３に相当するも
のである。

【０１２５】図２１及び図２２に示すように第１基板１
上において、１チップ構造の駆動回路１００は、信号電
極１０の一端側（図中下側）に位置する実装領域１ａに
取り付けられており、信号電極１０及び走査電極２０に
対し、信号電圧波形及び走査電圧波形を各々所定タイミ
ングで供給することにより、これらの電極を駆動する。
より具体的には、図２１に示した外部入力端子５を介し
て、外部回路から所定フォーマットの表示データが駆動
回路１００に供給され、この表示データに基づいて駆動
回路１００が実施形態１乃至５のいずれかの駆動を行う
ことにより、画像表示領域３における画像表示が行われ
る。

【０１２６】図２２に示すように、額縁領域４には、駆
動回路１００に近い側にある信号電極１０の一端と駆動
回路１００とを接続する複数の第１引き回し配線３１が
配線されている。更に、額縁領域４には、第１基板１上
に設けられた上下導通端子４０と駆動回路１００とを接
続する複数の第２引き回し配線３２が配線されている。
また、図２２及び図２３に示すように、額縁領域４にお
ける第１基板１及び第２基板２間には、第１基板１上に
設けられた上下導通端子４０と第２基板２上で走査電極
２０の額縁領域４内に延設された端部２０ａとを電気的
接続する複数の上下導通材４１が設けられている。

【０１２７】以上のように本実施形態によれば、額縁領
域４において駆動回路１００に近い側にある信号電極１
０の一端と駆動回路１００とが第１引き回し配線３１に
より接続されるので、第１引き回し配線３１について
は、画像表示領域３の周囲を殆ど引き回す必要はない
（図２２参照）。即ち、第１引き回し配線３１の配線長
は、基本的に非常に短くて済む。

【０１２８】ここで図２４Ａに示すように、信号電極１
０及び走査電極２０は、例えば２重マトリクス構造の場
合には、走査信号Ｙ１、Ｙ２、…が供給される各走査電
極２０の幅は、画像信号Ｘ１、Ｘ２、…が供給される２
本の相隣接する信号電極１０からなるＹ方向に並ぶ画素
配列に対向するように２画素分になる。他方、走査電極
２０の総数は、多重マトリクス構造を持たない場合（即
ち、走査電極と信号電極との交点に一対一対応して一画
素が規定される、言わば１重マトリクス構造の場合）と
比較して、１／２程度になる。また、図２４Ｂに示すよ
うに、信号電極１０及び走査電極２０は、例えば３重マ
トリクス構造の場合には、各走査電極２０の幅は、３本
の相隣接する信号電極１０からなるＹ方向に並ぶ画素配
列に対向するように３画素分になる。他方、走査電極２
０の総数は、多重マトリクス構造を持たない場合と比較
して、１／３程度になる。

【０１２９】そして、一般には、信号電極１０の多重マ
トリクス構造がｎ（但し、ｎは２以上の自然数）重マト
リクス構造の場合には、各走査電極２０の幅は、ｎ本の
相隣接する信号電極１０からなるＹ方向の画素配列に対
向するようにｎ画素分になり、走査電極２０の総数は、
多重マトリクス構造を持たない場合と比較して１／ｎ程
度になる。尚、図２４の具体例では画素電極部分１０ａ
と信号配線部分１０ｂとはＩＴＯ（Indium Tin Oxide）
膜等の透明導電膜、Ａｌ（アルミニウム）膜等の不透明
な導電膜などから一体的に形成されているが、例えば画
素電極部分１０ａはＩＴＯ膜等の透明導電膜から形成
し、信号配線部分１０ｂはＡｌ膜等の不透明な導電膜か
ら形成するというようにこれらを別材料から形成するこ
とも可能である。

【０１３０】そこで本実施形態では、これらの多重マト
リクス構造に係る走査電極２０の幅及び総数に着目し
て、走査電極２０の端部２０ａに接続された上下導通材
４１に接触する上下導通端子４０と駆動回路１００と
が、図２２に示すように、第２引き回し配線３２により
接続されるように構成する。これにより、第２引き回し
配線３２の総数は、多重マトリクス構造を持たない場合
と比較して１／ｎ程度に減ぜられる。例えば、画像表示
領域３がＸ方向に１００画素且つＹ方向に１００画素あ
るとすると、第２引き回し配線３２は、５０本で足り
る。

【０１３１】よって、第２引き回し配線３２の額縁領域
４に占める領域を全体として多重マトリクス構造を持た
ない場合と比較して１／ｎ程度に小さくできる。即ち、
１チップ構造の駆動回路１００を用いているにも拘わら
ず、第２引き回し配線３２が引き回される額縁領域４の
面積増加を極めて効率的に抑制できる。逆に、走査電極
２０は、図２４に示したように各画素のｎ倍程度の幅を
持ち、信号電極１０に比べて遥かに幅広に構成されるた
め、１チップ構造の駆動回路１００を用いることに伴う
微細化を殆ど必要としない。

【０１３２】以上の結果、図２２に示すように比較的配
線長が短い第１引き回し配線３１と比較的総数が少ない
第２引き回し配線３２により、額縁領域４を画像表示領
域３に対して小さくすることが可能となる。これに加え
て、第１基板１及び第２基板２の貼り合せ時の基板ずれ
等を考慮して額縁領域４内に一定面積が必要な上下導通
端子４０の総数についても、多重数ｎに応じて１／ｎ程
度で済むので、額縁領域４を小さくするのが一層容易と
なる。

【０１３３】そして、このように比較的配線長が短い第
１引き回し配線３１と比較的総数が少ない第２引き回し
配線３２により、駆動回路１００から走査電極２０及び
信号電極１０に至るまでの配線抵抗の増加を抑えること
ができる。このため、配線抵抗の増加に起因する画像信
号や走査信号の劣化を未然防止でき、比較的電圧供給性
能の低い或いは耐圧の低い駆動回路１００でも十分に高
品位の画像表示が可能となり、駆動用の消費電力の低減
にも繋がる。

【０１３４】この際、駆動回路１００により信号電極１
０に供給される画像信号の１フレーム中の選択時間を多
重数ｎに応じてｎ倍にできるため、デューティー比を下
げることによっても駆動電圧を下げることができ、同時
に画像表示領域３におけるコントラスト比や明るさも高
くできる。加えて、このように構成される多重マトリク
ス構造の信号電極１０、第１引き回し配線３１及び第２
引き回し配線３２、並びに１チップ構造の駆動回路１０
０は各々、既存の微細化技術で十分に作成可能であるの
で実践上も大変有利である。

【０１３５】本実施形態では特に、図２３に示すように
走査電極２０は、画像表示領域３の両側からその内部に
向けて交互に櫛歯状に配線されている。従って、画像表
示領域３の片側には、走査電極２０の総数の半分だけ上
下導通材４１を設ければよく、図２１に示すように第１
基板１上にも、画像表示領域３の両側に位置する額縁領
域４部分に各々半分づつ第２引き回し配線３２を設けれ
ばよい。この結果、額縁領域４にバランスよく第２引き
回し配線３２を配線できる。例えば、画像表示領域３が
Ｘ方向に１００画素且つＹ方向に１００画素あるとする
と、第２引き回し配線３２は、片側に、２５本で足り
る。このようにＸ方向の両側のおける額縁領域をバラン
スよく狭めることが出来る。

【０１３６】また、本実施形態では特に、画像表示領域
３は、Ｘ方向よりもＹ方向に長い長方形であり、Ｙ方向
の画素数がＸ方向の画素数よりも多いように信号電極１
０及び走査電極２０が設けられている。ここで第１引き
回し配線３１の総数及び長さについては、図２２から明
らかなように画像表示領域３のＹ方向の長さによらずに
各々一定にできる。また、第２引き回し配線３２の総数
についても、Ｙ方向の画素数がｎ個増加する毎に１本の
第２引き回し配線３２を設ければ良く（図２４参照）、
第２引き回し配線３２の長さについても画像表示領域３
のＹ方向の長さに応じた分だけ伸ばせば足りる（図２２
参照）。従って、画像表示領域３がＹ方向に長くなる程
有利となる。例えば、画像表示領域３がＸ方向に６０画
素且つＹ方向に１２０画素あるとすると、第２引き回し
配線３２は、３０本（片側に１５本ずつ）で足りる。特
に、このようにＹ方向に長い液晶装置を構築すれば、携
帯電話など装置外形に応じて縦長画面が好まれる用途に
非常に適している。一般には、縦長の画面を得る為に
は、画像データの縦横変換処理などの余分な信号処理が
必要となるが、本実施形態によれば、比較的簡単な構成
により走査方向（Ｘ方向）が短い縦長の画面を従来通り
の走査方式で駆動できるので実用上大変有利である。

【０１３７】尚、本実施形態では、図２１に示したよう
に、第１基板に駆動回路が、例えばＣＯＧ（Chip On Gl
ass：チップオングラス）実装により搭載されている。
或いは、リード端子を有するモールドパッケージ、フラ
ットパッケージとして駆動回路１００が第１基板１上に
搭載される。

【０１３８】（実施形態７）図２５は、本発明の実施形
態７を示している。実施形態７は、上記した実施形態６
と比べて駆動回路１００の取り付け方が異なるものであ
り、その他の構成については同様である。尚、図２５は
液晶装置の外観を示している。

【０１３９】即ち、図２５に示すように、実施形態７に
係る液晶装置では、第１基板１上の所定個所に第１引き
回し配線３１及び第２引き回し配線３２に接続された入
力端子１ｂが設けられている。そして、図示しない１チ
ップ構造の駆動回路は、専用コネクタ１０１により入力
端子１ｂに接続されている。専用コネクタ１０１は、入
力端子１ｂにおける端子ピッチと同一ピッチで絶縁層１
０１ａに導電層１０１ｂが挟まれるように多数の絶縁層
１０１ａと多数の導電層１０１ｂとが交互に積層されて
なり、積層方向から見てＬ字型の断面形状を有する。従
って、専用コネクタ１０１を用いて、第１基板１の下側
や裏側に配置される配線基板に接続するのに適してい
る。尚、専用コネクタ１０１の断面形状は、コの字型等
でもよい。

【０１４０】（実施形態８）図２６は本発明の実施形態
８を示している。本実施形態８は、上記した実施形態７
と比べて駆動回路１００の取り付け方が異なるものであ
り、その他の構成については同様である。尚、図２６は
液晶装置の外観を示している。

【０１４１】即ち、図２６に示すように、本実施形態に
係る液晶装置では、第１基板１上の所定個所に第１引き
回し配線３１及び第２引き回し配線３２に接続された入
力端子１ｃが設けられている。そして、１チップ構造の
駆動回路１００’は、プリント基板などの配線基板２０
０上に搭載されており、ＡＣＦ（Anisotropic Conducti
ve Film：異方性導電膜）１０２により入力端子１ｃに
接続されている。

【０１４２】或いは、ＴＡＢ（Tape Automated Bondin
g：テープ・オートメイテッド・ボンディング）基板或
いはＦＰＣ（Flexible Printed Circuit：フレキシブル
・プリント回路）基板上に１チップ構造の駆動回路を搭
載し、ＴＣＰ（Tape Carrier Package：テープキャリア
パッケージ）として第１基板１の入力端子１ｃに接続し
てもよい。

【０１４３】尚、上述の各実施形態では、基板上に、例
えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertical
ly Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liqu
idCrystal)モード等の動作モードや、ノーマリーホワイ
トモード／ノーマリーブラックモードの別に応じて、偏
光フィルム、位相差フィルム、偏光板などが所定の方向
で配置される。更に白黒表示／カラー表示の別に応じて
カラーフィルタやブラックマトリクスを基板上に適宜設
けてもよい。

【０１４４】上述の各実施形態において、信号電極に替
えて走査電極を多重マトリクス状に形成すると共に走査
電極に替えて信号電極をストライプ状に形成し、走査電
極が形成された側の基板上に１チップ構造の駆動回路を
取り付けるようにしてもよい。ここで、上記した実施形
態１〜３の駆動方法を実施形態６〜８へ適用すれば、電
圧レベル数を削減できるため、多重マトリクス駆動を行
なうドライバＩＣの耐圧を低くすることができる。しか
も、ドライバＩＣの構成を簡略化することが可能とな
る。そして、このような構成の電気光学装置では、例え
ば携帯電話などのように、縦長表示を要求されるような
表示パネルの走査ライン数の増加を抑制できるため、ド
ライバＩＣの１チップ化を行ない易いという利点があ
る。

【０１４５】また上述の実施形態６〜８において、信号
電極１０において、各画素毎に画素電極部分１０ａと信
号配線部分１０ｂとの間に（図２２参照）、薄膜ダイオ
ード素子等の２端子型非線形素子を直列に接続してアク
ティブマトリクス型液晶表示装置を構成してもよい。こ
のように構成すれば、２端子型非線形素子を介して各画
素電極部分１０ａをスイッチング駆動すること即ちアク
ティブマトリクス駆動を、実施形態１〜３の駆動方法に
より行うことが可能となり、特にコントラスト比を高め
られる。

【０１４６】更に上述の各実施形態は、走査電極及び信
号電極によるマトリクス駆動方式を行う電気光学装置で
あれば、ＥＬ（electroluminescence）表示装置、プラ
ズマディスプレイ装置等の液晶装置以外の各種の電気光
学装置に応用可能である。

【０１４７】本発明の電気光学装置は、上述した各実施
形態に限られるものではなく、本願明細書の全体から読
み取れる発明の要旨或いは思想に反しない範囲で適宜変
更可能であり、そのような変更を伴なう電気光学装置も
また本発明の技術的範囲に含まれるものである。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の実施形態１を示
す駆動方法の一例を示す駆動波形図。

【図２】本発明に係る液晶表示装置の実施形態２を示
す駆動方法の一例を示す駆動波形図。

【図３】本発明に係る駆動回路の一例を示すブロック
図。

【図４】液晶に印加する実効電圧と輝度の光学特性の
一例を示す図。

【図５】液晶表示装置の一例を示すブロック図。

【図６】従来の液晶表示装置の駆動方法を示す駆動波
形図。

【図７】本発明に係る駆動方法の実施形態３を示す駆
動波形図。

【図８】本発明に係る駆動方法の実施形態３で採用す
る電圧レベルを示す説明図。

【図９】Ａは、本発明に係る液晶表示装置の走査電極
側駆動回路（Ｙドライバ）のブロック図。Ｂは、複数の
走査電極側駆動回路（Ｙドライバ）をカスケード接続し
た結線図。

【図１０】走査電極側駆動回路における電圧セレクタ
のブロック図。

【図１１】本発明に係る液晶表示装置の信号電極側駆
動回路（Ｘドライバ）のブロック図。

【図１２】本発明に係る信号電極側駆動回路（Ｘドラ
イバ）における不一致数判定回路図。

【図１３】本発明に係る信号電極側駆動回路（Ｘドラ
イバ）における電圧セレクタのブロック図。

【図１４】従来の液晶表示装置の駆動に用いる電源回
路のブロック図。

【図１５】本発明に係る電源回路のチャージ・ポンプ
動作を説明する回路図。

【図１６】本発明に係る電源回路を示すブロック図。

【図１７】本発明に係る電源回路の変形例を示すブロ
ック図。

【図１８】実施形態３の駆動方法の変形例を示す駆動
波形図。

【図１９】本発明の実施形態４である液晶表示装置に
駆動ＩＣを実装した構造を示す斜視図。

【図２０】本発明の実施形態５である電子機器を示す
図。

【図２１】本発明の実施形態６を示す液晶装置の外観
斜視図。

【図２２】実施形態６を構成する第１基板の平面図。

【図２３】実施形態６を構成する第２基板の平面図。

【図２４】実施形態６を構成する信号電極および走査
電極の具体例を示す拡大平面図。

【図２５】本発明の実施形態７を示す液晶装置の外観
斜視図。

【図２６】本発明の実施形態８を示す液晶装置の外観
斜視図。

Claims

【特許請求の範囲】

【請求項１】複数の走査電極と複数の信号電極が互い
に交差配置されてなり、該走査電極を同時に選択する複
数の走査電極毎にグループ分けし、グループ単位で順次
選択する電気光学装置の駆動方法において、前記走査電極に印加する電圧振幅と前記信号電極に印加
する電圧振幅を同一とすることを特徴とする電気光学装
置の駆動方法。
【請求項２】請求項１において、前記走査電極に印加
する走査電圧は、非選択電圧と、前記非選択電圧を基準
として正側に位置する第１選択電圧と負側に位置する第
２選択電圧とからなり、前記信号電極に印加する最高及
び最低の信号電圧を前記選択電圧と共通にすることを特
徴とする電気光学装置の駆動方法。
【請求項３】請求項１又は２において、前記電気光学
装置は液晶表示装置であって、（液晶に印加する実効電
圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／しきい
電圧）となるような特性の液晶を、前記液晶表示学装置
の液晶として用いることを特徴とする電気光学装置の駆
動方法。
【請求項４】請求項２において、前記走査電圧と前記
信号電圧を生成する電源回路は、前記非選択電圧と前記
第２選択電圧に基づく昇圧により前記第１選択電圧を生
成する昇圧回路と、前記第１選択電圧と前記非選択電圧
の中間に位置する前記信号電圧を生成する第１降圧回路
と、前記非選択電圧と前記第２選択電圧の中間に位置す
る前記信号電圧を生成する第２降圧回路とを有すること
を特徴とする電気光学装置の駆動方法。
【請求項５】請求項１乃至４のいずれかにおいて、前
記走査電極に選択電圧を印加する走査電極側駆動回路
と、前記信号電極に信号電圧を印加する信号電極側駆動
回路とを１チップの駆動回路ＩＣ内に集積化することを
特徴とする電気光学装置の駆動方法。
【請求項６】請求項１乃至４において、前記走査電極
に選択電圧を印加する走査電極側駆動回路と、前記信号
電極に信号電圧を印加する信号電極側駆動回路と、前記
選択電圧及び前記信号電圧を生成する電源回路のうち、
少なくとも２つを１チップの駆動回路ＩＣ内に集積化す
ることを特徴とする電気光学装置の駆動方法。
【請求項７】請求項１乃至６のいずれかにおいて、前
記各走査電極を選択する選択電圧を１フレーム期間内に
分散して印加することを特徴とする電気光学装置の駆動
方法。
【請求項８】請求項１乃至６のいずれかにおいて、前
記各走査電極を選択する選択電圧を１フレーム期間中の
所定期間に連続して印加することを特徴とする電気光学
装置の駆動方法。
【請求項９】請求項１乃至８のいずれかにおいて、同
時に選択しようとする前記走査電極の数に仮想の走査電
極を含み、同時選択しようとする前記走査電極の数から
前記仮想の走査電極の数を引いた数の走査電極を同時選
択することを特徴とする電気光学装置の駆動方法。
【請求項１０】請求項１乃至９のいずれかにおいて、
同時に選択する前記走査電極の数が４本ずつであること
を特徴とする電気光学装置の駆動方法。
【請求項１１】請求項１乃至９のいずれかにおいて、
同時に選択する前記走査電極の数が７本ずつであること
を特徴とする電気光学装置の駆動方法。
【請求項１２】請求項１乃至１１のいずれかにおい
て、前記走査電極と前記信号電極は、多重マトリクス構
成を成すように交差配置されることを特徴とする電気光
学装置の駆動方法。
【請求項１３】請求項１２において、前記走査電極が
形成された基板と前記信号電極が形成された基板とを対
向配置し、前記走査電極に選択電圧を印加する走査電極
側駆動回路及び前記信号電極に信号電圧を印加する信号
電極側駆動回路を集積した１チップの駆動回路ＩＣを前
記２つの基板の一方の基板上に搭載し、当該一方の基板
と他方の基板とを上下導通材により接続してなることを
特徴とする電気光学装置の駆動方法。
【請求項１４】複数の走査電極と複数の信号電極が互
いに交差配置されてなり、該走査電極を同時に選択する
複数の走査電極毎にグループ分けし、グループ単位で順
次選択する電気光学装置において、前記走査電極に走査電圧を印加する走査電極側駆動回路
と、前記信号電極に信号電圧を印加する信号電極側駆動
回路とを備え、前記走査電圧の電圧振幅と前記信号電圧の電圧振幅を同
一とすることを特徴とする電気光学装置。
【請求項１５】請求項１４において、前記走査電極に
印加する走査電圧は、非選択電圧と、前記非選択電圧を
基準として正側に位置する第１選択電圧と負側に位置す
る第２選択電圧とからなり、前記信号電極に印加する最
高及び最低の信号電圧を前記選択電圧と共通にすること
を特徴とする電気光学装置。
【請求項１６】請求項１４又は１５において、前記電
気光学装置は液晶表示装置であって、（液晶に印加する
実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／
しきい電圧）となるような特性の液晶を、前記液晶表示
学装置の液晶として用いることを特徴とする電気光学装
置。
【請求項１７】請求項１５において、前記走査電圧と
前記信号電圧を生成する電源回路は、前記非選択電圧と
前記第２選択電圧に基づく昇圧により前記第１選択電圧
を生成する昇圧回路と、前記第１選択電圧と前記非選択
電圧の中間に位置する前記信号電圧を生成する第１降圧
回路と、前記非選択電圧と前記第２選択電圧の中間に位
置する前記信号電圧を生成する第２降圧回路とを有する
ことを特徴とする電気光学装置。
【請求項１８】請求項１４乃至１７のいずれかにおい
て、前記走査電極に選択電圧を印加する走査電極側駆動
回路と、前記信号電極に信号電圧を印加する信号電極側
駆動回路と、前記選択電圧及び前記信号電圧を生成する
電源回路のうち、少なくとも２つを１チップの駆動回路
ＩＣ内に集積化することを特徴とする電気光学装置。
【請求項１９】請求項１４乃至１８のいずれかにおい
て、前記走査電極と前記信号電極は、多重マトリクス構
成を成すように交差配置されることを特徴とする電気光
学装置。
【請求項２０】請求項１８又は１９において、前記走
査電極が形成された基板と前記信号電極が形成された基
板とを対向配置し、前記走査電極に選択電圧を印加する
走査電極側駆動回路及び前記信号電極に信号電圧を印加
する信号電極側駆動回路を集積した１チップの駆動回路
ＩＣを前記２つの基板の一方の基板上に搭載し、当該一
方の基板と他方の基板とを上下導通材により接続してな
ることを特徴とする電気光学装置。
【請求項２１】複数の走査電極と複数の信号電極が互
いに交差配置されてなり、該走査電極を同時に選択する
複数の走査電極毎にグループ分けし、グループ単位で順
次選択する電気光学装置の駆動回路において、前記走査電極に走査電圧を印加する走査電極側駆動回路
と、前記信号電極に信号電圧を印加する信号電極側駆動
回路とを備え、前記走査電圧の電圧振幅と前記信号電圧
の電圧振幅を同一とし、前記走査電極側駆動回路及び前記信号電極側駆動回路と
を１チップＩＣに集積化して構成することを特徴とする
電気光学装置の駆動回路。
【請求項２２】一対の第１及び第２基板と、画像表示領域における前記第１基板上に設けられ、複数
の画素電極部を有する複数の信号電極手段と、前記画像表示領域における前記第２基板上に設けられ、
前記信号電極手段の延設方向に隣接する複数個の前記画
素電極部と各々交差するように配置された複数の走査電
極手段と、前記第１または第２基板の一方の、前記画像表示領域の
周囲にある額縁領域内に位置する所定個所に接続され、
前記信号電極手段及び前記走査電極手段を駆動するため
の１チップ構造の駆動回路と、前記額縁領域における前記第１または第２基板の一方の
基板上に配線され、前記複数の信号電極手段の一端各々
と前記駆動回路とを接続する複数の第１引き回し配線
と、前記額縁領域における前記第１及び第２基板間に設けら
れ、前記複数の走査電極手段の前記額縁領域内に延設さ
れた端部に各々接続された複数の上下導通手段と、前記額縁領域における前記第１または第２基板の一方の
基板上に配線され、前記複数の上下導通手段と前記駆動
回路とを接続する複数の第２引き回し配線とを備えたこ
とを特徴とする電気光学装置。
【請求項２３】請求項２２において、前記複数の走査
電極手段は、前記画像表示領域の両側からその内部に向
けて交互に櫛歯状に配線されていることを特徴とする電
気光学装置。
【請求項２４】請求項２２又は２３において、前記画
像表示領域は、前記走査電極手段に沿った方向よりも前
記信号電極手段に沿った方向に長く、前記画像表示領域
では、前記信号電極手段に沿った方向の画素数が前記走
査電極手段に沿った方向の画素数よりも多いように前記
信号電極手段及び前記走査電極手段が設けられているこ
とを特徴とする電気光学装置。
【請求項２５】請求項２２乃至２４のいずれかにおい
て、前記上下導通手段は、前記第１及び第２基板間に配
置された上下導通材と、前記第１または第２基板の一方
の基板上に設けられ、前記上下導通材と接触すると共に
前記第２引き回し配線の一端に接続された上下導通端子
とを含むことを特徴とする電気光学装置。
【請求項２６】請求項２２乃至２５のいずれかにおい
て、前記信号電極手段は、前記画素電極部と、前記画素
電極部に接続する信号配線部と、前記画素電極部と前記
信号電極部との間に接続される二端子型非線形素子とを
含むことを特徴とする電気光学装置。
【請求項２７】請求項２２乃至２６のいずれかにおい
て、前記駆動回路は、前記第１基板上に搭載されている
ことを特徴とする電気光学装置。
【請求項２８】請求項２２乃至２７のいずれかにおい
て、前記第１または第２基板の一方の基板上の前記所定
個所には前記第１及び第２引き回し配線に接続された入
力端子が設けられ、前記駆動回路は前記入力端子に所定
の接続手段を介して接続されていることを特徴とする電
気光学装置。
【請求項２９】請求項２２乃至２８のいずれかにおい
て、前記信号電極手段と前記走査電極手段とを入れ替え
た構成を有することを特徴とする電気光学装置。
【請求項３０】請求項１４乃至２９のいずれかに記載
の電気光学装置を表示装置として用いたことを特徴とす
る電子機器。