JP2004157526A - コントローラ・ドライバ、表示装置及び表示方法 - Google Patents

Abstract

【課題】 表示用メモリの記憶容量の増設や消費電力の増加がなく、スクロール等の諸機能を実現することができるコントローラ・ドライバ、表示装置及び表示方法の提供。
【解決手段】 内装している１フレーム分（Ｈ pixel×Ｖ pixel×ｎbit）の容量の表示用メモリを画像の種類に応じて複数に分割し、メモリ制御回路６により制御される第１乃至第３セレクタ８〜１０を用いて、第１表示用メモリ７ａに上位ビット、第２表示用メモリ７ｂに次フレームの上位ビット又は下位ビットを格納して読み出すことにより、スクロール機能を使用しない場合には１フレーム分の高階調の画像データを表示し、スクロール機能を使用する場合には画像描画装置１とアクセスすることなく複数フレーム分の画面データを表示することができ、消費電力の低減を図ることができる。
【選択図】 図１

Description

本発明は、携帯電話機やPDA等の携帯端末機器の表示画面を制御するコントローラ・ドライバ、表示装置及び表示方法に関する。

近年、携帯電話機やＰＤＡ等の携帯端末機器の高性能化、高機能化に伴い、画面上には多様な情報が表示されるようになってきている。例えば、携帯電話機では、電話通信機能の他に、電子メール機能やｗｅｂ閲覧機能、写真撮影機能、動画表示機能等を備えたものが普及しており、画面上にはテキストデータのみならずデータサイズの大きい画像データも表示される。

ここで、図３２を参照して、従来の携帯電話機等に用いられるメモリ内蔵コントローラ・ドライバを備える表示装置について説明する。従来の表示装置は、ＣＰＵ等の画像描画装置１と、画像描画装置１から画像データを受信して表示データとして出力するコントローラ・ドライバ２０と、データ線及びゲート線で区画される画素がマトリクス状に配列された表示部３と、階調表示のための電圧を発生する階調電圧発生回路４と、表示部３のゲート線を駆動するゲート線駆動回路５とを備え、コントローラ・ドライバ２０には、画像データを記憶する表示用メモリ２３と、１ライン分の画像データを一時的に保持するラッチ回路２４と、表示部３のデータ線を駆動するデータ線駆動回路２５と、表示用メモリ制御信号により表示用メモリの読み出し、書き込みを制御するメモリ制御回路２１と、タイミング制御信号によりメモリ制御回路２１やラッチ回路２４、ゲート線駆動回路５とを制御するタイミング制御回路２２を備えている。

このような構成のメモリ内蔵コントローラ・ドライバ２０では、表示用メモリ２３は、通常、１フレーム分の画像データを記憶する容量を備えており、画面を切り替えない場合には画像描画装置１からの画像データの転送を止め、表示用メモリ２３に格納した画像データを表示部３に出力し、画面を切り替える場合には画像描画装置１から送信される画像データを順次表示用メモリ２３に格納し、表示部３に出力して表示を行っている。ここで、携帯電話機等の携帯端末機器では、機器全体のサイズを小型化する必要上、表示部３のサイズ及び画素数が限られており、表示部３の画素数を超える画像ファイルやメール等を受信した場合、その全てを表示部３に表示することができないため、画面を順次切り替えることにより必要な情報を表示している。

しかしながら、画面を切り替えて表示する方法では、特開平９−２８１９５０号公報に示すように、電子メールで長いメッセージが送信された場合に、使用者がメッセージを直ちに理解できないという問題があるため、メッセージデータをビットマップとして表示用メモリに格納し、スクロール動作に対応して表示用メモリの内容をシフトさせる方法が用いられる。表示画面をスクロールさせる方法が用いられる場合、画面がスクロールされる度に１フレーム分の画像データを表示メモリ２３に格納すると電力の消費が大きくなってしまうため、上記公報では変更された画素の画像データのみを画像描画装置１から転送することにより、消費電力の削減を図っている。

また、表示部３の画素数を超える画像ファイルやメール等を表示する方法として表示用メモリ２３の記憶容量を大きくする方法もある。例えば、特開平７−２９５９３７号公報では表示用メモリに表示装置に表示できる領域よりも広い領域の表示データを格納し、また、スクロール時の移動量、移動方向を検出することができるマウスボールを設け、その移動情報を演算処理部が読み取ることによりスクロールの操作性を改善する方法が開示されている。

特開平９−２８１９５０号公報（第３−５頁、第１図） 特開平７−２９５９３７号公報（第２−４頁、第３図）

しかしながら、特開平９−２８１９５０号公報に示す従来のメモリ内蔵コントローラ・ドライバを用いてスクロール機能を使用する場合、内蔵している表示用メモリの記憶容量が１フレーム分であるため、スクロールするたびに新たに表示する画像データをＣＰＵから転送する必要があり、消費電力が増加してしまうという問題がある。この消費電力の増加は携帯端末機器にとっては大きな問題であり、使用可能時間を維持するためには電源を大型化しなければならず、小型軽量という携帯端末機器の特徴を損ねてしまうことになる。

また、スクロール機能使用時に画像描画装置１からの画像データの転送を抑えるためには、コントローラ・ドライバ２０に内蔵する表示用メモリ２３の記憶容量を増やせば良いが、特開平７−２９５９３７号公報に示すように表示領域より広い領域の表示データを画像メモリ（表示用メモリ）に格納し、スクロールの際に画像メモリ上の表示位置を変える方法では、表示用メモリの記憶容量を増やすことによってチップ面積が増加して小型化の障害となってしまい、また、チップコストの増加により、機器の価格が上昇してしまうという問題がある。

本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、表示用メモリの記憶容量の増加や消費電力の増加を招くことなく、スクロール等の諸機能を実現することができるコントローラ・ドライバ、表示装置及び表示方法を提供することにある。

本発明のコントローラ・ドライバは、複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域と、第一のモードでは、前記記憶領域に複数ビットにより構成される画像データの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットにより構成される画像データの一部を記憶させて前記記憶領域に空き領域を設けるようにするメモリ制御回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、前記複数ビットにより構成される画像データの一部とは、前記複数ビットにより構成される画像データの階調数の内の所望の上位ビットであることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードでは、複数ビットの前記画像データとは異なる画像データが入力され、前記記憶領域に設けた空き領域に前記異なる画像データの階調数の内の所望の上位ビットを記憶することを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードにおいて、所望のビット数に変換され減色処理が行なわれた複数ビットの画像データが入力され、前記所望のビットに変換され減色処理された複数ビットの画像データを前記複数ビットにより構成される画像データの一部とすることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードにおいて、前記所望のビットに変換され減色処理された複数ビットの画像データと、前期異なる画像データを所望のビットに変換され減色処理された複数ビットの画像データが並列に入力されることを特徴とする。

前述のコントローラ・ドライバにおいて、前記異なる画像データとは、連続する画面における２画面以降の画像データ、又は、前記記憶領域に前記複数ビットにより構成される画像データの一部を記憶した画像データに所定の処理を施した後の画像データであることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードでは、入力される複数ビットの画像データを所望のビットに変換して減色処理を行ない前記複数ビットの一部として出力する減色処理回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、前記減色処理回路は、ディザ処理を施すディザ回路により構成されることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードでは、入力される複数ビットの画像データに所定の処理を施し前記複数ビットの一部とする、若しくは前記減色処理回路から出力された画像データに所定の処理を施し前記複数ビットの一部とする処理回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードでは、前記記憶領域に記憶された前記複数ビットの一部と入力される複数ビットの画像データ若しくは前記減色処理回路から出力される画像データに所定の処理を施し前記複数ビットの一部として前記空き領域に記憶する処理回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、前記記憶領域を複数の記憶領域に分割し、前記第一のモードでは、前記複数ビットにより構成される画像データを、前記記憶領域の分割数に対応する数となるように所望のビット数毎に分割し、前記複数に分割された記憶領域に所望のビット数毎に分割された画像データの全てを記憶し、前記第二のモードでは、前記複数に分割された記憶領域のいずれか１つを選択して、前記複数ビットにより構成される画像データの一部を記憶することを特徴とする。

前述のコントローラ・ドライバにおいて、前記記憶領域を第一の分割記憶領域と第二の分割記憶領域に分割し、第一のモードでは、前記複数ビットで構成される画像データを、階調数を構成する複数ビットに対して上位ビットと下位ビットに等しく２分割し、前記分割した複数ビットの画像データの上位ビットを前記第一の分割記憶領域に記憶させ、前記分割した複数ビットの画像データの下位ビットを前記第二の分割記憶領域に記憶させ、第二のモードでは、前記複数ビットで構成される画像データの前記上位ビットを、前記複数ビットで構成される画像データの一部とし、前記第一の分割記憶領域もしくは、前記第二の分割記憶領域を選択して記憶することを特徴とする。

前述のコントローラ・ドライバにおいて、前記記憶領域を前記複数ビットの画像データの階調数を構成するビット数と同数の複数の記憶領域に分割し、第一のモードでは、前記複数ビットの画像データを、階調数を構成する複数ビットに対して１ビット毎に分割し、前記１ビット毎に分割した複数の画像データの全てを前記複数の記憶領域に各々記憶させ、第二のモードでは、前記複数ビットの画像データの階調数を構成する複数ビットの最上位ビットを前記複数ビットの一部とし、前記分割した複数の記憶領域の内から選択された1つの記憶領域に記憶させることを特徴とする。

前述のコントローラ・ドライバにおいて、メモリ制御回路は、２つの表示画面の制御の場合は、第一のモードでは、前記記憶領域に記憶させた前記複数ビットの全てをいずれか一方の表示画面の表示に用い、第二のモードでは、前記記憶領域に記憶させた前記複数ビットの一部を少なくとも一方の表示画面の表示に用いることを特徴とする。

前述のコントローラ・ドライバにおいて、前記メモリ制御回路は、前記第一のモードでは、前記複数に分割された記憶領域に記憶された画像データの全てを読み出し、表示に用いる画像データとし、前記第二のモードでは、前記複数に分割された記憶領域の内の１つに記憶された画像データを読み出し、表示に用いる画像データの上位ビットとし、前記読み出しデータと同じ若しくは一部又は予め決められた所定のデータを前記表示に用いる画像データの下位ビットとすることを特徴とする。

前述のコントローラ・ドライバにおいて、前記第二のモードでは、前記複数に分割された記憶領域の内の１つに記憶された画像データに対応するように、表示画面をON又はOFFの２値駆動とすることを特徴とする。

前述のコントローラ・ドライバにおいて、入力される前記複数ビットの画像データと前記記憶領域の記憶容量を比較して、前記第一及び第二のモードの制御する第一の判定回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、入力される前記複数ビットの画像データに所定の処理を施すか否かを判断して、前記第一及び第二のモードの制御する第二の判定回路を備えることを特徴とする。

前述のコントローラ・ドライバにおいて、外部から入力されるモード選択信号に基づいて、前記第一及び第二のモードを制御することを特徴とする。

前述のコントローラ・ドライバにおいて、メモリ制御回路は、第二のモードでは、ビット数選択信号に基づいて前記複数ビットの一部のビット幅を制御することを特徴とする。

前述のコントローラ・ドライバにおいて、前記記憶領域は、Ｈピクセル×Ｖピクセル×ｎビットで規定される１画面分の画像データのデータ量と同等のメモリ容量を有するメモリであることを特徴とする。

このように、第一のモードでは入力される画像データを全て記憶することができ、また第二のモードでは記憶領域に空き領域を設けることができる。空き領域は、複数の画像データを記憶したり、所定の処理を行なう場合の作業領域に使用したりすることができる。空き領域に画像データを記憶する一例として、表示画面上でスクロール機能を使用する場合に適用できる。すなわち、スクロール機能を使用しない場合には、記憶領域に１画面分の全ての画像データを記憶し、その記憶した画像データを復元して高階調の１画面の画像を表示する。スクロール機能を使用する場合には、画像データの階調数を構成するビット数を削減することで、スクロール画像１画面分以上の画像データを記憶領域に記憶し、その記憶した画像データを用いてスクロール表示を行い、スクロールの度に画像描画装置から画像データを受信することなく、複数のスクロール画像を表示することができる。別の一例として、メイン表示画面と背面表示画面等の２種類の表示画面を有する携帯電話機に適用できる。すなわち、記憶領域にメイン表示画面のデータと背面表示画面のデータを記憶し、その画像データを切り替えて制御すれば、背面表示画面専用のコントローラ・ドライバや追加のメモリを増設する必要もなく、２種類の表示画面を用いて情報を表示することができる。さらに別の一例として、所定の処理を施す前と後の画像データを記憶領域に記憶し、その画像データを切り替えて使用する場合がある。例えば、半透過性パネルを表示画面として利用した場合に、バックライトの有無でγ特性を変更できるように、γ特性を変える前の画像データとγ特性を変えた画像データを記憶する。また、空き領域を作業領域として使う一例として、グラフィック処理がある。すなわち空き領域を所定の演算を行う領域として使用することができる。

本発明の半導体集積回路は、前述のコントローラ・ドライバが１チップで構成されていることを特徴とする。

本発明の別の半導体集積回路は、表示部が形成されている表示パネル上に前述のコントローラ・ドライバが形成されていることを特徴とする。

このように、半導体集積回路において、前述のコントローラ・ドライバを複数のチップで構成せずに１チップで構成することもでき、また表示画面と一体化する構成をとることもできる。

本発明の表示装置は、複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域と、第一のモードでは、前記記憶領域に前記複数ビットの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットの一部を記憶させて前記記憶領域に空き容量を設けるようにするメモリ制御回路を備えることを特徴とする。このように、表示装置において、第一のモードでは入力される画像データを全て記憶することができ、また第二のモードでは記憶領域に空き領域を設けることができる。

本発明の表示方法は、複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域を備え、前記複数ビットを用いて表示用にデータを出力するコントローラ・ドライバにおける表示方法であって、第一のモードでは、前記記憶領域に前記複数ビットの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットの一部を記憶させて前記記憶領域に空き容量を設けるようにするメモリ制御回路を備えることを特徴とする。このように、表示方法において、第一のモードでは入力される画像データを全て記憶することができ、また第二のモードでは記憶領域に空き領域を設けることができる。

以上説明したように、本発明のコントローラ・ドライバ及びコントローラ・ドライバの駆動方法並びに画像データの処理方法によれば、下記記載の効果を奏する。

本発明の第１の効果は、画像描画装置（ＣＰＵ）からコントローラ・ドライバへ画像データを転送することなく画面のスクロールを実行することができるということである。

その理由は、１フレーム分の表示用メモリを複数ビット毎に分割制御することにより、スクロール機能を使用しない時には、従来同様、表示用メモリに画像データをビット分割して格納し、スクロール機能を使用する時には、各表示用メモリに複数フレーム分の画像データを格納し、スクロール動作に対応して表示用メモリから必要な画像データを読み出して表示することができるからである。

また、本発明の第２の効果は、表示用メモリを増設することなく、補正処理を施した画像を表示したり、オーバードライブ駆動を実現することができるということである。

その理由は、分割した表示用メモリを処理後の画像データの格納領域や処理段階の作業用メモリ領域として利用することにより、通常の画像の表示と共に、補正処理、ＬＵＴを参照した画像データの変換処理を施したデータを表示させることができるからである。

また、本発明の第３の効果は、２つの表示画面を備える構成においても、コスト、消費電力、実装面積の増加を抑えることができるということである。

その理由は、表示用メモリを背面表示画面用のデータ格納領域として利用することにより、背面表示画面専用のメモリ内蔵コントローラ・ドライバを設ける必要がなくなるからである。また、表示用メモリを２つに分割制御する場合において、表示用メモリに対してラッチ回路等を対称に配置することにより、配線長を同等にすることができ、２つの画面の表示品位を同等にすることができる。

このような構成とすることにより、コントローラ・ドライバに内蔵するメモリ容量を増加させることなく、異なる画像データを扱うことができる、すなわち、画質劣化の抑制された画面のスクロール機能と、低消費電力を同時に実現することが可能となり、補正処理やオーバードライブ駆動処理当を容易に実現することができる。

本発明に係るコントローラ・ドライバは、その好ましい一実施の形態において、内装している１フレーム分（Ｈ pixel（Hは水平方向のピクセル数）×V pixel（Vは垂直方向のピクセル数×ｎ bit（ｎは階調数を構成するビット数））の記憶容量の表示用記憶領域（メモリ）を画像の種類に応じて複数に分割し、メモリ制御回路により制御されるセレクタを用いて、分割される各々の表示用メモリにビット分割した画像データ（例えば、上位ビットと下位ビット）を格納し選択して読み出すことにより、スクロール機能を使用しない場合には１フレーム分（１画面分と同義）の高階調の画像データを表示し、スクロール機能を使用する場合には画像描画装置とアクセスすることなく分割数分のフレームの画面データを表示することができ、消費電力の低減を図ることができる。

また、分割した表示用メモリの一部を、例えば、補正処理を施した画像データを格納するメモリ領域、グラフィック機能を使用する場合の描画用メモリ領域、液晶の応答速度を改善するオーバードライブ駆動を行う場合のオーバードライブデータを格納するメモリ領域、２画面表示を行う場合の背面表示用メモリ領域として利用することにより、新たな表示用メモリ領域を増設することなく、携帯端末機器で利用される各種機能を実現することができる。

上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。

［実施例１］
まず、本発明の第１の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図１乃至図６を参照して説明する。図１は、第１の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図であり、図２は、該コントローラ・ドライバを用いた画像データの表示手順を示すフローチャート図である。また、図３及び図４は、スクロール機能を使用しない場合と使用する場合の画像データの流れを説明するための図であり、図５は、各セレクタの状態を示す図である。また、図６は、本実施例のコントローラ・ドライバの他の構成を示す図である。

まず、図１を参照して、本実施例のコントローラ・ドライバを含む表示装置の構成について説明する。本明細書で示す表示装置は、任意の表示機器に適用することができるが、特に小型化、低消費電力が求められる携帯電話機、ＰＤＡ等の携帯端末機器に用いて好適である。なお、以下では表示されるデータが８bitで構成されている場合を例にして説明するが、データのビット数は８bitに限定されず２bit以上の場合において同様に適用することができる。

図１に示すように、本実施例の表示装置は、ＣＰＵ等の画像描画装置１と、画像描画装置１からの8bitの画像データを受信して表示用データとして出力するコントローラ・ドライバ２と、データ線とゲート線により区画される画素がマトリクス状に配列された表示部３と、８bitの階調表示のための電圧を発生する階調電圧発生回路４と、表示部３のゲート線を駆動するゲート線駆動回路５とを備え、コントローラ・ドライバ２には、画像データを記憶する２つの表示用メモリ（第１表示用メモリ７ａ、第２表示用メモリ７ｂ）と、表示用メモリの入出力データを選択する３つのセレクタ（第１セレクタ８、第２セレクタ９、第３セレクタ１０）と、表示用メモリ制御信号を用いて表示用メモリを制御し、メモリ分割信号及びメモリリードセレクト信号を用いてセレクタを制御するメモリ制御回路６と、第２セレクタ９及び第３セレクタ１０で選択された１ライン分の画像データを保持するラッチ回路１２と、タイミング制御信号によりメモリ制御回路６やラッチ回路１２、ゲート線駆動回路５を制御するタイミング制御回路１１と、ラッチ回路１２からの画像データに応じた階調電圧により表示部３のデータ線を駆動するデータ線駆動回路１３とを含んでいる。なお、説明を容易にするために図では表示用メモリを分けて記載しているが、表示用メモリは必ずしも物理的に分割されている必要はなく、記憶領域が分割されて独立して制御可能であればよい。

ここで、図３２に示す従来のコントローラ・ドライバ２０の構成では、１フレーム分（Ｈ pixel×Ｖ pixel×８bit）の記憶容量の表示用メモリ２３は１つのブロックとして構成されており、メモリ制御回路２１の表示用メモリ制御信号により、pixel単位で8bitの画像データを書き換えていたが、本実施例のコントローラ・ドライバ２の場合は、表示用メモリをＨ pixel×Ｖ pixel×４bitサイズの記憶容量の第１表示用メモリ７ａと第２表示用メモリ７ｂとに分割し、各々の表示用メモリには、ビット（以下の説明では、上位4bitと下位4bit）で分割した画像データを、表示用メモリ制御信号により指定されるアドレスに格納している。この表示用メモリ制御信号には、表示用メモリの読み出し動作を可能とするリード信号、書き込み動作を可能とするライト信号、表示画面スタート位置アドレス信号を含んでおり、これらの信号を用いて第１表示用メモリ７ａと第２表示用メモリ７ｂが個別に制御される。

具体的には、第１表示用メモリ７ａには画像描画装置１から送信される画像データの上位４bitが格納され、第２表示用メモリ７ｂには、メモリ分割信号によって制御される第１セレクタ８により、現フレームの下位４bit又は次フレームの上位４bitが選択されて格納される。但し、次フレームは、現フレームに対して、異なる画像データである。また、メモリリードセレクト信号によって制御される第２セレクタ９によりラッチ回路１２に格納する上位４bitが第１表示用メモリ７ａ又は第２表示用メモリ７ｂから選択され、第３セレクタ１０によりラッチ回路１２に格納する下位４bitが第１表示用メモリ７ａ又は第２表示用メモリ７ｂから選択される。なお、以下の説明では１pixelずつ画像データを処理する構成としているが、セレクタを１ライン分設けて一括して処理する構成としてもよい。

次に、図２乃至図４を参照して本実施例の画像描画装置１とコントローラ・ドライバ２とを用いた画像を表示する動作について説明する。まず、ステップＳ１０１で、画像描画装置１では受信した画像データファイルのサイズを確認し、ステップＳ１０２で、画像データが１フレームで表示できるサイズであるかを判断し、１フレームで表示できる場合はスクロール機能を使用しないと判断してステップＳ１０３の処理を行い、複数フレーム（ここでは２フレーム）を必要とする場合はスクロール機能を使用すると判断し、ステップＳ１０６の処理を行う。

スクロール機能を使用しない場合は、図３に示すように、メモリ分割信号により制御される第１セレクタ８により画像データの下位4bitが選択される。これにより、第１表示用メモリ７ａには１フレーム分の画像データの上位4bit（図では「１１００」）が格納され、第２表示用メモリ７ｂには１フレーム分の画像データ下位４bit（第１表示メモリ７ａに格納される画像データの下位４bit、図では「１１１１」）が格納される（ステップＳ１０３）。

また、メモリリードセレクト信号により制御される第２セレクタ９により、第１表示用メモリ７ａに格納された画像データが選択され、第３セレクタ１０により第２表示用メモリ７ｂに格納された画像データが選択され（図の実線）、第１表示用メモリから読み出された先の画像データの上位4bitがラッチ回路１２の上位４bit、第２表示用メモリ７ｂから読み出された先の画像データの下位4bitがラッチ回路１２の下位４bitに転送され、ラッチ回路１２では元の画像データと同じデータ「１１００１１１１」が復元される（ステップＳ１０４）。この第１表示用メモリ７ａと第２表示用メモリ７ｂへの書き込みは同時に行われ、また、第１表示用メモリ７ａと第２表示用メモリ７ｂからの読み出しも同時に行われ、表示画面のスタート位置は第１表示用メモリ７ａ及び第２表示用メモリ７ｂの先頭行アドレス（図のメモリ領域上部の細線で囲んだ領域）となる。

そして、タイミング制御回路１１からのタイミング制御信号により、ラッチ回路１２では１ライン分のデータを保持してデータ線駆動回路１３に送り、データ線駆動回路１３では、階調電圧発生回路４からの電圧を用いて生成される階調電圧により表示部３のデータ線を制御し、表示部３で8bit画像が表示される（ステップＳ１０５）。

これに対して、スクロール機能を使用する場合は、図４に示すように、メモリ分割信号により制御される第１セレクタ８により現フレームの画像データの下位４ビットに替えて次フレームの画像データの上位４ビットが選択される。これにより、第１表示用メモリ７ａには２フレームの内、最初の１フレーム分の画像データの上位４bitが格納され、第２表示用メモリ７ｂに２フレームの内、次の１フレーム分の画像データの上位４bitが格納される（ステップＳ１０６）。

表示部３で表示する画像データが第１表示用メモリ７ａにある時、メモリリードセレクト信号により制御される第２セレクタ９及び第３セレクタ１０により第１表示用メモリ７ａに格納された画像データがそれぞれ選択され、ラッチ回路１２の上位４bitと下位4bitに転送される（ステップＳ１０７）。これにより、表示部３には4bit画像（後述する理由により下位４bitにも上位４bitと同じデータが書き込まれるが実際の画像データの下位４bitとは異なるため４bit画像と表現している）が表示される（ステップＳ１０８）。

次に、図示しないスクロール手段からスクロール指示を受信すると、ステップＳ１０９でデータ読み出し先頭位置を変更する。その際、表示部３で表示する画像データは第２表示用メモリ７ｂに格納されている次のフレームを含む。このため、初めに第１表示用メモリ７ａに格納されているデータを表示する場合は、図４（ａ）に示すように、上記と同様に第２セレクタ９及び第３セレクタ１０で第１表示用メモリ７ａがそれぞれ選択されてラッチ回路１２の上位と下位の各４bitに送られ、続けて第２表示用メモリ７ｂに格納されている画像データを表示する場合は、図４（ｂ）に示すように、第２セレクタ９及び第３セレクタ１０で第２表示用メモリ７ｂがそれぞれ選択されてラッチ回路１２の上位と下位の各４bitに転送され（ステップＳ１１０）、表示部３にはスクロール後の4bit画像（ここでも下位４bitにも上位４bitと同じ画像データが転送されるが実際の画像データの下位４bitとは異なるため４bit画像と表現している）が表示される（ステップＳ１１１）。

この第１表示用メモリ７ａと第２表示用メモリ７ｂへの書き込みは別々に行なわれ、また、第１表示用メモリ７ａと第２表示用メモリ７ｂからの読み出しも別々に行われ、表示画面のスタート位置は表示画面スタート位置アドレス信号により制御される。従って、表示用メモリには２フレーム分の画像データが格納されるため、スクロール機能を使用する場合であっても表示画面のスタート位置が変わるだけであり、画像データに変更がないかぎり第１及び第２表示用メモリ７ａ、７ｂに記憶されたデータを用いて表示することができるため、画像描画装置１からの画像データの転送を止めることができ、電力の消費を低減することができる。

図５は、各制御信号（メモリ分割信号及びメモリリードセレクト信号）と各セレクタから出力されるデータとの関係をまとめた図である。メモリ分割信号は、メモリ制御回路６から送出される第１セレクタ８の制御信号であり、ＯＦＦの時、第１セレクタ８は画像データの下位4bitを選択し、ＯＮの時、第１セレクタ８は次フレームの上位4bitを選択する。また、メモリリードセレクト信号は、メモリ制御回路６から送出される第２セレクタ９及び第３セレクタ１０の制御信号であり、メモリ分割信号との組み合わせにより、第１表示用メモリ７ａ又は第２表示用メモリ７ｂの画像データを選択する。

図３の状態は、メモリ分割信号：ＯＦＦ、メモリリードセレクト信号：ＯＮに相当し、第２表示用メモリ７ｂには画像データの下位4bitが入力され、第２セレクタ９から第１表示用メモリ７ａの上位4bit、第３セレクタ１０から第２表示用メモリ７ｂの下位4bitがラッチ回路１２に転送される。また、図４（ａ）の状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＦＦに相当し、第２表示用メモリ７ｂには次フレームの上位4bitが入力され、第２セレクタ９及び第３セレクタ１０から第１表示用メモリ７ａの上位4bitがラッチ回路１２に転送され、図４（ｂ）の状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＮに相当し、第２セレクタ９及び第３セレクタ１０から第２表示用メモリ７ｂの次フレームの上位4bitがラッチ回路１２に転送される。

ここで、4bitの画像を表示するには下位4bitに、「００００」や「１１１１」等の固定値を与えてもよいが、例えば、「００００」を下位４bitに加えた場合、画像データの取り得る値は「００００００００」から「１１１１００００」までの範囲、「１１１１」を下位４bitに加えた場合は「００００１１１１」から「１１１１１１１１」までの範囲となり、前者は全ビット１のデータを、後者は全ビット０のデータを取り得ないので完全な白又は黒を表示することができなくなってしまう。そこで本実施例では、図４に示すように４bit表示の場合も、上位4bitと同じ値を下位4bitに与えて「００００００００」から「１１１１１１１１」までの範囲を表示可能とし、上位4bitのみを使用する場合においても完全な白黒表示を実現している。

なお、4bit表示のみを用い下位4bitに固定値を与える場合は、図６に示すように第２セレクタ９で第１表示用メモリ７ａ又は第２表示メモリ７ｂを選択し、第３セレクタ１０で第２表示メモリ７ｂ又は所定の固定値を選択するようにすることもできる。

このように、１フレーム分の画像データを記憶可能な容量の表示用メモリを分割し、一方の表示用メモリには画像データの上位4bitを、他方の表示用メモリには第１セレクタ８によりスクロール機能を使用しない場合は下位4bit、スクロール機能を使用する場合は次フレームの上位4bitを記憶し、分割した各表示用メモリが読み出したデータを第２セレクタ９及び第３セレクタ１０で選択してラッチ回路１２に送ることにより、表示用メモリの増設や消費電力の増加を招くことなくスクロール機能を実現することができると共にスクロールの必要のない画像データは高階調の元の画像データを表示することができる。

また、4bit表示の場合に、下位4bitに固定値を付け加えるのではなく、上位4bitと同じ値を付け加えることにより画像データの取り得る範囲を拡張して完全な白黒を表示することができ、表示品位の低下を抑えることができる。

［実施例２］
次に、本発明の第２の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図７乃至図１１を参照して説明する。図７は、第２の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図であり、図８は、ディザ回路の構成を示す図である。また、図９は、各セレクタの状態を示す図であり、図１０は、本実施例の効果を説明するための図である。また、図１１は本実施例のコントローラ・ドライバの他の構成を示す図である。

図７に示すように、本実施例のコントローラ・ドライバ２は、図１に示す第１の実施例の構成に加えて、表示用メモリの画像データの入力段にディザ回路１４と第４セレクタ１５とを設けたことを特徴としており、スクロール機能を使用する場合に表示用メモリに格納する画像データにディザ処理（擬似階調表現）を施し、下位ビットの切り捨てによる偽輪郭や偽色の発生を抑制している。

このディザ処理とは、画像のビットプレーン数を削減する際に、元画像データの階調表示を擬似的に行う手法である。図８にディザ回路１４の構成を示す。ディザ回路１４は、マトリクス値決定部１４ａ、ディザマトリクス値格納部１４ｂ、足し算器１４ｃから構成され、ディザ回路１４には8bitの元画像データと入力画像の座標データ（ｘ座標、ｙ座標）とが入力され、座標データから一意的に決定されるディザマトリクス値が足し算器１４ｃにより画像データに足された後に、量子化される（ここでは下位4bit分が削減された画像データが出力される）。このようなディザ処理を施すことにより、画像データの値が緩やかに変化する場合に画像のビットプレーン数を削減することにより発生する偽輪郭や偽色を抑制することが可能となる。なお、図面では省略しているが、ディザ処理による足し算器１４ｃによって画像データがオーバーフローすることがないように制御することとする。

本実施例では、このディザ処理を行うために、第１表示用メモリ７ａの入力段に第４セレクタ１５を設け、第４セレクタ１５には画像データの上位4bit又はディザ処理を施した上位4bitを入力し、第１セレクタ８には画像データの下位4bit又はディザ処理を施した次フレームの上位４bitを入力し、スクロールの機能を使用する場合に第１、第２表示用メモリ７ａ、７ｂにディザ処理後のデータを記憶させている。 但し、第２表示用メモリ7bに記憶された次フレームは、第１表示用メモリ7aに記憶された現フレームに対して、異なる画像データである。

図９は、各制御信号と各セレクタから出力されるデータとの関係をまとめた図である。スクロール機能を使用しない状態は、メモリ分割信号：ＯＦＦ、メモリリードセレクト信号：ＯＮに相当し、第１表示用メモリ７ａには第４セレクタ１５により上位4bitが入力され、第２表示用メモリ７ｂには第１セレクタ８により下位4bitが入力され、第２セレクタ９から第１表示用メモリ７ａの上位4bit、第３セレクタ１０から第２表示用メモリ７ｂの下位4bitがラッチ回路１２に送られ、元の８bitの画像データが表示される。

また、スクロール機能を使用し、かつ、前フレームを表示する状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＦＦに相当し、第１表示用メモリ７ａには第４セレクタ１５によりディザ処理後の上位4bitが入力され、第２表示用メモリ７ｂには第１セレクタ８によりディザ処理後の次フレームの上位4bitが入力され、第２セレクタ９及び第３セレクタ１０から第１表示用メモリ７ａのディザ処理後の上位4bitが送出される。また、次フレームを表示する状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＮに相当し、第２セレクタ９及び第３セレクタ１０から第２表示用メモリ７ｂのディザ処理後の上位4bitが送出されてディザ処理を施した擬似8bit画像が表示される。

図１０に８bit表示画像、４bit表示画像（第１の実施例における表示画面：スクロール機能使用時）、擬似8bit表示画像（本実施例の表示画面：スクロール機能使用時）を比較した図を示す。図１０から分かるように、第１の実施例の構成ではスクロール機能使用時に画像データの下位4bitに上位4bitと同じ値を付け加えているため、階調が徐々に変化（下位4bitのみが徐々に変化）する領域では画像データは同じ値になってしまうために偽輪郭が現れてしまうが、本実施例の場合、ディザ処理を施すことにより偽輪郭の発生が抑制されていることが分かる。

なお、上記構成では、ディザ回路１４を常に動作させてディザ処理後の画像データを第１セレクタ８及び第４セレクタ１５に入力していたが、消費電力の低減を図るために、図１１に示すようにディザ回路１４の前段に第５セレクタ１７を設けてメモリ制御回路６のメモリ分割信号により第５セレクタ１７を制御し、スクロール機能を使用しない場合にディザ回路１４の動作を止める構成とすることもできる。

［実施例３］
次に、本発明の第３の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図１２乃至図１５を参照して説明する。図１２及び図１３は、第３の実施例に係るコントローラ・ドライバにおけるスクロール機能を使用する場合としない場合の画像データの流れを示す図である。また、図１４は、データ線駆動回路の出力部の構成を示す図であり、図１５は、各スイッチの動作を示すタイミングチャート図である。

前記した第１及び第２の実施例では、表示用メモリを２つに分割する例について記載したが、表示用メモリの分割数は２つに限らず、画像データのビット数までの任意の値に設定することができ、例えば、図１２及び図１３に示すように、表示用メモリをビット毎に構成することもできる。その場合、画像データを８bitとすると、表示メモリは第１乃至第８表示用メモリ７ａ〜７ｈの８つに分割され、第２乃至第８表示用メモリ７ｂ〜７ｈの各々の入力段には第１セレクタ８ｂ〜８ｈが設けられる。また、第１乃至第８表示用メモリ７ａ〜７ｈとラッチ回路１２との間に第２セレクタ９が１つ設けられる。

このような構成のコントローラ・ドライバ２でスクロール機能を使用しない場合は、画像データは各ビット毎に図１２の実線に示すような流れとなり、メモリ分割信号により制御される第１セレクタ８ｂ〜８ｈにより、画像描画装置１から送信される画像データ（図では「１１００１１１１」）の上位ビットから順に第１乃至第８表示用メモリ７ａ〜７ｈに記憶される。そして、メモリリードセレクト信号により制御される第２セレクタ９により第１表示用メモリ７ａが選択されてラッチ回路１２の最上位ビットには第１表示用メモリ７ａのデータが書き込まれ、下位ビットには各々対応する第２乃至第８表示用メモリ７ｂ〜７ｈのデータが書き込まれて元の8bitの画像データが復元される。

また、スクロール機能を使用する時は、画像データは各ビット毎に図１３の実線に示すような流れとなり、メモリ分割信号により制御される第１セレクタ８ｂ〜８ｈにより、第１表示用メモリ７ａには第１フレームの最上位ビットが記憶され、第２乃至第８表示用メモリ７ｂ〜７ｈには第２乃至第８フレームにおける各画像データの最上位ビットが記憶される。但し、第２乃至第８フレームは、第１フレームに対して、異なる画像データである。そして、メモリリードセレクト信号により制御される第２セレクタ９により順次第１乃至第８表示用メモリ７ａ〜７ｈが選択され（図では第２フレームを表示する場合を示しており、第２セレクタ９により第２表示用メモリ７ｂが選択されている）、ラッチ回路１２の最上位ビットには第１乃至第８表示用メモリ７ａ〜７ｈのいずれかのデータが書き込まれて対応するフレームの２値データが表示される。

このような構成とすることにより、メール等の２値情報（白と黒のみの画像）を８画面分表示用メモリに格納することができるため、長文のメールを受信した場合であってもスクロール機能を使用する際に表示用メモリに格納されたデータのみを使用して表示することができ、画像描画装置１からのデータ転送を止めることにより消費電力を低減することができる。

このスクロール機能を使用する場合において、ラッチ回路１２に格納される最上位ビットに着目して、データ線駆動回路１３を２値駆動することもできる。すなわち、複数ビットで表示する場合にはデータ線駆動回路１３ではアンプを用いて信号を増幅する必要があるが、1bitで駆動する場合にはスイッチによるＯＮ／ＯＦＦ制御で駆動することもできる。

例えば、図１４に示すように、各データ線に接続される経路に、デコーダ１３ａ、出力アンプ１３ｂ、ＳＷ３で構成される増幅回路と、ＳＷ４、ＳＷ５で構成される切り替え回路とを設け、いずれの回路を使用するかを駆動モード切り替え信号により切り替えて動作させる。具体的には、図１５に示すように、出力アンプ１３ｂを駆動させる通常モード時には駆動モード切り替え信号をｈｉｇｈにし、ＳＷ１、ＳＷ２をＯＮにしてデコーダ１３ａ及び出力アンプ１３ｂに電源を供給し、ＳＷ４及びＳＷ５をＯＦＦにすることにより、８bitの画像データは出力アンプ１３ｂで増幅されてＳＷ３を介してデータ線に出力される。また、２値モードで駆動する場合には、駆動モード切り替え信号をｌｏｗにし、ＳＷ１、ＳＷ２をＯＦＦにしてデコーダ１３ａ及び出力アンプ１３ｂに供給する電源を止め、ＳＷ４及びＳＷ５を最上位ビットの信号に対応してＯＮ又はＯＦＦすることにより、1bitの信号がデータ線に出力される。

データ線駆動回路１３をこのような構成とすることにより、メール等の２値情報を表示する場合にデコーダ１３ａや出力アンプ１３ｂへの電源供給を停止することができ、更なる低消費電力化が可能となる。

なお、本発明は、表示用メモリを画像の種類に応じて複数に分割して制御することを特徴とするものであり、例えば、8bitの画像データの場合に、第１乃至第４表示用メモリ７ａ〜７ｄで１フレーム分の4bitの画像データを記憶し、第５乃至第８表示用メモリ７ｅ〜７ｈで次フレーム分の4bitの画像データを記憶することもでき、第１又は第２の実施例と本実施例とを組み合せた構成とすることもできる。

また、上位2bitの画像データを４画面分、又は、上位3bitの画像データを２画面分と上位2bitの画像データを１画面分、表示用メモリに格納するなどのようにしても良い。なお、表示用メモリに格納する画像データの画面数、及び画像データの階調数を構成するbit数を決定する制御信号をCPU側から入力しても良い。

［実施例４］
次に、本発明の第４の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図１６乃至図１９を参照して説明する。図１６は、第４の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図であり、図１７及び図１８は、補正機能を使用する場合と使用しない場合の画像データの流れを示す図である。また、図１９は、各セレクタ出力の状態を示す図である。

前記した第１乃至第３の実施例では、本発明の表示用メモリの分割制御を用いてスクロール機能を行う場合について説明したが、スクロール以外の機能を実現することもできる。そこで、本実施例では、スクロール以外の機能の代表例として画像補正機能を実現する場合について説明する。

図１６に示すように、本実施例のコントローラ・ドライバ２は、第２の実施例の構成に加えて第１セレクタ８の入力段に画像データの補正（例えば、γ補正、明るさ補正、コントラスト強調等）を行う補正回路１６を設置し、画像描画装置１からの補正処理信号により補正回路１６を制御することを特徴としている。なお、以下の説明では、ディザ回路１４を用いたディザ処理と補正回路１６を用いた補正処理とを併用する場合について示すが、図１に示す第１の実施例の構成に、本実施例の特徴である補正回路１６を付加する構成とすることもできる。

上記構成のコントローラ・ドライバ２の動作について図１７及び図１８を用いて説明する。補正機能を使用しない場合は、図１７に示すように、第１表示用メモリ７ａにはメモリ分割信号により制御される第４セレクタ１５によりディザ処理を施さない画像データの上位４bit（図では「１１００」）が格納され、第２表示用メモリ７ｂには第１セレクタ８により補正処理を施さない画像データ下位４bit（図では「１１１１」）が格納される。そして、メモリリードセレクト信号により制御される第２セレクタ９により第１表示用メモリ７ａのデータが、第３セレクタ１０により第２表示用メモリ７ｂのデータがラッチ回路１２に送られ、元の８bitの画像データとして表示部３に表示される。

これに対して、ディザ機能を使用する場合は、図１８（ａ）に示すように、第１表示用メモリ７ａにはメモリ分割信号により制御される第４セレクタ１５によりディザ処理が施された画像データ（上位４bit分、ここでは画像データ「１１００１１１１」にディザ処理が施されキャリーが発生した画像データ「１１０１」）が格納され、第２表示用メモリ７ｂには、ディザ回路１４から画像データが補正回路１６に送られ、補正回路１６によりγ補正、明るさ補正、コントラスト強調等の画質補正処理が施された後、第１セレクタ８により補正処理後の画像データ（上位４bit分、ここではディザ処理が施されたデータ「１１０１」に補正処理された「１１１０」）が格納される。但し、第２表示用メモリ7bに格納された補正処理後の画像データは、第１表示用メモリ7aに格納されたディザ処理後の画像データに対して、異なる画像データである。そして、メモリリードセレクト信号により制御される第２セレクタ９及び第３セレクタ１０により表示用メモリ７ａのデータがラッチ回路１２に送られ、ディザ処理後の4bitの画像データとして表示部３に表示される。

また、補正機能を使用する場合は、図１８（ｂ）に示すように、第１表示用メモリ７ａには同様にディザ処理が施された画像データが格納され、第２表示用メモリ７ｂには同様に第１セレクタ８により補正処理後の画像データが格納され、メモリリードセレクト信号により制御される第２セレクタ９及び第３セレクタ１０により第２表示用メモリ７ｂのデータがラッチ回路１２に送られ、補正処理後の4bitの画像データとして表示部３に表示される。

図１９は、各制御信号と各セレクタから出力されるデータとの関係をまとめた図である。ディザ機能及び補正機能を使用しない状態は、メモリ分割信号：ＯＦＦ、メモリリードセレクト信号：ＯＮに相当し、第１表示用メモリ７ａには第４セレクタ１５により画像データの上位4bitが入力され、第２表示用メモリ７ｂには第１セレクタ８により画像データの下位4bitが入力され、第２セレクタ９から第１表示用メモリ７ａの上位4bit、第３セレクタ１０から第２表示用メモリ７ｂの下位4bitが送出されて、ラッチ回路１２で合成されて元の８bitの画像データが表示される。

また、ディザ機能を使用し、かつ、補正機能を使用しない状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＦＦに相当し、第１表示用メモリ７ａには第４セレクタ１５によりディザ処理後の上位4bitが入力され、第２表示用メモリ７ｂには第１セレクタ８により補正処理後の上位4bitが入力され、第２セレクタ９及び第３セレクタ１０から第１表示メモリ７ａのディザ処理後の上位4bitが送出される。また、補正機能を使用する状態は、メモリ分割信号：ＯＮ、メモリリードセレクト信号：ＯＮに相当し、第２セレクタ９及び第３セレクタ１０から第２表示メモリ７ｂの補正処理後の上位4bitが送出される。

本機能を使用する一例として、半透過液晶パネルを使用した携帯機器への応用等が考えられる。半透過液晶パネルは、バックライト点灯時は透過型液晶パネルとして表示がなされ、バックライト非点灯時は反射型液晶パネルとして外光を利用して表示がなされる。しかし、バックライト点灯時とバックライト非点灯時とでγ特性等が異なるため、例えば、透過型液晶パネルの光学特性に合わせてγ特性等を合わせると、バックライト非点灯時での見栄えが悪くなるという問題が生じる。そこで、第１表示用メモリ７ａに透過液晶パネル用の画像データを格納し、第２表示用メモリ７ｂには反射型液晶パネルの特性にあわせてγ補正処理を施した画像データを格納し、バックライトの点灯、非点灯に合わせて第１乃至第４セレクタを制御して表示部３に出力する画像データを切り替えるように設定する。このようにコントローラ・ドライバ２を構成することにより、バックライトの点灯、非点灯に関わらず、良好な表示を実現することが可能となる。なお、上記使用形態は一例であり、第１表示用メモリ７ａと第２表示用メモリ７ｂに異なる種類の画像データを記憶し、適宜選択して表示する任意の形態に適用することができる。

［実施例５］
次に、本発明の第５の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図２０及び図２１を参照して説明する。図２０は、第６の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図であり、図２１は、オーバードライブ駆動を説明するための図である。

図２０に示すように、本実施例のコントローラ・ドライバ２は、第２の実施例の構成に加えて、第１セレクタ８の前段にＬＵＴ（ルックアップテーブル）１９を設け、前後のフレームのデータを比較してＬＵＴ１９により補正したオーバードライブデータを第２表示用メモリ７ｂに格納することを特徴としている。なお、以下の説明では、ディザ処理を施すためのディザ回路１４を設ける構成とするが、図１に示す第１の実施例の構成にＬＵＴ１９を設ける構成としてもよい。

ここで、図２１を参照して、オーバードライブ駆動について概説する。図２１の横軸はフレーム、縦軸は透過率の相対値を表している。液晶表示装置では、対向する両基板又は一方の基板の電極間に電圧を印加することにより液晶分子を回転させ、それに応じて光の透過特性を変化させて表示を制御している。しかしながら、液晶は、広がり、ねじれ、曲がりの歪みに対する弾性定数、液晶セルの厚み、誘電率等によって定められる応答速度に従って駆動するため、印加する電圧が切り替わっても透過率は直ちに変化せずに図の細い実線で示すように所定の時定数で徐々に変化する。このような液晶の特性により、高速に画面が切り替わるデータを表示する場合に液晶分子の応答が印加電圧に追随できなくなってしまい、表示品位の低下をもたらす。そこで、階調データが違う表示を行う場合に、表示しようとする画像データの階調電圧よりも高い電圧又は低い電圧（図では一点鎖線で示す高い電圧）を印加して図の破線で示すように液晶を駆動させることにより、応答速度を早くして太い実線で示すように透過率を変化させることができる。

そこで、本実施例ではこのようなオーバードライブ駆動を実現するために、第１表示用メモリ７ａに、メモリ分割信号によって制御される第４セレクタ１５によってディザ処理が施された１フレーム前の画像データを格納し、ＬＵＴ１９にこの第１表示用メモリ７ａに記憶された１フレーム前の画像データとディザ回路１４から送信される現フレームの画像データとを入力し、ＬＵＴ１９に格納されているデータを参照してオーバードライブ用データに変換し、変換された画像データをメモリ分割信号により制御される第１セレクタ８により第２表示用メモリ７ｂに格納する。 但し、第２表示用メモリ7bに格納されたオーバードライブ用データは、第１表示用メモリ7aに格納されたディザ処理後の１フレーム前の画像データに対して、異なる画像データである。そして、メモリリードセレクト信号により制御される第２、第３セレクタ９、１０により、第２表示用メモリ７ｂのデータをラッチ回路１２に送り、表示部３で表示する。このように、第１表示用メモリ７ａをオーバードライブ駆動のための作業用メモリとして利用することにより、表示部３には、第２表示用メモリ７ｂからのオーバードライブ用に変換された画像データを出力することができ、表示用メモリを増設することなく、液晶の応答速度を改善するオーバードライブ駆動を実現することが可能となる。なお、静止画像の場合は第１又は第２の実施例のスクロール機能を使用しない場合と同様に元の画像データ、すなわち8bit画像データを表示することができる。

［実施例６］
次に、本発明の第６の実施例に係るコントローラ・ドライバ、表示装置及び表示方法について、図２２乃至図３２を参照して説明する。図２２は、第６の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図であり、図２３は、コントローラ・ドライバのチップレイアウトと表示部の配置の関係を示す図である。また、図２４乃至図２７は、各々、メイン表示画面のみを使用する場合、背面表示画面を使用（メイン表示画面と背面表示画面に同じ画像データを出力）する場合、背面表示画面を使用（メイン表示画面と背面表示画面に違う画像データを出力）する場合、背面表示画面のみを使用する場合の画像データの流れを示す図であり、図２８乃至図３１は、その表示画面例を示す図である。また、図３２は、従来の背面画面表示を有する携帯電話機の概略構成を示す図である。

携帯電話機は機器全体の小型化と大きな表示画面とを両立するために、折り畳み型の形態が主流となっている。この折り畳み型携帯電話機は、通常は表示画面が隠された状態となっているため折り畳んだ状態で表示を確認することができず、着信するたびに表示部を跳ね上げなければならず使用上不都合であった。この問題を解決するために、メイン表示画面とは別に背面表示画面を有する携帯電話機が提案されている（特開２００２−１４１９９３号公報等）。背面表示画面を有する携帯電話機は、図３２に示すように、H pixel×V pixel×8bitのメイン表示部３ａの他に、例えば、H pixel×V pixel×4bitの背面表示部３ｂを備えており、背面表示部３ｂでも表示を行うことにより携帯電話機を開閉することなく着信した電話やメールを確認することができるようになっている。しかしながら、従来の背面表示画面を有する携帯電話機では、背面表示部３ｂを駆動するためにメイン表示部３ａを駆動するための回路とは別のコントローラ・ドライバ２０ｂが必要であり、コスト、消費電力及びドライバ実装面積が増加してしまうという問題がある。

そこで、本実施例では、背面表示部を設けても上記問題が生じないようにするために、メイン表示部３ａと背面表示部３ｂとを１チップのコントローラ・ドライバ２で駆動している。具体的には、図２２に示すように、図１に示す第１の実施例又は図７に示す第２の実施例の構成（ここでは第２の実施例の構成）に加えて、メイン表示部３ａを駆動するためのコントローラ・ドライバ２内に、背面表示部３ｂ用の第２ラッチ回路１２ｂ、第２データ線駆動回路１３ｂ及び画像描画装置１（図示せず）から入力される背面画面制御信号によって制御されるＳＷ１を追加した構成としている。

図２３に、図２２に示す構成のコントローラ・ドライバ２のチップレイアウトと表示部との配置関係を示す。第１及び第２表示用メモリ７ａ、７ｂは、チップの略中央に配置され、第１ラッチ回路１２ａ及びメイン表示部用出力ＰＡＤ２６ａと、第２ラッチ回路１２ｂ及び背面表示部用出力ＰＡＤ２６ｂは、表示用メモリに対して対称位置に配置されている。また、メイン表示部３ａの表示用メモリからの画像データ読み出しと、背面表示部３ｂの表示用メモリからの画像データ読み出しは、表示用メモリに対してそれぞれ対称に行われ、背面表示部３ｂに表示される画面はｘアドレスが左右反対となっている。そして、背面表示画面を裏面側から見ることによってメイン表示画面を同じ向きで画面が表示される。なお、表示用メモリ及びラッチ回路の配置は図の構成に限定されないが、図のような配置構成にすることにより、表示用メモリから第１ラッチ回路１２ａと第２ラッチ回路１２ｂまでの配線長さを同程度にすることができるというメリットがある。

以下、図２４乃至図２７を参照して、２つの表示画面を使い分ける場合の画像データの流れについて説明する。

図２４は、メイン表示画面のみを使用する場合（背面表示画面：表示なし）の画像データの流れを示している。第４セレクタ１５は、メイン表示画面の画像データの上位4bitを選択し、第１表示用メモリ７ａには画像データの上位4bitが格納される。また、第１セレクタ８は、メイン表示画面の画像データの下位4bitを選択し、第２表示用メモリ７ｂには画像データの下位4bit（第１表示用メモリ７ａに格納される画像データの下位4bit）が格納される。第２セレクタ９は、第１表示用メモリ７ａからの出力データ（画像データの上位4bit）を選択し、第３セレクタ１０は第２表示用メモリ７ｂからの出力データ（画像データの下位4bit）を選択する。そして、第１ラッチ回路１２ａには、8bit画像データが順次格納され、メイン表示部３ａには8bitの画像表示がなされる。

なお、この時、ＳＷ１は背面画面制御信号によりＯＦＦとなり、背面表示部３ｂには何も表示されない。また、背面表示部３ｂを駆動するための第２データ線駆動回路部１３ｂ、第２ゲート線駆動回路部５ｂ、第２ラッチ回路１２ｂ等の電源供給は止めると消費電力の低減を図ることができる。図２８に、表示用メモリに格納される画像データと表示画面との関係を模式的に示した図を示す。図に示すように、メイン表示画面には第１表示用メモリ７ａ及び第２の表示用メモリ７ｂに格納した画像データが合成されて元の8bitの画像データが表示される。

また、図２５は、背面表示画面を使用する場合（メイン表示画面と背面表示画面に同じ画像データを出力する場合）の画像データの流れを示している。第４セレクタ１５は、メイン表示画面の画像データにディザ回路１４によりディザ処理が施された上位4bitを選択し、第１表示用メモリ７ａにはディザ処理された画像データの上位4bitが格納される。第４セレクタ１５と同様に、第１セレクタ８も、メイン表示画面の画像データにディザ処理が施された上位4bitを選択し、第２表示用メモリ７ｂにはディザ処理された画像データの上位4bitが左右反転して格納される。 但し、第２表示用メモリ7bに格納された背面表示画面の画像データは、第１表示用メモリ7aに格納されたメイン表示画面の画像データに対して、異なる画像データである。第２セレクタ９は、第１表示用メモリ７ａからの出力データ（ディザ処理された画像データの上位4bit）を選択し、これと同時に第３セレクタ１０も第１表示用メモリ７ａからの出力データ（ディザ処理された画像データの上位4bit）を選択する。そして、第１ラッチ回路１２ａは、上位4bitと下位4bitを格納する領域に第１表示用メモリ７ａに格納された4bit画像データが順次格納され、メイン表示部３ａにはディザ処理された4bitの画像表示（擬似8bit表示）がなされる。

また、ＳＷ１は背面画面制御信号によりＯＮとなり、第２表示用メモリ７ｂからの出力データ（ディザ処理された画像データの上位4bit：第１表示用メモリ７ａの左右反転された画像データ）が、背面表示部３ｂの第２ラッチ回路１２ｂに順次格納され、背面表示部３ｂにはメイン表示部３ａに表示される画像と同じディザ処理された4bitの画像表示（擬似8bit表示）がなされる。このような制御を行うことにより、メイン表示画面の裏面に配置される背面表示画面に同じ表示を行うことが出来る。図２９に、表示用メモリに格納される画像データと表示画面との関係を模式的に示した図を示す。図に示すように、メイン表示画面には第１表示用メモリ７ａに格納された画像データが表示され、背面表示画面には第２表示用メモリ７ｂに格納された左右反転した画像データを読み出すことで、背面表示画面を裏面側から見ることにより、両画面に同じ画像データを表示することができる。

また、図２６は、背面表示画面を使用する場合（メイン表示画面と背面表示画面に違う画像データを出力する場合）の画像データの流れを示している。第４セレクタ１５は、メイン表示画面の画像データにディザ処理が施された上位4bitを選択し、第１表示用メモリ７ａにはディザ処理されたメイン表示画面用画像データの上位4bitが格納される。第１セレクタ８は、背面表示画面の画像データにディザ処理が施された上位4bitを選択し、第２表示用メモリ７ｂにはディザ処理された背面表示画面用画像データの上位4bitが左右反転して格納される。 但し、第２表示用メモリ7bに格納された背面表示画面の画像データは、第１表示用メモリ7aに格納されたメイン表示画面の画像データに対して、異なる画像データである。第２セレクタ９は、第１表示用メモリ７ａからの出力データ（ディザ処理された画像データの上位4bit）を選択し、第３セレクタ１０も第１表示用メモリ７ａからの出力データ（ディザ処理されたメイン表示画面用画像データの上位4bit）を選択する。第１ラッチ回路１２ａは、上位4bitと下位4bitを格納する領域に第１表示用メモリ７ａに格納された4bit画像データが順次格納され、メイン表示部３ａにはディザ処理された4bitの画像表示（擬似8bit表示）がなされる。

また、ＳＷ１は背面画面制御信号によりＯＮとなり、第２表示用メモリ７ｂからの出力データ（ディザ処理された背面表示画面が左右反転された画像データの上位4bit）が、背面表示部３ｂの第２ラッチ回路１２ｂに順次格納され、背面表示部３ｂにはメイン表示部３ａに表示される画像とは違う背面表示用画像データにディザ処理された4bitの画像表示（擬似8bit表示）がなされる。このような制御を行うことにより、メイン表示画面と背面表示画面に違う画面を表示することができる。図３０に、表示用メモリに格納される画像データと表示画面との関係を模式的に示した図を示す。

また、図２７は、背面表示画面のみを使用する場合（メイン表示画面：表示なし）の画像データの流れを示している。第４セレクタ１５及び第１セレクタ８は、背面表示画面の画像データにディザ処理が施された上位4bitを選択し、第２表示用メモリ７ｂにはディザ処理された背面表示画面用画像データの上位4bitが左右反転して格納される。この時、第１表示用メモリ７ａは、表示用メモリ制御信号により書き込み動作を行われないことで、画像データを格納しないようにする。

また、ＳＷ１は背面画面制御信号によりＯＮとなり、第２表示用メモリ７ｂからの出力データ（ディザ処理された背面表示画面が左右反転された画像データの上位4bit）が、背面表示部３ｂの第２ラッチ回路１２ｂに順次格納され、背面表示部３ｂには背面表示用画像データにディザ処理された4bitの画像表示（擬似8bit表示）がなされる。なお、メイン表示部３ａを駆動するための第１データ線駆動回路部１３ａ、第１ゲート線駆動回路部５ａ、第１ラッチ回路１２ａ等の電源供給を止めることにより消費電力を低減することができる。このような制御を行うことにより、メイン表示部には何も表示せず背面表示画面のみに表示することができる。図３１に、表示用メモリに格納される画像データと表示画面との関係を模式的に示した図を示す。

このように、メイン表示画面と背面表示画面の２画面表示を行う構成において、複数の分割した表示用メモリをメイン表示画面用のメモリ領域と背面表示画面用のメモリ領域として利用することにより、表示用メモリを増設することなく、２画面表示を実現することができ、更に、表示用メモリを中心にしてラッチ回路等を対称に配置することにより配線長を同程度にすることができ、メイン表示画面と背面表示画面の表示品位を同等に保つことができる。

また、本発明に係るコントローラ・ドライバは、１チップから構成されても、複数チップから構成されてもよい。例えば、図１に示されるゲート線駆動回路５、コントローラ・ドライバ２、諧調電圧発生回路４を１チップで構成する場合には、チップコストの低減及び、COG（チップ・オン・グラス）での実装コストの低減という効果が期待される。さらにCPUを含めた１チップで構成する場合には、CPU１からコントローラ・ドライバ２への配線負荷が減るために、低消費電力化が期待される。

また、本発明は、集積回路と表示機能とをガラス基板上に一体化したＳＯＧ-ＬＣＤ（システム・オン・グラス-液晶ディスプレイ）のようなコントローラ・ドライバと表示部が一体化した構成であってもよい。かかる場合には、コントローラ・ドライバの実装コストが不要になるためさらなる低コスト化の効果がある。

実施例２では、減色処理手段の一例で、擬似階調表現を施すディザ処理について記載しているが、例えば、減色処理を施す誤差拡散処理であってもよい。また、実施例２では、コントローラ・ドライバにディザ回路が内蔵されている構成としているが、ディザ処理のような減色処理は、コントローラ・ドライバ外部にあってもよく、ＣＰＵで減色処理を行なってもよい。減色処理をコントローラ・ドライバ外部で行なう際に、例えば２画面分の画像データが減色処理されてコントローラ・ドライバに入力される場合には、コントローラ・ドライバが、１画面目の画像データまたは２画面目の画像データを順番に受け取る場合の他、１画面目の画像データと２画面目の画像データを並列に受け取ることも可能になる。例えば、８ビットのバスに対して、４ビットの減色処理された画像データであれば２画面分並列に送ることができる。かかる場合には、第１表示用メモリと第２表示用メモリに対して、同時に書き込みが可能となるためCPUからコントローラ・ドライバへのデータ転送を高速化できるという効果がある。

また、図２では、入力された画像データの階調数を削減するか否かの判断手段の一例として、スクロール機能の有無で判定しているが、コントローラ・ドライバが備えている記憶容量と入力される画像データを比較して判定することもでき、画像データに所定の処理が必要か否かということでも判定することが可能である。

尚、本発明に係るコントローラ・ドライバが備える記憶領域の記憶容量は、１画面を構成する画像データを記憶するのに足りる容量であればよい。例えば１．２画面分の記憶容量を有する場合でも本発明は実施可能である。階調数を５０％に削減して記憶すれば、２画面分の画像を半分の階調数を持って記憶することができ、階調数を４０％に削減して記憶領域に記憶すれば、階調数は５０％削減の場合に劣るが３画面分の画像データを記憶することができ、階調数を６０％に削減して記憶領域に記憶すれば、２画面分であるが、階調数を５０％削減した場合に比べて、高階調の画像データで記憶することができる。尚、コントローラ・ドライバに内装される表示用メモリが、Hピクセル×Vピクセル×ｎビットで規定される１画面分の画像データのデータ量と同等のメモリ容量であれば、余分なメモリ容量を有しないため、最も効率的に表示制御を行なうことができるといえる。

本発明の第１の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図である。 本発明の第１の実施例に係るコントローラ・ドライバを用いた画像データの表示手順を示すフローチャート図である。 本発明の第１の実施例に係るコントローラ・ドライバにおける画像データの流れ（スクロール機能を使用しない場合）を示す図である。 本発明の第１の実施例に係るコントローラ・ドライバにおける画像データの流れ（スクロール機能を使用する場合）を示す図である。 本発明の第１の実施例に係るコントローラ・ドライバの各セレクタ出力を示す図である。 本発明の第１の実施例に係るコントローラ・ドライバの他の構成を示す図である。 本発明の第２の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図である。 ディザ回路の構成を示す図である。 本発明の第２の実施例に係るコントローラ・ドライバの各セレクタ出力を示す図である。 本発明の第２の実施例に係るコントローラ・ドライバの効果を説明するための図である。 本発明の第２の実施例に係るコントローラ・ドライバを含む表示装置の他の構成を示す図である。 本発明の第３の実施例に係るコントローラ・ドライバにおける画像データの流れ（スクロール機能を使用しない場合）を示す図である。 本発明の第３の実施例に係るコントローラ・ドライバにおける画像データの流れ（スクロール機能を使用する場合）を示す図である。 本発明の第３の実施例に係るデータ線駆動回路の構成を示す図である。 本発明の第３の実施例に係るデータ線駆動回路の各スイッチのタイミングを示すタイミングチャート図である。 本発明の第４の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図である。 本発明の第４の実施例に係るコントローラ・ドライバにおける画像データの流れ（補正機能を使用しない場合）を示す図である。 本発明の第４の実施例に係るコントローラ・ドライバにおける画像データの流れ（補正機能を使用する場合）を示す図である。 本発明の第４の実施例に係るコントローラ・ドライバの各セレクタ出力を示す図である。 本発明の第５の実施例に係るコントローラ・ドライバの構成を示す図である。 オーバードライブ駆動を説明するための図である。 本発明の第６の実施例に係るコントローラ・ドライバを含む表示装置の構成を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバのチップレイアウトと表示部の配置の関係を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバにおける画像データの流れ（メイン表示画面のみを使用する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバにおける画像データの流れ（メイン表示画面と背面表示画面に同じ画像データを出力する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバにおける画像データの流れ（メイン表示画面と背面表示画面に違う画像データを出力する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバにおける画像データの流れ（背面表示画面のみを使用する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバを用いた表示画面例（メイン表示画面のみを使用する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバを用いた表示画面例（メイン表示画面と背面表示画面に同じ画像データを出力する場合）を示す図である。 本発明の第６の実施例に係るコントローラ・ドライバを用いた表示画面例（メイン表示画面と背面表示画面に違う画像データを出力する場合）を示す図である。 本発明の第６の施例に係るコントローラ・ドライバを用いた表示画面例（背面表示画面のみを使用する場合）を示す図である。 従来の背面画面表示を有する携帯電話機の概略構成を示す図である。 従来のコントローラ・ドライバの構成を示す図である。

符号の説明

１ 画像描画装置
２、２０、２０ａ、２０ｂ コントローラ・ドライバ
３ 表示部
３ａ メイン表示部
３ｂ 背面表示部
４ 階調電圧発生回路
５ ゲート線駆動回路
５ａ 第１ゲート線駆動回路
５ｂ 第２ゲート線駆動回路
６、２１ メモリ制御回路
７ａ〜７ｈ、２３ 表示用メモリ
８ 第１セレクタ
９ 第２セレクタ
１０ 第３セレクタ
１１、２２ タイミング制御回路
１２、２４ ラッチ回路
１２ａ 第１ラッチ回路
１２ｂ 第２ラッチ回路
１３、２５ データ線駆動回路
１３ａ 第１データ線駆動回路
１３ｂ 第２データ線駆動回路
１３ａ デコーダ
１３ｂ 出力アンプ
１４ ディザ回路
１４ａ マトリクス値決定部
１４ｂ ディザマトリクス値格納部
１４ｃ 足し算器
１５ 第４セレクタ
１６ 補正回路
１７ 第５セレクタ
１９ ＬＵＴ
２６ａ メイン表示部用出力パッド
２６ｂ 背面表示部用出力パッド

Claims (25)

1. 複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域と、第一のモードでは、前記記憶領域に複数ビットにより構成される画像データの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットにより構成される画像データの一部を記憶させて前記記憶領域に空き領域を設けるようにするメモリ制御回路を備えることを特徴とするコントローラ・ドライバ。
2. 前記複数ビットにより構成される画像データの一部とは、前記複数ビットにより構成される画像データの階調数の内の所望の上位ビットであることを特徴とする請求項１に記載のコントローラ・ドライバ。
3. 前記第二のモードでは、複数ビットの前記画像データとは異なる画像データが入力され、前記記憶領域に設けた空き領域に前記異なる画像データの階調数の内の所望の上位ビットを記憶することを特徴とする請求項１又は２に記載のコントローラ・ドライバ。
4. 前記第二のモードにおいて、所望のビット数に変換され減色処理が行なわれた複数ビットの画像データが入力され、前記所望のビットに変換され減色処理された複数ビットの画像データを前記複数ビットにより構成される画像データの一部とすることを特徴とする請求項１乃至３のいずれか一に記載のコントローラ・ドライバ。
5. 前記第二のモードにおいて、前記所望のビットに変換され減色処理された複数ビットの画像データと、前期異なる画像データを所望のビットに変換され減色処理された複数ビットの画像データが並列に入力されることを特徴とする請求項４に記載のコントローラ・ドライバ。
6. 前記異なる画像データとは、連続する画面における２画面以降の画像データ、又は、前記記憶領域に前記複数ビットにより構成される画像データの一部を記憶した画像データに所定の処理を施した後の画像データであることを特徴とする請求項３乃至５に記載のコントローラ・ドライバ。
7. 前記第二のモードでは、入力される複数ビットの画像データを所望のビットに変換して減色処理を行ない前記複数ビットの一部として出力する減色処理回路を備えることを特徴とする請求項１乃至６のいずれか一に記載のコントローラ・ドライバ。
8. 前記減色処理回路は、ディザ処理を施すディザ回路により構成されることを特徴とする請求項７に記載のコントローラ・ドライバ。
9. 前記第二のモードでは、入力される複数ビットの画像データに所定の処理を施し前記複数ビットの一部とする、若しくは前記減色処理回路から出力された画像データに所定の処理を施し前記複数ビットの一部とする処理回路を備えることを特徴とする請求項１乃至８のいずれか一に記載のコントローラ・ドライバ。
10. 前記第二のモードでは、前記記憶領域に記憶された前記複数ビットの一部と入力される複数ビットの画像データ若しくは前記減色処理回路から出力される画像データに所定の処理を施し前記複数ビットの一部として前記空き領域に記憶する処理回路を備えることを特徴とする請求項１乃至８のいずれか一に記載のコントローラ・ドライバ。
11. 前記記憶領域を複数の記憶領域に分割し、前記第一のモードでは、前記複数ビットにより構成される画像データを、前記記憶領域の分割数に対応する数となるように所望のビット数毎に分割し、前記複数に分割された記憶領域に所望のビット数毎に分割された画像データの全てを記憶し、
    前記第二のモードでは、前記複数に分割された記憶領域のいずれか１つを選択して、前記複数ビットにより構成される画像データの一部を記憶することを特徴とする請求項１乃至１０のいずれか一に記載のコントローラ・ドライバ。
12. 前記記憶領域を第一の分割記憶領域と第二の分割記憶領域に分割し、第一のモードでは、前記複数ビットで構成される画像データを、階調数を構成する複数ビットに対して上位ビットと下位ビットに等しく２分割し、前記分割した複数ビットの画像データの上位ビットを前記第一の分割記憶領域に記憶させ、前記分割した複数ビットの画像データの下位ビットを前記第二の分割記憶領域に記憶させ、
    第二のモードでは、前記複数ビットで構成される画像データの前記上位ビットを、前記複数ビットで構成される画像データの一部とし、前記第一の分割記憶領域もしくは、前記第二の分割記憶領域を選択して記憶することを特徴とする請求項１乃至１１のいずれか一に記載のコントローラ・ドライバ。
13. 前記記憶領域を前記複数ビットの画像データの階調数を構成するビット数と同数の複数の記憶領域に分割し、第一のモードでは、前記複数ビットの画像データを、階調数を構成する複数ビットに対して１ビット毎に分割し、前記１ビット毎に分割した複数の画像データの全てを前記複数の記憶領域に各々記憶させ、第二のモードでは、前記複数ビットの画像データの階調数を構成する複数ビットの最上位ビットを前記複数ビットの一部とし、前記分割した複数の記憶領域の内から選択された1つの記憶領域に記憶させることを特徴とする請求項２乃至１２のいずれか一に記載のコントローラ・ドライバ。
14. メモリ制御回路は、２つの表示画面の制御の場合は、第一のモードでは、前記記憶領域に記憶させた前記複数ビットの全てをいずれか一方の表示画面の表示に用い、第二のモードでは、前記記憶領域に記憶させた前記複数ビットの一部を少なくとも一方の表示画面の表示に用いることを特徴とする請求項１乃至１３のいずれか一に記載のコントローラ・ドライバ。
15. 前記メモリ制御回路は、前記第一のモードでは、前記複数に分割された記憶領域に記憶された画像データの全てを読み出し、表示に用いる画像データとし、前記第二のモードでは、前記複数に分割された記憶領域の内の１つに記憶された画像データを前記読み出し、表示に用いる画像データの上位ビットとし、前記読み出しデータと同じ若しくは一部又は予め決められた所定のデータを前記表示に用いる画像データの下位ビットとすることを特徴とする請求項１乃至１４のいずれか一に記載のコントローラ・ドライバ。
16. 前記第二のモードでは、前記複数に分割された記憶領域の内の１つに記憶された画像データに対応するように、表示画面をON又はOFFの２値駆動とすることを特徴とする請求項１３に記載のコントローラ・ドライバ。
17. 入力される前記複数ビットの画像データと前記記憶領域の記憶容量を比較して、前記第一及び第二のモードの制御する第一の判定回路を備えることを特徴とする請求項１乃至１６のいずれか一に記載のコントローラ・ドライバ。
18. 入力される前記複数ビットの画像データに所定の処理を施すか否かを判断して、前記第一及び第二のモードの制御する第二の判定回路を備えることを特徴とする請求項１乃至１７のいずれか一に記載のコントローラ・ドライバ。
19. 外部から入力されるモード選択信号に基づいて、前記第一及び第二のモードを制御することを特徴とする請求項１乃至１８のいずれか一に記載のコントローラ・ドライバ。
20. メモリ制御回路は、第二のモードでは、ビット数選択信号に基づいて前記複数ビットの一部のビット幅を制御することを特徴とする請求項１乃至１９のいずれか一に記載のコントローラ・ドライバ。
21. 前記記憶領域は、Ｈピクセル×Ｖピクセル×ｎビットで規定される１画面分の画像データのデータ量と同等のメモリ容量を有するメモリであることを特徴とする請求項１乃至２０のいずれか一に記載のコントローラ・ドライバ。
22. 請求項１乃至２１のいずれか一に記載のコントローラ・ドライバが１チップで構成されていることを特徴とする請求項１乃至２１のいずれか一に記載の半導体集積回路。
23. 表示部が形成されている表示パネル上に請求項１乃至２２のいずれか一に記載のコントローラ・ドライバが形成されていることを特徴とする請求項１乃至２２のいずれか一に記載の半導体集積回路。
24. 複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域と、第一のモードでは、前記記憶領域に前記複数ビットの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットの一部を記憶させて前記記憶領域に空き容量を設けるようにするメモリ制御回路を備えることを特徴とする表示装置。
25. 複数ビットにより１画面を構成する画像データを記憶するに足りる記憶容量を有する記憶領域を備え、前記複数ビットを用いて表示用にデータを出力するコントローラ・ドライバにおける表示方法であって、第一のモードでは、前記記憶領域に前記複数ビットの全てを記憶させ、第二のモードでは、前記記憶領域に前記複数ビットの一部を記憶させて前記記憶領域に空き容量を設けるようにするメモリ制御回路を備えることを特徴とする表示方法。

Images