JP2008197653A - 組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法 - Google Patents
組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法 Download PDFInfo
- Publication number
- JP2008197653A JP2008197653A JP2008026979A JP2008026979A JP2008197653A JP 2008197653 A JP2008197653 A JP 2008197653A JP 2008026979 A JP2008026979 A JP 2008026979A JP 2008026979 A JP2008026979 A JP 2008026979A JP 2008197653 A JP2008197653 A JP 2008197653A
- Authority
- JP
- Japan
- Prior art keywords
- data
- video frame
- frame data
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 14
- 230000015654 memory Effects 0.000 claims abstract description 148
- 238000010586 diagram Methods 0.000 description 14
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000006837 decompression Effects 0.000 description 6
- 101001078211 Homo sapiens Izumo sperm-egg fusion protein 2 Proteins 0.000 description 5
- 102100025318 Izumo sperm-egg fusion protein 2 Human genes 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Image Processing (AREA)
Abstract
【解決手段】現在映像フレームデータと以前映像フレームデータとの電圧差を比較し、比較結果に基づき現在映像フレームデータの階調電圧を変換する応答速度補償回路と、制御信号に応答して現在映像フレームデータを保存し以前映像フレームデータを出力しN個のサブフレームメモリを有する内部フレームメモリと、現在映像フレームデータを内部フレームメモリに保存するか以前映像フレームデータを内部フレームメモリから出力させる制御信号を生成しN個のサブフレームメモリ制御器を有するフレームメモリ制御器と、現在映像フレームデータをフレームメモリ制御器に伝達し以前映像フレームデータを応答速度補償回路に伝達するN個の記録FIFO回路とN個の読取FIFO回路を備える。
【選択図】図4
Description
310 データフロー制御器
320 フレームメモリ制御器
330 内部フレームメモリ
340 以前映像復元回路
350 応答速度補償回路
360 エンコーダ
370 第1デコーダ
380 第2デコーダ
410 データフロー制御器
411_1,・・・,411_N 記録FIFO回路
412_1,・・・,412_N 読み取りFIFO回路
413 マルチプレクサ
420_1,・・・,420_N サブフレームメモリ制御器
F’ n 現在映像フレームデータ
F’ n−1 以前映像フレームデータ
Claims (25)
- 外部ソースから入力される現在映像フレームデータと以前映像フレームデータとの電圧差を比較し、その比較結果に基づいて前記現在映像フレームデータの階調電圧を変換して出力する応答速度補償回路と、
制御信号に応答して前記現在映像フレームデータを保存し、前記以前映像フレームデータを出力し、前記応答速度補償回路と共に一つのチップで具現されたN(Nは自然数)個のサブフレームメモリを有する内部フレームメモリと、
前記現在映像フレームデータを前記内部フレームメモリに保存するか、または前記以前映像フレームデータを前記内部フレームメモリから出力するための前記制御信号を生成し、それぞれのサブフレームメモリに対応するN個のサブフレームメモリ制御器を有するフレームメモリ制御器と、
前記現在映像フレームデータを前記フレームメモリ制御器に伝達し、前記以前映像フレームデータを前記応答速度補償回路に伝達し、それぞれのサブフレームメモリに対応するN個の記録FIFO回路とN個の読み取りFIFO回路とを備えるデータフロー制御器と、を備えることを特徴とする応答速度補償システム。 - 前記現在映像フレームデータを圧縮して、圧縮された現在映像フレームデータを生成するエンコーダと、
圧縮された以前映像フレームデータを復元して、復元された以前映像フレームデータを生成する第1デコーダとをさらに備え、
前記内部フレームメモリ、前記フレームメモリ制御器、及び前記データフロー制御器に入力される前記現在映像フレームデータは、前記圧縮された現在映像フレームデータであり、
前記内部フレームメモリ、前記フレームメモリ制御器、及び前記データフロー制御器から出力される以前映像フレームデータは、前記圧縮された以前映像フレームデータであることを特徴とする請求項1に記載の応答速度補償システム。 - 前記データフロー制御器は、
前記圧縮された現在映像フレームデータがバスラインを介して前記データフロー制御器に入力される順序によって、前記圧縮された現在映像フレームデータを複数個のデータグループに分割し、それぞれのデータグループを前記記録FIFO回路に順次に入力させるためのFIFOイネーブル信号を生成する圧縮データ順序指定回路をさらに備えることを特徴とする請求項2に記載の応答速度補償システム。 - 前記圧縮データ順序指定回路は、
前記データフロー制御器に入力される前記圧縮された現在映像フレームデータのデータバス幅を基準に、前記圧縮された現在映像フレームデータを前記複数個のデータグループに分割することを特徴とする請求項3に記載の応答速度補償システム。 - 前記データバス幅は、
32ビットまたは64ビットであることを特徴とする請求項4に記載の応答速度補償システム。 - 前記データフロー制御器は、
前記記録FIFO回路に保存された圧縮された現在映像データが所定の値を超える場合、対応するサブフレームメモリ制御器に出力することを特徴とする請求項3に記載の応答速度補償システム。 - 前記記録FIFO回路は、
前記圧縮された現在映像フレームデータを保存するSRAMと、
前記データグループの入力回数をカウントする第1カウンターと、
前記データグループの出力回数をカウントする第2カウンターと、
前記入力回数と前記出力回数との差を基準値と比較する比較器と、
前記比較結果に基づいて前記SRAMの動作を制御するSRAM制御器と、を備えることを特徴とする請求項3に記載の応答速度補償システム。 - 前記基準値は、
前記SRAMに前記データグループが保存できる最大保存回数の1/2であることを特徴とする請求項7に記載の応答速度補償システム。 - 前記データフロー制御器は、
前記N個の読み取りFIFO回路から出力される前記圧縮された以前映像フレームデータを入力され、出力データ選択信号によって前記圧縮された以前映像フレームデータを前記バスを介して順次に出力するマルチプレクサと、
外部から印加される制御信号によって、前記マルチプレクサに入力される前記圧縮された以前映像フレームデータの出力順序を指定し、前記出力順序に相応する前記出力データ選択信号を生成する復元データ順序指定回路と、をさらに備えることを特徴とする請求項3に記載の応答速度補償システム。 - 前記エンコーダから出力される前記圧縮された現在映像フレームデータを復元して、復元された現在映像フレームデータを出力する第2デコーダと、
前記現在映像フレームデータ、前記復元された現在映像フレームデータ、及び前記復元された以前映像フレームデータを利用して、類似以前映像フレームデータを生成する以前映像復元回路とをさらに備え、
前記応答速度補償回路は、
前記現在映像フレームデータと前記類似以前映像フレームデータとの電圧差を比較することを特徴とする請求項2に記載の応答速度補償システム。 - 前記フレームメモリ制御器は、
前記サブフレームメモリに対応するN(Nは自然数)個のサブフレームメモリ制御器から構成されることを特徴とする請求項1に記載の応答速度補償システム。 - 前記応答速度補償回路は、
DCC(Dynamic Capacitance Compensation)回路であることを特徴とする請求項1に記載の応答速度補償システム。 - 前記DCC回路は、
前記比較結果に基づいて、前記現在映像フレームデータを変換して出力するためのルックアップテーブルを備えることを特徴とする請求項9に記載の応答速度補償システム。 - 現在映像フレームデータを複数個のデータグループに分割して、互いに並列に連結されたN(Nは自然数)個の記録FIFO回路に保存する段階と、
前記記録FIFO回路に保存された現在映像データが、所定の値を超える場合、前記記録FIFO回路から前記現在映像データを出力して、N(Nは自然数)個のサブフレームメモリのうち対応するサブフレームメモリに保存する段階と、
前記N個のサブフレームメモリに保存された以前映像データが所定の値を超える場合、前記N個のサブフレームメモリから前記以前映像データを出力して、互いに並列に連結されたN個の読み取りFIFO回路に保存する段階と、
前記N個の読み取りFIFO回路に保存された以前映像データを、出力データ選択信号によって応答速度補償回路に出力する段階と、を含むことを特徴とする映像フレームデータの制御方法。 - 前記サブフレームメモリに保存する段階は、
それぞれの記録FIFO回路に対応するN個のサブフレームメモリ制御器を通じて行われることを特徴とする請求項14に記載の映像フレームデータの制御方法。 - 前記記録FIFO回路に保存する段階は、
それぞれのデータグループが保存される記録FIFO回路を指定する段階と、
FIFOイネーブル信号を利用して、前記記録FIFO回路に前記データグループを順次に保存する段階と、を含むことを特徴とする請求項14に記載の映像フレームデータの制御方法。 - 前記記録FIFO回路に保存されるデータグループの回数(A)をカウントする段階と、
前記記録FIFO回路から出力されるデータグループの回数(B)をカウントする段階と、
前記保存回数(A)と前記出力回数(B)との差が所定の基準値Cより大きいか否かを判断する段階と、
前記判断結果に基づいて、前記記録FIFO回路に保存された前記データグループを出力するか否かを決定する段階と、をさらに含むことを特徴とする請求項16に記載の映像フレームデータの制御方法。 - 前記データグループを出力するか否かを決定する段階は、
前記保存回数(A)と前記出力回数(B)との差が前記所定の基準値C以下である場合、前記記録FIFO回路に前記データグループを保存する段階と、
前記保存回数(A)と前記出力回数(B)との差が前記所定の基準値Cを超える場合、前記記録FIFO回路に保存されたデータグループを出力する段階と、を含むことを特徴とする請求項17に記載の映像フレームデータの制御方法。 - 前記記録FIFO回路に保存された複数個のデータグループが所定の値を超える場合、前記対応するサブフレームメモリに前記データグループを記録するための準備が完了したことを示す記録準備信号を出力する段階と、
前記記録準備信号に応答して、前記対応するサブフレームメモリに前記データグループを記録できるか否かを示す記録承認信号を出力する段階と、をさらに含むことを特徴とする請求項14に記載の映像フレームデータの制御方法。 - 前記記録承認信号が活性化された場合、前記記録FIFO回路に前記データグループを保存せず、前記記録FIFO回路に保存されたデータグループを出力する段階と、
前記記録承認信号が非活性化の場合、前記記録FIFO回路に保存されたデータグループを出力せず、前記記録FIFO回路に前記データグループを保存する段階と、をさらに含むことを特徴とする請求項19に記載の映像フレームデータの制御方法。 - それぞれのサブフレームメモリに保存された前記以前映像データを読み取るための準備が完了したことを示す読み取り準備信号を出力する段階と、
前記読み取り準備信号に応答して、前記サブフレームメモリから前記以前映像データを読み取ることができるか否かを示す読み取り承認信号を出力する段階と、をさらに含むことを特徴とする請求項14に記載の映像フレームデータの制御方法。 - 前記読み取り承認信号が活性化された場合、前記サブフレームメモリに保存された以前映像データを対応する読み取りFIFO回路に出力する段階と、
前記読み取り承認信号が非活性化の場合、前記サブフレームメモリに保存された前記以前映像データを出力せず、前記読み取り準備信号を出力する段階と、をさらに含むことを特徴とする請求項21に記載の映像フレームデータの制御方法。 - 前記読み取りFIFO回路に保存されるデータグループの回数(A)をカウントする段階と、
前記読み取りFIFO回路から出力されるデータグループの回数(B)をカウントする段階と、
前記保存回数(A)と前記出力回数(B)との差が所定の基準値Cより大きいか否かを判断する段階と、
前記判断結果に基づいて、前記サブフレームメモリに保存された前記データグループを出力するか否かを決定する段階と、をさらに含むことを特徴とする請求項22に記載の映像フレームデータの制御方法。 - 前記データグループを出力するか否かを決定する段階は、
前記保存回数(A)と前記出力回数(B)との差が前記所定の基準値C以下である場合、前記読み取りFIFO回路に前記データグループを保存する段階と、
前記保存回数(A)と前記出力回数(B)との差が前記所定の基準値Cを超える場合、前記読み取り準備信号を非活性化させ、前記読み取りFIFO回路に保存されたデータグループをマルチプレクサに出力する段階と、を含むことを特徴とする請求項23に記載の映像フレームデータの制御方法。 - 外部から印加される制御信号によって、前記マルチプレクサに入力される前記データグループの出力順序を指定する段階と、
前記指定された出力順序に相応する前記出力データ選択信号を生成する段階と、
前記出力データ選択信号によって、前記マルチプレクサに入力される前記データグループを出力する段階と、をさらに含むことを特徴とする請求項24に記載の映像フレームデータの制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2007-0013798 | 2007-02-09 | ||
KR1020070013798A KR100800493B1 (ko) | 2007-02-09 | 2007-02-09 | 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008197653A true JP2008197653A (ja) | 2008-08-28 |
JP5174482B2 JP5174482B2 (ja) | 2013-04-03 |
Family
ID=39342180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008026979A Active JP5174482B2 (ja) | 2007-02-09 | 2008-02-06 | 組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8279233B2 (ja) |
JP (1) | JP5174482B2 (ja) |
KR (1) | KR100800493B1 (ja) |
CN (1) | CN101241680B (ja) |
TW (1) | TWI453729B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012001886A1 (ja) * | 2010-06-28 | 2012-01-05 | パナソニック株式会社 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8259139B2 (en) * | 2008-10-02 | 2012-09-04 | Apple Inc. | Use of on-chip frame buffer to improve LCD response time by overdriving |
KR102068165B1 (ko) * | 2012-10-24 | 2020-01-21 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 포함하는 표시 장치 |
CN104506919B (zh) * | 2014-12-26 | 2018-08-31 | 上海昭宁信息科技有限公司 | 显示内容与显示屏运动的同步方法及其系统 |
US11011096B2 (en) * | 2016-08-25 | 2021-05-18 | Sharp Nec Display Solutions, Ltd. | Self-diagnostic imaging method, self-diagnostic imaging program, display device, and self-diagnostic imaging system |
CN106205546B (zh) * | 2016-09-27 | 2018-09-11 | 深圳市华星光电技术有限公司 | 一种液晶显示器及其补偿数据的存储方法、数据补偿装置 |
JP2019184670A (ja) * | 2018-04-03 | 2019-10-24 | シャープ株式会社 | 画像処理装置、及び表示装置 |
CN108877666A (zh) * | 2018-07-25 | 2018-11-23 | 昆山国显光电有限公司 | 显示面板和补偿数据传输方法 |
KR102519427B1 (ko) * | 2018-10-05 | 2023-04-10 | 삼성디스플레이 주식회사 | 구동 제어부, 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
US11087721B2 (en) * | 2018-11-28 | 2021-08-10 | Samsung Electronics Co., Ltd. | Display driver, circuit sharing frame buffer, mobile device, and operating method thereof |
CN113362755A (zh) * | 2021-06-25 | 2021-09-07 | 合肥芯颖科技有限公司 | 显示数据补偿方法、装置、电子设备及存储介质 |
WO2023039849A1 (zh) * | 2021-09-17 | 2023-03-23 | 华为技术有限公司 | 一种存储装置及其驱动方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659648A (ja) * | 1992-05-27 | 1994-03-04 | Toshiba Corp | フレームバッファに画像データを格納するマルチメディア表示制御システム |
JP2004157526A (ja) * | 2002-10-15 | 2004-06-03 | Nec Electronics Corp | コントローラ・ドライバ、表示装置及び表示方法 |
JP2005326633A (ja) * | 2004-05-14 | 2005-11-24 | Nec Electronics Corp | コントローラドライバ及び表示装置 |
JP2006195151A (ja) * | 2005-01-13 | 2006-07-27 | Nec Electronics Corp | コントローラ・ドライバ及びそれを用いる液晶表示装置並びに液晶駆動方法 |
JP2006267430A (ja) * | 2005-03-23 | 2006-10-05 | Mitsubishi Electric Corp | 画像処理装置、画像処理方法、画像表示装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW360823B (en) * | 1996-09-30 | 1999-06-11 | Hitachi Ltd | Data processor and graphic processor |
US5953020A (en) * | 1997-06-30 | 1999-09-14 | Ati Technologies, Inc. | Display FIFO memory management system |
JP2001117074A (ja) * | 1999-10-18 | 2001-04-27 | Hitachi Ltd | 液晶表示装置 |
JP2002328664A (ja) | 2001-03-02 | 2002-11-15 | Sharp Corp | 画像表示装置 |
KR100796748B1 (ko) | 2001-05-11 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 장치 |
KR20030065816A (ko) | 2002-02-01 | 2003-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 고속 응답을 위한 구동 회로 |
US20030156639A1 (en) * | 2002-02-19 | 2003-08-21 | Jui Liang | Frame rate control system and method |
CN1320823C (zh) * | 2002-07-19 | 2007-06-06 | 三星电子株式会社 | 图像处理装置和方法 |
US7379609B2 (en) * | 2002-07-19 | 2008-05-27 | Samsung Electronics Co., Ltd. | Image processing apparatus and method for conversion between raster and block formats |
KR100951902B1 (ko) * | 2003-07-04 | 2010-04-09 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 방법 및 그 장치 |
TWI259968B (en) * | 2003-09-04 | 2006-08-11 | Lite On It Corp | Apparatus and method for image processing |
KR100992133B1 (ko) * | 2003-11-26 | 2010-11-04 | 삼성전자주식회사 | 신호 처리 장치 및 방법 |
JP2005316146A (ja) | 2004-04-28 | 2005-11-10 | Fujitsu Display Technologies Corp | 液晶表示装置及びその処理方法 |
US20060007198A1 (en) * | 2004-06-29 | 2006-01-12 | Gilbert John D | Apparatus and method for light signal processing utilizing decoupled input and output timing |
US20060007199A1 (en) * | 2004-06-29 | 2006-01-12 | Gilbert John D | Apparatus and method for light signal processing utilizing sub-frame switching |
KR101017366B1 (ko) * | 2004-08-30 | 2011-02-28 | 삼성전자주식회사 | 액정 표시 장치 및 그 동적 커패시턴스 보상의 계조레벨의 결정 방법 및 그 감마 정수의 보정 방법 |
KR20060062409A (ko) * | 2004-12-03 | 2006-06-12 | 삼성전자주식회사 | 표시장치 |
TWI270844B (en) * | 2004-12-24 | 2007-01-11 | Benq Corp | Electronic device capable of displaying images |
JP4902116B2 (ja) | 2004-12-27 | 2012-03-21 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
US20060164365A1 (en) * | 2005-01-25 | 2006-07-27 | Chung-Hsun Huang | Overdrive device and method thereof |
US20070229408A1 (en) * | 2006-03-31 | 2007-10-04 | Eastman Kodak Company | Active matrix display device |
-
2007
- 2007-02-09 KR KR1020070013798A patent/KR100800493B1/ko active IP Right Grant
- 2007-12-13 US US12/002,044 patent/US8279233B2/en not_active Expired - Fee Related
-
2008
- 2008-01-03 TW TW097100185A patent/TWI453729B/zh active
- 2008-02-05 CN CN2008100048880A patent/CN101241680B/zh active Active
- 2008-02-06 JP JP2008026979A patent/JP5174482B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659648A (ja) * | 1992-05-27 | 1994-03-04 | Toshiba Corp | フレームバッファに画像データを格納するマルチメディア表示制御システム |
JP2004157526A (ja) * | 2002-10-15 | 2004-06-03 | Nec Electronics Corp | コントローラ・ドライバ、表示装置及び表示方法 |
JP2005326633A (ja) * | 2004-05-14 | 2005-11-24 | Nec Electronics Corp | コントローラドライバ及び表示装置 |
JP2006195151A (ja) * | 2005-01-13 | 2006-07-27 | Nec Electronics Corp | コントローラ・ドライバ及びそれを用いる液晶表示装置並びに液晶駆動方法 |
JP2006267430A (ja) * | 2005-03-23 | 2006-10-05 | Mitsubishi Electric Corp | 画像処理装置、画像処理方法、画像表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012001886A1 (ja) * | 2010-06-28 | 2012-01-05 | パナソニック株式会社 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
JP5584294B2 (ja) * | 2010-06-28 | 2014-09-03 | パナソニック株式会社 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
US9189989B2 (en) | 2010-06-28 | 2015-11-17 | Panasonic Intellectual Property Management Co., Ltd. | Integrated circuit for use in plasma display panel, access control method, and plasma display system |
Also Published As
Publication number | Publication date |
---|---|
JP5174482B2 (ja) | 2013-04-03 |
TWI453729B (zh) | 2014-09-21 |
CN101241680B (zh) | 2012-11-07 |
TW200836163A (en) | 2008-09-01 |
CN101241680A (zh) | 2008-08-13 |
US8279233B2 (en) | 2012-10-02 |
KR100800493B1 (ko) | 2008-02-04 |
US20080192061A1 (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174482B2 (ja) | 組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法 | |
US8686977B2 (en) | Display apparatus having a timing controller and method of driving the timing controller | |
US20060125835A1 (en) | DMA latency compensation with scaling line buffer | |
US9070201B2 (en) | Image processing apparatus | |
US8130230B2 (en) | Display device | |
JP2004159330A (ja) | ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法 | |
KR101585209B1 (ko) | 디스플레이 제어기 | |
US10152766B2 (en) | Image processor, method, and chipset for increasing intergration and performance of image processing | |
JP2008282065A (ja) | アドレス変換メモリアクセス機構を備える半導体装置 | |
US6628291B1 (en) | Method and apparatus for display refresh using multiple frame buffers in a data processing system | |
JPH09244621A (ja) | Tvのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置 | |
KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
CN114449183B (zh) | 影像处理芯片与影像处理方法 | |
CN117082281B (zh) | 音视频数据同步处理方法、系统、设备及介质 | |
US9792884B2 (en) | Image processing apparatus and image processing method | |
US11908364B2 (en) | Low-power display driving circuit performing internal encoding and decoding and operating method thereof | |
TWI774100B (zh) | 影像處理晶片與影像處理方法 | |
JP6621582B2 (ja) | 表示ムラ補正装置 | |
KR100621051B1 (ko) | 데이터 압축/복원 기능을 갖는 디스플레이 드라이버아이시 및 압축/복원방법 | |
KR20220080314A (ko) | 디스플레이 패널의 영상 출력을 위한 프레임 버퍼를 포함하는 영상 표시 장치 및 이의 제어 방법 | |
KR100831417B1 (ko) | 이미지 축소 프로세싱 회로를 위한 방법 | |
JP5213394B2 (ja) | 画像転送装置 | |
JPWO2008136319A1 (ja) | エンコーダシステム | |
WO2009113532A1 (ja) | 画像表示装置 | |
US20050088451A1 (en) | Method for an image reducing processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5174482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |