CN114449183B - 影像处理芯片与影像处理方法 - Google Patents

影像处理芯片与影像处理方法 Download PDF

Info

Publication number
CN114449183B
CN114449183B CN202011203962.9A CN202011203962A CN114449183B CN 114449183 B CN114449183 B CN 114449183B CN 202011203962 A CN202011203962 A CN 202011203962A CN 114449183 B CN114449183 B CN 114449183B
Authority
CN
China
Prior art keywords
data
frame
frame data
circuit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011203962.9A
Other languages
English (en)
Other versions
CN114449183A (zh
Inventor
林映忻
龚文侠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202011203962.9A priority Critical patent/CN114449183B/zh
Publication of CN114449183A publication Critical patent/CN114449183A/zh
Application granted granted Critical
Publication of CN114449183B publication Critical patent/CN114449183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters

Abstract

提供了影像处理芯片与影像处理方法。影像处理芯片包括存储器电路、帧率转换电路以及影像补偿电路。存储器电路包括第一至第三存储空间。帧率转换电路依次将影像数据的多个帧数据分别写入至第一至第三存储空间，并在该些帧数据中的第一数据写入至存储器电路时从存储器电路读取出该些帧数据中的第二数据以执行帧率转换操作。影像补偿电路在帧率转换电路读取出第二数据时自存储器电路读取出该些帧数据中的第三数据，并根据第二数据与第三数据之间的差异执行影像补偿操作。第二数据为第一数据的先前帧数据，且第三数据为第二数据的先前帧数据。

Description

影像处理芯片与影像处理方法
技术领域
本案是关于影像处理芯片，尤其是关于可节省存储器带宽的影像处理芯片与影像处理方法。
背景技术
随着影像数据(或是显示面板)的规格越来越高，处理影像数据的硬件实现难度或成本也越来越高。举例来说，在现有的影像处理芯片中，多个处理电路需对存储器电路同时进行读取与写入的操作。当影像数据(或是显示面板)的规格越高，在单位时间内需传输的数据量就会越大。因此，为了处理高规格的影像数据，现有的影像处理芯片的硬件需具备有高带宽的存储器电路。
发明内容
在一些实施例中，影像处理芯片包括存储器电路、帧(frame)率转换电路以及影像补偿电路。存储器电路包括第一存储空间、第二存储空间以及第三存储空间。帧率转换电路用以依次将影像数据的多个帧数据分别写入至第一存储空间、第二存储空间以及第三存储空间，并在该些帧数据中的第一数据写入至存储器电路时从存储器电路读取出该些帧数据中的第二数据以执行帧率转换操作，其中第二数据为第一数据的先前帧数据。影像补偿电路用以在帧率转换电路读取出第二数据时自存储器电路读取出该些帧数据中的第三数据，并根据第二数据与第三数据之间的差异执行影像补偿操作，其中第三数据为第二数据的先前帧数据。
在一些实施例中，影像处理方法包括下列操作：依次将影像数据的多个帧数据分别写入至存储器电路中的第一存储空间、第二存储空间以及第三存储空间；在该些帧数据中的第一数据被写入至存储器电路时，从存储器电路读取该些帧数据中的第二数据以执行帧率转换操作，其中第二数据为第一数据的先前帧数据；以及在第二数据响应于帧率转换操作被读取时，自存储器电路读取该些帧数据中的第三数据并根据第二数据与第三数据之间的差异执行影像补偿操作，其中该第三数据为第二数据的先前帧数据。
有关本案的特征、实作与功效，将配合附图作较佳实施例详细说明如下。
附图说明
图1为根据本案一些实施例示出一种影像处理芯片的示意图；
图2为根据本案一些实施例示出图1中的影像处理芯片的操作时序图；以及
图3为根据本案一些实施例示出一种影像处理方法的流程图。
具体实施方式
本文所使用的所有词汇具有其通常的涵义。上述词汇在普遍常用字典中的定义，在本案的内容中包括任一在此讨论的词汇的使用例子仅为示例，不应限制到本案的范围与涵义。同样地，本案也不仅以在此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。如本文所用，用语“电路系统(circuitry』”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管和/或至少一个主被动组件按一定方式连接以处理信号的装置。
如本文所用，用语“和/或”包括了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本案的本意。为易于理解，在各图中的类似组件将被指定为相同标号。
图1为根据本案一些实施例示出一种影像处理芯片100的示意图。在一些实施例中，影像处理芯片100可为(但不限于)缩放控制器(scaler)集成电路。
影像处理芯片100耦接至外部影像源100A以接收影像数据DV，并耦接至面板100B以将影像数据DI传输至面板100B中的时序控制器电路(未示出)。如此一来，时序控制器电路可根据影像数据DI驱动面板100B以显示对应的影像。在一些实施例中，影像处理芯片100包括色彩处理电路120、存储器电路140、帧(frame)率转换电路160以及影像补偿电路180。
色彩处理电路120自外部影像源100A接收影像数据DV，并对影像数据DV进行色彩处理，并产生数据信号SD1。在一些实施例中，色彩处理电路120为可选择性设置(optional)。在一些未使用色彩处理电路120的实施例中，影像数据DV可作为数据信号SD1被输入至帧率转换电路160。
存储器电路140耦接至帧率转换电路160以及影像补偿电路180。存储器电路140包括多个存储空间142、144以及146。帧率转换电路160依次将影像数据DV中的多个帧数据分别写入至多个存储空间142、144以及146。帧率转换电路160根据面板100B所支持的帧率自存储器电路140读取出先前存储好的帧数据，以执行帧率转换操作。
在一些实施例中，帧率转换电路160耦接至色彩处理电路120以接收数据信号SD1，并根据数据信号SD1获取影像数据DV中的多个帧数据(其可为经色彩处理电路120处理后的帧数据)，以执行帧率转换操作来产生数据信号SD2。在一些实施例中，帧率转换电路160在写入多个帧数据中的第一数据(标示为Fn)时，自存储器电路140读取出多个帧数据中的第二数据(标示为Fn-1)，其中第二数据Fn-1为第一数据Fn的先前帧数据。关于此处的详细操作将于后参照图2进行说明。
在一些实施例中，多个帧数据为连续的多张影像数据，第二数据Fn-1为多张影像数据中的第n张影像数据(其中n为大于或等于1的正整数)，且第一数据Fn为第n+1张影像数据。换言之，第一数据Fn可为追随第二数据Fn-1的次一张影像数据。
影像补偿电路180用以执行影像补偿操作，以提升面板100B的响应速度。在一些实施例中，影像补偿操作为一过驱动(overdrive)操作。例如，若同一画素在连续两个帧数据的灰阶值变化超出一预定值，影像补偿电路180可执行影像补偿操作，以调整影像数据DI的数据值。面板100B可根据影像数据DI提高该画素的驱动电压，以提升该画素的响应速度。如此一来，可避免面板100B呈现的画面中出现动态模糊(motion blur)。
在一些实施例中，影像补偿电路180的实施方式可参考下列文献：https://en.wikipedia.org/wiki/Response_Time_Compensation，但本案并不以上述文献的实施方式为限。
在一些实施例中，影像补偿电路180用以在帧率转换电路160读取第二数据Fn-1时，自存储器电路140读取出多个帧数据中的第三数据(标示为Fn-2)，并根据第二数据Fn-1与第三数据Fn-2之间的差异执行影像补偿操作，其中第三数据Fn-2为第二数据Fn-1的先前帧数据。在一些实施例中，多个帧数据为连续的多张影像数据，第二数据Fn-1为多张影像数据中的第n张影像数据，且第三数据Fn-2为多张影像数据中的第n-1张影像数据。换言之，第二数据Fn-1可为追随第三数据Fn-2的次一张影像数据。通过分析第二数据Fn-1与第三数据Fn-2之间的差异，可得知画素的灰阶值变化是否过大，以在面板100B显示第三数据Fn-2时提供相对应的补偿。在一些实施例中，帧率转换电路160可将所接收到的第二数据Fn-1(例如为数据信号SD2的一部分)输出给影像补偿电路180，以执行影像补偿操作。关于此处的详细操作将于后参照图2进行说明。
在一些实施例中，影像补偿电路180耦接至帧率转换电路以接收数据信号SD2，并根据数据信号SD2获取影像数据DV中的多个帧数据(其可为经色彩处理电路120和/或帧率转换电路160处理后的帧数据)，并根据这些帧数据执行影像补偿操作以产生影像数据DI。在一些实施例中，影像补偿电路180可选择性地启动。若影像补偿电路180未启动，帧率转换电路160可将数据信号SD1输出为影像数据DI。
在一些相关的技术中，为了执行帧率转换以及影像补偿，帧率转换电路以及影像补偿电路皆有对存储器电路进行数据写入以及数据读取。在这些技术中，存储器电路的带宽需可支持帧率转换电路以及影像补偿电路同时进行数据写入以及数据读取。随着影像和/或面板的规格越来越高(例如，分辨率为5K且帧率为60FPS(frame per second))，现有的存储器电路的带宽已不足以支持这些技术中的帧率转换电路以及影像补偿电路。
相较于上述技术，在本案的一些实施例中，影像补偿电路180不将影像数据DV的多个帧数据写入至存储器电路140。影像补偿电路180可利用帧率转换电路160所读取的帧数据执行影像补偿操作。相较于上述技术，影像补偿电路180所使用的存储器带宽相对较低。如此一来，存储器电路140的带宽可允许帧率转换电路160以及影像补偿电路180同时进行操作，故影像处理芯片100可适用于高规格的影像和/或面板。
在一些实施例中，色彩处理电路120、帧率转换电路160以及影像补偿电路180中每一者可由(但不限于)数字信号处理器电路、数据缓冲器电路和/或其他合适的数字电路实施。在一些实施例中，存储器电路140可为随机存取存储器，但本案并不以此为限。各种可用来存储帧数据的存储器类型皆为本案所涵盖的范围。
图2为根据本案一些实施例示出图1中的影像处理芯片100的操作时序图。如图2所示，影像数据DV包括多个帧数据F0～F3与多个垂直同步信号Vsync_IN。多个帧数据F0～F3中每一者设置于两个垂直同步信号Vsync_IN之间的时间区间。在实际应用中，上述的时间区间为图1的外部影像源100A决定。类似地，影像数据DI包括多个垂直同步信号Vsync_OUT，且两个垂直同步信号Vsync_OUT之间的时间区间由图1的面板100B决定。在此例中，影像数据DV的帧率低于影像数据DI的帧率。例如，影像数据DV的帧率为50FPS，且影像数据DI的帧率为60FPS。如图2所示，两个垂直同步信号Vsync_OUT之间的区间短于两个垂直同步信号Vsync_IN之间的区间。换言之，在固定的时间内，影像数据DI具有较多的帧数据。如后所述，帧率转换电路160可利用数据读取与数据写入的操作来设定多个帧数据F0～F3的输出时间点，以完成帧率转换操作。
在一些实施例中，帧率转换电路160可利用写入指标(write index)160-W来将帧数据写入至存储器电路140，并利用读取指标(read index)160-R自存储器电路140读出帧数据。在一些实施例中，帧率转换电路160包括至少一缓存器电路(未示出)，其用以存储写入指标160-W以及读取指标160-R的数值。在一些实施例中，影像补偿电路180可利用读取指标180-R自存储器电路160读出帧数据。在一些实施例中，影像补偿电路180包括至少一缓存器电路(未示出)，其用以存储读取指标180-R的数值。
如图2所示，在时间点T1前，帧率转换电路160将帧数据F0写入至存储空间142。在时间点T1，帧率转换电路160利用写入指标160-W将帧数据F1写入至存储空间144。另外，在时间点T1，帧率转换电路160利用读取指标160-R自存储空间142读取出帧数据F0，并输出此帧数据F0为影像数据DI(即帧率转换操作)。
在时间点T2，帧率转换电路160利用读取指标160-R自存储空间142读取帧数据F0，并输出此帧数据F0为影像数据DI(即帧率转换操作)。在时间点T2，帧率转换电路160利用写入指标160-W将帧数据F2写入至存储空间146。另外，在时间点T2，影像补偿电路180利用读取指标180-R自存储空间142读取出帧数据F0。在一些实施例中，影像补偿电路180可包括至少一数据缓冲器，其用以暂存在影像补偿操作中所处理的帧数据(例如为帧数据F0)。
在时间点T3，帧率转换电路160利用读取指标160-R自存储空间144读取帧数据F1，并输出此帧数据F1为影像数据DI(即帧率转换操作)。在时间点T3，帧率转换电路160完成将帧数据F2写入至存储空间146。另外，在时间点T3，影像补偿电路180利用读取指标180-R自存储空间142读取出帧数据F0，并比较所接收到的帧数据F0与帧率转换电路160输出的帧数据F1，以根据帧数据F0与帧数据F1之间的差异来执行影像补偿操作。应当理解，在自时间点T2至时间点T3期间中，前述的第三数据Fn-2为影像补偿电路180所接收的帧数据F0，前述的第二数据Fn-1为帧率转换电路160所输出的帧数据F1，且前述的第一数据Fn为帧数据F2。
在时间点T4，帧率转换电路160利用写入指标160-W将帧数据F3写入至存储空间142。换言之，存储空间142原先存储的帧数据F0将被覆写为帧数据F3。如此，帧率转换电路160以及影像补偿电路180可交替地使用多个存储空间142、144以及146所存储的多个帧数据执行帧率转换操作以及影像补偿操作。在时间点T4，帧率转换电路160还利用读取指标160-R自存储空间146读取帧数据F2，并输出此帧数据F2为影像数据DI(即帧率转换操作)。另外，在时间点T4，影像补偿电路180利用读取指标180-R自存储空间144读取出帧数据F1，并比较所接收到的帧数据F1与帧率转换电路160所输出的帧数据F2，以根据帧数据F1与帧数据F2之间的差异来执行影像补偿操作。
从图2可得知，影像补偿电路180可在未写入帧数据下进行影像补偿操作，并与帧率转换电路160共享存储器电路140的多个存储空间142、144以及146。如此一来，可节省存储器电路140在单一时间内的传输带宽，故可适用于高分辨率和/或高帧率的应用需求。
图3为根据本案一些实施例示出一种影像处理方法300的流程图。在一些实施例中，影像处理方法300可由(但不限于)图1的影像处理芯片100执行。
在操作S310，依次将影像数据的多个帧数据分别写入至存储器电路中的第一存储空间、第二存储空间以及第三存储空间。
在操作S320，在该些帧数据中的第一数据被写入至存储器电路时，从存储器电路读取该些帧数据中的第二数据以执行帧率转换操作，其中第二数据为第一数据的先前帧数据。
在操作S330，在第二数据响应于帧率转换操作被读取时，自存储器电路读取该些帧数据中的第三数据并根据第二数据与该第三数据之间的差异执行影像补偿操作，其中第三数据为第二数据的先前帧数据。
上述影像处理方法300的多个操作的说明可参考前述多个实施例，故在此不再赘述。上述多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本案的各实施例的操作方式与范围下，在影像处理方法300下的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在影像处理方法300下的一或多个操作可以是同时或部分同时执行。
综上所述，通过本案一些实施例中的影像处理芯片与影像处理方法，可有效地降低存储器电路的带宽需求。如此，可使用现有的存储器来处理高分辨率和/或高帧率的影像数据。
虽然本案的实施例如上所述，然而该些实施例并非用来限定本案，本技术领域具有通常知识者可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的权利要求所界定者为准。
【符号说明】
100：影像处理芯片
100A：外部影像源
100B：面板
120：色彩处理电路
140：存储器电路
142、144、146：存储空间
160：帧率转换电路
180：影像补偿电路
DI、DV：影像数据
Fn：第一数据
Fn-1：第二数据
Fn-2：第三数据
SD1、SD2：数据信号
160-R、180-R：读取指标
160-W：写入指标
F0～F3：帧数据
T1～T4：时间点
Vsync_IN、Vsync_OUT：垂直同步信号
300：影像处理方法
S310、S320、S330：操作

Claims (10)

1.一种影像处理芯片，包括：
存储器电路，包括第一存储空间、第二存储空间以及第三存储空间；
帧率转换电路，用以依次将影像数据的多个帧数据分别写入至该第一存储空间、该第二存储空间以及该第三存储空间，其中，该帧率转换电路在第一时间完成将该些帧数据中的第一数据写入至该存储器电路并从该存储器电路读取出该些帧数据中的第二数据以执行帧率转换操作，并且，该第二数据为该第一数据的先前帧数据；以及
影像补偿电路，用以在该第一时间自该存储器电路读取出该些帧数据中的第三数据，并根据该第二数据与该第三数据之间的差异执行影像补偿操作，其中该第三数据为该第二数据的先前帧数据。
2.如权利要求1所述的影像处理芯片，其中该影像补偿电路不将该些帧数据写入至该存储器电路。
3.如权利要求1所述的影像处理芯片，其中该些帧数据为连续的多张影像数据。
4.如权利要求1所述的影像处理芯片，其中该些帧数据依次包括第一帧数据、第二帧数据以及第三帧数据，且该帧率转换电路用以将该第一帧数据写入至该第一存储空间，将该第二帧数据写入至该第二存储空间，并将该第三帧数据写入至该第三存储空间。
5.如权利要求4所述的影像处理芯片，其中该些帧数据还包括第四帧数据，且该帧率转换电路还用以将该第四帧数据写入至该第一存储空间，以覆写该第一帧数据。
6.一种影像处理方法，包括：
依次将影像数据的多个帧数据分别写入至存储器电路中的第一存储空间、第二存储空间以及第三存储空间，其中，将该些帧数据中的第一数据写入至该第一存储空间在第一时间完成；
在该第一时间从该存储器电路读取该些帧数据中的第二数据以执行帧率转换操作，其中该第二数据为该第一数据的先前帧数据；以及
在该第一时间自该存储器电路读取该些帧数据中的第三数据并根据该第二数据与该第三数据之间的差异执行影像补偿操作，其中该第三数据为该第二数据的先前帧数据。
7.如权利要求6所述的影像处理方法，其中该影像补偿操作为由影像补偿电路执行，且该影像补偿电路不将该些帧数据写入至该存储器电路。
8.如权利要求6所述的影像处理方法，其中该些帧数据为连续的多张影像数据。
9.如权利要求6所述的影像处理方法，其中该些帧数据依次包括第一帧数据、第二帧数据以及第三帧数据，且依次将该些帧数据分别写入至该存储器电路中的该第一存储空间、该第二存储空间以及该第三存储空间包括：
将该第一帧数据写入至该第一存储空间；
将该第二帧数据写入至该第二存储空间；以及
将该第三帧数据写入至该第三存储空间。
10.如权利要求9所述的影像处理方法，其中该些帧数据还包括第四帧数据，且依次将该些帧数据分别写入至该存储器电路中的该第一存储空间、该第二存储空间以及该第三存储空间还包括：
将该第四帧数据写入至该第一存储空间，以覆写该第一帧数据。
CN202011203962.9A 2020-11-02 2020-11-02 影像处理芯片与影像处理方法 Active CN114449183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011203962.9A CN114449183B (zh) 2020-11-02 2020-11-02 影像处理芯片与影像处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011203962.9A CN114449183B (zh) 2020-11-02 2020-11-02 影像处理芯片与影像处理方法

Publications (2)

Publication Number Publication Date
CN114449183A CN114449183A (zh) 2022-05-06
CN114449183B true CN114449183B (zh) 2024-03-15

Family

ID=81358234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011203962.9A Active CN114449183B (zh) 2020-11-02 2020-11-02 影像处理芯片与影像处理方法

Country Status (1)

Country Link
CN (1) CN114449183B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118445A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 데이터 보상회로 및 이를 갖는 표시장치
JP2009021868A (ja) * 2007-07-12 2009-01-29 Sony Corp 映像処理装置、映像処理方法、及びプログラム
CN102396228A (zh) * 2009-02-19 2012-03-28 索尼公司 图像处理设备和方法
CN102640484A (zh) * 2009-11-30 2012-08-15 联发科技股份有限公司 可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备
CN103377629A (zh) * 2012-04-24 2013-10-30 乐金显示有限公司 液晶显示器及其帧速率控制方法
CN103458255A (zh) * 2012-05-31 2013-12-18 晨星软件研发(深圳)有限公司 影像编码的方法与相关装置
CN104581175A (zh) * 2013-10-23 2015-04-29 晨星半导体股份有限公司 影像处理装置与方法
CN105657291A (zh) * 2016-01-12 2016-06-08 西安诺瓦电子科技有限公司 视频控制器
CN105872432A (zh) * 2016-04-21 2016-08-17 天津大学 快速自适应帧率变换的装置与方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147463B2 (en) * 2014-12-10 2018-12-04 Nxp Usa, Inc. Video processing unit and method of buffering a source video stream

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118445A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 데이터 보상회로 및 이를 갖는 표시장치
JP2009021868A (ja) * 2007-07-12 2009-01-29 Sony Corp 映像処理装置、映像処理方法、及びプログラム
CN102396228A (zh) * 2009-02-19 2012-03-28 索尼公司 图像处理设备和方法
CN102640484A (zh) * 2009-11-30 2012-08-15 联发科技股份有限公司 可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备
CN103377629A (zh) * 2012-04-24 2013-10-30 乐金显示有限公司 液晶显示器及其帧速率控制方法
CN103458255A (zh) * 2012-05-31 2013-12-18 晨星软件研发(深圳)有限公司 影像编码的方法与相关装置
CN104581175A (zh) * 2013-10-23 2015-04-29 晨星半导体股份有限公司 影像处理装置与方法
CN105657291A (zh) * 2016-01-12 2016-06-08 西安诺瓦电子科技有限公司 视频控制器
CN105872432A (zh) * 2016-04-21 2016-08-17 天津大学 快速自适应帧率变换的装置与方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于加权运动估计多层次检测的帧率转换算法;沈娟，田绪婷，郭丹，汪萌;南京理工大学学报;20160229;41-49页 *

Also Published As

Publication number Publication date
CN114449183A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US6894669B2 (en) Display control device of liquid crystal panel and liquid crystal display device
JP5754782B2 (ja) 半導体装置、及び表示装置
US7327329B2 (en) Dynamically selecting either frame rate conversion (FRC) or pixel overdrive in an LCD panel based display
US8482502B2 (en) Common voltage generator, display device including the same, and method thereof
US9159282B2 (en) Display device and method of canceling offset thereof
JP5174482B2 (ja) 組み込みメモリ装置を利用した液晶表示装置の応答速度補償システム及び映像フレームデータの制御方法
KR101589188B1 (ko) 표시 장치
US20100177089A1 (en) Gate driver and display driver using thereof
US8125437B2 (en) Over-driving device
US20070263005A1 (en) Liquid crystal display panel, timing control device thereof, and method for generating overdrive parameters for the same
KR20130015031A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20080186292A1 (en) Timing controller, liquid crystal display device having the same, and method of operating a timing controller
US8130230B2 (en) Display device
US8773407B2 (en) Driving device of display device and driving method thereof
US8643776B2 (en) Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
CN101038732A (zh) 整合型图像控制芯片组
US10553185B2 (en) Driving circuit and method of display panel and display device
CN114449183B (zh) 影像处理芯片与影像处理方法
US8345055B2 (en) Image display device
US20140125708A1 (en) Display device and data driving circuit thereof, driving method of display panel and display system
JP6188647B2 (ja) 半導体装置
TWI774100B (zh) 影像處理晶片與影像處理方法
US8704745B2 (en) Driving device and driving method for liquid crystal display
US9965996B2 (en) Timing controller and display apparatus having the same
US8199098B2 (en) Driving device and driving method for liquid crystal display

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant